JP7157783B2 - 半導体モジュールの製造方法及び半導体モジュール - Google Patents

半導体モジュールの製造方法及び半導体モジュール Download PDF

Info

Publication number
JP7157783B2
JP7157783B2 JP2020149647A JP2020149647A JP7157783B2 JP 7157783 B2 JP7157783 B2 JP 7157783B2 JP 2020149647 A JP2020149647 A JP 2020149647A JP 2020149647 A JP2020149647 A JP 2020149647A JP 7157783 B2 JP7157783 B2 JP 7157783B2
Authority
JP
Japan
Prior art keywords
cushioning material
semiconductor element
semiconductor
semiconductor module
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020149647A
Other languages
English (en)
Other versions
JP2022044158A (ja
Inventor
尚 香月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020149647A priority Critical patent/JP7157783B2/ja
Priority to US17/463,131 priority patent/US20220077017A1/en
Publication of JP2022044158A publication Critical patent/JP2022044158A/ja
Application granted granted Critical
Publication of JP7157783B2 publication Critical patent/JP7157783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体モジュールの製造方法及び半導体モジュールに関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用される。
特許文献１に、ＳｉＣ（炭化ケイ素）を用いて作成された半導体素子を備える半導体モジュールが記載されている。この種の半導体モジュールでは、半導体素子を保護するため、半導体素子が熱硬化性樹脂で封止される。
半導体素子の動作時の発熱により、半導体素子と封止樹脂との間に熱応力が発生する。例えば半導体素子と封止樹脂との熱膨張係数の差が大きいほど、大きな熱応力が発生する。この熱応力は、通常、半導体素子の上面外周および側面上部のエッジ部に集中する。
国際公開第２０１４／００９９９６号
ところで、次世代デバイスであるＳｉＣ等の硬い材料を使用する場合では、上記のような熱応力が原因となって、エッジ部から亀裂や封止樹脂界面の剥離が発生してしまうという問題が発生し得る。
本発明はかかる点に鑑みてなされたものであり、ワイドバンドギャップ半導体素子の上面外周のエッジ部付近での応力集中を抑制するのに適した構成の半導体モジュールの製造方法及び半導体モジュールを提供することを目的の１つとする。
本発明の一形態に係る半導体モジュールの製造方法は、ワイドバンドギャップ半導体で構成された半導体素子の少なくとも上面外周のエッジ部に緩衝材を配置する緩衝材配置工程と、前記緩衝材の上面に前記半導体素子の上面電極が露出する開口部を形成する開口部形成工程と、前記上面電極に配線部材を接続する配線工程と、前記半導体素子、前記緩衝材、及び前記配線部材を封止樹脂で覆う封止工程と、を備え、前記緩衝材の厚みは、５０μｍ以上であり、前記緩衝材の弾性率は、前記封止樹脂及び前記半導体素子の弾性率よりも低い。
本発明の一形態によれば、半導体モジュールにおいて、ワイドバンドギャップ半導体チップの上面外周のエッジ部付近での応力集中を抑制することができる。
本実施の形態に係る半導体モジュールを示す断面図である。 図１の半導体素子周辺の部分拡大図である。 本実施の形態に係る半導体モジュールの緩衝材近傍の拡大図である。 緩衝材の厚みと応力との関係を示すグラフである。 本実施の形態に係る半導体モジュールの製造方法を示す模式図である。 変形例に係る半導体モジュールを示す断面図である。 変形例に係る半導体モジュールの製造方法を示す模式図である。 他の変形例に係る半導体モジュールの製造方法を示す模式図である。 他の変形例に係る半導体モジュールの製造方法を示す模式図である。
以下、本発明を適用可能な半導体モジュールについて説明する。図１は、本実施の形態に係る半導体モジュールを示す断面図である。図２は、図１の半導体素子周辺の部分拡大図である。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
以下の図において、半導体モジュールの長手方向をＸ方向、短手方向をＹ方向、高さ方向をＺ方向と定義することにする。場合によっては、Ｘ方向を前後方向、Ｙ方向を左右方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。また、本明細書において、平面視は、半導体モジュールの上面をＺ軸の正方向から視た場合を意味する。
半導体モジュール１は、例えばパワーモジュール等の電力変換装置に適用されるものである。図１に示すように、半導体モジュール１は、ベース板１０、ベース板１０上に配置された積層基板２、積層基板２上に接合材Ｓを介して実装された半導体素子３、半導体素子３と電気的に接続する配線部材である配線部材Ｗ、積層基板２と半導体素子３と配線部材Ｗを収容するケース部材１１、及びケース部材１１の内部空間に充填される封止樹脂１２を備える。
ベース板１０は、例えば銅、アルミニウム又はこれらの合金等からなる平面視方形状の金属板であり、積層基板２及びこれに実装された電子部品からの熱を外部に放射する放熱板として作用する。
ケース部材１１は、ベース板１０の外形に沿った矩形の枠状の樹脂製枠体であり、例えばベース板１０上に接着剤等によって接着される。ケース部材１１の上方には、図示しない蓋があってもよい。ベース板１０及びケース部材１１に取り囲われた空間には封止樹脂１２が充填される。ベース板１０及びケース部材１１は封止樹脂１２が充填される空間を画定する。ケース部材１１は、熱可塑性樹脂により構成されている。このような樹脂として、ＰＰＳ樹脂（ポリフェニレンサルファイド樹脂）、ＰＢＴ樹脂（ポリブチレンテレフタレート樹脂）、フェノール樹脂等がある。なお、図示はしないが、ケース部材１１には、外部接続用の端子部材が埋設されている。
封止樹脂１２は、枠状のケース部材１１により規定されるケース部材１１の内部空間に充填される。これにより、積層基板２、及びこれに実装された半導体素子３、配線部材Ｗが上記の空間内に封止される。封止樹脂１２は、熱硬化性の樹脂により構成される。封止樹脂１２は、エポキシ、シリコーン、ウレタン、ポリイミド、ポリアミド、及びポリアミドイミドのいずれかを少なくとも含むことが好ましい。例えば、フィラーを混入したエポキシ樹脂が、絶縁性、耐熱性および放熱性の点から好適である。このような封止樹脂１２は、熱膨張係数が７ｐｐｍ／Ｋ以上、３０ｐｐｍ／Ｋ以下であり、弾性率が４ＧＰａ以上、３０ＧＰａ以下である。
また、ケース部材１１と封止樹脂１２とが一体化したフルモールド構造であってもよい。この場合、ケース部材１１は、半導体モジュールの枠状壁部を形成すると共に、積層基板２、及び半導体素子３、配線部材Ｗを封止する。半導体モジュール１は、上面及び枠状壁部がケース部材１１で形成され、下面の一部にベース板１０が露出している。さらに、半導体モジュール１は、積層基板２、及び半導体素子３、配線部材Ｗを封止樹脂１２のみにより封止したフルモールド構造であってもよい。このようなフルモールド構造は、トランスファー成型等により形成することができる。なお、封止樹脂１２が一体化したケース部材１１は、熱硬化性樹脂により構成されている。このような樹脂として、フィラーを混入したエポキシ樹脂を用いることが好適である。
積層基板２は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板、あるいは金属ベース基板で構成される。積層基板２は、絶縁層２０を有する。絶縁層２０は、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシや液晶ポリマー等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。
絶縁層２０の上面には、複数の回路板２１、２２が形成される。図１では、便宜上、回路板２１、２２を２つのみ示すが、絶縁層２０の上面には、より多くの回路板が形成されてもよい。これらの回路板は、銅箔等の金属層であり、絶縁層２０上に電気的に互いに絶縁された状態で島状に形成される。
回路板２１の上面には、複数の半導体素子３が半田等の接合材Ｓを介して配置される。半導体素子３は、平面視方形状である。
配線部材Ｗは、配線部材である。配線部材Ｗは、一端が半導体素子３の上面電極にボンディングされ、他端が他の回路板２２にボンディングされる。配線部材Ｗの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金の何れか１つ又はそれらの組み合わせを用いることができる。配線部材としてワイヤ以外の部材を用いることも可能である。例えばワイヤに代えてリボンやリードフレームを用いることができる。
半導体素子３は、回路板２１の上面に接合材Ｓを介して配置され、電気的に接続される。図１では、便宜上、１つの回路板２１につき１つの半導体素子３を示すが、より多くの半導体素子３が回路板２１に配置されてもよい。
半導体素子３は、バンドギャップが大きいワイドバンドギャップ半導体素子で構成される。ワイドバンドギャップ半導体素子は、ワイドギャップ半導体素子と呼ばれることもある。半導体素子３は、例えば炭化けい素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、及びダイヤモンド等のワイドバンドギャップ半導体基板によって平面視方形状（矩形状）に形成される。
なお、半導体素子３としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。また、半導体素子３として、ＩＧＢＴとＦＷＤを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子、又はパワーＭＯＳＦＥＴ素子、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。
また、半導体素子３の形状、配置数、配置箇所等は適宜変更が可能である。なお、本実施の形態における半導体素子３は、半導体基板にトランジスタなどの機能素子を形成した、縦型のスイッチング素子であるが、これに限らず、横型のスイッチング素子であってもよい。
近年、ハイブリッド自動車（ＨＥＶ：Hybrid Electric Vehicle）や電気自動車（ＥＶ：Electric Vehicle）が代表されるように、自動車の電動化が進んでいる。ＨＥＶやＥＶの電力変換に用いられるパワー半導体モジュールには、長期信頼性の保証が要求される。更には、半導体素子の使用温度も上昇している。このため、高温でも動作可能な半導体素子の開発が精力的に行われており、半導体素子の小型化や高耐圧化、高電流密度化が進んでいる。
ＳｉＣやＧａＮ等のワイドバンドギャップ半導体は、Ｓｉ半導体よりもバンドギャップが大きい。このため、ワイドバンドギャップ半導体では、半導体モジュールの小型化、高耐圧化、高電流密度化、及び高温動作等が期待されている。このような特徴をもつ半導体素子の装置化を実現して、動作の長期安定性を確保することが求められている。
ところで、半導体モジュールにおいては、半導体素子の動作時の発熱により、半導体素子と封止樹脂との間に熱膨張係数の差及びそれぞれの弾性率に応じた熱応力が発生する。この熱応力は、半導体素子の上面外周のエッジ部に集中する。
例えばＳｉ半導体は、熱膨張係数が２～３ｐｐｍ／Ｋ、弾性率が１１０～１４０ＧＰａである。一方で、ＳｉＣ半導体は、熱膨張係数が３～５ｐｐｍ／Ｋ、弾性率が４００～５００ＧＰａである。また、ＧａＮ半導体は、熱膨張係数が３～６ｐｐｍ／Ｋ、弾性率が１２０～３００ＧＰａである。
このように、ＳｉＣやＧａＮを用いて作製されたＳｉＣ半導体素子やＧａＮ半導体素子等のワイドバンドギャップ半導体素子は、Ｓｉを用いて作成されたＳｉ半導体素子よりも弾性率が高い。このことから、ワイドバンドギャップ半導体素子において、その上面外周のエッジ部に集中する熱応力により、エッジ部と封止樹脂との接着界面において剥離が生じることが懸念される。また、エッジ部付近を起点として封止樹脂にクラックが発生することも懸念される。
そこで、本件発明者は、半導体素子のエッジ部における樹脂の剥離及びクラックの発生を抑制することに着目し、本発明に想到した。ここで、図３及び図４を参照して、本実施の形態に係る半導体素子の表面構造について説明する。図３は、本実施の形態に係る半導体モジュールの緩衝材近傍の拡大図である。図４は、緩衝材の厚みと応力との関係を示すグラフである。図４において、横軸は緩衝材の厚さ示しており、縦軸はせん断応力（例えば半導体素子と緩衝材の界面における最大せん断応力）を示している。
具体的に本実施の形態では、図３に示すように、ワイドバンドギャップ半導体で構成された半導体素子３の上方を所定厚みＤ１の緩衝材４で覆う構成とした。緩衝材４は、少なくとも半導体素子３の上面外周のエッジ部を覆っている。また、半導体素子３及び緩衝材４は、封止樹脂１２によって覆われている。
半導体素子３は、平面視矩形状を有しており、緩衝材４は、半導体素子３の上面の少なくとも四隅を覆っている。より具体的に緩衝材４は、半導体素子３の上面全体を覆う上面部４０と、半導体素子３の側面及び接合材Ｓを覆う側面部４１と、を含んで構成される。
上面部４０は、平面視で矩形状を有し、半導体素子３の上面のエッジ部を全周に亘って覆っている。側面部４１は、上面部４０の外周端から下方に向かって突出した角筒形状を有している。側面部４１は、半導体素子の３の側面及び接合材Ｓを覆っている。すなわち、側面部４１の下端は回路板２１の上面に接触している。
詳細は後述するが、上面部４０の厚さＤ１は、５０μｍ以上であることが好ましい。また、緩衝材４の主成分は、ポリイミド、ポリアミド、及びポリアミドイミドのいずれかを少なくとも含むことが好ましい。更に緩衝材４は、弾性率が３ＧＰａ以下であることが好ましい。すなわち、緩衝材４の弾性率は、封止樹脂１２の弾性率よりも低いことが好ましい。
また、緩衝材４は、半導体素子に塗布された液状樹脂を硬化させて形成された硬化膜であってもよい。緩衝材４は、例えば熱硬化性の樹脂で構成されてよい。また、詳細は後述するが、予めシート状に形成された緩衝材４を半導体素子３の上面に貼り付ける構成としてもよい。
本実施の形態では、上記したように、緩衝材４の厚さＤ１が５０μｍ以上であることが好ましい。図５に示すように、半導体素子３と緩衝材４の界面におけるせん断応力は、Ｄ１＝５０μｍの近傍で急激に下がっており、５０μｍ以降は、緩やかな下がり方になっている。すなわち、緩衝材４の厚さＤ１をせん断応力が急激に減少し始める５０μｍに設定することで、応力抑制効果を発揮することが可能である。このため、半導体素子３と緩衝材４及び封止樹脂１２の界面近傍における剥離及びクラックの発生を抑制することが可能である。なお、この場合、半導体素子３の厚さＤ２は、１００μｍ～５００μｍであることが好ましい。
また、上記したように、緩衝材４は、封止樹脂１２よりも弾性率が低い材料を用いて形成される。また、緩衝材４の弾性率は、半導体素子３の弾性率よりも低い。好ましくは、緩衝材４は、弾性率が０．５×１０－３ＧＰａ以上、３ＧＰａ以下である。弾性率が小さすぎると、形状を保持することが難しい。一方で、弾性率が大きすぎると、応力の緩和作用が小さくなり、クラックの発生を抑制できない。半導体素子３と封止樹脂１２との熱による体積変化の差に起因する熱応力は、低弾性率部材である緩衝材４が半導体素子３と封止樹脂１２との間で弾性変形することによって緩和される。この緩和作用により、半導体素子３の上面外周のエッジ部付近で発生する熱応力が小さくなり、エッジ部と封止樹脂１２との接着界面における剥離及びエッジ部付近を起点とした封止樹脂１２のクラックの発生が抑制される。
また、緩衝材４は、半導体素子３と封止樹脂１２との熱による体積変化の差に応じて弾性変形したときに破断しないように、破断伸び率が高い材料を用いて形成されてもよい。一例として、緩衝材４の破断伸び率は４０％以上であることが好ましい。
また、図３に示すように、封止樹脂１２にフィラー１２ａを添加すると、断面において、緩衝材４と封止樹脂１２との境界が明確になる。
次に、図１及び図５を参照して、本実施の形態に係る半導体モジュールの製造方法について説明する。図５Ａ－図５Ｄは、半導体モジュールの製造方法を模式的に示す図である。なお、以下に示す半導体モジュールの製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。また、半導体モジュールの製造方法を構成する各工程の順序は、矛盾が生じない限りにおいて、適宜変更が可能である。また、半導体モジュールの製造方法は、以下に示す工程以外の工程を含んでもよい。
図１及び図５に示すように、半導体モジュール１の製造方法は、ケース部材配置工程（図５Ａ参照）と、チップ配置工程（図５Ｂ参照）と、配線工程（図５Ｃ参照）と、緩衝材配置工程（図５Ｄ参照）と、封止工程（図１参照）と、をこの順に実施して構成される。
先ず、ケース部材配置工程が実施される。図５Ａに示すように、ベース板１０の上面には、予め積層基板２が配置されている。ケース部材配置工程では、積層基板２の外周を囲うように枠状のケース部材１１が配置される。ケース部材１１は、不図示の接着材を介してベース板１０及び積層基板２の外周端に配置される。
次に、チップ配置工程が実施される。図５Ｂに示すように、チップ配置工程では、回路板２１の上面に半田等の接合材Ｓを介して半導体素子３が配置される。接合材Ｓは、半田に限らず、焼結材を用いることも可能である。
次に、配線工程が実施される。図５Ｃに示すように、配線工程では、半導体素子３の上面電極と他の回路板２２とが配線部材Ｗによって電気的に接続される。配線部材Ｗは、例えばワイヤボンディングにより接続される。
配線工程の後、緩衝材配置工程が実施される。図５Ｄに示すように、緩衝材配置工程では、半導体素子３の少なくとも上面外周のエッジ部に緩衝材を配置が配置される。図５Ｄでは、液状樹脂を半導体素子３の上面に塗布し、塗布した液状樹脂で半導体素子３及び接合材Ｓの側面を覆うようにならす。この場合、液状樹脂の粘度は、５０Ｐａ・ｓ以上であることが好ましい。そして、液状樹脂に熱を加えることで硬化させ（熱硬化）、緩衝材４が形成される。緩衝材４に液状樹脂を用いることで、半導体素子３の表面形状によらず、万遍なく半導体素子３の上方を液状樹脂で覆うことが可能である。この場合、半導体素子３の上面における緩衝材４の厚さは、５０μｍ以上であることが好ましい。
次に、封止工程が実施される。図１に示すように、封止工程では、ケース部材１１に囲われた空間内に封止樹脂１２が充填される。封止樹脂１２は、液状樹脂を所定温度で硬化させることによって形成される。この結果、半導体素子３、緩衝材４、及び配線部材Ｗが封止樹脂によって覆われる（封止される）。このようにして、半導体モジュール１が製造される。
以上説明したように、本実施の形態では、ワイドバンドギャップ半導体で構成された半導体素子３の上面外周のエッジ部を覆うように緩衝材４を配置し、この緩衝材４の厚さを５０μｍ以上とした。これにより、半導体素子３の上面外周のエッジ部付近で発生する熱応力が小さくなり、エッジ部と緩衝材４及び封止樹脂１２との接着界面における剥離及びエッジ部付近を起点とした封止樹脂１２のクラックの発生が抑制される。
次に、図６から図８を参照して、変形例について説明する。図６は、変形例に係る半導体モジュールを示す断面図である。図７（図７Ａ－図７Ｄ）は、変形例に係る半導体モジュールの製造方法を示す模式図である。図８（図８Ａ－図８Ｃ）は、他の変形例に係る半導体モジュールの製造方法を示す模式図である。以下の変形例においては、緩衝材の形成方法が異なるだけであり、主に相違部分についてのみ説明し、共通する構成は共通の符号を付して説明は適宜省略する。
上記実施の形態では、半導体素子３の上面に液状樹脂を塗布した後に硬化させることで緩衝材４を形成する場合について説明したが、この構成に限定されない。例えば、図６及び図７に示すように、予め所定の形状に形成したシート状の緩衝材４を半導体素子３の上面に貼り付ける（配置する）構成としてもよい。
図６に示すように、変形例に係る緩衝材４は、半導体素子３の上面外周のエッジ部を覆うように、中央に開口部４ａが形成された平面視矩形枠状を有している。緩衝材４の内側が開口部４ａを画定する。中央に開口部４ａが形成されているのは、配線部材Ｗと半導体素子３の上面電極との接続箇所を確保するためである。この場合、緩衝材４の厚さは、５０μｍ以上であることが好ましい。緩衝材４をシート状にしたことにより、緩衝材４の厚さを均一にコントロールすることが可能である。
図６に示す半導体モジュール１の製造方法は、チップ配置工程（図７Ａ参照）と、緩衝材配置工程（図７Ｂ参照）と、開口部形成工程（図７Ｃ参照）と、配線工程（図７Ｄ参照）と、封止工程（図６参照）と、をこの順に実施して構成される。
先ず、チップ配置工程が実施される。図７Ａに示すように、ベース板１０の上面には、予め積層基板２及びケース部材１１が配置されている。チップ配置工程では、回路板２１の上面に半田等の接合材Ｓを介して半導体素子３が配置される。
次に、緩衝材配置工程が実施される。図７Ｂに示すように、緩衝材配置工程では、半導体の上面にシート状の緩衝材４が配置される。シート状の緩衝材４は、半導体素子３に形状に合わせて予め矩形状にカットされている。シート状の緩衝材４は、例えば不図示の接着剤を介して半導体素子３の上面に貼り付けられる。また、シート状の緩衝材４は、下面側（半導体素子の上面電極に対向する面）に所定厚さの粘着層を形成したもので構成されてもよい。例えば、ポリイミドの基材にシリコーンの粘着層を形成したシート状緩衝材４が、耐熱性の観点から好ましい。また緩衝材４としてポリイミドシートを半導体素子３にラミネートしてもよい。
次に、開口部形成工程が実施される。図７Ｃに示すように、開口部形成工程では、緩衝材４の上面に半導体素子３の上面電極が露出する開口部４ａが形成される。開口部４ａは、例えばエッチングにより形成されてもよい。また、開口部４ａはレーザ加工によって形成されてもよい。レーザ加工よれば、工程が簡易で工数を削減することが可能である。このように、開口部４ａが形成されることで、半導体素子３の上面外周のエッジ部を覆う矩形枠状の緩衝材４が形成される。なお、図７Ｂ、７Ｃの工程において、あらかじめ開口部４ａが設けられたシート状の緩衝材４を用いてもよい。
次に、配線工程が実施される。図７Ｄに示すように、配線工程では、開口部４ａによって露出された半導体素子３の上面電極に配線部材Ｗの一端が電気的に接続される。配線部材Ｗの他端は、回路板２２の上面に電気的に接続される。
そして、封止工程が実施される。図６に示すように、封止工程では、ケース部材１１に囲われた空間内に封止樹脂１２が充填される。封止樹脂１２は、液状樹脂を所定温度で硬化させることによって形成される。この結果、半導体素子３、緩衝材４、及び配線部材Ｗが封止樹脂によって覆われる（封止される）。このとき、開口部４ａ内にも封止樹脂１２が充填される。すなわち、封止樹脂１２と半導体素子の上面電極中央は、直接的に接触している。このような方法によっても半導体モジュール１を製造することが可能である。
また、上記変形例では、矩形状の緩衝材４を半導体素子３の上面に配置した後に開口部４ａを形成する場合について説明したが、この構成に限定されない。例えば、図８に示す方法であってもよい。図８に示す半導体モジュール１の製造方法は、チップ配置工程（図８Ａ参照）と、緩衝材配置工程（図８Ｂ参照）と、配線工程（図８Ｃ参照）と、封止工程（図６参照）と、をこの順に実施して構成される。なお、チップ配置工程、配線工程、及び封止工程は、図６、７と同じため、説明を省略する。
図８Ｂに示すように、緩衝材配置工程では、予め半導体素子３の外周縁に沿って矩形枠状に形成された緩衝材４が半導体素子３に配置される。予め、中央に開口部４ａが形成されているため、上記した開口部形成工程を省略することができ、工数が低減される。このような方法によっても半導体モジュール１を製造することが可能である。
なお、上記実施の形態では、個々のチップに分割された半導体素子３を回路板２１の上面に配置した後に緩衝材４を配置する場合について説明したが、この構成に限定されない。例えば、図９に示すように、複数のデバイス（半導体素子３）が形成された一枚のウェーハＷ上に、直接緩衝材４を貼り付けた後に、ダイシングラインＤに沿って個々のチップＣに分割する構成としてもよい。一度に複数の半導体素子３上に緩衝材４を配置することができるため、効率的である。また、上記実施の形態において、連続的に連なって枠状の緩衝材４を例にして説明したが、これに限定されず、適宜変更が可能である。緩衝材４は、半導体素子３の四隅を少なくとも覆えばよく、例えば、断続的に形成されてもよい。
本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、ワイドバンドギャップ半導体で構成された半導体素子と、前記半導体素子の上面外周のエッジ部を覆う緩衝材と、前記半導体素子、及び前記緩衝材を覆う封止樹脂と、を備え、前記緩衝材の厚みは、５０μｍ以上である。
上記実施の形態に記載の半導体モジュールにおいて、前記半導体素子は、平面視矩形状を有し、前記緩衝材は、前記半導体素子の上面の少なくとも四隅を覆う。
上記実施の形態に記載の半導体モジュールにおいて、前記半導体素子は、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、及びダイヤモンドのいずれかを用いて作製されている。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝材の主成分は、ポリイミド、ポリアミド、及びポリアミドイミドのいずれかを少なくとも含む。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝材の弾性率は、前記封止樹脂の弾性率よりも低い。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝材は、前記半導体素子のエッジ部を全周に亘って覆う。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝材は、弾性率が０．５×１０－３ＧＰａ以上、３ＧＰａ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記封止樹脂は、エポキシ、シリコーン、ウレタン、ポリイミド、ポリアミド、及びポリアミドイミドのいずれかを少なくとも含む。
上記実施の形態に記載の半導体モジュールにおいて、前記封止樹脂は、フィラーを添加したエポキシ樹脂である。
上記実施の形態に記載の半導体モジュールにおいて、前記封止樹脂は、弾性率が４ＧＰａ以上、３０ＧＰａ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝材は、シート状に形成されている。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝材は、前記半導体素子に塗布された液状樹脂を硬化させて形成された硬化膜である。
上記実施の形態に記載の半導体モジュールの製造方法は、ワイドバンドギャップ半導体で構成された半導体素子の少なくとも上面外周のエッジ部に緩衝材を配置する緩衝材配置工程と、前記緩衝材の上面に前記半導体素子の上面電極が露出する開口部を形成する開口部形成工程と、前記上面電極に配線部材を接続する配線工程と、を備え、前記緩衝材の厚みは、５０μｍ以上である。
上記実施の形態に記載の半導体モジュールの製造方法は、ワイドバンドギャップ半導体で構成された半導体素子の上面電極に配線部材を接続する配線工程と、前記配線工程の後、前記半導体素子の少なくとも上面外周のエッジ部に緩衝材を配置する緩衝材配置工程と、を備え、前記緩衝材の厚みは、５０μｍ以上である。
上記実施の形態に記載の半導体モジュールの製造方法は、ワイドバンドギャップ半導体で構成された半導体素子の上面外周のエッジ部を覆い、前記半導体素子の上面電極が露出する開口部を備えた緩衝材を配置する緩衝材配置工程と、前記上面電極に配線部材を接続する配線工程と、を備え、前記緩衝材の厚みは、５０μｍ以上である。
上記実施の形態に記載の半導体モジュールの製造方法は、前記緩衝材配置工程において、前記緩衝材は、液状樹脂を塗布した後に硬化させることにより形成される。
上記実施の形態に記載の半導体モジュールの製造方法は、前記緩衝材配置工程において、予め所定の形状に形成したシート状の緩衝材を配置する。
上記実施の形態に記載の半導体モジュールの製造方法は、前記半導体素子、前記緩衝材、及び前記配線部材を封止樹脂で覆う封止工程を更に備える。
上記実施の形態に記載の半導体モジュールの製造方法は、前記開口部形成工程において、レーザ加工により前記開口部を形成する。
以上説明したように、本発明は、ワイドバンドギャップ半導体素子の上面外周のエッジ部付近での応力集中を抑制することができるという効果を有し、特に、半導体モジュール及び半導体モジュールの製造方法に有用である。
１ ：半導体モジュール
２ ：積層基板
３ ：半導体素子
４ ：緩衝材
４ａ ：開口部
１０ ：ベース板
１１ ：ケース部材
１２ ：封止樹脂
１２ａ ：フィラー
２０ ：絶縁層
２１ ：回路板
２２ ：回路板
４０ ：上面部
４１ ：側面部
Ｄ１ ：緩衝材の厚さ
Ｄ２ ：半導体素子の厚さ
Ｓ ：接合材
Ｗ ：配線部材

Claims (4)

  1. ワイドバンドギャップ半導体で構成された半導体素子の少なくとも上面外周のエッジ部に緩衝材を配置する緩衝材配置工程と、
    前記緩衝材の上面に前記半導体素子の上面電極が露出する開口部を形成する開口部形成工程と、
    前記上面電極に配線部材を接続する配線工程と、
    前記半導体素子、前記緩衝材、及び前記配線部材を封止樹脂で覆う封止工程と、
    を備え、
    前記緩衝材の厚みは、５０μｍ以上であり、
    前記緩衝材の弾性率は、前記封止樹脂及び前記半導体素子の弾性率よりも低い、半導体モジュールの製造方法。
  2. 前記緩衝材配置工程において、予め所定の形状に形成したシート状の緩衝材を配置する、請求項１に記載の半導体モジュールの製造方法。
  3. 前記開口部形成工程において、レーザ加工により前記開口部を形成する、請求項１に記載の半導体モジュールの製造方法。
  4. ワイドバンドギャップ半導体で構成された半導体素子と、
    前記半導体素子の上面外周のエッジ部を覆い、上面に前記半導体素子の上面電極が露出する開口部が形成された緩衝材と、
    前記上面電極に接続された配線部材と、
    前記半導体素子、前記緩衝材、及び前記配線部材を覆う封止樹脂と、を備え、
    前記緩衝材の厚みは、５０μｍ以上であり、
    前記緩衝材の弾性率は、前記封止樹脂及び前記半導体素子の弾性率よりも低い、半導体モジュール。
JP2020149647A 2020-09-07 2020-09-07 半導体モジュールの製造方法及び半導体モジュール Active JP7157783B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020149647A JP7157783B2 (ja) 2020-09-07 2020-09-07 半導体モジュールの製造方法及び半導体モジュール
US17/463,131 US20220077017A1 (en) 2020-09-07 2021-08-31 Semiconductor module and semiconductor module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020149647A JP7157783B2 (ja) 2020-09-07 2020-09-07 半導体モジュールの製造方法及び半導体モジュール

Publications (2)

Publication Number Publication Date
JP2022044158A JP2022044158A (ja) 2022-03-17
JP7157783B2 true JP7157783B2 (ja) 2022-10-20

Family

ID=80469952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020149647A Active JP7157783B2 (ja) 2020-09-07 2020-09-07 半導体モジュールの製造方法及び半導体モジュール

Country Status (2)

Country Link
US (1) US20220077017A1 (ja)
JP (1) JP7157783B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191716A (ja) 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール
WO2014009996A1 (ja) 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法
WO2016103434A1 (ja) 2014-12-26 2016-06-30 株式会社日立製作所 半導体装置およびその製造方法、並びに半導体モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145712B2 (en) * 2016-05-17 2021-10-12 Mitsubishi Electric Corporation Semiconductor apparatus and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191716A (ja) 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール
WO2014009996A1 (ja) 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法
WO2016103434A1 (ja) 2014-12-26 2016-06-30 株式会社日立製作所 半導体装置およびその製造方法、並びに半導体モジュール

Also Published As

Publication number Publication date
JP2022044158A (ja) 2022-03-17
US20220077017A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
US9171773B2 (en) Semiconductor device
JP6139330B2 (ja) 電力用半導体装置
JP6366857B2 (ja) 電力用半導体装置
US10861833B2 (en) Semiconductor device
JP6093455B2 (ja) 半導体モジュール
EP2717310A1 (en) Semiconductor device and wiring substrate
JP6676079B2 (ja) 半導体装置およびその製造方法
JP7247574B2 (ja) 半導体装置
JP4146785B2 (ja) 電力用半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
US10163752B2 (en) Semiconductor device
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
US20130256920A1 (en) Semiconductor device
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP7439521B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
CN106876350B (zh) 功率模块及其制造方法
JP2007027261A (ja) パワーモジュール
JP7131436B2 (ja) 半導体装置及びその製造方法
JP2017135144A (ja) 半導体モジュール
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法
WO2022038968A1 (ja) 半導体装置および半導体装置の製造方法
JP7334655B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200924

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210728

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210806

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210810

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211022

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211026

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220125

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220405

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220816

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220913

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221007

R150 Certificate of patent or registration of utility model

Ref document number: 7157783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150