JP7247574B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7247574B2
JP7247574B2 JP2018237256A JP2018237256A JP7247574B2 JP 7247574 B2 JP7247574 B2 JP 7247574B2 JP 2018237256 A JP2018237256 A JP 2018237256A JP 2018237256 A JP2018237256 A JP 2018237256A JP 7247574 B2 JP7247574 B2 JP 7247574B2
Authority
JP
Japan
Prior art keywords
terminal
lead
semiconductor element
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018237256A
Other languages
English (en)
Other versions
JP2020098885A (ja
Inventor
大輔 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018237256A priority Critical patent/JP7247574B2/ja
Priority to US16/670,356 priority patent/US10959333B2/en
Priority to CN201911058565.4A priority patent/CN111341731A/zh
Publication of JP2020098885A publication Critical patent/JP2020098885A/ja
Application granted granted Critical
Publication of JP7247574B2 publication Critical patent/JP7247574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects

Description

本発明は、半導体装置に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。この種の半導体装置は、絶縁基板の表面に形成された金属箔上に上記のような半導体素子を配置して構成される。半導体素子は、例えば、半田等の接合材を介して金属箔上に固定される。絶縁基板及び半導体素子の周囲は、ケースによって囲まれる。
一般的に、ＩＧＢＴモジュールが動作すると半導体素子の温度が高くなる。このため、ＩＧＢＴモジュールの動作時間が長くなるにつれ、半導体素子と基板との間や電力端子下の接合材にクラックが発生したり、半導体素子に接合されたワイヤの劣化が進展したりする。これらを防止するため、ケース内部の半導体素子を樹脂で封止する技術が提案されている（例えば、特許文献１参照）。
特許文献１では、封止樹脂がケースから剥離することを防止するため、ケースの内面に凹凸形状を設けている。当該凹凸形状は、ケースの横方向の内側に向かって横幅が広くなる凸部と、ケースの横方向の外側に向かって横幅が広くなる凹部とで構成される。また、凹部の横幅は、ケースの縦方向の上側に向かって広くなっている。
特開２０１５－１６２６４９号公報
しかしながら、特許文献１では、上記凹凸形状に鋭角部分を有するため、ケース用金型の寿命を狭めて金型のランニングコストが上昇してしまうという問題がある。また、凹部に狭小部が存在することで封止樹脂を充填した際に気泡が抜け難いという問題もある。
本発明はかかる点に鑑みてなされたものであり、金型のランニングコストを抑制すると共に樹脂封止時の気泡を抜け易くすることができる半導体装置を提供することを目的の１つとする。
本発明の一態様の半導体装置は、上面及び下面を有する絶縁板と、前記上面に配置された第１金属層と、前記下面に配置された第２金属層と、を有する絶縁回路基板と、前記第１金属層上に接合材を介して配置された半導体素子と、一端側の端子部及び他端側のリード部を有するリード端子と、前記半導体素子と前記リード端子とを電気的に接続する配線部材と、前記絶縁回路基板及び前記半導体素子の周囲に配置された側壁を有する筐体と、前記筐体により画定される領域に充填され、前記絶縁回路基板、前記半導体素子、前記配線部材、及び前記端子部を封止する封止樹脂と、を備え、前記リード端子において、前記端子部の先端が前記筐体の側壁の内側面から前記絶縁板の上面方向に沿って突出し、前記リード部の基部が前記側壁に埋め込まれており、前記端子部と前記リード部の間において、前記筐体の側壁の内側面にアンカー部が形成されており、前記アンカー部は前記絶縁板の下面から上面に向かう方向に配置された凹部又は凸部を含み、前記凹部又は前記凸部を規定する一対の対向面が平行であり、前記配線部材の一端は、前記端子部の上面に接続されている。
本発明によれば、金型のランニングコストを抑制すると共に樹脂封止時の気泡を抜け易くすることができる。
本実施の形態に係る半導体装置の一例を示す断面模式図である。 比較例と本実施の形態に係るアンカー部を模式的に表した斜視図である。 本実施の形態に係る半導体装置の他の一例を示す斜視図である。 変形例に係るアンカー部のバリエーションを示す斜視図である。 本実施の形態に係る半導体装置の他の一例を示す平面図である。 図５Ａに示す半導体装置をｙ方向より見た断面模式図である。 図５Ａに示す半導体装置をｘ方向より見た断面模式図である。 図５Ａ－Ｃに示す半導体装置の主回路を示す回路図である。
以下、本発明を適用可能な半導体装置について説明する。図１は、本実施の形態に係る半導体装置の一例を示す断面模式図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
半導体装置１は、例えばパワーモジュール等の電力変換装置に適用されるものである。図１に示すように、半導体装置１は、絶縁回路基板２と、絶縁回路基板２の上面に配置された半導体素子３とを含む。半導体装置１は、更に、絶縁回路基板２及び半導体素子３の周囲を囲むケース１１を含む。また、半導体装置１はベース板１０を含んでもよい。ベース板１０は、例えば平面視矩形状を有し、銅等の金属板によって形成されている。ベース板１０の表面には、例えばメッキ処理が施されている。ベース板１０は冷却用のフィンを有してもよい。半導体装置１は、ベース板１０の代わりに、ベース板、フィン及びジャケットを備える冷却器を有してもよい。
絶縁回路基板２は、金属層と絶縁層とを積層して構成され、ベース板１０の上面より小さい平面視矩形状に形成される。具体的に絶縁回路基板２は、上面（一方の面）と上面と反対側の下面（他方の面）を備える絶縁板２０と、絶縁板２０の上面に配置された第１金属層２１と、絶縁板２０の下面に配置された第２金属層２２と、を有している。絶縁板２０、第１金属層２１及び第２金属層２２の厚みは、同じであってもよく、それぞれが異なっていてもよい。
絶縁板２０は、セラミック等の絶縁体で形成され、第１金属層２１及び第２金属層２２は、例えば銅箔で形成される。第１金属層２１は、半導体素子と電気的に接続される回路層を構成する。第１金属層２１は、平面を有しており、絶縁板２０の上面の略全体を覆う平面視矩形状を有している。具体的に第１金属層２１の外縁部は、絶縁板２０の外縁部よりも僅かに内側に位置している。なお、第１金属層２１において、回路を構成する回路パターンが設けられてよい。第１金属層２１は複数の金属層を含んでよい。
第２金属層２２は、平面を有しており、絶縁板２０の下面の略全体を覆う平面視方形状を有している。具体的に第２金属層２２の外縁部は、絶縁板２０の外縁部よりも僅かに内側に位置している。
このように構成される絶縁回路基板２は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板であってよい。また、絶縁板２０は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成されてもよい。絶縁回路基板２は、ベース板１０の上面中央に配置されてもよい。これにより、ベース板１０上面の外周部分には、環状の空間が形成されている。
絶縁回路基板２の第１金属層２１の上面には、半導体素子３が配置されている。半導体素子３は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって形成される。半導体素子３は例えば平面視矩形状である。半導体素子３は、１つの第１金属層２１につき、長手方向に並んで２つ配置されている。半導体素子３は、それぞれ半田等の接合材Ｓを介して第１金属層２１上に配置される。これにより、半導体素子３は、第１金属層２１と電気的に接続される。
なお、半導体素子３としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。また、半導体素子３として、ＩＧＢＴとＦＷＤを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。
２つの半導体素子３は、配線部材Ｗ１によって電気的に接続される。それぞれの半導体素子３は、配線部材Ｗ２を介して後述するリード端子１５に電気的に接続される。
なお、上記した各配線部材には、導体ワイヤが用いられる。導電ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。また、配線部材として導電ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。
ケース１１は、絶縁回路基板２及び半導体素子３を収容する筐体である。ケース１１は、平面視において額縁型に組まれた側壁１１ａを備える。側壁１１ａは、絶縁回路基板２及び半導体素子３の周囲に配置され、後述する封止樹脂１６が充填される領域を画定する。ケース１１の側壁１１ａは、絶縁回路基板２の外周側を囲う環状の底壁部１２と、底壁部１２の上面から上方に延びる縦壁部１３と、を含んでよい。ケース１１は、例えば合成樹脂によって形成される。ケース１１は、例えばポリフェニレンサルファイド（ＰＰＳ）等の樹脂により成型されてよい。ケース１１用の樹脂は、ＰＰＳの他、ポリブチレンテレフタラート（ＰＢＴ）、ポリブチルアクリレート（ＰＢＡ）、ポリアミド（ＰＡ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、液晶ポリマー（ＬＣＰ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリブチレンサクシネート（ＰＢＳ）、ウレタンやシリコン等の絶縁性樹脂から選択され得る。また、選択される樹脂は、２種以上の樹脂の混合物でもよい。樹脂には、強度及び／又は機能性を向上させるためのフィラー（例えばガラスフィラー）が含まれてもよい。
底壁部１２は、ベース板１０の形状に対応した平面視四角環状に形成されている。底壁部１２は、絶縁回路基板２の外周において、ベース板１０の上面に配置されている。底壁部１２の外側面は、ベース板１０の外縁部に連なっている。底壁部１２の内側面１２ａは、絶縁板２０の外縁部に対して隙間を空けた位置に設けられている。また、底壁部１２の上面は、絶縁板２０の上面と略平行であり、絶縁回路基板２上の半導体素子３の上面よりも高い位置に設けられている。
縦壁部１３は、側壁１１ａにおいて、絶縁板２０の下面から上面を向かう方向へ、底壁部１２の外縁部から上方に立ち上がっている。縦壁部１３の横方向の厚みは、底壁部１２の横方向の厚みよりも小さくなっている。より具体的に縦壁部１３の外側面は、底壁部１２の外側面に連なっており、縦壁部１３の内側面１３ａは、底壁部１２の内側面１２ａよりも外側に位置している。縦壁部１３の内側面１３ａと底壁部１２の上面とは略直交してよい。詳細は後述するが、縦壁部１３と底壁部１２の間において、縦壁部１３の内側面１３ａにアンカー部１４が形成されている。なお、縦壁部１３は、底壁部１２と同様に平面視四角環形状に立ち上がってもよく、底壁部１２の上面から部分的に立ち上がる形状であってもよい。ケース１１において、縦壁部１３は、リード端子１５とともに一体成型により設けられてもよいし、２色成形により設けられてもよい。
図１に示すように、ケース１１は、底壁部１２及び縦壁部１３を含む鉛直方向で切断した断面がＬ字状に形成されている。このように構成されるケース１１は、底壁部１２の下面をベース板１０の上面に対向させ、例えば接着剤（不図示）を介して接着される。
また、縦壁部１３及び底壁部１２には、外部端子としてリード端子１５が埋め込まれている。リード端子１５は、ケース１１に対してインサート成形により一体化されてよい。リード端子１５は、一端側の端子部１５ａ及び他端側のリード部１５ｂを有する。ケース１１の内側において端子部１５ａは、絶縁板２０の上面に平行な方向に延びる。端子部１５ａは平板状であってよい。リード部１５ｂは、端子部１５ａの端部から絶縁板２０の上面に垂直な方向に立ち上がる。リード端子１５の形状は、断面視Ｌ字状であってよい。
リード端子１５の一端側である端子部１５ａは、半導体素子３の面方向に沿う平板形状を有し、縦壁部１３の基端からケース１１の内側に向かって延びている。端子部１５ａは、半導体素子３の厚み方向に所定厚みを有する。また、端子部１５ａの一部は、底壁部１２に埋め込まれている。具体的に端子部１５ａは、上面が底壁部１２に対して露出するように下面及び側面の一部が底壁部１２に埋め込まれている。露出した端子部１５ａの上面に配線部材Ｗ２の一端が接続されている。また、端子部１５ａの先端は、底壁部１２の内側面１２ａから僅かに突出している。
リード端子１５の他端側であるリード部１５ｂは、端子部１５ａの外側の端部に連なっており、縦壁部１３の基端から上方に立ち上がるように屈曲されている（図３参照）。上方に立ち上がったリード部１５ｂの大部分は、縦壁部１３に埋め込まれている。また、リード部１５ｂの先端である上端は、縦壁部１３の上面から所定長さで突出している。なお、リード部１５ｂの断面は、多角形でも円形でもよい。また、リード部１５ｂは、プレスフィットピンでもよい。
なお、図１では、２つのリード端子１５が半導体素子３を挟んで対向するように配置されているが、リード端子１５の配置数はこれに限定されず、適宜変更が可能である。リード端子１５は、１つであってもよく、後述する図３に示すように、半導体装置１の周方向に複数並べて配置されてもよい。
側壁１１ａにより画定されるケース１１の内部空間は、封止樹脂１６によって封止される。具体的に封止樹脂１６は、ケース１１の内側で絶縁回路基板２、半導体素子３、配線部材Ｗ１、Ｗ２、及び端子部１５ａを封止する。封止樹脂１６には、エポキシ樹脂やシリコーンゲルを用いることができる。封止樹脂１６は、後述するアンカー部１４よりも高い位置までケース１１内に充填され、アンカー部１４を覆ってよい。端子部１５ａの先端の上面及び下面は、封止樹脂１６により固定されてよい。
ところで、上記した半導体装置のように、装置の運転に応じて半導体素子の温度が上昇し、長期の運転に伴って配線部材や接合材が劣化することを防止するため、ケース内を封止樹脂で封止する技術は従来より提案されている。
そのような構造では、半導体装置の長期の運転によって封止樹脂が膨張収縮する。この結果、上記した配線部材や接合材の接続部にせん断応力が発生し、当該接続部が外れることが想定される。そのため、封止樹脂には、シリコン等の半導体素子の線膨張係数に比較的近いエポキシ系の材質が用いられている。
しかしながら、ケースの材質と封止樹脂との間で線膨張係数の差が大きくなるため、半導体素子の発熱や外部雰囲気の変化によるヒートサイクルによってケースから封止樹脂が剥離するという別の問題が発生し得る。このため、配線部材が切断されたり、剥離によって生じた隙間から吸湿したりして、半導体装置の信頼性が低下するおそれがある。そこで例えば、アンカー効果を期待し、部品表面に凹凸形状を設け、ケースと封止樹脂との剥離を抑制する対策が取られている。
この対策について、図２を参照して説明する。図２は、比較例と本実施の形態に係るアンカー部を模式的に表した斜視図である。具体的に図２Ａは比較例に係るアンカー部の斜視図であり、図２Ｂは本実施の形態に係るアンカー部の斜視図である。
図２Ａに示すように、比較例に係るアンカー部４は、ケースの内面に設けられた凹凸形状で構成される。具体的にアンカー部４は、縦方向に延びる凹部４０と凸部４１とを交互に配置して構成される。凹部４０と凸部４１は、ケースの周方向に交互に並んで配置されている。
凹部４０の横幅（ケースの周方向の幅（左右幅と呼ばれてもよい））は、ケースの内側から外側に向かうに従って広くなっている。また、凹部４０は楔形であり、凹部４０の横幅は、ケースの縦方向において下側から上側に向かうに従って広くなっている。
これに対し、凸部４１の横幅（ケースの周方向の幅）は、ケースの内側から外側に向かうに従って狭くなっている。また、凸部４１の横幅は、ケースの縦方向において下側から上側に向かうに従って狭くなっている。
すなわち、凹部４０又は凸部４１を規定する一対の対向面４０ａが、互いに傾斜して配置されている。一対の対向面４０ａは、ケースの周方向、すなわち凹部４０又は凸部４１の幅方向で対向している。また、一対の対向面４０ａのケース外側の端部は、凹部４０の内側面４０ｂに連なっている。
このため、凹部４０の隅と凸部４１の角に鋭角部分が形成されている。具体的には、対向面４０ａと内側面４０ｂとの成す角が鋭角になっている。また、凸部４１の側面４１ａと対向面４０ａとの成す角も鋭角になっている。
このように、ケースに鋭角部分が存在すると、ケース成形用の金型にも鋭角部分が発生するため、摩耗性が高くなり金型のランニングコストが上昇してしまうという問題がある。また、図２Ａに示すように、凹部４０の下端に狭小部４２が形成されている。このため、ケース内に封止樹脂を充填した際にケースの底部の気泡Ｂが当該狭小部４２に引っ掛かって上方に抜けにくいという問題も発生し得る。
そこで、本件発明者は、金型のランニングコストを抑制すると共に樹脂封止時の気泡を抜け易くすべく、封止樹脂のアンカー効果を得るためのアンカー部の形状に着目して本発明に想到した。
本実施の形態に係るアンカー部１４は、図２Ｂに示すように、ケース１１（不図示）の内面に設けられた凹凸形状で構成される。具体的にアンカー部１４は、縦方向に延びる凹部１７と凸部１８とを交互に配置して構成される。凹部１７と凸部１８は、ケースの周方向に交互に並んで配置されている。
凹部１７の横幅（ケースの周方向の幅（左右幅と呼ばれてもよい））は、ケースの内側から外側にわたって一様である。また、凹部１７の横幅も、ケースの縦方向において下側から上側にわたって一様である。
同様に凸部１８の横幅（ケースの周方向の幅）は、ケースの内側から外側にわたって一様である。また、凸部１８の横幅も、ケースの縦方向において下側から上側にわたって一様である。
すなわち、凹部１７又は凸部１８を規定する一対の対向面１７ａが、互いに平行となるように配置されている。一対の対向面１７ａは、ケースの周方向、すなわち凹部１７又は凸部１８の幅方向で対向している。また、一対の対向面１７ａのケース外側の端部は、凹部１７の内側面１７ｂに連なっている。
これらの構成によれば、凹部１７の隅と凸部１８の角に鋭角部分は形成されてない。具体的には、対向面１７ａと内側面１７ｂとの成す角が直角になっている。また、凸部１８の側面１８ａと対向面１７ａとの成す角も直角になっている。
このため、ケース成形用に金型に鋭角部分が生じず、金型の摩耗性を低減して寿命を延ばすことが可能である。この結果、ランニングコストの上昇を抑えることが可能である。また、凹部１７の下端に狭小部が存在しないため、ケース１１内に封止樹脂を充填した際にケースの底部の気泡Ｂが凹部１７からスムーズに抜け易くなっている。
このように、本実施の形態では、アンカー部１４を構成する凹部１７又は凸部１８を規定する一対の対向面１７ａが平行である。これにより、封止樹脂１６（図１参照）とケース１１の内面との接触面積を増やしてアンカー効果を確保しつつも、金型のランニングコストを抑制すると共に樹脂封止時の気泡を抜け易くすることが可能である。
次に、図３を参照して、アンカー部のレイアウトについて具体的に説明する。図３は、本実施の形態に係る半導体装置の他の一例を示す斜視図である。図３において、半導体装置の幅方向をｘ方向、奥行き方向をｙ方向、高さ方向をｚ方向と定義する。図示されたｘ、ｙ、ｚの各軸は互いに直交し、右手系をなしている。説明の便宜上、ｘ方向を左右方向、ｙ方向を前後方向、ｚ方向を上下方向あるいは縦方向と呼ぶことがある。これらの文言は、半導体装置の外部装置への取付姿勢によって、ｘｙｚ方向のそれぞれとの対応関係が変わることがある。また本明細書において、平面視は、半導体装置の上面をｚ軸の正方向から視た場合を意味する。また、図３に示す半導体装置は、図１及び図２Ｂに示すアンカー部と基本的に同じ構成を有しており、図１及び図２Ｂに対してアンカー部の配置をより具体的に表したものである。このため、既出の構成は同一符号で示し、共通する構成は適宜説明を省略する。
図３に示すように、リード端子１５は、縦壁部１３の横方向（周方向）に沿って３つ並んで配置されている。また、アンカー部１４は、縦壁部１３の内側面１３ａに形成された凹部１７と凸部１８とで構成される。凸部１８は、リード端子１５に対応するように３つ配置されている。具体的に凸部１８は、１つのリード端子１５につき、１つずつ配置されている。また、凸部１８は、縦壁部１３内に埋め込まれたリード部１５ｂに対向するように配置されている。アンカー部１４において、凹部１７は、一対の対向面１７ａの間に、対向面１７ａに接続する、絶縁板２０の上面と平行な底面を備えてよい。凸部１８は、一対の対向面１８ａの間に、対向面１８ａに接続する、絶縁板２０の上面と平行な上面を備えてよい。
すなわち、凸部１８は、平面視において、高さ（ｚ）方向に立ち上がるリード部１５ｂと、端子部１５ａに対する配線部材Ｗ２の接続箇所と、の間に配置されている。このように、リード端子１５の位置に応じてアンカー部１４を設けたことにより、リード端子１５（特に端子部１５ａ）近傍の封止樹脂１６（図１参照）の密着性をより高めることが可能である。この結果、端子部１５ａと配線部材Ｗ２との接続箇所において、配線部材Ｗ２の劣化を効果的に防止することが可能である。
また、図３に示すように、端子部１５ａの先端は、底壁部１２の内側面１２ａよりもケースの内側（半導体素子３）に向かって僅かに突出している。例えば、ケース１１内に封止樹脂１６が充填された状態において、ヒートサイクルによる封止樹脂１６の剥離は、ケース１１の底部からも進展し得る。
上記したように、端子部１５ａの先端が底壁部１２から突出していることで、端子部１５ａの下方において封止樹脂１６に剥離が発生した場合であっても、当該剥離は端子部１５ａの先端の下面側で遮られる。このため、封止樹脂１６の剥離が端子部１５ａと配線部材Ｗ２との接続箇所にまで進展することがない。すなわち、剥離の進展を端子部１５ａの先端で抑制することにより、端子部１５ａと配線部材Ｗ２との接続箇所を保護することが可能である。更に、端子部１５ａ先端の上面と、凹部１７の底面あるいは凸部１８の上面を実質的に平行に配置するとより効果的である。
以上説明したように、本実施の形態によれば、アンカー部１４を構成する凹部１７又は凸部１８を規定する一対の対向面１７ａを平行としたことにより、ケース１１用の金型を上下割のシンプルな構成とすることができ、金型の摩耗性を低減してランニングコストを抑制することが可能である。また、封止樹脂１６のアンカー効果を高めつつも、封止時の気泡の抜け易さを向上することも可能である。
次に、図４を参照して、変形例に係るアンカー部について説明する。図４は、変形例に係るアンカー部のバリエーションを示す斜視図である。
例えば、図４Ａに示すように、凹部１７の隅にＲ状のフィレット部Ｆが形成されてもよい。また、図４Ｂに示すように、凸部１８の上端の角にフィレット部Ｆが形成されてもよい。フィレット部Ｆが形成されることで、金型の摩耗性を低減することができ、ランニングコストを抑制することが可能である。
また、図４Ｃに示すように、凸部１８の上面に当該凸部１８より小さい第２凹部１９ａが形成されてもよい。また、図４Ｄに示すように、凹部１７の底面に当該凹部１７より小さい第２凹部１９ａが形成されてもよい。第２凹部１９ａは、例えば平面視矩形状に形成される。また、１つの凹部１７の底面に複数の第２凸部１９ｂが形成されてもよい。第２凸部１９ｂは、凹部１７の底面から上方に向かって突出しており、例えば平面視矩形状を有する。また、１つの凹部１７の底面に複数の第２凹部１９ａが形成されてもよい。第２凹部１９ａは、例えば平面視矩形状を有する。第２凹部１９ａ又は第２凸部１９ｂが形成されることで、封止樹脂１６（不図示）の接触面積を増やすことができ、アンカー効果をより高めることが可能である。
また、上記実施の形態では、１つの第１金属層２１に対し、半導体素子３を２つ配置する構成としたが、この構成に限定されない。半導体素子３の数は、１つでも３つ以上であってもよい。
また、上記実施の形態では、半導体素子３が平面視方形状に形成される構成としたが、この構成に限定されない。半導体素子は、矩形以外の多角形状に形成されてもよい。
また、上記した実施の形態において、アンカー部１４を構成する凹部１７又は凸部１８の形状や個数、配置箇所、配置ピッチは適宜変更が可能である。第２凹部１９ａ及び第２凸部１９ｂも同様である。特に平面視における凹部や凸部の形状は矩形状に限らず、円形や三角形、五角形以上の多角形で形成されてもよい。
また、上記した実施の形態において、アンカー部１４は、凹部１７及び凸部１８の両方で構成されるとしたが、この構成に限定されない。アンカー部１４は、凹部１７、凸部１８のいずれか一方のみで構成されてもよい。
また、上記した実施の形態において、図３ではリード端子１５が３つ並んで配置される構成について説明したが、この構成に限定されない。リード端子１５の配置数は適宜変更が可能である。
また、上記した実施の形態において、１つのリード端子１５につき、１つの凸部１８が配置される場合について説明したが、この構成に限定されない。上記と同様に凸部１８の配置数や配置ピッチは適宜変更が可能である。
また、上記した実施の形態において、フィレット部Ｆはどの位置に形成されてもよい。例えば、図４Ｃから図４Ｆにおける変形例においても適宜フィレット部Ｆが形成されてよい。
次に、図５から図６を参照して、本実施の形態に係る半導体装置の他の一例について説明する。図５Ａは半導体装置１の平面図、図５Ｂはｙ方向より見た断面模式図、図５Ｃはｘ方向より見た断面模式図である。図６は、図５に示した半導体装置１の主回路を示す回路図である。図５に示す半導体装置１の各種構成は、図１、３に示す半導体装置の構成と概ね同じである。このため、同一名称の構成について同一の符号を付して説明している。
図５Ａ－Ｃに示すように、半導体装置１は、先の実施形態と同じように、絶縁回路基板２と、半導体素子３（３ｐ、３ｎ）と、リード端子１５と、配線部材Ｗ２と、ケース１１と、封止樹脂１６とを備える。半導体装置１は、さらにベース板１０を備えてもよい。
絶縁回路基板２は、ｚ方向において、第２金属層２２、絶縁板２０及び第１金属層２１がこの順に積層されてなる。絶縁板２０は、ｘｙ面に平行な上面及び下面を有する。第１金属層２１は絶縁板２０の上面に配置されており、第２金属層２２は絶縁板２０の下面に配置されている。なお、絶縁回路基板２は、半田やロウ材等の接合材によりベース板１０上に接合されてよい。また、第１金属層２１は、複数の金属層を含み、回路パターンを備えてよい。
半導体素子３（３ｐ、３ｎ）は上面及び下面を有する。半導体素子３は、上面側にエミッタ電極やソース電極等の上面電極３０１及び制御電極３０２を、下面側にコレクタ電極やドレイン電極などの下面電極を有してよい。半導体素子３は、半田や焼結材等の接合材により第１金属層２１上に接合されてよい。制御電極３０２は、配線部材Ｗ２及びリード端子１５を介して、外部の制御回路に電気的に接続されうる。半導体素子３はＭＯＳＦＥＴ、ＩＧＢＴまたはＲＣ－ＩＧＢＴ等のスイッチング素子であってよい。
リード端子１５は、その一端側に端子部１５ａを、他端側にリード部１５ｂを有する。端子部１５ａとリード部１５ｂは別体であって、ケース１１内で連結されてよい。ケース１１は、プリント基板３０３に設けられた端子部１５ａと、ブロック状の縦壁部１３に設けられたリード部１５ｂとを連結し、一体として、成形された筐体であってよい。端子部１５ａ及びプリント基板３０３の先端は、ケース１１の側壁１１の内側面から負のｙ方向に突出している。
端子部１５ａ及びプリント基板３０は、ケース１１において、それらの上面が底壁１２から露出するように配置されてよい。リード部１５ｂの基部は、縦壁部１３に埋め込まれると共に、その先端がプリント基板３０３の孔（不図示）に挿入されてよい。プリント基板３０３は、エポキシやフェノールなどの樹脂板、あるいはアルミナなどのセラミック板に、銅箔などの配線を形成したものであってよい。端子部１５ａと半導体素子３の制御電極３０２は配線部材Ｗ２により電気的に接続されている。
ケース１１は、絶縁回路基板２及び半導体素子３の周囲に配置された側壁１１ａを有する枠体である。封止樹脂１６は、ケース１１の側壁１１ａで画定される領域には充填され、絶縁回路基板２、半導体素子３、配線部材Ｗ２、及び端子部１５ａを封止している。ケース１１の側壁１１ａの内側面には、端子部１５ａとリード部１５ｂの間において、アンカー部が形成されている。
アンカー部１４は凹部１７及び凸部１８を含む。凹部１７及び凸部１８はｚ方向に配置されている。凹部１７は、その形状を規定する一対の対向面１７ａを備える。凸部１８は、その形状を規定する一対の対向面１８ａを備える。対向面１７ａ、対向面１８ａは、実質的に、それぞれ互いに平行であり、さらにｚ方向に平行であってよい。凹部１７及び凸部１８は交互に配置されてよく、隣接する凹部１７及び凸部１８は対向面１７ａ、１８ａを共有してよい。
凹部１７は、正のｚ方向に向かって設けられた開口と、ｘｙ面に平行な方向に向かって設けられた開口を有してよい。凹部１７は、負のｚ方向に、対向面１７ａに接続する底面を有してよい。このような形状の凹部１７と、端子部１５ａの上面及び下面とを覆う封止樹脂１６により、端子部１５ａと配線部材Ｗ２の接合部が固定され、保護される。この効果は、端子部１５ａが設けられたプリント基板３０３を用いるとき顕著となる。
半導体装置１は、更に、電源に接続するための入力端子Ｐ，Ｎと、負荷に接続するための出力端子Ｕを備えてよい。端子Ｐ，Ｎ，Ｕ、第１金属層２１、半導体素子３ｐ、３ｎ及び配線部材Ｗ３は、図６に示すように、上下アームを有するレグを構成するよう電気的に接続されてよい。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体装置は、上面及び下面を有する絶縁板と、前記上面に配置された第１金属層と、前記下面に配置された第２金属層と、を有する絶縁回路基板と、前記第１金属層上に接合材を介して配置された半導体素子と、一端側の端子部及び他端側のリード部を有するリード端子と、前記半導体素子と前記リード端子とを電気的に接続する配線部材と、前記絶縁回路基板及び前記半導体素子の周囲に配置された側壁を有する筐体と、前記筐体により画定される領域に充填され、前記絶縁回路基板、前記半導体素子、前記配線部材、及び前記端子部を封止する封止樹脂と、を備え、前記リード端子において、前記端子部の先端が前記筐体の側壁の内側面から前記絶縁板の上面方向に沿って突出し、前記リード部の基部が前記側壁に埋め込まれており、前記端子部と前記リード部の間において、前記筐体の側壁の内側面にアンカー部が形成されており、前記アンカー部は前記絶縁板の下面から上面に向かう方向に配置された凹部又は凸部を含み、前記凹部又は前記凸部を規定する一対の対向面が平行であり、前記配線部材の一端は、前記端子部の上面に接続されている。
また、上記実施の形態に係る半導体装置において、前記筐体は、前記リード端子の一端側の一部を埋め込む底壁部を有し、前記リード端子の一端側は、少なくとも一部が前記底壁部から突出しており、上面が前記底壁部に対して露出されている。
また、上記実施の形態に係る半導体装置において、前記凹部の隅又は前記凸部の角にフィレット部が形成されている。
また、上記実施の形態に係る半導体装置において、前記アンカー部は、前記凹部又は前記凸部よりも小さい第２凹部又は第２凸部を有することを特徴とする。
また、上記実施の形態に係る半導体装置において、前記端子部の先端の上面及び下面が前記封止樹脂により固定されている。
また、上記実施の形態に係る半導体装置において、前記凹部は、前記絶縁板の下面から上面に向かって設けられた開口と、前記絶縁板の上面に平行な方向に向かって設けられた開口と、を有する。
また、上記実施の形態に係る半導体装置において、前記封止樹脂は前記凹部を覆っている。
以上説明したように、本発明は、金型のランニングコストを抑制すると共に樹脂封止時の気泡を抜け易くすることができるという効果を有し、特に、半導体装置に有用である。
１ ：半導体装置
２ ：絶縁回路基板
３ ：半導体素子
４ ：アンカー部
１０ ：ベース板
１１ ：ケース（筐体）
１１ａ ：側壁
１２ ：底壁部
１２ａ ：内側面
１３ ：縦壁部
１３ａ ：内側面
１４ ：アンカー部
１５ ：リード端子
１５ａ ：端子部
１５ｂ ：リード部
１６ ：封止樹脂
１７ ：凹部
１７ａ ：対向面
１７ｂ ：内側面
１８ ：凸部
１８ａ ：側面
１９ａ ：第２凹部
１９ｂ ：第２凸部
２０ ：絶縁板
２１ ：第１金属層
２２ ：第２金属層
４０ ：凹部
４０ａ ：対向面
４０ｂ ：内側面
４１ ：凸部
４１ａ ：側面
４２ ：狭小部
Ｂ ：気泡
Ｆ ：フィレット部
Ｓ ：接合材
Ｗ１ ：配線部材
Ｗ２ ：配線部材

Claims (7)

  1. 上面及び下面を有する絶縁板と、前記上面に配置された第１金属層と、前記下面に配置された第２金属層と、を有する絶縁回路基板と、
    前記第１金属層上に接合材を介して配置された半導体素子と、
    一端側の端子部及び他端側のリード部を有するリード端子と、
    前記半導体素子と前記リード端子とを電気的に接続する配線部材と、
    前記絶縁回路基板及び前記半導体素子の周囲に配置された側壁を有する筐体と、
    前記筐体により画定される領域に充填され、前記絶縁回路基板、前記半導体素子、前記配線部材、及び前記端子部を封止する封止樹脂と、を備え、
    前記リード端子において、前記端子部の先端が前記筐体の側壁の内側面から前記絶縁板の上面方向に沿って突出し、前記リード部の基部が前記側壁に埋め込まれており、
    前記端子部と前記リード部の間において、前記筐体の側壁の内側面にアンカー部が形成されており、
    前記アンカー部は前記絶縁板の下面から上面に向かう方向に配置された凸部を含み、前記凸部を規定する一対の対向面が平行であり、
    前記配線部材の一端は、前記端子部の上面に接続され、
    前記アンカー部は、前記凸部の上面に前記凸部よりも小さい凹部を有する
    半導体装置。
  2. 上面及び下面を有する絶縁板と、前記上面に配置された第１金属層と、前記下面に配置された第２金属層と、を有する絶縁回路基板と、
    前記第１金属層上に接合材を介して配置された半導体素子と、
    一端側の端子部及び他端側のリード部を有するリード端子と、
    前記半導体素子と前記リード端子とを電気的に接続する配線部材と、
    前記絶縁回路基板及び前記半導体素子の周囲に配置された側壁を有する筐体と、
    前記筐体により画定される領域に充填され、前記絶縁回路基板、前記半導体素子、前記配線部材、及び前記端子部を封止する封止樹脂と、を備え、
    前記リード端子において、前記端子部の先端が前記筐体の側壁の内側面から前記絶縁板の上面方向に沿って突出し、前記リード部の基部が前記側壁に埋め込まれており、
    前記端子部と前記リード部の間において、前記筐体の側壁の内側面にアンカー部が形成されており、
    前記アンカー部は前記絶縁板の下面から上面に向かう方向に配置された凹部を含み、前記凹部を規定する一対の対向面が平行であり、
    前記配線部材の一端は、前記端子部の上面に接続され、
    前記アンカー部は、前記凹部の底面に前記凹部よりも小さい凸部を有する
    半導体装置。
  3. 前記筐体は、前記リード端子の一端側の一部を埋め込む底壁部を有し、
    前記リード端子の一端側は、少なくとも一部が前記底壁部から突出しており、上面が前記底壁部に対して露出されている請求項１又は請求項２に記載の半導体装置。
  4. 請求項２に記載の前記凹部の隅又は請求項１に記載の前記凸部の角にフィレット部が形成されている半導体装置。
  5. 前記端子部の先端の上面及び下面が前記封止樹脂により固定されている請求項１又は請求項２に記載の半導体装置。
  6. 前記凹部は、前記絶縁板の下面から上面に向かって設けられた開口と、前記絶縁板の上面に平行な方向に向かって設けられた開口と、を有する請求項２に記載の半導体装置。
  7. 前記封止樹脂は前記凹部を覆っている請求項２に記載の半導体装置。
JP2018237256A 2018-12-19 2018-12-19 半導体装置 Active JP7247574B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018237256A JP7247574B2 (ja) 2018-12-19 2018-12-19 半導体装置
US16/670,356 US10959333B2 (en) 2018-12-19 2019-10-31 Semiconductor device
CN201911058565.4A CN111341731A (zh) 2018-12-19 2019-11-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018237256A JP7247574B2 (ja) 2018-12-19 2018-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2020098885A JP2020098885A (ja) 2020-06-25
JP7247574B2 true JP7247574B2 (ja) 2023-03-29

Family

ID=71097031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018237256A Active JP7247574B2 (ja) 2018-12-19 2018-12-19 半導体装置

Country Status (3)

Country Link
US (1) US10959333B2 (ja)
JP (1) JP7247574B2 (ja)
CN (1) CN111341731A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015065320A1 (en) * 2013-10-28 2015-05-07 Hewlett-Packard Development Company, L.P. Encapsulating a bonded wire with low profile encapsulation
EP3799546A1 (de) * 2019-09-25 2021-03-31 Siemens Aktiengesellschaft Träger für elektrische bauelemente
JP7378333B2 (ja) * 2020-03-26 2023-11-13 三菱電機株式会社 パワー半導体モジュール
DE102021107074A1 (de) * 2020-05-28 2021-12-02 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen desselben

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199764A1 (ja) 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
JP2015090884A (ja) 2013-11-05 2015-05-11 三菱電機株式会社 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2015162649A (ja) 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置
WO2015152373A1 (ja) 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552685Y2 (ja) 1976-07-12 1980-12-06
JPS5889942U (ja) 1981-12-11 1983-06-17 富士電機株式会社 混成集積回路装置
JPS59149602U (ja) 1983-03-24 1984-10-06 株式会社村田製作所 電子部品の密封構造
JPS6425445A (en) 1987-07-21 1989-01-27 Nec Corp Resin-sealed electronic component device
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP3788760B2 (ja) * 2001-11-09 2006-06-21 三菱電機株式会社 半導体装置
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
TWI478479B (zh) * 2013-01-17 2015-03-21 Delta Electronics Inc 整合功率模組封裝結構
JP6127293B2 (ja) 2013-03-29 2017-05-17 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
WO2015025347A1 (ja) * 2013-08-19 2015-02-26 株式会社日立製作所 電子回路基板、それを用いた半導体装置及びその製造方法
DE102014114808B4 (de) * 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
JP6451257B2 (ja) 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
WO2017082122A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199764A1 (ja) 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
JP2015090884A (ja) 2013-11-05 2015-05-11 三菱電機株式会社 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2015162649A (ja) 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置
WO2015152373A1 (ja) 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200205292A1 (en) 2020-06-25
US10959333B2 (en) 2021-03-23
CN111341731A (zh) 2020-06-26
JP2020098885A (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
JP7247574B2 (ja) 半導体装置
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
US20170229382A1 (en) Semiconductor device
JP7006812B2 (ja) 半導体装置
JP6707328B2 (ja) パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP7238330B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008141140A (ja) 半導体装置
US10163752B2 (en) Semiconductor device
JP7379886B2 (ja) 半導体装置
CN113228265A (zh) 半导体组件的电路构造
US10062632B2 (en) Semiconductor device having improved heat dissipation efficiency
JP2013026296A (ja) パワーモジュール
JP7322654B2 (ja) 半導体モジュール
CN110459525B (zh) 一种具有逆变器的电力系统及其制造方法
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
WO2023062972A1 (ja) 半導体モジュール及び半導体装置
WO2023238385A1 (ja) 半導体装置
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
US20220399241A1 (en) Semiconductor device
WO2023068096A1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP6301031B1 (ja) 半導体装置
JP2023127609A (ja) 半導体装置
JP3918748B2 (ja) 半導体装置
JP2021174885A (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7247574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150