JP6301031B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6301031B1
JP6301031B1 JP2017557016A JP2017557016A JP6301031B1 JP 6301031 B1 JP6301031 B1 JP 6301031B1 JP 2017557016 A JP2017557016 A JP 2017557016A JP 2017557016 A JP2017557016 A JP 2017557016A JP 6301031 B1 JP6301031 B1 JP 6301031B1
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor device
sealing resin
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017557016A
Other languages
English (en)
Other versions
JPWO2018193614A1 (ja
Inventor
大 一法師
大 一法師
紀彦 奥村
紀彦 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6301031B1 publication Critical patent/JP6301031B1/ja
Publication of JPWO2018193614A1 publication Critical patent/JPWO2018193614A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

半導体装置（２０）は、複数の貫通孔（４）が外周（２ｅ）に沿って基板厚さの４倍以下の間隔で形成され、抵抗、コンデンサ、集積回路、フォトカプラといった電気部品である部品（３）が実装されたプリント基板（２）と、プリント基板（２）と電気的に接続された電力用半導体素子であるパワー素子（７）と、プリント基板（２）及びパワー素子（７）を封止する封止樹脂（１０）とを備え、複数の貫通孔（４）に封止樹脂（１０）が充填されている。

Description

本発明は、半導体素子とプリント基板とを樹脂材料でモールド封止した半導体装置に関する。
半導体素子とプリント基板とを樹脂材料でモールド封止した半導体装置において、樹脂封止後の熱収縮又は冷熱環境下での熱応力により、プリント基板と封止樹脂材料との界面に応力が発生し、界面剥離が起き得ることが知られている。プリント基板の部品実装位置まで界面剥離が進展すると、はんだ接合部にクラックが発生したり、部品が剥離したり、断線が生じたりするといった不具合の原因になり得る。
特許文献１には、プリント基板の四隅に貫通孔を設け、貫通孔に充填された樹脂のアンカー効果により、プリント基板と封止樹脂材料との界面剥離を抑制することが開示されている。
特開２０１２−２５６８０３号公報
しかしながら、特許文献１に開示される発明では、貫通孔の無い各辺の中央部から発生する界面剥離は抑制することができず、回路内へ剥離が進展してしまう。
本発明は、上記に鑑みてなされたものであって、プリント基板の各辺の中央部におけるプリント基板と封止樹脂材料との界面剥離の発生及び進展を抑制した半導体装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、複数の貫通孔が外周に沿って基板厚さの４倍以下の間隔で形成されたプリント基板と、プリント基板と電気的に接続された半導体素子とを備える。本発明は、プリント基板及び半導体素子を封止する封止樹脂を備え、複数の貫通孔に封止樹脂が充填されている。
本発明に係る半導体装置は、プリント基板の各辺の中央部におけるプリント基板と封止樹脂材料との界面剥離の発生及び進展を抑制できるという効果を奏する。
本発明の実施の形態１に係る半導体装置の断面模式図 実施の形態１に係る半導体装置の上面図 実施の形態１に係る半導体装置のプリント基板に設ける貫通孔の間隔と界面剥離の剥離長さとの関係を示す図 実施の形態１に係る半導体装置のプリント基板と封止樹脂との界面剥離の剥離長さの定義を示すための上面図 本発明の実施の形態２に係る半導体装置の上面図
以下に、本発明の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の断面模式図である。図２は、実施の形態１に係る半導体装置の上面図である。半導体装置２０は、抵抗、コンデンサ、集積回路（Integrated Circuit, IC）、フォトカプラといった電気部品である部品３が実装されたプリント基板２と、電力用半導体素子であるパワー素子７とが封止樹脂１０によってモールドされて封止されている。パワー素子７は、絶縁ゲートバイポーラトランジスタ及びダイオードを例示できるが、これらに限定はされない。パワー素子７は、リードフレーム１の表面に搭載されており、金属ワイヤ６を介してプリント基板２のボンディングパッド５に接続されている。パワー素子７が搭載されたリードフレーム１は、パワー素子７が搭載された面の反対側の面である裏面に、絶縁シート８を介して金属ベース９が配置されている。金属ベース９は、封止樹脂１０の外部に露出しており、パワー素子７で発生した熱は、絶縁シート８及び金属ベース９を介して半導体装置２０の外に放熱される。
プリント基板２には、外周２ｅに沿って基板厚さｔの４倍以下の間隔Ｌで複数の貫通孔４が形成されている。すなわち、プリント基板２の外周部には、基板厚さｔの４倍以下の間隔Ｌで複数の貫通孔４が形成されている。なお、貫通孔４の間隔Ｌは、隣り合う貫通孔４の中心間の距離である。貫通孔４は、プリント基板２の外周２ｅからの距離Ｆが基板厚さｔの２倍以下の位置に形成されている。プリント基板２に配置される部品３及びプリント基板２の表面又は内部の配線パターンは、貫通孔４で囲まれる領域内に配置されている。なお、配線パターンは電気部品である部品３の電気的接続のために形成されるため、部品３は配線パターンが形成される領域に配置される。貫通孔４には、封止樹脂１０が充填されており、貫通孔４に充填された封止樹脂１０のアンカー効果により、プリント基板２と封止樹脂１０との界面剥離が抑制される。
図３は、実施の形態１に係る半導体装置のプリント基板に設ける貫通孔の間隔Ｌと界面剥離の剥離長さｄとの関係を示す図である。なお、図３における界面剥離は、半導体装置２０を加熱及び冷却して、熱応力によりプリント基板２と封止樹脂１０との間に発生させている。
図４は、実施の形態１に係る半導体装置のプリント基板と封止樹脂との界面剥離の剥離長さの定義を示すための上面図である。図４に示すように、界面剥離の剥離長さｄとは、貫通孔４の配列方向と直交する方向かつプリント基板２の外周２ｅから遠ざかる方向、すなわち貫通孔４からプリント基板２の中心側に向かう方向に界面剥離が最も進展した位置と、プリント基板２の外周２ｅと逆側となる貫通孔４の縁４ａとの距離である。つまり、剥離長さｄは、界面剥離が貫通孔４を始点として、プリント基板２の中心側に進展する距離である。なお、図４において、貫通孔４の配列方向と直交する方向かつプリント基板２の外周２ｅから遠ざかる方向とは、矢印Ａで示す方向である。
図３に示すように、貫通孔４の間隔Ｌがプリント基板２の基板厚さｔの４倍以下であれば、界面剥離の剥離長さは０．１ｍｍ以下であり、界面剥離が発生しても進展は抑制される。
半導体装置２０の駆動時には、パワー素子７が発熱するため、半導体装置２０の温度が上昇する。また、半導体装置２０の温度変化の原因としては、製造時に封止樹脂１０をモールド硬化する際の温度も挙げられる。
プリント基板２と封止樹脂１０の界面剥離は、プリント基板２の基材と封止樹脂１０との線膨張差による応力が起因で発生するが、線膨張差による応力はプリント基板２の外周２ｅで大きくなるため、貫通孔４をプリント基板２の外周２ｅから基板厚さｔの２倍以下の領域に配置し、貫通孔４の内側に部品３を配置する。貫通孔４をプリント基板２の外周２ｅの近くに配置することで、プリント基板２の外周２ｅで発生する界面剥離を抑制することが可能となる。さらに、界面剥離が発生したとしても、界面剥離が進展することを貫通孔４により、プリント基板２の外周２ｅの近くで止めることができる。
貫通孔４へ封止樹脂１０を確実に充填するためには、貫通孔４の上部及び封止樹脂１０のモールドに用いる金型の樹脂注入口から貫通孔４までの間に、封止樹脂１０の注入の妨げとなる部品３を配置しないことが望ましい。
パワー素子７及びプリント基板２を封止する封止樹脂１０には、エポキシ樹脂系モールド樹脂を選択することができる。封止樹脂１０には、シリカ又はアルミナといった無機充填剤が含まれている。充填剤の平均粒径は、一般的に数μｍから数十μｍであり、貫通孔４へ封止樹脂１０を確実に充填するためには、貫通孔４の口径を充填剤の平均粒径の１０倍以上とすることが望ましい。
プリント基板２と封止樹脂１０との間の応力の要因である線膨張は、ガラス転移温度に影響を受けるため、プリント基板２の基材と封止樹脂１０のガラス転移温度差を３０度以下とすることで、応力を小さくし、界面剥離を抑制できる。
上記のように、実施の形態１に係る半導体装置２０によれば、プリント基板２と封止樹脂１０との界面剥離の発生及び進展を抑制し、信頼性を高めることができる。
なお、実施の形態１では貫通孔４はプリント基板２の外周全体に形成されたが、剥離が生じやすい箇所に形成すれば、外周全体に形成されなくてもよい。
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置の上面図である。実施の形態２に係る半導体装置２０は、プリント基板２が矩形状ではなく、面内方向に張り出す凸部２ａを有する外形である点で実施の形態１に係る半導体装置２０と相違する。実施の形態２では、凸部２ａに貫通孔４を形成する。それ以外は実施の形態１と同様である。
凸部２ａを有する外形形状のプリント基板２の場合、プリント基板２と封止樹脂１０との界面剥離は、応力が集中しやすい凸部２ａで発生する。したがって、可能な限りプリント基板２の外周２ｅからの距離Ｆが短い箇所で凸部２ａに貫通孔４を形成することが望ましい。
実施の形態２に係る半導体装置２０は、凸部２ａを有する外形形状のプリント基板２と封止樹脂１０との界面剥離の発生及び進展を抑制し、信頼性を高めることができる。
上記の実施の形態１，２では、プリント基板２とともに電力用半導体素子であるパワー素子７を封止樹脂１０で封止した構造について説明したが、プリント基板２とともに封止樹脂１０で封止されるのは、電力用半導体素子に限定はされない。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
１ リードフレーム、２ プリント基板、２ａ 凸部、２ｅ 外周、３ 部品、４ 貫通孔、４ａ 縁、５ ボンディングパッド、６ 金属ワイヤ、７ パワー素子、８ 絶縁シート、９ 金属ベース、１０ 封止樹脂、２０ 半導体装置。

Claims (5)

  1. 複数の貫通孔が外周に沿って基板厚さの４倍以下の間隔で形成されたプリント基板と、
    該プリント基板と電気的に接続された半導体素子と、
    前記プリント基板及び前記半導体素子を封止する封止樹脂とを備え、
    前記プリント基板は、外周に凸部を有する外形形状であり、該凸部に前記貫通孔が形成されており、
    複数の前記貫通孔に前記封止樹脂が充填されていることを特徴とする半導体装置。
  2. 複数の前記貫通孔は、前記プリント基板の外周から基板厚さの２倍以下の距離の位置に形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記プリント基板は、複数の前記貫通孔で囲まれる領域内だけに配線パターンが形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記プリント基板の基材のガラス転移温度と、前記封止樹脂のガラス転移温度との差が、３０℃以内であることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記封止樹脂は、無機材料粒子である充填剤を含み、
    前記貫通孔の口径は、前記充填剤の平均粒径の１０倍以上であることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
JP2017557016A 2017-04-21 2017-04-21 半導体装置 Expired - Fee Related JP6301031B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/016015 WO2018193614A1 (ja) 2017-04-21 2017-04-21 半導体装置

Publications (2)

Publication Number Publication Date
JP6301031B1 true JP6301031B1 (ja) 2018-03-28
JPWO2018193614A1 JPWO2018193614A1 (ja) 2019-06-27

Family

ID=61756590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017557016A Expired - Fee Related JP6301031B1 (ja) 2017-04-21 2017-04-21 半導体装置

Country Status (6)

Country Link
US (1) US10615093B2 (ja)
JP (1) JP6301031B1 (ja)
CN (1) CN109104878B (ja)
DE (1) DE112017000347B4 (ja)
TW (1) TWI672773B (ja)
WO (1) WO2018193614A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205857A (ja) * 1990-01-06 1991-09-09 Fujitsu Ltd 樹脂封止型電子部品
JP2012255147A (ja) * 2011-05-19 2012-12-27 Sumitomo Bakelite Co Ltd 半導体モジュール部品及び液状封止用樹脂組成物

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
JPH06224325A (ja) 1993-01-26 1994-08-12 Matsushita Electric Works Ltd 半導体装置
DE10162676B4 (de) 2001-12-19 2005-06-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
JP2008205308A (ja) * 2007-02-21 2008-09-04 Sanyo Electric Co Ltd 半導体装置
CN102474976B (zh) * 2009-07-27 2015-05-20 株式会社丰田自动织机 布线基板以及布线基板的制造方法
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
JP5518000B2 (ja) 2011-06-10 2014-06-11 三菱電機株式会社 パワーモジュールとその製造方法
CN104067502B (zh) * 2012-03-21 2016-08-24 富士电机株式会社 功率转换装置
CN104620372B (zh) * 2012-12-28 2017-10-24 富士电机株式会社 半导体装置
JP6164364B2 (ja) * 2014-04-01 2017-07-19 富士電機株式会社 半導体装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10368448B2 (en) * 2017-11-11 2019-07-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205857A (ja) * 1990-01-06 1991-09-09 Fujitsu Ltd 樹脂封止型電子部品
JP2012255147A (ja) * 2011-05-19 2012-12-27 Sumitomo Bakelite Co Ltd 半導体モジュール部品及び液状封止用樹脂組成物

Also Published As

Publication number Publication date
DE112017000347B4 (de) 2021-08-05
DE112017000347T5 (de) 2018-12-06
JPWO2018193614A1 (ja) 2019-06-27
TWI672773B (zh) 2019-09-21
WO2018193614A1 (ja) 2018-10-25
CN109104878A (zh) 2018-12-28
CN109104878B (zh) 2020-01-21
US20190393115A1 (en) 2019-12-26
US10615093B2 (en) 2020-04-07
TW201903987A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
JP6356550B2 (ja) 半導体装置およびその製造方法
JP6327140B2 (ja) 電子装置
JP7247574B2 (ja) 半導体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
KR20150108683A (ko) 반도체모듈 패키지 및 그 제조 방법
JP2016181536A (ja) パワー半導体装置
JP2014187264A (ja) 半導体装置
JP2013026296A (ja) パワーモジュール
JP6301031B1 (ja) 半導体装置
JP5195282B2 (ja) 半導体装置およびその製造方法
JP2021048262A (ja) 半導体装置
JP2017135144A (ja) 半導体モジュール
JP2018133598A (ja) 半導体装置およびその製造方法
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP5536975B2 (ja) 回路装置およびその製造方法
JP2012114455A (ja) 電力用半導体装置
JP5145168B2 (ja) 半導体装置
JP6320347B2 (ja) 半導体装置
JP2018082005A (ja) 半導体装置
JP2018018910A (ja) 配線基板
JP2017168486A (ja) 電子装置およびその製造方法
JP2023127609A (ja) 半導体装置
KR20150093500A (ko) 패키지 기판, 이를 이용한 반도체 패키지
JPWO2015174198A1 (ja) 半導体装置とその製造方法
JP2020115568A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171030

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171030

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180227

R150 Certificate of patent or registration of utility model

Ref document number: 6301031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees