DE112017000347T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112017000347T5
DE112017000347T5 DE112017000347.4T DE112017000347T DE112017000347T5 DE 112017000347 T5 DE112017000347 T5 DE 112017000347T5 DE 112017000347 T DE112017000347 T DE 112017000347T DE 112017000347 T5 DE112017000347 T5 DE 112017000347T5
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
holes
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017000347.4T
Other languages
English (en)
Other versions
DE112017000347B4 (de
Inventor
Dai Ichihoshi
Norihiko Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017000347T5 publication Critical patent/DE112017000347T5/de
Application granted granted Critical
Publication of DE112017000347B4 publication Critical patent/DE112017000347B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (20) umfasst eine gedruckte Leiterplatte (2), ein Leistungselement (7) und ein Dichtharz (10), das in sich die gedruckte Leiterplatte (2) und das Leistungselement (7) einkapselt. Die gedruckte Leiterplatte hat eine Vielzahl von Durchgangslöchern (4) durch sie hindurch ausgebildet, wobei sich die Durchgangslöcher an einem äußeren Rand (2e) mit Abständen befinden, die jeweils gleich oder kleiner als eine vierfache Dicke der Leiterplatte sind. Komponenten (3), welche elektrische Komponenten, wie etwa ein Widerstand, ein Kondensator, ein integrierter Schaltkreis und in Optokoppler sind, sind auf der gedruckten Leiterplatte angebracht. Das Leistungselement (7), welches ein Halbleiterleistungselement ist, ist elektrisch mit der gedruckten Leiterplatte (2) verbunden. Die Durchgangslöcher (4) sind mit dem Dichtharz 10 gefüllt.

Description

  • Bereich
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit Halbleiterelementen und einer gedruckten Leiterplatte, die in einem gegossenen Harzmaterial eingekapselt sind.
  • Hintergrund
  • Bei Halbleitervorrichtungen mit Halbleiterelementen und einer gedruckten Leiterplatte, die in einem gegossenen Harzmaterial eingekapselt sind, ist es bekannt, dass die Wärmekontraktion nach der Einkapselung in einem Harzmaterial oder thermische Belastung in kalten Umgebungen eine Belastung an der Berührungsfläche zwischen der gedruckten Leiterplatte und dem Dichtharzmaterial hervorruft, wodurch eine Grenzflächen-Delaminierung bewirkt wird. Eine Ausbreitung der Grenzflächen-Delaminierung zu einem Ort, an dem Komponenten auf der gedruckten Leiterplatte angebracht sind, kann Probleme, wie etwa einen auftretenden Riss an einer Lötverbindungsstelle, eine Ablösung einer Komponente und eine Unterbrechung in einem Draht, hervorrufen.
  • Patentliteratur 1 offenbart, dass ein Durchgangsloch an jeder der vier Ecken einer gedruckten Leiterplatte bereitgestellt ist und eine Grenzflächen-Delaminierung zwischen der gedruckten Leiterplatte und dem Dichtharzmaterial durch einen Ankereffekt der Harzfüllung der Durchgangslöcher unterdrückt wird.
  • Zitierungsliste
  • Patentliteratur
  • Patentliteratur 1: offengelegte japanische Patentanmeldung Nr. 2012-256803
  • Überblick
  • Technisches Problem
  • Die in Patentliteratur 1 offenbarte Erfindung kann allerdings keine Grenzflächen-Delaminierung unterdrücken, die an einem zentralen Abschnitt jeder Seite der gedruckten Leiterplatte auftritt, wo das Durchgangsloch nicht bereitgestellt ist. Unglücklicherweise breitet sich die Grenzflächen-Delaminierung somit in das Innere der Schaltung aus.
  • Die vorliegende Erfindung wurde getätigt, um die oben genannten Probleme zu lösen, und es ist ein Ziel der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die das Auftreten und die Ausbreitung von Grenzflächen-Delaminierung zwischen der gedruckten Leiterplatte und dem Dichtharzmaterial an dem zentralen Abschnitt jeder Seite der gedruckten Leiterplatte unterdrückt.
  • Lösung des Problems
  • Um die oben genannten Probleme zu lösen und das Ziel zu erreichen, umfasst die vorliegende Erfindung: eine gedruckte Leiterplatte, die eine Vielzahl von Durchgangslöchern durch diese hindurch aufweist, wobei die Durchgangslöcher am äußeren Rand der gedruckten Leiterplatte in Abständen angeordnet sind, die jeweils gleich oder kleiner sind als eine vierfache Dicke der Leiterplatte, und ein Halbleiterelement, das elektrisch mit der gedruckten Leiterplatte verbunden ist. Die vorliegende Erfindung umfasst ferner ein Dichtharz, das darin die gedruckte Leiterplatte und das Halbleiterelement einkapselt, und die Durchgangslöcher sind mit dem Dichtharz gefüllt.
  • Vorteilhafte Wirkung der Erfindung
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung hat eine Wirkung der Unterdrückung des Auftretens und der Ausbreitung der Grenzflächen-Delaminierung zwischen der gedruckten Leiterplatte und dem Dichtharzmaterial an dem zentralen Abschnitt jeder Seite der gedruckten Leiterplatte.
  • Figurenliste
    • 1 ist eine schematische Querschnittsdarstellung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 3 ist ein Diagramm, das ein Verhältnis zwischen einer Delaminierungslänge der Grenzflächen-Delaminierung und einem Abstand zwischen Durchgangslöchern, die durch eine gedruckte Leiterplatte der Halbleitervorrichtung gemäß der ersten Ausführungsform ausgebildet sind, zeigt.
    • 4 ist eine Draufsicht, die eine Definition der Delaminierungslänge der Grenzflächen-Delaminierung zwischen einem Dichtharz und der gedruckten Leiterplatte der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 5 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Beschreibung von Ausführungsformen
  • Eine Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen im Detail beschrieben. Die vorliegende Erfindung ist nicht auf die Ausführungsformen beschränkt.
  • Erste Ausführungsform.
  • 1 ist eine schematische Querschnittsdarstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung. 2 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der ersten Ausführungsform. Bei einer Halbleitervorrichtung 20 sind eine gedruckte Leiterplatte 2 und Leistungselemente 7 in ein gegossenes Dichtharz 10 eingekapselt. Komponenten 3, welche elektrische Komponenten wie ein Widerstand, ein Kondensator, ein integrierter Schaltkreis (IC) und ein Optokoppler sind, sind auf der gedruckten Leiterplatte 2 befestigt. Die Leistungselemente 7 sind Halbleiterleistungselemente. Beispiele für die Leistungselemente 7 umfassen einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode, sind aber nicht darauf beschränkt. Die Leistungselemente 7 sind auf der Oberfläche eines Anschlussrahmens 1 befestigt und sind durch einen Metalldraht 6 mit einem Bondingpad 5 der gedruckten Leiterplatte 2 verbunden. Eine Metallbasis 9 befindet sich auf der Rückseite des Anschlussrahmens 1 und eine isolierende Platte 8 ist dazwischen angeordnet. Die Rückseite des Anschlussrahmens 1 ist die der Oberfläche, auf der die Leistungselemente 7 befestigt sind, entgegengesetzte Oberfläche. Die Metallbasis 9 liegt außerhalb des Dichtharzes 10 frei. Wärme, die durch die Leistungselemente 7 erzeugt wird, wird aus der Halbleitervorrichtung 20 durch die isolierende Platte 8 und die Metallbasis 9 abgeführt.
  • Eine Vielzahl von Durchgangslöchern 4 sind durch die gedruckte Leiterplatte hindurch entlang eines äußeren Randes 2e der Leiterplatte 2 in den Abständen L ausgebildet, wobei jeder der Abstände gleich oder kleiner als eine vierfache Dicke t der Leiterplatte ist. Das heißt, die Durchgangslöcher 4 sind durch den äußeren Randabschnitt der gedruckten Leiterplatte 2 mit den Abständen L, die jeweils gleich oder kleiner als die vierfache Dicke t der Leiterplatte sind, ausgebildet. Der Abstand L zwischen den Durchgangslöchern 4 ist ein Abstand zwischen den Mittelpunkten der benachbarten Durchgangslöcher 4. Jedes der Durchgangslöcher 4 ist mit einem Abstand F vom äußeren Rand 2e der gedruckten Leiterplatte 2 angeordnet, wobei der Abstand F gleich oder kleiner als die doppelte Dicke der Leiterplatte t ist. Die Komponenten 3, die auf der gedruckten Leiterplatte 2 angeordnet sind und ein Verdrahtungsmuster auf der Oberfläche oder im Inneren der gedruckten Leiterplatte 2 befinden sich in einem Gebiet, das von den Durchgangslöchern 4 umgeben ist. Die Komponenten 3 befinden sich in einem Gebiet, in dem das Verdrahtungsmuster ausgebildet ist, da das Verdrahtungsmuster ausgebildet ist, um die Komponenten 3, welche elektrische Komponenten sind, elektrisch zu verbinden. Die Durchgangslöcher 4 sind mit dem Dichtharz 10 gefüllt. Der Ankereffekt des Dichtharzes 10, das die Durchgangslöcher 4 ausfüllt, unterdrückt eine Grenzflächen-Delaminierung zwischen der gedruckten Leiterplatte 2 und dem Dichtharz 10.
  • 3 ist ein Diagramm, das ein Verhältnis zwischen einer Delaminierungslänge d einer Grenzflächen-Delaminierung und einem Abstand L zwischen den Durchgangslöchern, die durch die gedruckte Leiterplatte der Halbleitervorrichtung gemäß der ersten Ausführungsform ausgebildet sind, zeigt. Die Grenzflächen-Delaminierung in 3 ist durch eine thermische Belastung aufgrund von Erwärmung oder Abkühlung der Halbleitervorrichtung 20 zwischen der gedruckten Leiterplatte 2 und dem Dichtharz 10 entstanden.
  • 4 ist eine Draufsicht, die eine Definition der Delaminierungslänge der Grenzflächen-Delaminierung zwischen dem Dichtharz und der gedruckten Leiterplatte der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt. Wie in 4 gezeigt, bezieht sich die Delaminierungslänge d der Grenzflächen-Delaminierung auf einen Abstand zwischen einer Kante 4a des Durchgangslochs 4, welche dem äußeren Rand 2e gegenüber liegt, und einer Position, bis zu der sich die Grenzflächen-Delaminierung in eine Richtung, die senkrecht zu der Anordnungsrichtung der Durchgangslöcher 4 steht und vom äußeren Rand 2e der Leiterplatte 2 weg gerichtet ist, am weitesten ausgebreitet hat, das heißt in die Richtung weg vom Durchgangsloch 4 hin zu dem Zentrum der gedruckten Leiterplatte 2. Das heißt, die Delaminierungslänge d ist eine Strecke, um die sich die Grenzflächen-Delaminierung von den Durchgangslöchern 4 als Startpunkt in Richtung des Zentrums der gedruckten Leiterplatte 2 ausbreitet. In 4 ist die Richtung, die senkrecht auf die Anordnungsrichtung der Durchgangslöcher 4 steht und von dem äußeren Rand 2a der gedruckten Leiterplatte 2 weggerichtet ist, durch einen Pfeil A dargestellt.
  • Wie in 3 dargestellt, ist die Delaminierungslänge der Grenzflächen-Delaminierung 0.1 mm oder kleiner, wenn der Abstand L zwischen den Durchgangslöchern 4 gleich oder kleiner als die vierfache Dicke t der gedruckten Leiterplatte 2 ist. Das heißt, selbst wenn die Grenzflächen-Delaminierung auftritt, ist die Ausbreitung der Grenzflächen-Delaminierung unterdrückt, da der Abstand L zwischen den Durchgangslöchern 4 gleich oder kleiner als die vierfache Dicke t der gedruckten Leiterplatte 2 ist.
  • Da die Leistungselemente 7 während des Betriebs der Halbleitervorrichtung 20 Wärme erzeugen, nimmt die Temperatur der Halbleitervorrichtung 20 zu. Mögliche Gründe für eine Temperaturänderung der Halbleitervorrichtung 20 umfassen die Temperatur zur Aushärtung des Dichtharzes während des Herstellungsprozesses.
  • Die Grenzflächen-Delaminierung zwischen der gedruckten Leiterplatte 2 und dem Dichtharz 10 tritt aufgrund einer Belastung auf, die durch eine Differenz zwischen dem linearen Ausdehnungskoeffizienten des Dichtharzes 10 und dem des Basismaterials der gedruckten Leiterplatte 2 auftritt. Die Belastung aufgrund der Differenz des linearen Ausdehnungskoeffizienten ist am äußeren Rand 2e der gedruckten Leiterplatte 2 relativ hoch. Daher sind die Durchgangslöcher 4 in einem Gebiet angeordnet, das vom äußeren Rand 2e der gedruckten Leiterplatte 2 mit einem Abstand, der gleich oder kleiner als die doppelte Dicke der Leiterplatte 2 ist, beabstandet ist und die Komponenten 3 befinden sich im Inneren der Region, die von den Durchgangslöchern 4 umgeben ist. Die Durchgangslöcher 4, die sich nahe am äußeren Rand 2e der gedruckten Leiterplatte 2 befinden, können eine Grenzflächen-Delaminierung unterdrücken, die am äußeren Rand 2e der gedruckten Leiterplatte 2 auftreten kann. Des Weiteren können die Durchgangslöcher 4, selbst wenn eine Grenzflächen-Delaminierung auftritt, die Grenzflächen-Delaminierung nahe des äußeren Randes 2e der gedruckten Leiterplatte 2 davon abhalten, sich weiter auszubreiten.
  • Die Komponenten 3 können mit der Einspritzung des Dichtharzes 10 wechselwirken. Um die Durchgangslöcher 4 zuverlässig mit dem Dichtharz 10 zu füllen, ist es daher anzustreben, dass die Komponenten 3 nicht über den Durchgangslöchern 4 oder zwischen den Durchgangslöchern 4 und einer Harzeinspritzöffnung einer zum Gießen des Dichtharzes 10 verwendeten Form angeordnet sind.
  • Ein Gussharz auf Epoxidbasis, welches als das Dichtharz 10 dient, um die Leistungselemente 7 und die gedruckte Leiterplatte 2 einzukapseln, kann gewählt werden. Das Dichtharz 10 enthält einen anorganischen Füllstoff, wie einen Siliciumfüllstoff oder einen Aluminiumfüllstoff. Die durchschnittliche Partikelgröße beträgt im Allgemeinen mehrere Mikrometer bis mehrere 10 Mikrometer. Um die Durchgangslöcher 4 zuverlässig mit dem Dichtharz 10 zu füllen, ist es anzustreben, dass die Durchgangslöcher 4 einen Öffnungsdurchmesser haben, der gleich oder größer als die zehnfache durchschnittliche Partikelgröße des Füllstoffs ist.
  • Die lineare Ausdehnung, die einer der Gründe für eine Belastung zwischen der gedruckten Leiterplatte 2 und dem Dichtharz 10 ist, wird von der Glasübergangstemperatur beeinflusst. Daher ist eine Differenz der Glasübergangstemperaturen zwischen der des Dichtharzes 10 und der des Basismaterials der gedruckten Leiterplatte 2 auf 30° oder weniger gesetzt um die Belastung zu reduzieren und somit die Grenzflächen-Delaminierung zu unterdrücken.
  • Wie zuvor beschrieben, unterdrückt die Halbleitervorrichtung 20 gemäß der ersten Ausführungsform das Auftreten und die Ausbreitung der Grenzflächen-Delaminierung zwischen der gedruckten Leiterplatte 2 und dem Dichtharz 10 und kann so die Zuverlässigkeit verbessern.
  • Wenngleich die Durchgangslöcher 4 in der ersten Ausführungsform entlang des gesamten äußeren Rands der gedruckten Leiterplatte 2 ausgebildet sind, müssen die Durchgangslöcher 4 nicht entlang des gesamten äußeren Rands ausgebildet sein, solange die Durchgangslöcher 4 zumindest an einem Ort ausgebildet sind, an dem die Delaminierung mit einer höheren Wahrscheinlichkeit auftritt.
  • Zweite Ausführungsform.
  • 5 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung 20 gemäß der zweiten Ausführungsform unterscheidet sich von der Halbleitervorrichtung 20 gemäß der ersten Ausführungsform dahingehend, dass die gedruckte Leiterplatte 2 keine rechteckige Form aufweist, sondern einen Umriss, der in Ebenenrichtung hervorstehende Abschnitte 2a aufweist. In der zweiten Ausführungsform ist das Durchgangsloch 4 durch die hervorstehenden Abschnitte 2a hindurch ausgebildet. Andere Merkmale der zweiten Ausführungsform sind denen der ersten Ausführungsform gleich.
  • Da die gedruckte Leiterplatte 2 den Umriss mit den hervorstehenden Abschnitten 2a aufweist, tritt eine Grenzflächen-Delaminierung zwischen der gedruckten Leiterplatte 2 und dem Dichtharz 10 an den hervorstehenden Abschnitten 2a auf, an denen sich eine Belastung mit einer höheren Wahrscheinlichkeit sammelt Daher ist es anzustreben, dass das Durchgangsloch 4 durch die hervorstehenden Abschnitte 2a hindurch ausgebildet ist und mit dem kleinstmöglichen Abstand F vom äußeren Rand 2e der gedruckten Leiterplatte 2 angeordnet ist.
  • Die Halbleitervorrichtung 20 gemäß der zweiten Ausführungsform unterdrückt das Auftreten und die Ausbreitung der Grenzflächen-Delaminierung zwischen dem Dichtharz 10 und der gedruckten Leiterplatte 2, die den Umriss aufweist, der hervorstehende Abschnitte 2a aufweist, und kann so die Zuverlassigkeit verbessern.
  • In den ersten und zweiten Ausführungsformen wurde eine Struktur beschrieben, die die Leistungselemente 7, welche die Halbleiterleistungselemente sind, gemeinsam mit der gedruckten Leiterplatte 2 im Dichtharz 10 einkapselt. Ein Element, das mit der gedruckten Leiterplatte 2 im Dichtharz 10 einkapselt werden soll ist nicht auf das Halbleiterleistungselement beschränkt.
  • Die Konfigurationen, die zuvor in den Ausführungsformen beschrieben wurden, sind nur Beispiele des Inhalts der vorliegenden Erfindung. Die Konfigurationen können mit anderen wohlbekannten Techniken kombiniert werden und ein Teil einer jeden Konfiguration kann wegfallen oder angepasst werden, ohne vom Hauptinhalt der vorliegenden Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1
    Anschlussrahmen,
    2
    gedruckte Leiterplatte,
    2a
    hervorstehender Abschnitt,
    2e
    äußerer Rand,
    3
    Komponente,
    4
    Durchgangsloch,
    4a
    Kante,
    5
    Bondingpad,
    6
    Metalldraht,
    7
    Leistungselement,
    8
    isolierende Platte,
    9
    Metallbasis,
    10
    Dichtharz,
    20
    Halbleitervorrichtung.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012256803 [0004]

Claims (5)

  1. Halbleitervorrichtung, umfassend: eine gedruckte Leiterplatte, die eine Vielzahl von Durchgangslöchern durch diese hindurch aufweist, wobei die Durchgangslöcher am äußeren Rand der gedruckten Leiterplatte in Abständen angeordnet sind, die jeweils gleich oder kleiner sind als eine vierfache Dicke der Leiterplatte; ein Halbleiterelement, das elektrisch mit der gedruckten Leiterplatte verbunden ist; und ein Dichtharz, das darin die gedruckte Leiterplatte und das Halbleiterelement einkapselt, wobei die Durchgangslöcher mit dem Dichtharz gefüllt sind.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei jedes der Durchgangslöcher mit einem Abstand vom äußeren Rand der gedruckten Leiterplatte angeordnet ist, wobei der Abstand gleich oder kleiner ist als die zweifache Dicke der Leiterplatte.
  3. Halbleitervorrichtung gemäß Anspruch 1, wobei die gedruckte Leiterplatte ein Verdrahtungsmuster nur innerhalb eines Bereichs der gedruckten Leiterplatte ausgebildet hat, wobei der Bereich von den Durchgangslöchern umgeben ist.
  4. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei eine Differenz der Glasübergangstemperaturen zwischen dem Dichtharz und einem Basismaterial der Leiterplatte 30°C oder weniger beträgt.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei die gedruckte Leiterplatte einen Umriss aufweist, der einen hervorstehenden Abschnitt am äußeren Rand aufweist, und wobei das Durchgangsloch durch den hervorstehenden Abschnitt hindurch ausgebildet ist.
DE112017000347.4T 2017-04-21 2017-04-21 Halbleitervorrichtung Active DE112017000347B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/016015 WO2018193614A1 (ja) 2017-04-21 2017-04-21 半導体装置

Publications (2)

Publication Number Publication Date
DE112017000347T5 true DE112017000347T5 (de) 2018-12-06
DE112017000347B4 DE112017000347B4 (de) 2021-08-05

Family

ID=61756590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000347.4T Active DE112017000347B4 (de) 2017-04-21 2017-04-21 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US10615093B2 (de)
JP (1) JP6301031B1 (de)
CN (1) CN109104878B (de)
DE (1) DE112017000347B4 (de)
TW (1) TWI672773B (de)
WO (1) WO2018193614A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256803A (ja) 2011-06-10 2012-12-27 Mitsubishi Electric Corp パワーモジュールとその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264730A (en) 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
JPH03205857A (ja) 1990-01-06 1991-09-09 Fujitsu Ltd 樹脂封止型電子部品
JPH06224325A (ja) 1993-01-26 1994-08-12 Matsushita Electric Works Ltd 半導体装置
DE10162676B4 (de) 2001-12-19 2005-06-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
JP2008205308A (ja) * 2007-02-21 2008-09-04 Sanyo Electric Co Ltd 半導体装置
CN102474976B (zh) * 2009-07-27 2015-05-20 株式会社丰田自动织机 布线基板以及布线基板的制造方法
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
TW201250950A (en) 2011-05-19 2012-12-16 Sumitomo Bakelite Co A semiconductor module component and a liquid sealing resin composition
CN104067502B (zh) * 2012-03-21 2016-08-24 富士电机株式会社 功率转换装置
CN104620372B (zh) * 2012-12-28 2017-10-24 富士电机株式会社 半导体装置
EP3043379B1 (de) * 2014-04-01 2020-08-05 Fuji Electric Co., Ltd. Halbleiterbauelement
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10368448B2 (en) * 2017-11-11 2019-07-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256803A (ja) 2011-06-10 2012-12-27 Mitsubishi Electric Corp パワーモジュールとその製造方法

Also Published As

Publication number Publication date
CN109104878A (zh) 2018-12-28
WO2018193614A1 (ja) 2018-10-25
US20190393115A1 (en) 2019-12-26
US10615093B2 (en) 2020-04-07
TWI672773B (zh) 2019-09-21
JP6301031B1 (ja) 2018-03-28
DE112017000347B4 (de) 2021-08-05
JPWO2018193614A1 (ja) 2019-06-27
TW201903987A (zh) 2019-01-16
CN109104878B (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
DE102008061636B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102012224355B4 (de) Leistungsmodul
DE102014212376B4 (de) Halbleitervorrichtung
DE102015212831B4 (de) Leistungshalbleitervorrichtung
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE112014003966B4 (de) Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012210440A1 (de) Halbleitermodul
DE102009011233A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014005694B4 (de) Halbleitermodul
DE112015000183T5 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102008023711A1 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE10236455A1 (de) Halbleiterbauelement
DE112016006381T5 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102014110220A1 (de) Leiterplattensatz mit hocheffizienter Wärmeabfuhr
DE102019200271B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018212828A1 (de) Halbleitervorrichtung
DE102015103897A1 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010043839A1 (de) Halbleitervorrichtung
DE112017000347T5 (de) Halbleitervorrichtung
DE112016005397T5 (de) Leistungs-halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: DIEHL & PARTNER PATENT- UND RECHTSANWALTSKANZL, DE

Representative=s name: PATENT- UND RECHTSANWAELTE DIEHL & PARTNER GBR, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final