DE112015000183T5 - Halbleitermodul und Verfahren zu dessen Herstellung - Google Patents

Halbleitermodul und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE112015000183T5
DE112015000183T5 DE112015000183.2T DE112015000183T DE112015000183T5 DE 112015000183 T5 DE112015000183 T5 DE 112015000183T5 DE 112015000183 T DE112015000183 T DE 112015000183T DE 112015000183 T5 DE112015000183 T5 DE 112015000183T5
Authority
DE
Germany
Prior art keywords
lead frame
housing
adhesive
semiconductor module
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015000183.2T
Other languages
English (en)
Other versions
DE112015000183B4 (de
Inventor
Tadahiko SATO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112015000183T5 publication Critical patent/DE112015000183T5/de
Application granted granted Critical
Publication of DE112015000183B4 publication Critical patent/DE112015000183B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Ein Anschlussgehäuse (1), das durch Umspritzen eines Leitungsrahmens (2) und eines Gehäuses (3) geformt wird, hat im Inneren eine Innenfläche (6b), an der der Leitungsrahmen (2) montiert wird, und hat an der Außenseite einen Stufenabschnitt (6a), an dem ein Schaltungsblock (11), der auf einem Isoliersubstrat (7) gebildete Halbleiterchips (13, 14) aufweist, befestigt wird. Zwischen dem Stufenabschnitt (6a) und der Innenfläche (6b) ist ein Öffnungsabschnitt (8) so gebildet, dass es sich durch diese erstreckt, und der Öffnungsabschnitt (8) wird mit einem Klebstoff (10) gefüllt, um das Isoliersubstrat (7) mit dem Stufenabschnitt (6a) zu verbinden. Da ein Anschlussgebiet, an den ein Bondingdraht (16) des Leitungsrahmens (2) durch Ultraschall gebondet wird, fixiert ist, ist es möglich, Bonding-Defekte der Leitungsrahmen (2) zu reduzieren.

Description

  • Technisches Gebiet
  • Die hierin erörterten Ausführungsformen betreffen ein Halbleitermodul und ein Verfahren zu dessen Herstellung und betreffen insbesondere ein Halbleitermodul, das in Anwendungen Verwendung findet, zu denen eine Umrichtvorrichtung, wie etwa eine Motoransteuerungsvorrichtung, sowie eine Stromrichtvorrichtung, wie etwa Schalt-Leistungsversorgungsvorrichtung zählen, sowie ein Verfahren zu dessen Herstellung.
  • Stand der Technik
  • In einem Stromrichter-Halbleitermodul sind eine Vielzahl von Leistungs-Halbleiterchips, wie etwa Leistungstransistoren oder -dioden, zum Stromrichten in einem Gehäuse integriert. In einem derartigen Halbleitermodul wird die für eine gewünschte Anwendung geeignete Schaltungsverdrahtung innerhalb des Gehäuses im Voraus durchgeführt, was zur Miniaturisierung der gesamten Anwendungsvorrichtung beiträgt. In dem Stromrichter-Halbleitermodul werden im Allgemeinen ein MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) oder ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode) als Leistungstransistor verwendet.
  • Ein Stromrichter-Element ist so konfiguriert, dass es an der Außenseite eines Halbleitermoduls über eine Kupferfolienoberfläche auf einem Isoliersubstrat und über das Isoliersubstrat freiliegt, um durch Wärmestrahlung die durch die Verlustleistung des Elements erzeugte Wärme abzuführen. Die Wärmestrahlung erfolgt von der frei liegenden Oberfläche unter Verwendung eines Kühlkörpers (siehe beispielsweise PTL 1). D. h., dass in dieser PTL 1 in der Oberfläche einer wärmeleitfähigen Metallplatte eine Isolierschicht angeordnet ist, auf der Isolierschicht ein Hauptschaltungsverdrahtungsmuster gebildet ist und ein Halbleiterchip auf das Hauptschaltungsverdrahtungsmuster gebondet ist. Die von diesem Halbleiterchip erzeugte Wärme wird über das Hauptschaltungsverdrahtungsmuster und die Isolierschicht auf die Metallplatte übertragen und von dem an diese Metallplatte gebondeten Kühlkörper abgestrahlt.
  • Ferner ist in dem Stromrichter-Element eine gewünschte Schaltung aus einem Leitungsrahmen, einem Leiterdraht und/oder einem auf einem Substrat gebildeten Verdrahtungsmuster gebildet und die Schaltung ist direkt oder über einen Draht oder dergleichen indirekt mit einer Anschlussklemme verbunden, welche die Einrichtung für den elektrischen Anschluss an der Außenseite bildet.
  • Ferner wurde ein Modul mit der Bezeichnung IPM (intelligentes Leistungsmodul), wobei es sich um ein Halbleitermodul mit einem daran angebrachten Steuer-IC handelt, in den Handel gebracht und in breitem Umfang eingesetzt. Der Steuer-IC hat eine Ansteuerungsfunktion, die das Stromrichter-Element ansteuert, und eine Funktion zum Erfassen von anormalen Zuständen des Elements, wie etwa Überstrom, und zum Schutz des Elements. Da der Steuer-IC eine geringe Menge Wärme erzeugt, und um Rauschen des Stromrichter-Elements zu vermeiden, ist der Steuer-IC an einer Position angebracht, die von dem Substrat, auf dem das Stromrichter-Element montiert ist, entfernt ist. In PTL 1 ist der Steuer-IC auf einem innerhalb eines Gehäuses gebildeten Verdrahtungsmuster montiert.
  • Darüber hinaus ist in dem IPM ferner ein Modul, in dem ein Stromerfassungselement, ein Temperaturerfassungselement, ein Dämpferelement und/oder passive Bauteile, wie etwa ein Kondensator, der so verbunden ist, dass er dem Steuer-IC stabile elektrische Leistung liefert, montiert sind. Das Halbleitermodul, in dem diese Elemente montiert sind und in dem die gewünschte elektrische Verbindung hergestellt wurde, wird mit Harz vergossen, um das IPM fertig zu stellen.
  • Beispielsweise werden in dem in PTL 1 offenbarten IPM Stromrichter-Elemente, wie etwa ein IGBT und eine FWD (Freilaufdiode), durch Löten auf einem Isoliersubstrat montiert, in welchen vorab ein Verdrahtungsmuster gebildet wurde. In einem Anschlussgehäuse, das dieses Isoliersubstrat enthält, sind mittels Spritzguss ein Leitungsrahmen und ein PPS-Harz (Polyphenylensulfidharz) integriert. Das Anschlussgehäuse wird gegossen, indem das PPS-Harz in eine Form eingespritzt wird, die durch einen Fixierstift fixiert und eingestellt ist, der so platziert wird, dass sich der Leitungsrahmen durch den Harzdruck während des Formungsvorgangs weder verschieben noch verformen kann, oder einen Fixierstift, wie etwa einen Auswerfstift, wobei jedoch eine dabei gebildete Öffnung (Loch des Fixierstifts) mit dem Harz vergossen wird, indem der Fixierstift während des Formungsvorgangs bewegt wird. In dem Anschlussgehäuse werden Elemente, wie etwa ein Steuer-IC, mit einem Haftmittel, wie etwa einer Ag-Paste, an einer Anschlussklemme montiert. Anschließend wird das Isoliersubstrat mit einem Klebstoff mit dem Anschlussgehäuse verbunden, die elektrische Verbindung (Ultraschallbonden) wird unter Verwendung eines Aluminiumdrahts hergestellt, um so eine gewünschte Schaltung über das Element, das Verdrahtungsmuster des Isoliersubstrats und den Leitungsrahmen herzustellen, und anschließend wird das Anschlussgehäuse mit einem Vergussharz vergossen, um so ein Halbleitermodul zu bilden.
  • Es ist bekannt, dass beim Ultraschallbonden eines Bondingdrahts an eine Anschlussklemme ein Bonding-Defekt entstehen kann (siehe beispielsweise PTL 2). Gemäß dieser PTL 2 kann bedingt durch einen Unterschied des linearen Ausdehnungskoeffizienten zwischen einem Harz und einer Metallanschlussklemme eine an dem Anschlussgehäuse eng befestigte Anschlussklemme sich von dem Gehäuse entfernen, wenn ein Harz mit hoher Temperatur erkaltet. Da darüber hinaus keine Haftkraft zwischen der Anschlussklemme und dem PPS-Harz vorliegt, entsteht zwischen den beiden ein sehr schmaler Spalt auch dann, wenn beide so geformt sind, dass sie dicht aneinander befestigt sind. In einem Zustand, in dem die Anschlussklemme gegenüber dem Gehäuse frei beweglich ist, wird beim Versuch, einen Bondingdraht mit der Anschlussklemme durch Ultraschall zu bonden, die Ultraschall-Vibrationsenergie von der Anschlussklemme absorbiert, was einen Bonding-Defekt verursacht.
  • Im Gegensatz dazu ist in PTL 2 in einem Gehäuse direkt unter einem Ultraschall-Bondingabschnitt einer Anschlussplatte, die als Anschlussklemme dient, eine Durchgangsöffnung gebildet und eine Stützelement-Einführöffnung ist auch in einem mit dem Gehäuse verbundenen Kühlkörper an der der Durchgangsöffnung entsprechenden Position gebildet. Beim Ultraschallbonden eines Bondingdrahts wird der Bondingdraht unter Verwendung eines stangenähnlichen Werkzeugs durch Ultraschall an die obere Oberfläche der Anschlussplatte gebondet, während die untere Oberfläche des Ultraschall-Bondingabschnitts der Anschlussplatte durch die Fixierstifte gestützt wird, die in der Stützelement-Einführöffnung und der Durchgangsöffnung angeordnet sind. Es sei angemerkt, dass dadurch, dass die Anschlussplatte zu der Durchgangsöffnung weist, die untere Oberfläche der Anschlussplatte der Luft ausgesetzt ist, um die Abstrahlungsleistung zu verbessern.
  • Darüber hinaus ist in PTL 2 in der unteren Oberfläche eines rahmenförmigen Gehäuses, das aus einem Isolierharz hergestellt ist und eine in seinem Mittelteil gebildete Öffnung hat, ein aus einem wärmeleitfähigen Material gebildeter Kühlkörper so angeordnet, dass die Öffnung mit dem Kühlkörper verschlossen wird. Obgleich ein Klebstoff verwendet wird, um das Harz und das Metall zu verbinden, kann dann, wenn der Klebstoff über das erforderliche Maß hinaus aufgebracht wird, zwar eine hohe Verbindungsfestigkeit erzielt werden, aber der Klebstoff kann über den Verbindungsbereich vorstehen. Der zur Außenseite des Gehäuses ausströmende Klebstoff verschlechtert das Erscheinungsbild des Gehäuses und ferner verunreinigt der in das Gehäuse fließende Klebstoff den durch Ultraschallbonding gebildeten Bondingabschnitt und reduziert die Bondingfestigkeit.
  • Als ein Verfahren zum Unterdrücken eines derartigen Klebstoffüberstands ist ein Verfahren bekannt, bei welchem eine Vielzahl von Rillen in der zu dem Kühlkörper eines Gehäuses weisenden Oberfläche gebildet wird, wobei aus der Vielzahl von Rillen eine Rille in der Nähe der Mitte als Rille für den Klebstoffauftrag verwendet wird, und die äußere und die innere Rille als Rillen zum Verhindern des Austretens von Klebstoff verwendet werden (siehe beispielsweise PTL 3). Somit wird auch dann, wenn Klebstoff über die Klebstoffauftragrille austritt, der Klebstoff in der Rille zum Verhindern des Klebstoffaustritts aufgenommen, womit verhindert wird, dass der Klebstoff über die Klebstoffaustritt-Verhinderungsrille hinaus austritt.
  • Liste der Druckschriften
  • Patentliteratur
    • PTL 1: offengelegte japanische Patentveröffentlichung Nr. 2013-258321 (Absatz [0043], 2)
    • PTL 2: offengelegte japanische Patentveröffentlichung Nr. 2004-134518 (Absätze [0048]–[0056], 5–7)
    • PTL 3: offengelegte japanische Patentveröffentlichung Nr. 2012-15349 (1)
  • Kurzbeschreibung der Erfindung
  • Technisches Problem
  • Bei dem herkömmlichen Halbleitermodul besteht das Problem, dass die Gerätekosten erhöht sind, da dann, wenn ein Bondingdraht durch Ultraschall an einen Leitungsrahmen gebondet wird, ein stiftartiges Pressgestell erforderlich ist, um die der Ultraschall-Bondingfläche gegenüberliegende Fläche zu beaufschlagen, und überdies das Pressgestell kompliziert ist. Darüber hinaus besteht ferner das Problem, dass der Produktionsdurchsatz abnimmt, da das Pressgestell beim Ultraschallbonden angebracht und abgenommen werden muss und somit für das Anbringen und das Abnehmen Zeit aufgewandt werden muss.
  • Es ist eine Aufgabe gemäß einem Aspekt der Ausführungsformen, ein Halbleitermodul, bei dem ein stabiles Ultraschall-Drahtbonden in der Herstellungsphase möglich ist, sowie ein Verfahren zur Herstellung desselben bereitzustellen.
  • Lösung des Problems
  • Gemäß einem Aspekt der Ausführungsformen wird ein Halbleitermodul bereitgestellt, um die vorstehend genannten Probleme zu lösen. Das Halbleitermodul enthält: einen Leitungsrahmen mit einem Anschlussgebiet, an das ein Bondingdraht durch Ultraschall gebondet wird; und ein Gehäuse, das im Inneren eine Montagefläche hat, an welcher der Leitungsrahmen montiert wird, und welches außen eine Befestigungsfläche hat, an welcher ein Schaltungsblock mit einem auf einem Isoliersubstrat gebildeten Halbleiterchip befestigt wird, und einen Öffnungsabschnitt hat, der so gebildet ist, dass er zwischen der Montagefläche und der Befestigungsfläche hindurch verläuft. Der Öffnungsabschnitt wird mit einem Klebstoff gefüllt, um den Schaltungsblock und einen Abschnitt nahe dem Anschlussgebiet des Leitungsrahmens zu verbinden.
  • Gemäß einem weiteren Aspekt der Ausführungsformen wird ein Verfahren zur Herstellung des Halbleitermoduls geschaffen. Bei dem Verfahren zur Herstellung des Halbleitermoduls wird zunächst ein Gehäuse geformt. Dieses Gehäuse wird so geformt, dass es im Inneren eine Montagefläche aufweist, an der ein Leitungsrahmen montiert wird, wobei der Leitungsrahmen ein Anschlussgebiet hat, an das ein Bondingdraht durch Ultraschall gebondet wird, und an der Außenseite eine Befestigungsfläche hat, die der Montagefläche entspricht und an der ein Schaltungsblock mit einem auf einem Isoliersubstrat gebildeten Halbleiterchip befestigt wird. Dabei wird das Gehäuse durch Einspritzen eines Harzes in eine Form gegossen, während ein Abschnitt nahe dem Anschlussgebiet des Leitungsrahmens durch einen Auswerfstift oder Pressstift von einer Rückseite des Anschlussgebiets gehalten wird. Anschließend wird auf die Befestigungsfläche des Gehäuses, in welchem durch den Auswerfstift oder den Pressstift ein Öffnungsabschnitt gebildet ist, ein Klebstoff aufgetragen, sodass der Öffnungsabschnitt ebenfalls gefüllt wird, und anschließend wird der Schaltungsblock auf der Befestigungsfläche des Gehäuses platziert, um den Schaltungsblock an dem Gehäuse zu befestigen. Dann wird ein Bondingdraht durch Ultraschall an das Anschlussgebiet des Leitungsrahmens gebondet, der durch den Klebstoff an dem Schaltungsblock befestigt ist.
  • Gemäß einem derartigen Halbleitermodul und dem Verfahren zur Herstellung desselben wird ein Abschnitt nahe an dem Anschlussgebiet des Leitungsrahmens, an den ein Bondingdraht durch Ultraschall gebondet wird, über den Öffnungsabschnitt mit dem Klebstoff an dem Schaltungsblock befestigt. Wenn somit der Bondingdraht durch Ultraschall an den Leitungsrahmen gebondet wird, wird kein Versagen des Bonding durch Wackeln des Leitungsrahmens verursacht.
  • Vorteilhafte Auswirkungen der Erfindung
  • Das Halbleitermodul mit der vorstehend beschriebenen Konfiguration und das Verfahren zur Herstellung desselben haben den Vorteil, dass die Produktivität (Draht-Bondingvermögen) verbessert werden kann, da ein Abschnitt nahe an dem Anschlussgebiet des Leitungsrahmens fixiert werden kann, ohne dass der herkömmliche Schritt verändert wird und/oder zu dem herkömmlichen Schritt ein Schritt hinzugefügt wird.
  • Da der Leitungsrahmen mit einem Klebstoff, der eine hohe Wärmeleitfähigkeit hat, mit dem Isoliersubstrat verbunden wird, wird der Wärmewiderstand zwischen dem Isoliersubstrat und dem Leitungsrahmen reduziert und somit kann die Strahlungsleistung des Leitungsrahmens weiter verbessert werden.
  • Wenn ferner ein auf dem Leitungsrahmen platzierter Steuer-IC eine Temperaturschutzfunktion und/oder eine Temperaturausgabe Funktion hat, nimmt der Wärmewiderstand zwischen dem Isoliersubstrat, mit dem ein Halbleiterchip mit einem niedrigen Wärmewiderstand verbunden ist, und dem Leitungsrahmen, auf dem der Steuer-IC platziert ist, ebenfalls ab. Daher nimmt der Wärmewiderstand zwischen dem Halbleiterchip und dem Steuer-IC ebenfalls ab und somit kann der Steuer-IC die Temperatur genauer erfassen, was einen exakten Schutz des Halbleiterchips ermöglicht.
  • Die vorstehend beschriebenen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen deutlich, die bevorzugte Ausführungsformen als Beispiele der Erfindung darstellen.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine auseinandergezogene perspektivische Ansicht eines Halbleitermoduls gemäß einer hierin erörterten Ausführungsform in der Ansicht von der Unterseite des Halbleitermoduls;
  • 2 ist eine Querschnittsansicht, die das Halbleitermodul in umgedrehtem Zustand vor der Montage eines Isoliersubstrats zeigt;
  • 3 ist eine Querschnittsansicht, die das Halbleitermodul bei der Montage des Isoliersubstrats zeigt;
  • 4 ist eine Querschnittsansicht, die das Halbleitermodul bei der Durchführung der Verdrahtung mit einem Bondingdraht zeigt;
  • 5 ist eine Querschnittsansicht, die das Halbleitermodul nach dem Vergießen mit Harz zeigt;
  • 6 ist ein Ablaufplan, der ein Verfahren zur Herstellung des Halbleitermoduls veranschaulicht; und
  • 7 zeigt ein spezifisches Beispiel des Halbleitermoduls.
  • Beschreibung der Ausführungsformen
  • Nachfolgend werden Ausführungsformen eines Halbleitermoduls gemäß einem Aspekt unter Bezugnahme auf die beiliegenden Zeichnungen im Detail beschrieben. Es sei angemerkt, dass in der zur Beschreibung der folgenden Ausführungsformen verwendeten Zeichnung dieselben Bauelemente mit denselben Bezugszeichen bezeichnet werden, um eine wiederholte Beschreibung zu vermeiden.
  • 1 ist eine auseinandergezogene perspektivische Ansicht eines Halbleitermoduls gemäß einer hierin erörterten Ausführungsform in der Ansicht von der Unterseite des Halbleitermoduls, 2 ist eine Querschnittsansicht, die das Halbleitermodul in umgedrehtem Zustand vor der Montage eines Isoliersubstrats zeigt, 3 ist eine Querschnittsansicht, die das Halbleitermodul bei der Montage des Isoliersubstrats zeigt, 4 ist eine Querschnittsansicht, die das Halbleitermodul bei der Durchführung der Verdrahtung mit einem Bondingdraht zeigt, und 5 ist eine Querschnittsansicht, die das Halbleitermodul nach dem Vergießen mit Harz zeigt.
  • Das Halbleitermodul gemäß der hierin erörterten Ausführungsform enthält ein Anschlussgehäuse 1 gemäß der Darstellung in 1, die den Umriss vor dem Zusammenbau des Halbleitermoduls zeigt. Das Anschlussgehäuse 1 wird gebildet, indem ein Leitungsrahmen 2 und ein Gehäuse 3 einstückig geformt werden (durch Umspritzen eines Leitungsrahmens). Das Anschlussgehäuse 1 enthält ein Paar einander gegenüberliegende parallele Seitenwandabschnitte 4a, in welche der Leitungsrahmen 2 eingesetzt ist, und ein Paar einander gegenüberliegende parallele Seitenwandabschnitte 4b, die mit den beiden Enden in der Längsrichtung der Seitenwandabschnitte 4a verbunden sind, und ist in der Draufsicht in Form eines rechteckigen Rahmens gebildet. Die Seitenwandabschnitte 4a und 4b des Anschlussgehäuses 1 haben jeweils einen L-förmigen Querschnitt.
  • In der unteren Oberfläche (der oberen Oberfläche in 1) des Anschlussgehäuses 1 ist entlang dem Umfang eines zentralen Öffnungsabschnitts 5 ein Stufenabschnitt 6a gebildet der Steuerabschnitt 6a der Seitenwandabschnitte 4a und 4b ist eine Befestigungsfläche, an welcher ein Isoliersubstrat 7 befestigt wird, und hat eine Tiefe, die dünner ist als die Dicke des Isoliersubstrats 7.
  • Bei dem Anschlussgehäuse 1 ist wie ebenfalls in 2 gezeigt die Innenseite des Leitungsrahmens 2 an einer Innenfläche 6b angebracht, bei welcher es sich um die Montagefläche handelt, die auf der gegenüberliegenden Seite des Stufenabschnitts 6a angeordnet ist, und die Außenseite des Leitungsrahmens 2 erstreckt sich nach außen durch den Seitenwandabschnitt 4a. An dem Leitungsrahmen 2 dient die gegenüberliegende Seite einer an der Innenfläche 6b des Gehäuses 3 angebrachten Seite als Anschlussgebiet für das Ultraschallbonding.
  • Hier ist in der Innenfläche 6b des Anschlussgehäuses 1, an der der Leitungsrahmen 2 montiert ist, ein durch den Stufenabschnitt 6a verlaufender Öffnungsabschnitt 8 gebildet. D. h., dass in einem Gehäuseabschnitt, in welchem der Stufenabschnitt 6a gebildet ist, der Leitungsrahmen 2 und ein Anschlussgebiet des Isoliersubstrats 7 auf der oberen Seite bzw. der unteren Seite des Öffnungsabschnitts 8 angeordnet sind. Der Öffnungsabschnitt 8 ist in einem Gehäuseabschnitt unmittelbar unterhalb des Anschlussgebiets des Leitungsrahmens 2 gebildet, d. h. in einem Gehäuseabschnitt nahe einem Abschnitt, in welchem das Drahtbonding mittels Ultraschallbonding durchgeführt wird. Es sei angemerkt, dass der Abschnitt, in dem das Drahtbonding mittels Ultraschallbonding durchgeführt wird, auch ein Abschnitt ist, durch welchen ein Hauptstrom des Leitungsrahmens 2 fließt. Des Weiteren kann der Öffnungsabschnitt 8 nach Bedarf auch in einem Abschnitt gebildet sein, in welchem der Leitungsrahmen 2 angeordnet ist, aber kein Ultraschallbonding durchgeführt wird, um den Leitungsrahmen 2 an dem Isoliersubstrat 7 zu fixieren.
  • Der Öffnungsabschnitt 8 wird gebildet, während der Leitungsrahmen umspritzt wird. D. h., wenn der vorgeformte Leitungsrahmen 2 in ein Formwerkzeug eingesetzt wird, wird vorab ein Auswerfstift so eingesetzt, dass der Leitungsrahmen 2 gehalten wird. In diesem Zustand wird beispielsweise ein PPS-Harz in das Formwerkzeug eingespritzt, um das Anschlussgehäuse 1 zu formen. Da das die Form füllende Harz aushärtet, ohne dass der Auswerfstift bewegt wird, läuft das Harz nicht zu dem Auswerfstift zurück. Anschließend wird das Anschlussgehäuse 1 mittels des Auswerfstifts aus der Form ausgestoßen und schließlich wird der Auswerfstift aus dem Anschlussgehäuse 1 herausgezogen, so dass der Öffnungsabschnitt 8 gebildet wird.
  • Der Öffnungsabschnitt 8 kann auch durch einen sogenannten Pressstift gebildet werden, der verwendet wird, um das Verdrehen und/oder Verschieben des Leitungsrahmens 2 während des Umspritzens zu verhindern, oder kann unter Verwendung sowohl des Auswerfstifts als auch des Pressstifts gebildet werden.
  • Nachfolgend wird ein Vorgang zum Aufbauen eines Halbleitermoduls unter Verwendung des auf diese Weise gebildeten Anschlussgehäuses 1 beschrieben. Zunächst werden in dem Anschlussgehäuse 1 in Abhängigkeit von der Anwendung und/oder dem Zweck ein Steuer-IC sowie passive Elemente, wie etwa ein Kondensator und ein Widerstand, auf dem Leitungsrahmen 2 platziert, der auch als Schaltung dient. 2 zeigt ein Beispiel, bei welchem ein Steuer-IC 9 auf dem Leitungsrahmen 2 platziert ist.
  • Das Anschlussgehäuse 1, in dem der Steuer-IC 9 auf dem Leitungsrahmen 2 platziert ist, wird, wie in 2 dargestellt, umgedreht, und anschließend wird, wie in 3 gezeigt, ein Klebstoff 10 auf den Stufenabschnitt 6a aufgetragen, an dem das Isoliersubstrat 7 befestigt ist. Als Klebstoff 10 wird ein Harz verwendet, das eine Wärmeleitfähigkeit (beispielsweise 0,5 (W/mK)) hat, die höher ist als die Wärmeleitfähigkeit (beispielsweise 0,3 (W/mK)) eines PPS-Harzes, das das Gehäuse 3 bildet. Der Klebstoff 10 wird nicht nur auf die Oberfläche des Stufenabschnitts 6a aufgetragen, sondern füllt den Öffnungsabschnitt 8. Auf diese Weise werden in dem Leitungsrahmen 2 die zu dem Öffnungsabschnitt 8 weisenden Abschnitte mit dem Klebstoff 10 verbunden.
  • Anschließend wird in dem Anschlussgehäuse 1, wie in 3 gezeigt, das Isoliersubstrat 7 auf dem Stufenabschnitt 6a platziert, auf den der Klebstoff 10 aufgetragen ist. Das Isoliersubstrat 7 kann ein Al-Isoliersubstrat (Aluminium) oder ein DCB-Substrat (Direct Copper Bonding) sein, auf welchem Halbleiterchips 13 und 14 für Leistung auf einem leitenden Verdrahtungsmuster 12 montiert sind, welches vorab in der Oberfläche gebildet wurde, um einen Schaltungsblock 11 zu bilden. Diese Halbleiterchips 13 und 14 werden hier als ein IGBT und eine FWD angenommen.
  • Der Schaltungsblock 11 wird auf dem Stufenabschnitt 6a platziert, wobei die Montageflächen der Halbleiterchips 13 und 14 nach unten gerichtet sind, sodass der äußere Umfangsabschnitt des Isoliersubstrats 7 mit dem Klebstoff 10 nicht nur mit dem Anschlussgehäuse 1 verbunden wird, sondern mit dem Klebstoff 10 des Öffnungsabschnitts 8 auch mit dem Leitungsrahmen 2 verbunden wird. Auf diese Weise wird der Leitungsrahmen 2 mittels des Klebstoffs 10, der den direkt darunterliegenden Öffnungsabschnitt 8 füllt, nicht nur an dem Isoliersubstrat 7 befestigt, sondern wird auch mittels des Klebstoffs 10 mit dem Isoliersubstrat 7 thermisch gekoppelt.
  • Da der Leitungsrahmen 2 über den Öffnungsabschnitt 8 an dem Isoliersubstrat 7 befestigt ist und die Umgebung eines Abschnitts, in welchem das Drahtbonden durchgeführt wird, fixiert ist, ist während des Ultraschallbondens kein kompliziertes Pressgestell erforderlich und des Weiteren wird kein Bonding-Defekt verursacht.
  • Da darüber hinaus der Leitungsrahmen 2 über den Öffnungsabschnitt 8 mit dem Isoliersubstrat 7 thermisch gekoppelt ist, kann der Leitungsrahmen 2 die durch den fließenden Hauptstrom erzeugte Wärme auf das Isoliersubstrat 7 übertragen, was eine Wärmeabstrahlung der Anschlussklemme ermöglicht. Auf diese Weise kann die Strahlungsleistung des Leitungsrahmens 2 im Vergleich zu dem herkömmlichen Beispiel, bei dem ein Leitungsrahmen durch eine Stützelement-Einführöffnung und einen als Durchgangsöffnung dienenden Öffnungsabschnitt der Luft ausgesetzt ist, deren Wärmeleitfähigkeit 0,0241 (W/mK) beträgt, weiter verbessert werden.
  • Wenn hier der auf dem Leitungsrahmen 2 platzierte Steuer-IC 9 eine Temperaturschutzfunktion und/oder eine Temperaturausgabefunktion hat, kann der Steuer-IC 9 die Halbleiterchips 13 und 14 präzise schützen. D. h., dass der Wärmewiderstand zwischen dem Isoliersubstrat 7, mit dem die Halbleiterchips 13 und 14 mit einem geringen Wärmewiderstand verbunden sind, und dem Leitungsrahmen 2, auf dem der Steuer-IC 9 platziert ist, im Vergleich zu dem herkömmlichen Beispiel, bei dem der Leitungsrahmen 2 der Luft ausgesetzt ist, weiter reduziert wird. Daher nimmt der Wärmewiderstand zwischen den Halbleiterchips 13 und 14 und dem Steuer-IC 9 ab und entsprechend kann der Steuer-IC 9 die Temperatur exakter erfassen, was einen exakten Schutz der Halbleiterchips 13 und 14 erlaubt.
  • Anschließend wird das Anschlussgehäuse 1, an dem der Schaltungsblock 11 befestigt ist, um 180° gedreht, wie in 4 gezeigt, und die Innenfläche 6b des Anschlussgehäuses 1 und die Montageflächen der Halbleiterchips 13 und 14 des Schaltungsblocks 11 werden nach oben gedreht. Damit ist das Anschlussgehäuse 1 bereit für das Drahtbonden, da seine obere Stirnfläche in der durch einen Pfeil 15 angegebenen Richtung gepresst wird. Somit kann im Vergleich zu einem herkömmlichen Beispiel, bei dem während des Ultraschallbonding ein frei auf einem Gehäuse liegender Leitungsrahmen in jedem Abschnitt, in dem das Drahtbonden durchgeführt wird, nach unten gepresst werden muss, ein Pressgestell mit einem einfachen Aufbau verwendet werden.
  • In diesem Zustand wird in dem Halbleitermodul unter Verwendung eines Bondingdrahts 16 einer Hauptschaltung und eines Bondingdrahts 17 der Steuerschaltung Drahtbonden durchgeführt, wie in 5 gezeigt. Hier ist die Grenzfläche zwischen der Innenfläche 6b des Anschlussgehäuses 1 und dem Leitungsrahmen 2 kohäsiv und daher kann beim Ultraschallbonden des Bondingdrahts 16 an den Leitungsrahmen 2 die Ultraschall-Vibrationsenergie zuverlässig übertragen werden, ohne dass sie absorbiert wird. Darüber hinaus werden das Drahtbonden des Bondingdrahts 16 an die Halbleiterchips 13 und 14 und das Drahtbonden des Bondingdrahts 17 an die Halbleiterchips 13, den Steuer-IC 9 und den Leitungsrahmen 2 ebenfalls durchgeführt.
  • Dann wird in dem Halbleitermodul, wie in 5 gezeigt, das Anschlussgehäuse 1 mit einem flüssigen Vergussharz 18 gefüllt, um die Halbleiterchips 13 und 14 und den Steuer-IC mit Harz zu vergießen. Das Vergussharz 18 kann das gleiche Harz wie der Klebstoff 10 zum Verbinden des Isoliersubstrats 7 der Schaltungsblocks 11 mit dem Anschlussgehäuse 1 sein. Die Verwendung des gleichen Materials für das Vergussharz 18 und den Klebstoff 10 ermöglicht die gemeinsame Verwendung eines Elements.
  • Nachfolgend wird ein spezifisches Beispiel des Prozesses zur Herstellung des Halbleitermoduls beschrieben.
  • 6 ist ein Ablaufplan, der ein Verfahren zur Herstellung des Halbleitermoduls darstellt, und 7 veranschaulicht ein spezifisches Beispiel des Halbleitermoduls.
  • Bei der Herstellung des Halbleitermoduls werden der Schaltungsblock 11 und das Anschlussgehäuse 1 vorab jeweils in getrennten Schritten hergestellt, wie in 6 gezeigt. Zunächst wird das Isoliersubstrat 7 (Schritt S1) für den Schaltungsblock 11 vorbereitet, Lot wird auf eine der Flächen des Isoliersubstrats 7 aufgetragen (Schritt S2). Anschließend werden die Halbleiterchips 13 und 14, die als ein IGBT und eine FWD dienen, vorbereitet (Schritt S3). Diese Halbleiterchips 13 und 14 werden auf das auf das Isoliersubstrat 7 aufgetragene Lot montiert (Schritt S4) und anschließend in einen Reflow-Ofen gegeben und verlötet, um so den Schaltungsblock 11 zu bilden (Schritt S5).
  • Andererseits wird hinsichtlich des Anschlussgehäuses 1 zunächst der vorgeformte Leitungsrahmen 2 vorbereitet (Schritt S6), wird der Leitungsrahmen 2 in eine Form einer Spritzgussmaschine gesetzt und wird anschließend PPS-Harz in die Form eingespritzt, um das Anschlussgehäuse 1 zu formen (Schritt S7). Dabei wird in dem Anschlussgehäuse 1 der Öffnungsabschnitt 8 unter Verwendung eines Auswerfstifts oder eines Pressstifts geformt. Dann wird beispielsweise eine warmhärtende Ag-Paste auf die Montageposition des Steuer-IC des Leitungsrahmens 2 in dem Anschlussgehäuse 1 aufgetragen (Schritt S8). Anschließend wird der Steuer-IC 9 vorbereitet (Schritt S9) und der Steuer-IC 9 wird auf der Ag-Paste montiert und an dem Leitungsrahmen 2 befestigt (Schritt S 10).
  • Danach wird das Anschlussgehäuse 1 mit dem daran montierten Steuer-IC 9 umgedreht (siehe 2) und der Klebstoff 10 wird auf den Stufenabschnitt 6a aufgetragen, der um den mittleren Öffnungsabschnitt 5 des Anschlussgehäuses 1 gebildet ist. Dann wird das Isoliersubstrat 7 mit nach unten gerichteten Montageflächen der Halbleiterchips 13 und 14 an dem Stufenabschnitt 6a angebracht, wodurch das Anschlussgehäuse 1 und das Isoliersubstrat 7 verbunden werden (Schritt S 11). Da bei dem Verbindungsschritt die gleichen Betriebsabläufe/Geräte wie die herkömmlichen Betriebsabläufe/Geräte verwendet werden können, die beim Verbinden des Anschlussgehäuses und des Isoliersubstrats verwendet werden, sind keine zusätzlichen Geräte oder Taktzeiten erforderlich und treten damit keine zusätzlichen Kosten auf.
  • Anschließend wird das Anschlussgehäuse 1 umgedreht, sodass die Montageflächen der Halbleiterchips 13 und 14 des Isoliersubstrats 7 und die Montagefläche des Steuer-IC des Leitungsrahmen 2 nach oben weisen, und dann wird das Drahtbonden mit den Bondingdrähten 16 und 17 durchgeführt (Schritt S 12).
  • Danach wird das Anschlussgehäuse 1 mit dem Vergussharz 18 gefüllt, bei dem es sich um ein PPS-Harz handelt, um das Anschlussgehäuse 1 mit Harz zu vergießen (Schritt S 13).
  • Ein spezifisches Beispiel des mit den vorstehend beschriebenen Schritten hergestellten Halbleitermoduls wird beschrieben. Ein in 7 veranschaulichtes Halbleitermodul 20 entspricht der Ansicht von der oberen Oberfläche eines Gehäuses 3 vor dem Vergießen mit Harz. In dem Halbleitermodul 20 sind in dem Isoliersubstrat 7 des Schaltungsblocks 11 sechs Verdrahtungsmuster 12 gebildet und der Halbleiterchip 13 als IGBT und der Halbleiterchip 14 als eine FWD sind jeweils an den Verdrahtungsmustern 12 montiert. Darüber hinaus sind drei Steuer-ICS 9 an einem Leitungsrahmen 2a montiert, der als interne Zwischenverbindung dient.
  • Hier sind das Verdrahtungsmuster 12 oder die Halbleiterchips 13 und 14 und der Leitungsrahmen 2, der als Leitungsanschluss dient, durch den Bondingdraht 16 verbunden, und der Öffnungsabschnitt 8 ist direkt unter einem Abschnitt nahe einem Teil des Leitungsrahmens 2 gebildet, mit dem der Bondingdraht 16 verbunden ist. Somit ist der Leitungsrahmen 2 an dem Isoliersubstrat 7 mit dem Klebstoff 10 nahe einem Abschnitt befestigt, an welchen der Bondingdraht 10 gebondet wird. Entsprechend wird beim Ultraschallbonden des Bondingdrahts 16 an das Anschlussgebiet des Leitungsrahmens 2 kein Bonding-Defekt aufgrund von Wackeln des Leitungsrahmens 2 verursacht. Da darüber hinaus die Wärmeleitfähigkeit des Klebstoffs 10 höher ist als die Wärmeleitfähigkeit des Gehäuses 3, wird die durch den in den Leitungsrahmen 2 fließenden Hauptstrom erzeugte Wärme über den Klebstoff 10 auf das Isoliersubstrat 7 übertragen und die Abstrahlungsleistung des Leitungsrahmens 2 wird verbessert.
  • Andererseits soll der direkt unter dem Leitungsrahmen 2a gebildete Öffnungsabschnitt 8 mit dem Klebstoff 10 gefüllt werden, um den Leitungsrahmen 2a an dem Isoliersubstrat 7 zu befestigen. Während die beiden Enden des Leitungsrahmens 2a durch die Seitenwandabschnitte 4a und 4b des Gehäuses 3 befestigt sind, ist der Mittelteil des Leitungsrahmens 2a an dem Isoliersubstrat 7 durch den Klebstoff 10 befestigt, sodass der Leitungsrahmen 2a an dem Gehäuse 3 fester befestigt ist.
  • Darüber hinaus ist ein Klebstoff 10 bevorzugt, der eine höhere Anhaftung an dem Leitungsrahmen 2 als an dem Gehäuse 3 hat. Wenn somit zwischen dem Gehäuse 3 und dem Leitungsrahmen 2 aufgrund einer Differenz des linearen Ausdehnungskoeffizienten ein Spalt entsteht, können der Leitungsrahmen 2 und die Isoliersubstrate 7 fest und eng aneinander befestigt sein und somit kann die Strahlungsleistung verbessert werden.
  • Es sei angemerkt, dass die Ausführungsformen nicht auf die vorstehend beschriebenen Konfigurationen beschränkt sind, sondern in geeigneter Weise nach Bedarf kombiniert und konfiguriert werden können.
  • Die vorstehend beschriebenen Ausführungsformen veranschaulichen einfach das Prinzip der vorliegenden Erfindung. Darüber hinaus sind für den Fachmann viele Variationen und Modifikationen möglich und die vorliegende Erfindung ist nicht auf die vorstehend beschriebenen und veranschaulichten exakten Konfigurationen und beispielhaften Anwendungen beschränkt und alle entsprechenden Varianten und äquivalente sind so auszulegen, dass sie innerhalb des Schutzumfangs der beigefügten Patentansprüche und deren Äquivalente liegen.
  • Bezugszeichenliste
    • 1
    Anschlussgehäuse
    2, 2a
    Leitungsrahmen
    3
    Gehäuse
    4a, 4b
    Seitenwandabschnitt
    5
    mittlerer Öffnungsabschnitt
    6a
    Stufenabschnitt
    6b
    Innenfläche
    7
    Isoliersubstrat
    8
    Öffnungsabschnitt
    9
    Steuer-IC
    10
    Klebstoff
    11
    Schaltungsblock
    12
    Verdrahtungsmuster
    13, 14
    Halbleiterchip
    16, 17
    Bondingdraht
    18
    Vergussharz
    20
    Halbleitermodul

Claims (7)

  1. Halbleitermodul, enthaltend: einen Leitungsrahmen mit einem Anschlussgebiet, an das ein Bondingdraht durch Ultraschall gebondet wird; und ein Gehäuse, das im Inneren eine Montagefläche hat, an welcher der Leitungsrahmen montiert wird, und welches außen eine Befestigungsfläche hat, an welcher ein Schaltungsblock mit einem auf einem Isoliersubstrat gebildeten Halbleiterchip befestigt wird, und einen Öffnungsabschnitt hat, der so gebildet ist, dass er zwischen der Montagefläche und der Befestigungsfläche hindurch verläuft, wobei der Öffnungsabschnitt mit einem Klebstoff gefüllt ist, um den Schaltungsblock und einen Abschnitt nahe dem Anschlussgebiet des Leitungsrahmens zu verbinden.
  2. Halbleitermodul nach Anspruch 1, wobei zwischen dem Schaltungsblock und einem Abschnitt ohne das Anschlussgebiet des Leitungsrahmens ein zusätzlicher Öffnungsabschnitt gebildet ist und der Leitungsrahmen und der Schaltungsblock mit dem den zusätzlichen Öffnungsabschnitt füllenden Klebstoff verbunden sind.
  3. Halbleitermodul nach Anspruch 1 oder 2, wobei der Klebstoff derselbe Klebstoff wie ein Klebstoff ist, mit dem der Schaltungsblock an der Befestigungsfläche des Gehäuses befestigt ist.
  4. Halbleitermodul nach Anspruch 1, wobei eine Wärmeleitfähigkeit des Klebstoffes höher ist als eine Wärmeleitfähigkeit des Gehäuses.
  5. Halbleitermodul nach Anspruch 1, wobei der Klebstoff das gleiche Harz wie ein Vergussharz ist, das das Gehäuse füllt, um den Halbleiterchip mit Harz zu vergießen.
  6. Halbleitermodul nach Anspruch 1, wobei der Klebstoff eine höhere Anhaftungskraft an dem Leitungsrahmen als an dem Gehäuse hat.
  7. Verfahren zur Herstellung eines Halbleitermoduls, welches Verfahren enthält: Formen eines Gehäuses dergestalt, dass es im Inneren eine Montagefläche aufweist, an der ein Leitungsrahmen montiert wird, wobei der Leitungsrahmen ein Anschlussgebiet hat, an das ein Bondingdraht durch Ultraschall gebondet wird, und an der Außenseite eine Befestigungsfläche hat, die der Montagefläche entspricht und an der ein Schaltungsblock mit einem auf einem Isoliersubstrat gebildeten Halbleiterchip befestigt wird, indem ein Harz in eine Form eingespritzt wird, während ein Abschnitt nahe dem Anschlussgebiet des Leitungsrahmens durch einen Auswerfstift oder Pressstift von einer Rückseite des Anschlussgebiets gehalten wird; Auftragen eines Klebstoffs auf die Befestigungsfläche des Gehäuses, in welchem durch den Auswerfstift oder den Pressstift ein Öffnungsabschnitt gebildet ist, sodass der Öffnungsabschnitt ebenfalls gefüllt wird; Platzieren des Schaltungsblocks auf der Befestigungsfläche des Gehäuses, um den Schaltungsblock an dem Gehäuse zu befestigen; und Bonden eines Bondingdrahts durch Ultraschall an das Anschlussgebiet des Leitungsrahmens, der durch den Klebstoff an dem Schaltungsblock befestigt ist.
DE112015000183.2T 2014-04-30 2015-02-23 Halbleitermodul und Verfahren zu dessen Herstellung Active DE112015000183B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-093422 2014-04-30
JP2014093422 2014-04-30
PCT/JP2015/055066 WO2015166696A1 (ja) 2014-04-30 2015-02-23 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
DE112015000183T5 true DE112015000183T5 (de) 2016-07-21
DE112015000183B4 DE112015000183B4 (de) 2022-05-05

Family

ID=54358437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015000183.2T Active DE112015000183B4 (de) 2014-04-30 2015-02-23 Halbleitermodul und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US9837338B2 (de)
JP (1) JP6288254B2 (de)
CN (1) CN105684147B (de)
DE (1) DE112015000183B4 (de)
WO (1) WO2015166696A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824980B2 (en) * 2014-06-27 2017-11-21 Nxp B.V. Lead finger locking structure
JP6824913B2 (ja) * 2016-02-09 2021-02-03 三菱電機株式会社 電力用半導体装置及びその製造方法
JP6701926B2 (ja) * 2016-04-28 2020-05-27 富士電機株式会社 半導体装置
EP3482915B1 (de) * 2016-07-11 2022-06-29 Zuiko Corporation Ultraschallschweissvorrichtung und ultraschallschweissverfahren
CN109427744B (zh) * 2017-08-22 2023-11-24 比亚迪半导体股份有限公司 Ipm模块、车辆及ipm模块的制作方法
JP7172338B2 (ja) 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7038645B2 (ja) * 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7364168B2 (ja) * 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7392319B2 (ja) * 2019-08-13 2023-12-06 富士電機株式会社 半導体装置
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178151A (ja) * 1989-12-06 1991-08-02 Toshiba Corp 樹脂パッケージ型半導体装置およびその製造方法
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
JP3021070U (ja) * 1995-07-28 1996-02-16 富士電機株式会社 半導体装置
US5689089A (en) 1996-09-20 1997-11-18 Motorola, Inc. Electronic control module having fluid-tight seals of a polymer material which expands when wet
JP3022393B2 (ja) * 1997-04-21 2000-03-21 日本電気株式会社 半導体装置およびリードフレームならびに半導体装置の製造方法
JP3843185B2 (ja) * 1998-10-30 2006-11-08 三菱電機株式会社 半導体装置
WO2000028589A1 (en) * 1998-11-06 2000-05-18 Festec Co., Ltd. A plastic package having an air cavity and manufacturing method thereof
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
AU2001272814A1 (en) 2000-07-25 2002-02-05 Chan-Ik Park Plastic package base, air cavity type package and their manufacturing methods
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
DE10340974A1 (de) * 2003-09-05 2005-03-24 Robert Bosch Gmbh Steuergeräteeinheit und Verfahren zur Hestellung derselben
DE102004021365A1 (de) 2004-03-16 2005-10-06 Robert Bosch Gmbh Gehäuse für eine elektronische Schaltung und Verfahren zum Abdichten des Gehäuses
JP2005332874A (ja) * 2004-05-18 2005-12-02 Hitachi Metals Ltd 回路基板及びこれを用いた半導体装置
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
JP2009038077A (ja) * 2007-07-31 2009-02-19 Yamaha Corp プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP4543089B2 (ja) * 2008-01-11 2010-09-15 株式会社東芝 半導体装置
JP5310660B2 (ja) 2010-07-01 2013-10-09 富士電機株式会社 半導体装置
JP2013258321A (ja) 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JP6041053B2 (ja) * 2013-06-10 2016-12-07 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160254215A1 (en) 2016-09-01
US9837338B2 (en) 2017-12-05
JP6288254B2 (ja) 2018-03-07
CN105684147A (zh) 2016-06-15
JPWO2015166696A1 (ja) 2017-04-20
DE112015000183B4 (de) 2022-05-05
CN105684147B (zh) 2019-04-05
WO2015166696A1 (ja) 2015-11-05

Similar Documents

Publication Publication Date Title
DE112015000183B4 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102010038826B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Herstellen derselben
DE112014005415B4 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE102014212376B4 (de) Halbleitervorrichtung
DE102009027292B4 (de) Inverterleistungsmodul mit verteilter Stütze zur direkten Substratkühlung
DE102012224355B4 (de) Leistungsmodul
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011077543B4 (de) Halbleitervorrichtung
DE112013007047B4 (de) Halbleitermodul
DE102017207382B4 (de) Halbleitervorrichtung
DE112015005836B4 (de) Leistungsmodul
EP2044627B1 (de) Elektronikanordnung
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112017001840T5 (de) Leistungsmodul, leistungs-halbleitereinheit und verfahren zur herstellung eines leistungsmoduls
DE112014005694B4 (de) Halbleitermodul
DE102015212831A1 (de) Leistungshalbleitervorrichtung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102010061011A1 (de) Halbleiterbaugruppe und Verfahren zum Herstellen derselben
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102012200863A1 (de) Halbleitervorrichtung mit Grundplatte
DE102017203361A1 (de) Verfahren zum herstellen eines formprodukts und formprodukt
DE102014110967A1 (de) Verkapselte elektronische Chipvorrichtung mit Befestigungseinrichtung und von außen zugänglicher elektrischer Verbindungsstruktur
DE102014221443A1 (de) Elektronikbauteil und Verfahren zur Herstellung von Elektronikbauteilen
DE102017223094B4 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final