DE102013219959B4 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102013219959B4
DE102013219959B4 DE102013219959.7A DE102013219959A DE102013219959B4 DE 102013219959 B4 DE102013219959 B4 DE 102013219959B4 DE 102013219959 A DE102013219959 A DE 102013219959A DE 102013219959 B4 DE102013219959 B4 DE 102013219959B4
Authority
DE
Germany
Prior art keywords
plate
electrode
semiconductor device
integrated
control plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013219959.7A
Other languages
English (en)
Other versions
DE102013219959A1 (de
Inventor
Yoshihiro Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102013219959A1 publication Critical patent/DE102013219959A1/de
Application granted granted Critical
Publication of DE102013219959B4 publication Critical patent/DE102013219959B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleitervorrichtung, mit:einem plattenförmigen Elektrodenelement (5);einer integrierten Isolierschicht (3), die an dem Elektrodenelement (5) vorgesehen ist;einer Steuerplatte (1), die an der integrierten Isolierschicht (3) vorgesehen ist, wobei die Steuerplatte (1) an ihren beiden Seiten ein Schaltungsmuster (2) hat;einer in der Platte integrierten Elektrode (10), in der das Elektrodenelement (5) und die Steuerplatte (1) durch die integrierte Isolierschicht (3) einstückig ausgebildet sind;einem Halbleiterelement (12), das mit der in der Platte integrierten Elektrode (10) elektrisch verbunden ist;einer Resistlage (6) an der oberen Fläche, die an einer oberen Fläche der Steuerplatte (1) vorgesehen ist, wobei das Schaltungsmuster (2) abgedeckt ist; undeiner Resistlage an der unteren Fläche, die an einer unteren Fläche des plattenförmigen Elektrodenelements (5) entsprechend einer Position vorgesehen ist, an der die Resistlage (6) an der oberen Fläche vorgesehen ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Eine Packung einer Halbleitervorrichtung, zum Beispiel ein Leistungs-MOSFET (Metal Oxide Semiconductor Field Effect Transistor), ein IGBT (Insulated Gate Bipolar Transistor), der eine Leistungshalbleitervorrichtung ist, oder dergleichen werden häufig durch Kunststoffversiegeln mittels Transfergießen im Hinblick auf die Herstellungskosten, einer Produktivität und dergleichen ausgebildet. Auch in dem Fall, bei dem Si (Silizium) und SiC (Silizium-Carbid) als gängige Basismaterialien bei der Leistungshalbleitervorrichtung angewendet werden, wird die Kunststoffversiegelung häufig durch das Transfergießen durchgeführt.
  • Zum Beispiel offenbart das japanische Patent JP S50-12 772 B1 die Halbleitervorrichtung, die der Kunststoffversiegelung ausgesetzt wird. Im Falle des japanischen Patents JP 5012772 ist jene Struktur offenbart, bei der eine Elektrode, die an einer Fläche einer Kunststoffversiegelung aufgerichtet ist, hinsichtlich einer Größenreduzierung der Vorrichtung und einer Vereinfachung der Verdrahtung freiliegt.
  • In der japanischen Patentoffenlegungsschrift JP 2012 074543 A wird des Weiteren das direkte Leitungsbondingverfahren verwendet, um Elektroden direkt miteinander zu verbinden, anstatt dass eine Emitterelektrode und ein Leitungsanschluss durch einen Bondingdraht verbunden werden, um einen Leistungsverlust in einer Halbleitervorrichtung zu reduzieren, die dem Transfergießen ausgesetzt wird. Darüber hinaus ist die Elektrodensäule, die so gebondet ist, dass sie an der an dem Chip angeordneten Plattenelektrode aufgerichtet ist, so vorgesehen, dass sie zur Außenseite freiliegt.
  • Unter Bezugnahme auf die Leistungshalbleitervorrichtung ist die Entwicklung kontinuierlich zu einer Anwendung eines Elementes fortgeschritten, das als ein Basismaterial jenes Material verwendet, das bei hoher Temperatur betrieben werden kann und durch SiC dargestellt wird. Somit wird eine Struktur gefordert, bei der ein Betrieb bei einer hohen Temperatur durchgeführt werden kann und bei der eine Kapazität vergrößert werden kann.
  • Falls die Vergrößerung der Kapazität des Weiteren ohne eine Vergrößerung der Vorrichtungsgröße bei der Halbleitervorrichtung zu implementieren ist, ist es erforderlich, einen Raum in der Vorrichtung wirksam zu nutzen, indem die Elektrode des Halbleiterelements unter der Steuerplatte oder dergleichen angeordnet wird, wie dies in der japanischen Patentoffenlegungsschrift JP 2006 303006 als Beispiel offenbart ist.
  • EP 0 598 914 A1 offenbart eine Vorrichtung mit einem Elektrodenelement, einer Isolierschicht und einem Schaltungsmuster, das an beiden Seiten der Isolierschicht vorgesehen ist. Das Elektrodenelement und das Schaltungsmuster sind durch die Isolierschicht einstückig ausgebildet.
  • Weitere Halbleitervorrichtungen sind aus JP 2009 224 534 A ; JP 2005 129 624 A und US 2003 / 0178 726 A1 bekannt.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, die einfach hergestellt werden kann, während eine Vergrößerung einer Kapazität implementiert wird, und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Diese Aufgabe wird gelöst durch die Halbleitervorrichtung mit den Merkmalen des Anspruchs 1 und durch das Verfahren mit den Merkmalen des Anspruchs 6 zum Herstellen einer Halbleitervorrichtung.
  • Gemäß den Aspekten der vorliegenden Erfindung ist die in der Platte integrierte Elektrode vorgesehen, bei der das Elektrodenelement und die Steuerplatte durch die integrierte Isolierschicht einstückig ausgebildet sind. Folglich ist es durchzuführen, während eine Vergrößerung einer Kapazität implementiert wird.
  • Diese und weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden, detaillierten Beschreibung der vorliegenden Erfindung im Zusammenhang mit den beigefügten Zeichnungen ersichtlich.
    • 1 bis 5 zeigen jeweils Ansichten eines Prozesses zum Herstellen einer in einer Platte integrierten Elektrode bei einer Halbleitervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
    • 6 zeigt eine Draufsicht der Halbleitervorrichtung gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
    • 7 zeigt eine Schnittansicht der Halbleitervorrichtung gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
    • 8 bis 17 zeigen jeweils Ansichten eines Prozesses zum Herstellen einer Halbleitervorrichtung gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
    • 18 bis 29 zeigen jeweils Ansichten eines weiteren Prozessmodus zum Herstellen einer Halbleitervorrichtung gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
    • 30 zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einer Variante des bevorzugten Ausführungsbeispiels gemäß der vorliegenden Erfindung;
    • 31 zeigt eine Schnittansicht der Halbleitervorrichtung gemäß der Variante des bevorzugten Ausführungsbeispiels gemäß der vorliegenden Erfindung;
    • 32 zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einer technischen Vorgabe der vorliegenden Erfindung; und
    • 33 zeigt eine Schnittansicht der Halbleitervorrichtung gemäß der technischen Vorgabe der vorliegenden Erfindung.
  • Ein bevorzugtes Ausführungsbeispiel gemäß der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Auch wenn ein Begriff wie zum Beispiel eine obere Fläche, eine untere Fläche oder dergleichen bei der gegenwärtigen Beschreibung verwendet wird, wird zum besseren Verständnis der Begriff zum Unterscheiden der jeweiligen Flächen verwendet, und er bezieht sich nicht auf die tatsächliche vertikale und transversale Richtung.
  • <Bevorzugtes Ausführungsbeispiel>
  • <Verfahren zum Herstellen einer Elektrode mit integrierter Steuerplatte>
  • Die 1 bis 5 zeigen Ansichten eines Prozesses zum Herstellen einer in einer Platte integrierten Elektrode 10 bei einer Halbleitervorrichtung gemäß dem gegenwärtig bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie dies in der 1 dargestellt ist, wird zunächst ein Steuerschaltungsmuster 2 an beiden Seiten einer doppelt bedruckten Platte 1 erzeugt. Das Steuerschaltungsmuster 2 wird zum Beispiel durch ein Kupfermaterial ausgebildet.
  • Wie dies in der 2 gezeigt ist, wird als nächstes eine Epoxidschicht 3, die durch einen Epoxidkunststoff gebildet ist, an einer unteren Flächenseite der doppelt bedruckten Platte 1 vorgesehen, und darüber hinaus wird eine Plattenelektrode 5 an einer unteren Flächenseite der Epoxidschicht 3 vorgesehen.
  • Die Epoxidschicht 3 ist ein Epoxidprepreg, das zum Beispiel durch imprägnieren eines Glasgewebes, das für eine gedruckte Platte zu verwenden ist, mit einem Epoxidkunststoff erhalten wird, und sie wird durch eine Abschirmung 4 verstärkt, die an einer Oberfläche oder einem inneren Teil der Epoxidschicht 3 vorgesehen ist und durch eine Kupferplatte oder ein maschenartiges Kupfermaterial gebildet ist. Die Abschirmung 4 ist keine unentbehrliche Struktur. Durch Vorsehen der Struktur ist es jedoch möglich, eine Störgröße zu reduzieren, die beim hochfrequenten Schalten einer SiC-Vorrichtung oder dergleichen erzeugt werden könnte.
  • Die Plattenelektrode 5 ist eine Elektrode, die durch ein Kupfermaterial gebildet ist und im Wesentlichen das Strömen eines elektrischen Stromes ermöglicht.
  • Zusätzlich ist ein Muster eines Lötresists 6, das durch ein Resist, Polyamid, Polyamid-Imid oder Polyimid gebildet ist, an einer oberen Flächenseite der doppelt bedruckten Platte 1 vorgesehen. Auch wenn das Lötresist 6 derart vorgesehen ist, dass es das Steuerschaltungsmuster 2 abdeckt, ist das Lötresist 6 nicht an einem Drahtbondabschnitt W des Steuerschaltungsmusters 2 und an einem Abschnitt vorgesehen, an dem das Stanzen in einem nachfolgenden Schritt durchzuführen ist. Das Steuerschaltungsmuster 2 ist durch das Lötresist 6 beschichtet, so dass ein Abschälen eines Gießkunststoffes 17 verhindert werden kann, der bei einem nachfolgenden Schritt vorzusehen ist. In einem Heizzyklus beim Vorsehen des Gießkunststoffes 17 durch das Transfergießen wirken folglich Spannungen aufgrund einer Differenz zwischen einem linearen Ausdehnungskoeffizienten des Gießkunststoffes 17, einem linearen Ausdehnungskoeffizienten eines Cu-Materials, das ein Material des Steuerschaltungsmusters 2 ist, und einem linearen Ausdehnungskoeffizienten eines Epoxidkunststoffmaterials, das ein Material der Epoxidschicht 3 ist, so dass das Auftreten eines Abschälens des Gießkunststoffes 17 verhindert werden kann. Wenn das Abschälen auftritt, wird eine Charakteristik der Vorrichtung verschlechtert.
  • Andererseits ist das Lötresist 6 außerdem an einer unteren Flächenseite der Plattenelektrode 5 entsprechend einer Position vorgesehen, an der das Lötresist 6 an der oberen Flächenseite der doppelt bedruckten Platte 1 vorgesehen ist. Durch Vorsehen des Lötresists 6 an der unteren Flächenseite der Plattenelektrode 5 ist es möglich, die Wirkung zum Unterdrücken des Abschälens noch stärker zu verbessern. Das Vorsehen des Lötresists 6, das an der unteren Flächenseite der Plattenelektrode 5 anzuordnen ist, wird an jenem Abschnitt verhindert, an dem das Stanzen bei dem nachfolgenden Schritt durchzuführen ist.
  • Wie dies in der 3 gezeigt ist, wird die Epoxidschicht 3 dann in einem Abschnitt, der dem Stanzen und Prägen bei einem nachfolgenden Schritt ausgesetzt wird, durch einen Fräser oder durch eine Laserverarbeitung beseitigt.
  • Wie dies in der 4 gezeigt ist, wird als nächstes ein Abschnitt zum Sicherstellen einer Lötleiste durch das Stanzen beseitigt. Somit wird ein Öffnungsabschnitt 23 ausgebildet.
  • Wie dies in der 5 gezeigt ist, wird nachfolgend ein Bondingabschnitt 26 für eine Leistungshalbleitervorrichtung 12, die nachfolgend beschrieben wird, dem Prägen ausgesetzt. Durch das Prägen nimmt die Plattenelektrode 5 des Bondingabschnitts 26 für die Leistungshalbleitervorrichtung 12 eine konkave Form zu der unteren Flächenseite an (eine konvexe Form zu der Seite der Leistungshalbleitervorrichtung 12). Das Prägen ist zum Beispiel in der japanischen Patentoffenlegungsschrift JP 2012 74543 offenbart. Die freiliegende Plattenelektrode 5 wird dem Prägen ausgesetzt, so dass eine Zuverlässigkeit der elektrischen Verbindung mit der Leistungshalbleitervorrichtung 12 verbessert werden kann.
  • Durch den vorstehend beschriebenen Herstellungsprozess ist es möglich, die Elektrode 10 mit integrierter Steuerplatte zu implementieren, bei der eine herkömmliche Steuerplatte zum Durchführen eines Gate-Antriebs für einen MOSFET oder einen IGBT der Leistungshalbleitervorrichtung 12 mit der Plattenelektrode integriert ist, um hauptsächlich zu ermöglichen, dass ein elektrischer Strom durch die Epoxidschicht hindurch strömt.
  • <Struktur der Halbleitervorrichtung>
  • Die 6 zeigt eine Draufsicht einer Halbleitervorrichtung 100 gemäß dem gegenwärtig bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Außerdem zeigt die 7 eine Schnittansicht der Halbleitervorrichtung 100 gemäß dem gegenwärtig bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie dies in der 7 gezeigt ist, ist eine Isolierlage 15 an einer Basisplatte 16 vorgesehen, die aus einem Metall mit einer hohen thermischen Leitfähigkeit wie zum Beispiel Kupfer oder AlSiC ausgebildet ist, und darüber hinaus ist ein Wärmestreuer 14 an der Isolierlage 15 angeordnet.
  • Die Leistungshalbleitervorrichtungen 12 werden mittels eines Werkzeugs an den Wärmestreuer 14 durch ein Bondingmaterial 24 wie zum Beispiel ein Lötmittel gebondet. Außerdem ist die Elektrode 10 mit integrierter Steuerplatte (siehe 1 bis 5) über den Leistungshalbleitervorrichtungen 12 vorgesehen. Die Elektrode 10 mit integrierter Steuerplatte erstreckt sich außerdem über dem Wärmestreuer 14. Die Leistungshalbleitervorrichtung 12 und die Elektrode 10 mit integrierter Steuerplatte werden durch das Bondingmaterial 24 wie zum Beispiel ein Lötmittel oder Silber in einem Bondabschnitt 26 oder dergleichen elektrisch miteinander verbunden. Durch Anordnen der Elektrode 10 mit integrierter Steuerplatte an einer oberen Flächenseite der Leistungshalbleitervorrichtung 12, nämlich an einer Kathodenseite, ist es möglich, eine elektrische Spannungsfestigkeit der Vorrichtung durch die Isolierlage 15 anzuheben, die eine kleinere Dicke hat. Somit ist es möglich, die Kosten des Materials zu reduzieren. Falls die Isolierlage 15 vorgesehen wird, die eine entsprechende Dicke für eine elektrische Steuerspannung hat, die ausreichend geringer als die Hauptspannung ist, wie zum Beispiel eine elektrische Potentialdifferenz von ungefähr ±15 V einer Gate-Elektrode, wird die erforderliche Funktion vollständig erfüllt, so dass die Kosten durch eine Verringerung der Dicke ebenfalls reduziert werden können.
  • Hierbei ist der Öffnungsabschnitt 23 in einem Randteil des Bondingabschnitts 26 für die Leistungshalbleitervorrichtung 12 in der Elektrode 10 mit integrierter Steuerplatte vorgesehen. Folglich ist es einfach, visuell zu bestätigen, ob die elektrische Verbindung zwischen der Leistungshalbleitervorrichtung 12 und der Elektrode 10 mit integrierter Steuerplatte geeignet durchgeführt wurde oder nicht. Dementsprechend ist es möglich, in einfacher Weise die Qualität der Halbleitervorrichtung 100 zu gewährleisten. Jedoch ist der Öffnungsabschnitt 23 keine unentbehrliche Struktur, und es ist auch möglich, eine Halbleitervorrichtung 101 anzunehmen, bei der der Öffnungsabschnitt 23 nicht vorgesehen ist, wie dies in den 30 und 31 dargestellt ist, die nachfolgend beschrieben werden.
  • Die Elektrode 10 mit integrierter Steuerplatte und die Leistungshalbleitervorrichtung 12 (ein MOSFET oder ein IGBT) werden durch einen elektrischen Leiter wie zum Beispiel ein Aluminiumdraht 13 oder dergleichen elektrisch verbunden. Insbesondere werden die Elektrode 10 mit integrierter Steuerplatte und ein Gatepad oder ein Emitterpad (Sourcepad) der Leistungshalbleitervorrichtung 12 elektrisch miteinander verbunden. Folglich ist es möglich, die Leistungshalbleitervorrichtung 12 von einer Außenseite durch die Elektrode 10 mit integrierter Steuerplatte und einen Steueranschluss 21 zu steuern. Der Steueranschluss 21 ist mit einer oberen Flächenseite der Elektrode 10 mit integrierter Steuerplatte elektrisch verbunden.
  • Wie dies außerdem in der 6 gezeigt ist, ist ein Elektrodenblock 18 durch ein Bondingmaterial an dem Wärmestreuer 14 angeordnet. Darüber hinaus ist der Elektrodenblock 18 auch durch ein Bondingmaterial an der Elektrode 10 mit integrierter Steuerplatte angeordnet, die sich über dem Wärmestreuer 14 erstreckt.
  • Zusätzlich ist die gesamte Vorrichtung durch den Gießkunststoff 17 derart abgedeckt, dass der Elektrodenblock 18 freiliegt, und ein Anodenanschluss 19 und ein Kathodenanschluss 20 sind mittels Ultraschall an dem Elektrodenblock 18 gebondet, der an einer oberen Fläche des Gießkunststoffs 17 entsprechend freiliegt. Somit ist eine Halbleitervorrichtung ausgebildet, die mit einer Busschiene einer Antriebsvorrichtung verbunden ist.
  • <Halbleitervorrichtungsherstellungsverfahren 1>
  • Die 8 bis 17 zeigen Ansichten eines Prozesses zum Herstellen der Halbleitervorrichtung 100 gemäß dem gegenwärtig bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie dies in den 8 und 9 dargestellt ist, werden zuallererst die Leistungshalbleitervorrichtungen 12 an dem Wärmestreuer 14 durch die Bondingmaterialien 24 angeordnet.
  • Wie dies in den 10 und 11 gezeigt ist, wird als nächstes die Elektrode 10 mit integrierter Steuerplatte, die mit der Leistungshalbleitervorrichtung 12 elektrisch verbunden ist, durch das Bondingmaterial 24 quer über der Leistungshalbleitervorrichtung 12 angeordnet. Die Verbindung wird in dem Bondingabschnitt 26 oder dergleichen durchgeführt. Die Elektrode 10 mit integrierter Steuerplatte erstreckt sich außerdem über dem Wärmestreuer 14.
  • Außerdem wird der Elektrodenblock 18 durch das Bondingmaterial an dem Wärmestreuer 14 angeordnet. Darüber hinaus wird der Elektrodenblock 18 durch das Bondingmaterial an der Elektrode 10 mit integrierter Steuerplatte angeordnet, die sich über dem Wärmestreuer 14 erstreckt.
  • Zusätzlich wird der Steueranschluss 21 an der oberen Flächenseite der Elektrode 10 mit integrierter Steuerplatte elektrisch verbunden.
  • Wie dies in den 12 und 13 gezeigt ist, wird nachfolgend die Isolierlage 15 an der unteren Flächenseite des Wärmestreuers 14 ausgebildet, und darüber hinaus wird die Basisplatte 16 an der unteren Flächenseite der Isolierlage 15 vorgesehen.
  • Zusätzlich wird der Aluminiumdraht 13 angeordnet, um die Elektrode 10 mit integrierter Steuerplatte mit der Leistungshalbleitervorrichtung 12 elektrisch zu verbinden. Insbesondere verbindet der Aluminiumdraht 13 die Elektrode 10 mit integrierter Steuerplatte elektrisch mit dem Gatepad oder Emitterpad (Sourcepad) der Leistungshalbleitervorrichtung 12.
  • Wie dies in den 14 und 15 gezeigt ist, wird dann der Gießkunststoff 17 vorgesehen, um die gesamte Vorrichtung derart abzudecken, dass der Elektrodenblock 18 freiliegt.
  • Wie dies in den 16 und 17 gezeigt ist, werden danach der Anodenanschluss 19 und der Kathodenanschluss 20 mittels Ultraschall an den Elektrodenblock 18 gebondet, der zu der oberen Fläche des Gießkunststoffes 17 entsprechend freiliegt. Somit wird die Halbleitervorrichtung ausgebildet, die mit der Busschiene der Antriebsvorrichtung zu verbinden ist.
  • <Halbleitervorrichtungsherstellungsverfahren 2>
  • Die 18 bis 29 zeigen jeweils Ansichten eines weiteren Prozessmodus zum Herstellen der Halbleitervorrichtung 100 gemäß dem gegenwärtig bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In der folgenden Beschreibung werden Schritte beschrieben, die sich von jenen des Halbleitervorrichtungsherstellungsverfahrens 1 unterscheiden, und die Beschreibung von den gleichen Schritten zu dem Halbleitervorrichtungsherstellungsverfahren 1 wird weggelassen.
  • Wie dies in den 18 und 19 gezeigt ist, werden die Leistungshalbleitervorrichtungen 12 durch die Bondingmaterialien 24 an dem Wärmestreuer 14 angeordnet. Wie dies in den 20 und 21 gezeigt ist, wird dann die Plattenelektrode 5, die mit der Leistungshalbleitervorrichtung 12 durch das Bondingmaterial 24 elektrisch verbunden ist, quer über der Leistungshalbleitervorrichtung 12 angeordnet. Die Verbindung wird in dem Bondingabschnitt 26 oder dergleichen durchgeführt. Die Plattenelektrode 5 erstreckt sich außerdem über dem Wärmestreuer 14.
  • Wie dies in den 22 und 23 gezeigt ist, wird als nächstes die doppelt bedruckte Platte 1 oder dergleichen an der Plattenelektrode 5 durch die Epoxidschicht 3 angeordnet, so dass die Elektrode 10 mit integrierter Steuerplatte ausgebildet wird. Außerdem wird der Elektrodenblock 18 durch das Bondingmaterial an dem Wärmestreuer 14 und die Elektrode 10 mit integrierter Steuerplatte angeordnet, die sich über dem Wärmestreuer 14 erstreckt.
  • Außerdem wird der Steueranschluss 21 an der oberen Flächenseite der Elektrode 10 mit integrierter Steuerplatte elektrisch verbunden.
  • Die folgenden Schritte (24 bis 29) sind gleich wie bei dem Halbleitervorrichtungsherstellungsverfahren 1.
  • Falls die doppelt bedruckte Platte 1 oder dergleichen an der Plattenelektrode 5 gemäß der vorstehenden Beschreibung angeordnet wird, werden zum Beispiel als Anordnungsverfahren ein Verfahren zum Durchführen einer Anordnung durch Bonden der doppelt bedruckten Platte 1 durch ein Lötmittel oder dergleichen und ein Verfahren zum Durchführen einer Anordnung durch Kleben der doppelt bedruckten Platte 1 mittels eines doppelt beschichteten Klebebands oder dergleichen angenommen.
  • Falls die doppelt bedruckte Platte 1 durch Bonden mit einem Lötmittel oder dergleichen angeordnet wird, wird jedoch angenommen, das Lötmittel oder dergleichen beim Bonden zwischen dem Wärmestreuer 14 und der Leistungshalbleitervorrichtung 12 zu verwenden. Aus diesem Grund ist ein Lötmittelrückfluss zweimal erforderlich, so dass die Bearbeitungskosten erhöht sind. In einigen Fällen, bei dem ein Lötmittelbonding über der oberen Fläche der Leistungshalbleitervorrichtung 12 ausgeführt wird, wird das Lötmittel, das von deren Bondingfläche vorsteht, außerdem ballförmig und haftet an der Oberfläche der Leistungshalbleitervorrichtung 12.
  • Falls andererseits die doppelt bedruckte Platte 1 durch Bonden mit einem doppelt beschichteten Klebeband oder dergleichen angeordnet wird, ist es erforderlich, ein Drahtbonden durch Ultraschallbonden auszuführen, um die doppelt bedruckte Platte 1 mit der Leistungshalbleitervorrichtung 12 elektrisch zu verbinden. Jedoch kann eine erforderliche Festigkeit für das Drahtbonden an der doppelt bedruckten Platte 1 zwischen der doppelt bedruckten Platte 1 und der Plattenelektrode 5 nicht erzielt werden. Aus diesem Grund kann die Zuverlässigkeit des Drahtbondens in einigen Fällen nicht gewährleistet werden. Außerdem kann ein Arbeitsgang zum Lagern und Ankleben eines Bandes nicht einfach durchgeführt werden, so dass die Bearbeitungskosten in einigen Fällen erhöht sind.
  • <Technische Vorgabe>
  • Die 32 zeigt eine Draufsicht einer Halbleitervorrichtung 102 gemäß der technischen Vorgabe der vorliegenden Erfindung. Außerdem zeigt die 33 eine Schnittansicht der Halbleitervorrichtung 101 gemäß der technischen Vorgabe der vorliegenden Erfindung.
  • Wie dies in den 32 und 33 gezeigt ist, können nur vier Chips der Leistungshalbleitervorrichtung 12 (ein MOSFET oder ein IGBT) montiert werden, falls ein Substrat 22 an dem Wärmestreuer 14 angeordnet wird. Bei der vorliegenden Erfindung können jedoch sechs Chips montiert werden, so dass eine hohe Montagedichte implementiert wird.
  • Bei dem gegenwärtig bevorzugten Ausführungsbeispiel werden das Substrat 22 und eine Plattenelektrode 25 gemäß den 32 und 33 integriert, so dass es möglich ist, den Prozess zu vereinfachen, wie dies in den 8 bis 19 dargestellt ist, und darüber hinaus die Elektrode 10 mit integrierter Steuerplatte zu implementieren, die das Drahtbonden der Leistungshalbleitervorrichtung 12 an dem Substrat gemäß der vorliegenden Erfindung einfach durchführen kann.
  • <Variante>
  • Die 30 zeigt eine Draufsicht der Halbleitervorrichtung 101 gemäß einer Variante des gegenwärtig bevorzugten Ausführungsbeispiels gemäß der vorliegenden Erfindung. Außerdem zeigt die 31 eine Schnittansicht der Halbleitervorrichtung 101 gemäß der Variante des gegenwärtig bevorzugten Ausführungsbeispiels gemäß der vorliegenden Erfindung.
  • Bei der Halbleitervorrichtung 101, die in den 30 und 31 gezeigt ist, ist der Öffnungsabschnitt 23 nicht in dem Randteil des Bondingabschnitts der Elektrode 10A mit integrierter Steuerplatte für die Leistungshalbleitervorrichtung 12 vorgesehen. Da die anderen Strukturen gleich wie bei der Halbleitervorrichtung 100 sind, wird die detaillierte Beschreibung weggelassen.
  • <Wirkung>
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist die Halbleitervorrichtung die Plattenelektrode 5 als ein plattenförmiges Elektrodenelement, die Epoxidschicht 3, die als eine integrierte Isolierschicht dient und an der Plattenelektrode 5 vorgesehen ist, die doppelt bedruckte Platte 1, die als eine Steuerplatte dient und an der Epoxidschicht 3 vorgesehen ist, und die Elektrode 10 mit integrierter Steuerplatte auf, in der die Plattenelektrode 5 und die doppelt bedruckte Platte 1 durch die Epoxidschicht 3 einstückig ausgebildet sind.
  • Gemäß der Struktur wird die Elektrode 10 mit integrierter Steuerplatte vorgesehen, bei der die Plattenelektrode 5 und die doppelt bedruckte Platte 1 durch die Epoxidschicht 3 einstückig ausgebildet sind. Folglich ist es möglich, die Herstellung einfach durchzuführen, während ein Bauelementenmontagebereich vergrößert wird und eine Erhöhung der Kapazität implementiert wird. Da der Herstellungsprozess vereinfacht werden kann, können die Herstellungskosten ebenfalls reduziert werden.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung hat außerdem die doppelt bedruckte Platte 1 an seinen beiden Seiten das Steuerschaltungsmuster 2. Zusätzlich weist die Halbleitervorrichtung ein Lötmittelresist 6 auf, das als eine Resistlage an der oberen Fläche dient und an der oberen Fläche der doppelt bedruckten Platte 1 vorgesehen ist, wobei das Steuerschaltungsmuster 2 abgedeckt ist.
  • Gemäß der Struktur wirkt bei dem Heizzyklus beim Vorsehen des Gießkunststoffs 17 durch das Transfergießen eine Spannung aufgrund einer Differenz zwischen dem linearen Ausdehnungskoeffizienten des Gießkunststoffs 17, dem linearen Ausdehnungskoeffizienten eines Cu-Materials als ein Material des Steuerschaltungsmusters 2 und dem linearen Ausdehnungskoeffizienten eines Epoxidkunststoffmaterials als ein Material der Epoxidschicht 3, so dass das Auftreten einer Abschälung des Gießkunststoffs 17 verhindert werden kann.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung hat außerdem die Epoxidschicht 3 die Abschirmung 4, die als eine plattenartige oder maschenartige Metallabschirmungslage an ihrer Oberfläche oder an ihrem inneren Teil dient.
  • Gemäß der Struktur ist es möglich, das Auftreten einer Störgröße zu unterdrücken, die beim Ausführen eines hochfrequenten Schaltens in einer SiC-Vorrichtung oder dergleichen erzeugt werden könnte.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist außerdem die Elektrode 10 mit integrierter Steuerplatte an der Leistungshalbleitervorrichtung 12 gebondet, die als ein Halbleiterelement dient, und der Öffnungsabschnitt 23 ist um den Bondingabschnitt herum ausgebildet.
  • Gemäß der Struktur wird der Randteil des Bondingabschnitts der Leistungshalbleitervorrichtung 12 und der Elektrode 10 mit integrierter Steuerplatte an dem Öffnungsabschnitt 23 festgelegt. Folglich ist es möglich, einen Verbindungszustand des Bondingabschnitts durch eine visuelle Überprüfung oder dergleichen in einfacher Weise zu bestätigen. Somit ist es möglich, die Zuverlässigkeit der Halbleitervorrichtung zu verbessern.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist darüber hinaus die Elektrode 10 mit integrierter Steuerplatte an der Leistungshalbleitervorrichtung 12 gebondet, so dass die konvexe Form an der Seite der Leistungshalbleitervorrichtung 12 in dem Bondingabschnitt 26 geschaffen wird, in dem sie aneinander gebondet werden.
  • Gemäß der Struktur wird die freiliegende Plattenelektrode 5 dem Prägen ausgesetzt. Folglich ist es möglich, die Zuverlässigkeit der elektrischen Verbindung mit der Leistungshalbleitervorrichtung 12 zu verbessern. Indem die Form durch das Prägen gestaltet wird, ist es außerdem möglich, einen Zwischenraum zum Abschwächen des Einflusses eines elektrischen Feldes zwischen der Leistungshalbleitervorrichtung 12 und der Plattenelektrode 5 in einfacher Weise zu gewährleisten. Somit ist es möglich, die Dichte der Vorrichtung noch stärker zu erhöhen, wenn dies mit jenem Fall verglichen wird, bei dem die konvexe Form durch Biegen gestaltet wird.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist außerdem das Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte auf zum (a) Vorsehen der Epoxidschicht 3, die als eine integrierte Isolierschicht dient, an der Plattenelektrode 5 als ein plattenförmiges Elektrodenelement, (b) Vorsehen der doppelt bedruckten Platte 1, die als eine Steuerplatte dient, an der Epoxidschicht 3 und einstückiges Ausbilden der Plattenelektrode 5 und der doppelt bedruckten Platte 1 durch die Epoxidschicht 3, und (c) elektrisches Verbinden der Elektrode 10 mit integrierter Steuerplatte, die bei dem Schritt (b) einstückig ausgebildet wurde, mit der Leistungshalbleitervorrichtung 12, die als ein Halbleiterelement dient.
  • Gemäß der Struktur wird die Elektrode 10 mit integrierter Steuerplatte in einem integral ausgebildeten Zustand mit der Leistungshalbleitervorrichtung 12 verbunden. Daher kann die Verbindungsarbeit in einfacher Weise durchgeführt werden, so dass der Prozess zum Herstellen einer Halbleitervorrichtung vereinfacht werden kann.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist außerdem das Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte auf zum (d) Ausbilden des Öffnungsabschnitts 23 um einen Abschnitt, in dem die Elektrode 10 mit integrierter Steuerplatte an der Leistungshalbleitervorrichtung 12 gebondet ist, und zwar vor dem Schritt (c).
  • Gemäß der Struktur ist es einfach, visuell zu bestätigen, ob die Verbindung zwischen der Leistungshalbleitervorrichtung 12 und die Elektrode 10 mit integrierter Steuerplatte geeignet durchgeführt wurde oder nicht. Dementsprechend ist es möglich, die Qualität der Halbleitervorrichtung 100 einfach zu gewährleisten.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist darüber hinaus das Verfahren zum Herstellen einer Halbleitervorrichtung die folgenden Schritte auf zum (e) Schaffen einer konvexen Form an der Seite der Leistungshalbleitervorrichtung 12 in dem Bondingabschnitt 26, in dem die Elektrode 10 mit integrierter Steuerplatte an die Leistungshalbleitervorrichtung 12 gebondet wird, und zwar vor dem Schritt (c).
  • Gemäß der Struktur wird die freiliegende Plattenelektrode 5 dem Prägen ausgesetzt. Folglich ist es möglich, die Zuverlässigkeit der elektrischen Verbindung mit der Leistungshalbleitervorrichtung 12 zu verbessern.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist außerdem das Verfahren zum Herstellen einer Halbleitervorrichtung die folgenden Schritte auf zum (f) Vorsehen des Steuerschaltungsmusters 2 an beiden Seiten der doppelt bedruckten Platte 1 vor dem Schritt (c) und (g) zum Vorsehen des Lötresists 6, das als eine Resistlage an der oberen Fläche dient und das Steuerschaltungsmuster 2 abdeckt, an der oberen Fläche der doppelt bedruckten Platte 1.
  • Gemäß der Struktur wirkt bei dem Heizzyklus beim Vorsehen des Gießkunststoffs 17 durch das Transfergießen eine Spannung aufgrund einer Differenz zwischen dem linearen Ausdehnungskoeffizienten des Gießkunststoffs 17, dem linearen Ausdehnungskoeffizienten eines Cu-Materials als ein Material des Steuerschaltungsmusters 2 und dem linearen Ausdehnungskoeffizienten eines Epoxidkunststoffmaterials als ein Material der Epoxidschicht 3, so dass ein Auftreten einer Abschälung des Gießkunststoffs 17 verhindert werden kann.
  • Auch wenn die Qualität der Materialien und die Materialien der jeweiligen Komponenten, der Ausführungsbedingungen und dergleichen ebenfalls bei dem bevorzugten Ausführungsbeispiel gemäß der vorliegenden Erfindung beschrieben wurden, sind diese darstellend und sollen die Beschreibung nicht einschränken.
  • Es ist zu beachten, dass beliebige Komponenten bei dem bevorzugten Ausführungsbeispiel der Erfindung geändert oder weggelassen werden können, ohne dass der Umfang der Erfindung verlassen wird.
  • Während die Erfindung im Einzelnen gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in all ihren Aspekten darstellend und nicht einschränkend. Es ist daher klar, dass vielfältige Abwandlungen und Änderungen geschaffen werden können, ohne den Umfang der Erfindung zu verlassen.

Claims (8)

  1. Halbleitervorrichtung, mit: einem plattenförmigen Elektrodenelement (5); einer integrierten Isolierschicht (3), die an dem Elektrodenelement (5) vorgesehen ist; einer Steuerplatte (1), die an der integrierten Isolierschicht (3) vorgesehen ist, wobei die Steuerplatte (1) an ihren beiden Seiten ein Schaltungsmuster (2) hat; einer in der Platte integrierten Elektrode (10), in der das Elektrodenelement (5) und die Steuerplatte (1) durch die integrierte Isolierschicht (3) einstückig ausgebildet sind; einem Halbleiterelement (12), das mit der in der Platte integrierten Elektrode (10) elektrisch verbunden ist; einer Resistlage (6) an der oberen Fläche, die an einer oberen Fläche der Steuerplatte (1) vorgesehen ist, wobei das Schaltungsmuster (2) abgedeckt ist; und einer Resistlage an der unteren Fläche, die an einer unteren Fläche des plattenförmigen Elektrodenelements (5) entsprechend einer Position vorgesehen ist, an der die Resistlage (6) an der oberen Fläche vorgesehen ist.
  2. Halbleitervorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass die integrierte Isolierschicht (3) eine platten- oder maschenartige Metallabschirmungslage (4) an ihrer Oberfläche oder an ihrem inneren Teil hat.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die in der Platte integrierte Elektrode (10) an dem Halbleiterelement (12) gebondet ist und dass ein Öffnungsabschnitt (23) um einen Abschnitt herum ausgebildet ist, in dem das Bonden durchgeführt ist.
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die in der Platte integrierte Elektrode (10) an dem Halbleiterelement (12) gebondet ist und dass eine konvexe Form an der Seite des Halbleiterelements (12) in einem Bondingabschnitt (26) geschaffen ist, in dem das Bonden durchgeführt ist.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die in der Platte integrierte Elektrode (10) mit einer Kathodenseite des Halbleiterelements (12) elektrisch verbunden ist.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den folgenden Schritten: (a) Vorsehen einer integrierten Isolierschicht (3) an einem plattenförmigen Elektrodenelement (5); (b) Vorsehen einer Steuerplatte (1) an der integrierten Isolierschicht (3) und einstückiges Ausbilden des Elektrodenelements (5) und der Steuerplatte (1) durch die integrierte Isolierschicht (3); und (c) Elektrisches Verbinden einer in der Platte integrierten Elektrode (10), die bei dem Schritt (b) einstückig ausgebildet ist, mit einem Halbleiterelement (12); (f) Vorsehen eines Schaltungsmusters (2) an beiden Seiten der Steuerplatte (1) vor dem Schritt (c); (g) Vorsehen einer Resistlage (6) an der oberen Fläche zum Abdecken des Schaltungsmusters (2) an einer oberen Fläche der Steuerplatte (1); und (h) Vorsehen einer Resistlage (6) an der unteren Fläche an einer unteren Fläche des Elektrodenelements (5) entsprechend einer Position der Resistlage (6) an der oberen Fläche, die bei dem Schritt (g) vorgesehen wird.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 7, des Weiteren gekennzeichnet durch einen Schritt (d) zum Ausbilden eines Öffnungsabschnitts (23) um einen Abschnitt herum, in dem die in der Platte integrierte Elektrode (10) und das Halbleiterelement (12) aneinander gebondet werden, und zwar vor dem Schritt (c).
  8. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 6 oder 7, des Weiteren gekennzeichnet durch einen Schritt (e) zum Schaffen einer konvexen Form an der Seite des Halbleiterelements (12) in einem Bondingabschnitt (26), in dem die in der Platte integrierte Elektrode (10) an dem Halbleiterelement (12) gebondet wird, und zwar vor dem Schritt (c).
DE102013219959.7A 2013-02-06 2013-10-01 Halbleitervorrichtung und Verfahren zum Herstellen derselben Active DE102013219959B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013021036A JP5930980B2 (ja) 2013-02-06 2013-02-06 半導体装置およびその製造方法
JP2013-021036 2013-02-06

Publications (2)

Publication Number Publication Date
DE102013219959A1 DE102013219959A1 (de) 2014-08-07
DE102013219959B4 true DE102013219959B4 (de) 2019-04-18

Family

ID=51206143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013219959.7A Active DE102013219959B4 (de) 2013-02-06 2013-10-01 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US9093277B2 (de)
JP (1) JP5930980B2 (de)
CN (1) CN103972277B (de)
DE (1) DE102013219959B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
JP6447842B2 (ja) * 2015-02-02 2019-01-09 株式会社村田製作所 半導体モジュール
JP2016162888A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US11749633B2 (en) 2019-04-18 2023-09-05 Hitachi Energy Switzerland Ag Power semiconductor module with laser-welded leadframe
DE112021007373T5 (de) 2021-03-25 2024-02-15 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012772A (de) 1972-04-10 1975-02-10
JPS5012772B1 (de) 1970-06-08 1975-05-14
EP0598914A1 (de) 1992-06-05 1994-06-01 MITSUI TOATSU CHEMICALS, Inc. Dreidimensionale leiterplatte, elektronische bauelementanordnung unter verwendung dieser leiterplatte und herstellungsverfahren zu dieser leiterplatte
US20030178726A1 (en) 2002-02-05 2003-09-25 Minoru Ogawa Semiconductor device built-in multilayer wiring board and method of manufacturing same
JP2005129624A (ja) 2003-10-22 2005-05-19 Yaskawa Electric Corp パワーモジュール
JP2006303006A (ja) 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2009224534A (ja) 2008-03-17 2009-10-01 Yaskawa Electric Corp パワーモジュール
JP2012074543A (ja) 2010-09-29 2012-04-12 Mitsubishi Electric Corp 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512772A (en) 1974-06-27 1976-01-10 Matsushita Electric Works Ltd Goseijushihifukukinzokubanno seizoho
US5506375A (en) * 1993-02-22 1996-04-09 Wacom Co., Ltd. Circuit board for coordinate detecting apparatus with noise suppression
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
JP3481663B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 回路基板及びその製造方法
US5424918A (en) * 1994-03-31 1995-06-13 Hewlett-Packard Company Universal hybrid mounting system
US5929375A (en) * 1996-05-10 1999-07-27 Ford Motor Company EMI protection and CTE control of three-dimensional circuitized substrates
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP4218193B2 (ja) 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP2003068940A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 電力用半導体装置
US6538313B1 (en) * 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
WO2004093505A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Emi shielding for electronic component packaging
JP2007266527A (ja) * 2006-03-30 2007-10-11 Toyota Motor Corp 車両用インバータ装置
US7999363B2 (en) * 2007-01-25 2011-08-16 Alpha & Omega Semiconductor, Ltd Structure and method for self protection of power device
JP5012772B2 (ja) 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2010166025A (ja) * 2008-12-19 2010-07-29 Panasonic Corp 実装構造
JP5434857B2 (ja) * 2010-09-15 2014-03-05 株式会社デンソー 半導体モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012772B1 (de) 1970-06-08 1975-05-14
JPS5012772A (de) 1972-04-10 1975-02-10
EP0598914A1 (de) 1992-06-05 1994-06-01 MITSUI TOATSU CHEMICALS, Inc. Dreidimensionale leiterplatte, elektronische bauelementanordnung unter verwendung dieser leiterplatte und herstellungsverfahren zu dieser leiterplatte
US20030178726A1 (en) 2002-02-05 2003-09-25 Minoru Ogawa Semiconductor device built-in multilayer wiring board and method of manufacturing same
JP2005129624A (ja) 2003-10-22 2005-05-19 Yaskawa Electric Corp パワーモジュール
JP2006303006A (ja) 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2009224534A (ja) 2008-03-17 2009-10-01 Yaskawa Electric Corp パワーモジュール
JP2012074543A (ja) 2010-09-29 2012-04-12 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP5930980B2 (ja) 2016-06-08
US20140217600A1 (en) 2014-08-07
DE102013219959A1 (de) 2014-08-07
CN103972277B (zh) 2017-06-27
US9093277B2 (en) 2015-07-28
JP2014154613A (ja) 2014-08-25
CN103972277A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112013007047B4 (de) Halbleitermodul
DE112014001487B4 (de) Halbleitermodul
DE102014212376B4 (de) Halbleitervorrichtung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE112015000446B4 (de) Wasserdichte elektronische Vorrichtung und Verfahren zu ihrer Herstellung
DE102009056787A1 (de) Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser
DE112016005570T5 (de) Leistungshalbleitervorrichtung
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE102015115999B4 (de) Elektronische Komponente
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE112015004424T5 (de) Elektronische Vorrichtung und Verfahren zur Herstellung der elektronischen Vorrichtung
EP1276357A2 (de) Leiterplatte für elektrische Schaltungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final