JP2009224534A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2009224534A
JP2009224534A JP2008067120A JP2008067120A JP2009224534A JP 2009224534 A JP2009224534 A JP 2009224534A JP 2008067120 A JP2008067120 A JP 2008067120A JP 2008067120 A JP2008067120 A JP 2008067120A JP 2009224534 A JP2009224534 A JP 2009224534A
Authority
JP
Japan
Prior art keywords
power
circuit board
anisotropic conductive
power module
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008067120A
Other languages
English (en)
Inventor
Akira Sasaki
亮 佐々木
Shoichiro Shimoike
正一郎 下池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2008067120A priority Critical patent/JP2009224534A/ja
Publication of JP2009224534A publication Critical patent/JP2009224534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 モジュールの厚みが薄く、かつ接合部分の繰り返し熱応力疲労による信頼性の大きいパワーモジュールを提供する。
【解決手段】 本発明のパワーモジュールは、複数のパワー半導体素子1と、複数のパワー半導体素子を制御する複数の制御素子3,4と、複数のパワー半導体素子を駆動するパワー回路22と、この回路を構成するパワー回路基板10と、複数の制御素子からなる制御回路21と、この回路を構成し制御回路基板からなる制御回路基板6とを備え、パワー回路基板10と制御回路基板6との電気的接続に異方性導電ゴム５を挟み込んで構成したものである。
【選択図】図１

Description

本発明は、インバータやサーボアンプなど電子機器に使用するパワーモジュールに関するものである。
従来の第１のパワーモジュールとして、図６に示すようなものがある。図において、２０１は上アーム用セラミック両面基板、２０２は下アーム用セラミック基板、２０３はＰ側端子用金属配線、２０４ははんだ層、２０５ははんだボールである。このパワーモジュールは、上アーム用セラミック両面基板２０１の上下にパワー半導体素子１がはんだボール２０５により接合されて、複数枚のセラミック基板の間に挟むように立体的に実装されたものである（例えば、特許文献１参照）。
また、従来の第２のパワーモジュールとして、図７に示すようなものがある。図において、３１はセラミック基板、３４は半導体素子、３４aははんだボール、３４bははんだ層
７１は樹脂基板、１４４は導電性ゴムである。このパワーモジュールは、セラミック基板３１とセラミック基板３１間に導電性ゴム１４４を挟みこみ圧接して、基板間の電気的な接続を取る構造をしているものである（例えば、特許文献２参照）。
あるいは、従来の第３のパワーモジュールとして、図８に示すようなものがある。図において、３０４はリード、３１３、３１４、３２３は接続用配線、３１７ははんだ層、３２０は単位ユニット、３２１は異方性導電樹脂またはゴムからなる緩衝部材、３２２はマザーボードである。このパワーモジュールは、単位ユニット３２０の接続用配線３１３と別の単位ユニットの接続配線３１４を異方性導電樹脂３２１を挟み込んで圧接することで電気的な接続を行い、三次元的なパワーモジュールを構成するものである（例えば、特許文献３参照）。
このような従来のパワーモジュールは、セラミック基板とパワー半導体との電気的な接続にはんだ接合を行い、セラミック基板とセラミック基板との電気的な接続に導電性ゴムあるいははんだ接合を行いなどの方法で立体的なパワーモジュールを構成するようになっている。
特開２００４−２２８４４号公報（第７頁、図１） 特開平１１−２３８９６２号公報（第１５頁、図９） 特開平６−２７５７７５号公報（第４頁、図４）
ところが、従来の第１のパワーモジュールでは、パワー半導体素子をセラミック両面基板にはんだ接合することにより形成し、それを立体的に積み上げることにより、インバータ回路のハーフブリッジを構成していた。この構成でははんだ接合を用いるためにセラミック基板にある程度の強度が必要であり、セラミック基板の板厚が厚くなることでモジュール全体を薄く作ることができないという問題があった。
また、従来の第２のパワーモジュールでは、パワー回路の入出力の電流の閉回路を形成するような場合は下側のセラミック基板からパワー端子を介して上側のセラミック基板に接続するため、上下のセラミック基板間に間隙が必要であり、モジュール全体を薄く作ることができないという問題もあった。
また、従来の第３のパワーモジュールでは、駆動時の発熱量が大きいパワー半導体素子をセラミック基板で挟みこみ、はんだで接合しているため繰り返しの熱応力疲労ではんだ接合部が破壊するという、接合信頼性が低いという問題もあった。
本発明はこのような問題点に鑑みてなされたものであり、パワー半導体素子の電極と制御基板の銅配線間および制御基板とパワー回路基板間に異方性導電ゴムを挟んで接続し、しかも異方性導電ゴムの一部を外部端子として形成した構造にすることで、モジュール内部の構成部材や隙間を極めて薄くできるパワーモジュールを提供し、接合部分の繰り返し熱応力疲労による信頼性を大きく改善することを目的とする。
上記問題を解決するため、本発明は、次のように構成したものである。
請求項１に記載の発明は、複数のパワー半導体素子と、前記複数のパワー半導体素子を制御する複数の制御素子と、前記複数のパワー半導体素子を駆動するパワー回路と、この回路を構成するパワー回路基板と、前記複数の制御素子からなる制御回路と、この回路を構成する樹脂基板からなる制御回路基板とを備えてなるパワーモジュールにおいて、前記パワー回路基板と前記制御回路基板との電気的接続に異方性導電ゴムを挟み込んで構成したものである。
請求項２に記載の発明は、前記異方性導電ゴムと前記パワー回路基板との間に金属性ポストが形成されたものである。
請求項３に記載の発明は、前記異方性導電ゴムの導電端子に金属箔または金属めっき部材を設けて制御回路の外部制御端子としたものである。
請求項１に記載の発明によると、前記複数のパワー半導体素子をドライブ制御する当該複数の制御素子からなるドライブ回路を備えて構成されるパワーモジュールにおいて、パワー回路を構成するパワー回路基板に実装されているパワー半導体素子と制御回路を構成する制御回路基板との電気的接続に異方性導電ゴムを挟み込んで接続することができるため、モジュールを薄くすることができる。
請求項２に記載の発明によると、前記パワーモジュールにおいて、異方性導電ゴムとパワー回路基板間に金属性ポストを形成しているため、パワー回路の閉回路を構成することができ、パワー回路を薄くすることができる。
請求項３に記載の発明によると、前記異方性導電ゴムの上面に金属製薄膜を形成し、金属薄薄膜の部分をモジュール側面に引き出し制御回路の外部端子として形成するため、パワー半導体素子を駆動する信号を異方性導電ゴムの端子から入出力することができ、パワーモジュールを薄くすることができる。また、異方性導電ゴムでパワー半導体素子と制御基板間あるいは制御基板とパワー回路基板間の接続を行うため、繰り返し熱応力疲労による信頼性を大幅に向上することができる。
以下、本発明の実施の形態について図を参照して説明する。
図１は、本発明のパワーモジュールを示す側断面図である。図において、１はパワー半導体素子、２はパワー半導体素子１に設けた電極、３、４はドライブ制御素子、５は異方性導電ゴム、６は樹脂基板からなる制御回路基板、７は制御回路基板６の銅配線、８は金属製ポスト、９は制御端子、１０はセラミック基板上に銅配線を形成したパワー回路基板、１１はパワー端子、１２ははんだ層、１３は異方性導電ゴムの外部（制御）端子、２１は制御回路、２２はパワー回路である。
異方性導電ゴム５の詳細を図２に示す。図２（ａ）は接続前の拡大断面図、（ｂ）は接続後の拡大断面図である。図２（ａ）において、電極２は、ゲート電極２ａとソース電極２ｂからなる。異方性導電ゴム５は、シリコーン系のゴム部材５aの中にＮｉ／Ａｕメッキを施した異方性の導電粒子５ｂを局所的に分散配向したものである。導電粒子５ｂを配向した部分が導電端子５ｃとなる。なお、ゴム部材５aの厚さは、接合部分の厚さを用途に合わせて数10μm〜数100μmのものを用いることができる。パワー端子１１はパワー回路基板１０の端部まで引き出すことで形成されている。パワー回路２２は、パワー回路基板１０の銅配線にパワー半導体素子１と金属製ポスト８がはんだ層１２により接合されて構成されている。制御回路２１は、制御回路基板６の上面に制御素子３，４および制御端子９がはんだ層１２により接合されて構成されている。
つぎに、異方性導電ゴム５の電気的接続原理を図２（ｂ）により説明する。
図２（ａ）の状態では導電粒子５ｂはゴム中で分散しているため、お互いは接触しておらず上側から下側へつながる導電性パスは形成されていない。図２（ｂ）では、異方性導電ゴム５の上面に制御回路基板６の銅配線７を接触するように配置し、ゴム部材５aの下面にはパワー半導体素子１のゲート電極２ａとソース電極２ｂが接触するように配置し、パワー半導体素子１が実装されたパワー回路２２側を固定した状態で、制御回路基板６が実装された制御回路２１を押圧する。これにより、異方性の導電粒子５ｂがゴム部材５aを破り繋がることで制御回路２１からパワー回路２２に向かう縦方向の導電性パスが形成させる。このため、制御回路基板６の銅配線７とパワー半導体素子１のゲート電極２ａとソース電極２ｂは電気的に接続され、電気的に配線されたパワーモジュールを構成することができる。
このように、異方性導電ゴム５は、制御回路２１とパワー回路２２の間で押圧することにより、制御回路２１とパワー回路２２を電気的に接続している。
本発明が従来技術と異なる部分は、異方性導電ゴム５と金属ポスト８を備えた部分である。
次にパワーモジュールの動作について、図３を用いて説明する。
図３は、本発明のパワーモジュールのブロック回路図である。図において、ドライブ制御端子９は入力端子９ａおよび出力端子９ｂからなり、パワー端子１１はパワー入力端子１１ａおよびパワー出力端子１１ｂからなる。
制御回路２１は、ドライブ制御素子３，４がドライブ制御端子９の入力端子９aと出力端子９ｂに電気的に接続され、ドライブ信号の送受信を行う。さらにパワー入力端子１１aが接続され制御回路２１を構成している。パワー半導体素子１を６個用い３相のハーフブリッジとして電気的に配線し、各相のブリッジの中性点からそれぞれ配線を引き出してパワー出力端子１１bに接続することでパワー回路２２を構成している。
制御回路２１とパワー回路２２の間の配線として、パワー半導体素子１を駆動するためのゲート配線と、各相に電圧を供給するためのパワー入力配線の接続が必要になる。この部分の接続に前記の異方性導電ゴム５により電気的に接続している。ゲート信号は前記ドライブ制御素子４とパワー半導体素子１のゲート電極２aを異方性導電ゴム５により接続する。また、パワー信号は前記パワー回路基板１０に実装された金属製ポスト８と制御回路基板の銅配線およびパワー半導体素子１のソース電極２bと制御回路基板の銅配線７を異方性導電ゴムにより電気的に接続している。このように前記パワー回路２２の３相ハーフブリッジの閉回路を形成し、駆動することができる。
図４は第２実施例の構成を示すパワーモジュールの側断面図である。図において、１３は異方性導電ゴム５に設けた外部制御端子である。その他の構成部材は第１実施例と同じであるため、詳細な説明は省略する。実施例１と同様に制御端子が形成されている異方性導電ゴム５は上面に制御回路２１を配置し、下面にパワー回路２２を配置し、制御回路２１を応圧することで、異方性導電ゴム５の縦方向の導電性パスが形成され、電気的に配線されたパワーモジュールを構成することができる。外部制御端子１３を形成した異方性導電ゴム５はゴム部材５ａの端部が外部制御端子１３として電気的に配線されているため、数10μmから数100μmの極めて薄い外部端子を形成している。
図５は外部制御端子１３を形成した異方性導電ゴム５を拡大したものである。異方性導電ゴム５の外部端子材料として、ゴム部材５ａの表面に圧延した銅箔およびアルミ箔を貼り付けた後でエッチングして形成している。箔の厚さは用途に併せて数10μmから数100μmの厚さで制御している。また、繰り返し曲げ耐性を気にする必要が無ければ、異方性導電ゴム５の端部にメッキにより箔を形成してもよい。このように、異方性導電性ゴム５の一部に数10μmから数100μmの金属箔を形成して制御端子を形成しているので、パワーモジュールの制御端子が不要であり、薄く造ることができる。
制御回路とパワー回路の電気的な接続を異方性導電ゴムを介して圧接してパワーモジュール形成しているので、モジュール構成後に分離して使うことができるので、装置の構成の要求により制御回路とパワー回路を物理的に離して、その間をフレキシブル基板で接続してパワーモジュールとして駆動するという用途にも適用できる。
本発明の第１実施例を示すパワーモジュールの側断面図 図１の異方性導電ゴムの詳細を示す拡大側断面図 本発明のパワーモジュールのブロック回路図 本発明の第２実施例を示すパワーモジュールの側断面図 図４の異方性導電ゴムの詳細を示す拡大側断面図 従来の第１のパワーモジュールを示す側断面図 従来の第２のパワーモジュールを示す側断面図 従来の第３のパワーモジュールを示す側断面図
符号の説明
１ パワー半導体素子
２ 電極
２a ゲート電極
２b ソース電極
３、４ 制御素子
５ 異方性導電ゴム
５ａ ゴム部材
５ｂ 導電粒子
５ｃ 導電端子
６ 制御回路基板（樹脂基板）
７ 銅配線
８ 金属製ポスト
９ 制御端子
９a 入力端子
９b 出力端子
１０ パワー回路基板（セラミック基板）
１１ パワー端子
１１a パワー入力端子
１１b パワー出力端子
１２ はんだ層
１３ 外部端子
２１ 制御回路
２２ パワー回路
３１ セラミック基板
３４ 半導体素子
３４a はんだボール
３４b はんだ層
７１ 樹脂基板
１４４ 導電性ゴム
２０１ 上アーム用セラミック両面基板
２０２ 下アーム用セラミック基板
２０３ Ｐ側端子用金属配線
２０４ はんだ層
２０５ はんだボール
３０４ リード
３１３、３１４、３２３ 接続用配線
３１７ はんだ層
３２０ 単位ユニット
３２１ 緩衝部材（異方性導電樹脂またはゴム）
３２２ マザーボード

Claims (3)

  1. 複数のパワー半導体素子と、前記複数のパワー半導体素子を制御する複数の制御素子と、前記複数のパワー半導体素子を駆動するパワー回路と、この回路を構成するパワー回路基板と、前記複数の制御素子からなる制御回路と、この回路を構成する樹脂基板からなる制御回路基板と、を備えてなるパワーモジュールにおいて、
    前記パワー回路基板と前記制御回路基板との電気的接続に異方性導電ゴムを挟み込んで構成したことを特徴とするパワーモジュール。
  2. 前記異方性導電ゴムの導電端子と、前記パワー回路基板のパワー入出力端子との間を接続する金属性ポストが形成されていることを特徴とする請求項１記載のパワーモジュール。
  3. 前記異方性導電ゴムの導電端子に金属箔または金属めっき材を設けて制御回路の外部端子としたことを特徴とする請求項１記載のパワーモジュール。
JP2008067120A 2008-03-17 2008-03-17 パワーモジュール Pending JP2009224534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008067120A JP2009224534A (ja) 2008-03-17 2008-03-17 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008067120A JP2009224534A (ja) 2008-03-17 2008-03-17 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2009224534A true JP2009224534A (ja) 2009-10-01

Family

ID=41241012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008067120A Pending JP2009224534A (ja) 2008-03-17 2008-03-17 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2009224534A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014051553A (ja) * 2012-09-05 2014-03-20 Mitsubishi Chemicals Corp 三次元積層型半導体装置用の層間充填材組成物、三次元積層型半導体装置、および三次元積層型半導体装置の製造方法
US9093277B2 (en) 2013-02-06 2015-07-28 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP2016195178A (ja) * 2015-03-31 2016-11-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
JP2018191011A (ja) * 2011-04-04 2018-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP7414878B2 (ja) 2022-04-04 2024-01-16 三菱電機株式会社 電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132807A (ja) * 1988-11-12 1990-05-22 Chichibu Cement Co Ltd 可変インダクタンス装置
JPH07263622A (ja) * 1994-03-25 1995-10-13 Toshiba Corp 半導体装置
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
JP2001008068A (ja) * 1999-06-25 2001-01-12 Keihin Art Work:Kk 投影面積を小さくし立体化したセンサモジュール
JP2001024301A (ja) * 1999-07-07 2001-01-26 Fujitsu Ltd 配線基板および導電性弾性部材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132807A (ja) * 1988-11-12 1990-05-22 Chichibu Cement Co Ltd 可変インダクタンス装置
JPH07263622A (ja) * 1994-03-25 1995-10-13 Toshiba Corp 半導体装置
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
JP2001008068A (ja) * 1999-06-25 2001-01-12 Keihin Art Work:Kk 投影面積を小さくし立体化したセンサモジュール
JP2001024301A (ja) * 1999-07-07 2001-01-26 Fujitsu Ltd 配線基板および導電性弾性部材

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018191011A (ja) * 2011-04-04 2018-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014051553A (ja) * 2012-09-05 2014-03-20 Mitsubishi Chemicals Corp 三次元積層型半導体装置用の層間充填材組成物、三次元積層型半導体装置、および三次元積層型半導体装置の製造方法
US9093277B2 (en) 2013-02-06 2015-07-28 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE102013219959B4 (de) 2013-02-06 2019-04-18 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2016195178A (ja) * 2015-03-31 2016-11-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
JP7414878B2 (ja) 2022-04-04 2024-01-16 三菱電機株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
JP4751714B2 (ja) 積層実装構造体
JP2009224534A (ja) パワーモジュール
JP2008186843A (ja) フレキシブル基板の接合構造
JP4675178B2 (ja) 圧着方法
JP2002124548A (ja) テープキャリア及びそれを用いた半導体装置
JPH1116949A (ja) Ａｃｆ接合構造
JP6804181B2 (ja) 電力用半導体モジュール及びその実装方法
JP2004319703A (ja) リジット基板とフレキシブル基板との電極接続構造
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
JP7207415B2 (ja) フレキシブルプリント配線板、接合体、圧力センサ及び質量流量制御装置
JP2008140718A (ja) 基板接続構造および基板接続方法
JP2008066363A (ja) 非接触ｉｃ媒体およびその製造方法
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP2008004927A (ja) 積層実装構造体
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
JPH10261852A (ja) ヒートシールコネクタとフレキシブル配線板
US9453733B2 (en) Devices and methods for a path length control driver for a ring laser gyroscope
JP2005072098A (ja) 半導体装置
JP2007258281A (ja) フレキシブル配線基板およびその接続構造
JP2009059800A (ja) 小型モジュール
JP2008177299A (ja) 積層実装構造体
JP2005252134A (ja) フィルム基板の接合方法およびフィルム基板の接合構造
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JP2001237365A (ja) 接続用端子の接合方法、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111104