JP2008004927A - 積層実装構造体 - Google Patents

積層実装構造体 Download PDF

Info

Publication number
JP2008004927A
JP2008004927A JP2007133790A JP2007133790A JP2008004927A JP 2008004927 A JP2008004927 A JP 2008004927A JP 2007133790 A JP2007133790 A JP 2007133790A JP 2007133790 A JP2007133790 A JP 2007133790A JP 2008004927 A JP2008004927 A JP 2008004927A
Authority
JP
Japan
Prior art keywords
substrate
mounting structure
opening
members
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007133790A
Other languages
English (en)
Inventor
Mikio Nakamura
幹夫 中村
Takeshi Kondo
雄 近藤
Shinji Yasunaga
新二 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2007133790A priority Critical patent/JP2008004927A/ja
Publication of JP2008004927A publication Critical patent/JP2008004927A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板の平面方向の投影面積を減少させるように小型化しつつ、さらに、接続抵抗を小さくし、製造工程を少なくしたことで歩留まり向上及びコストの低減及び製造時間の短縮を実現した積層実装構造体を提供すること。
【解決手段】少なくとも一方の主面上に接合部が形成された複数の基盤101a、101bと、対向する基板101a、101b上に形成された電極107a、107bとの間隙に配置されている弾性導電ボール110とを有し、中間基板103には貫通孔120が設けられ、接合部105a等によって基板同士が接合されることによって、弾性導電ボール110が貫通孔120において変形、埋没し、基板同士が電気的に接続される。
【選択図】図2

Description

本発明は、積層実装構造体、特に複数の部材を部材の厚さ方向に積層してできる3次元的な積層実装構造体に関するものである。
従来、電子部品が実装されている基板を備える構造体に関しては、種々の構成が提案されている(例えば、特許文献1、特許文献2参照。)。
特許文献1には、図12に示すような、メモリモジュール基板24を備える実装構造体20の構成が開示されている。対向する基板21の内側は中空である。基板21の両面に複数の電極が設けられている。そして、基板21の表面の電極と、対向する基板21の裏面の電極とが互いに電気的に接続されている。電極どうしの接続部分では、導電性スペーサ25の両面に異方性導電フィルム22が貼り付けられている。このように、特許文献2には、電子部品23が実装されている基板21の実装構造体が開示されている。この構成では、導電性スペーサ25と異方性導電フィルム22との接合のために、導電性スペーサ25上に設けたスルーホール上に電極を設けている。
また、特許文献2には、図13に示すような、他の実装構造体が提案されている。ここでは、接合部材として、導電性の多孔ボール10を用いる。多孔ボール10には、多数の貫通孔11が形成されている。熱応力に起因した外力が多孔ボール10に加わると、各貫通孔11が変形する。これにより、多孔ボール10全体が一様に変形する。このため、応力歪が吸収される。この結果、接合部の疲労寿命が向上する。
特開平11-111914号公報 特開平11-245085号公報
特許文献1に開示された構成では、図12から明らかなように、導電性スペーサ25上に、スルーホール外形よりも大きな面積の電極を設ける必要がある。このため、接合部の狭ピッチ化が困難となる。換言すると、実装構造体を上部から見たときの投影面積を小さくすることが困難である。また、この構成では、導電性スペーサ25と基板21との接合材料として、異方性導電フィルム22を用いている。このため、導電性スペーサ25と基板21との間の接続抵抗値が高くなってしまう欠点がある。
特許文献2に開示された構成では、接合される部品(基板)間の距離を高精度に制御することが難しいという欠点がある。接合される部品(基板)を高密度に積層することは困難である。
このように、従来技術の実装構造体は、電子部品の実装スペースを確保するためのスペーサを介した基板積層実装を行う上で、良好な生産性を確保することが困難である。また、基板の平面方向の投影面積を減少させるように小型化することも困難である。さらに、接続抵抗を小さくすることは困難である。
本発明は、上述のような問題点を考慮してなされたものであり、複数の基板をスペーサを介して接続し、基板間の空間に実装部品を実装する積層実装構造体において、基板の平面方向の投影面積を減少させるように小型化しつつ、さらに、接続抵抗を小さくし、製造工程を少なくしたことで歩留まり向上及びコストの低減及び製造時間の短縮を実現した積層実装構造体を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明によれば、少なくとも一方の主面上に接合部が形成された複数の部材と、対向する部材上に形成された電極との間隙に配置されている導電部材とを有し、複数の部材のうちの少なくとも1つの部材には開口部が設けられ、接合部によって部材同士が接合されることによって、導電部材が開口部において変形、埋没し、部材同士が電気的に接続されることを特徴とする積層実装構造体を提供できる。
また、本発明の好ましい態様によれば、開口部が設けられた部材を介して他の部材を接続することが望ましい。
また、本発明の好ましい態様によれば、開口部は、開口部が形成されている部材の第1面と第2面とを導通させる導通部を有することが望ましい。
また、本発明の好ましい態様によれば、開口部は錐体形状であることが望ましい。
また、本発明の好ましい態様によれば、導電部材は球状であることが望ましい。
また、本発明の好ましい態様によれば、部材の少なくとも一つの部材は、貫通孔を有する素材と貫通導電部を有する素材との積層構造であることが望ましい。
また、本発明の好ましい態様によれば、導電部材はリング状であることが望ましい。
また、本発明の好ましい態様によれば、導電部材はコイル形状であることが望ましい。
また、本発明の好ましい態様によれば、接合部材は分子間力結合で部材同士を接合することが望ましい。
本発明によれば、上述のような問題点を考慮してなされたものであり、複数の基板をスペーサを介して接続し、基板間の空間に実装部品を実装する積層実装構造体において、基板の平面方向の投影面積を減少させるように小型化しつつ、さらに、接続抵抗を小さくし、製造工程を少なくしたことで歩留まり向上及びコストの低減及び製造時間の短縮を実現した積層実装構造体を提供できる。
以下に、本発明に係る積層実装構造体の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
図1は、本発明の実施例1に係る積層実装構造体100を分解した状態の斜視構成を示している。第1の部材101aには、受動部品、能動部品をはじめ、電子部品である各種のデバイス102a1、102a2、102a3(以下、適宜「デバイス102a1等」という。)が実装されている。また、第2の基板101bには、受動部品、能動部品をはじめ、電子部品である他の各種のデバイス102b1、102b2、102b3(以下、適宜「デバイス102b1等」という。)が実装されている。第1の基板101aと第2の基板101bとは、対向して配置されている。なお、第1の基板101a、第2の基板101bは、それぞれ部材に対応する。
第1の基板101a、第2の基板101bは、それぞれ有機基板、セラミック基板、ガラス基板などで構成されている。また、第1の基板101a、第2の基板101bは、基板を複合した複合基板でも良い。
なお、ここでは便宜上、基板と記載しているが、基板に限らず、Siチップやパッケージ部品など、実装構造を構成する要素で平面を有している部材であれば、同様に本発明を適用することが可能である。
また、第1の基板101aと第2の基板101bとには、少なくとも一対の第1の接続端子104aと第2の接続端子104bとが形成されている。
第1の基板101aに設けられた接続端子104a(図1では不図示)は、第1の基板101aに実装された各種のデバイス102a1等と電気的に接続されている。また、接続端子104aは、デバイス102a1等と第2の基板101bとを電気的に接続する機能も有している。
同様に、第2の基板101bに設けられた接続端子104bは、第2の基板101bに実装された電子部品である各種のデバイス102b1等と電気的に接続されている。また、接続端子104bは、デバイス102b1等と第1の基板101aとを電気的に接続する機能も有している。
また、中間基板103は、第1の基板101aと第2の基板101bとの間に設置されている。中間基板103は、第1の基板101と第2の基板101bとを所定の間隙をもって接続し、内側に被実装部品であるデバイス102b1等を収納する空間である開口収納部103aを有する。
中間基板103としては、有機基板、セラミック基板、ガラス基板、Si基板、メタル基板、フレキシブル基板などを用いることができる。また、上述した基板を複合した複合材料基板も用いることができる。
中間基板103には、上述のように、中間基板103の面方向と垂直な方向に開口収納部103aが設けられている。開口収納部103aを設ける方法としては、ドリリング、パンチング、レーザ加工、エッチングなどが挙げられる。加工方法は、加工対象である中間基板103の材質や開口収納部103aの寸法などにより適切な方法が選択される。
中間基板103の高さは、第2の基板101bに実装された各種のデバイス102b1等の高さと同等か、もしくは大きいように構成されている。
第2の基板101b上には、実装部品102b1、102b2、102b3が設けられている。図1に示すように、第1の基板101aと第2の基板101bとは、中間基板103を挟んで接合されている。そして、実装部品102b1、102b2、102b3は、第1の基板101aと第2の基板101bとの間の空間に形成されている。
実装部品102b1、102b2、102b3は、図示しない基板上に形成されたパターン、実装基板と何らかの方法で電気的に接続されている他の基板上に実装された他の部品と合わせて、所定の機能を有する電子回路を構成する。実装部品102b1、102b2、102b3としては、チップ抵抗、ミニモールドトランジスタ、BGA(Ball Grid Array)などが挙げられる。しかしながら、実装部品102b1、102b2、102b3は、これらに限られるものではない。
図2は、第1の基板101aと、中間基板103と、第2の基板101bとを接合する前の状態における側面の断面構成を示している。また、図3は、第1の基板101aと、第2の基板101bと、中間基板103とを接合した後の状態における側面の断面構成を示している。
第1の基板101aの第2の基板101bと対向する面には、第1の接続端子104aに対応して電極107aが形成されている。同様に、第2の基板101bの第1の基板101aと対向する面には、第2の接続端子104bに対応して電極107bが形成されている。また、第1の基板101aと中間基板103とが接合される部分には、それぞれ接合部105a、106aが形成されている。同様に、第2の基板101bと中間基板103とが接合される部分には、それぞれ接合部105b、106bが形成されている。
電極107a、107bに対応する中間基板104の位置には、貫通孔120が形成されている。貫通孔120は、開口部に対応する。そして、貫通孔120の深さ及び/または直径よりも大きな寸法の弾性導電ボール110が配置されている。弾性導電ボール110は、球状である。また、弾性導電ボール110は、導電部材に対応する。
弾性導電ボール110を球形状とすることで、貫通孔120内に姿勢に関わらず配置することができる。このため、案通穴120に弾性導電ボール110を容易に配置した上で、高密度実装を実現でき、かつ電気的接続の信頼性向上が実現できる。
貫通孔120は、パンチング加工や機械加工、レーザ加工等により形成できる。また、弾性導電ボール110は、樹脂ボールに導電性材料を被覆して形成できる。この導電性材料として、Au、Ag、Cu、Al、Pt、Ni、Mo、W、Sn、Zn、As、In、Ge、Pb、Pd、Biなどの金属材料、またはこれらの金属材料を複数種組み合わせた合金を用いることができる。
さらに、弾性導電ボール110は、貫通孔120近傍で、かつ電極107a、107bとの間隙に配置されている。そして、図3に示すように、接合部105a、106a同士、接合部105b、106b同士を接合する。接合部105a、105b、106a、106bは、例えば接着剤層である。接合部105a、105b、106a、106bは、接合手段に対応する。
貫通孔120の深さは弾性導電ボール110の直径より小さく設定されている。このため、第1の基板101aと第2の基板101bと中間基板103とが接合されると、弾性導電ボール110は弾性変形する。この結果、弾性導電ボール110は、貫通孔120内に埋没する。
そして、弾性導電ボール110が復元しようとする力により弾性導電ボール110は、電極107aと電極107bとに対して押圧接触状態が保たれる。これにより、第1の基板101aと第2の基板101bとは、中間基板103を介して電気的に接続される。
なお、貫通孔120の深さ及び/または直径は、押圧接触状態を保つために、弾性導電ボール110の直径より10〜50%程度小さく設定するのが好ましい。
本実施例によれば、第1の基板101aと第2の基板101bとの間隔は、基板主面を基準として中間基板103の厚さ精度によって決まる。このため、基板間距離を容易に高精度に制御できる。これにより、基板を高密度に積層することができる。
また、開口部に相当する貫通孔120の中に配置した弾性の変形復元力を利用して、接触導電を良好にすることができる。これにより、接続抵抗を小さくできる。さらに、熱サイクルなどにより基板などに変形が生じても、小さい接続抵抗を保つことができる。
このように、本実施例では、機械的な接続と、電気的な接続を行う場所が異なっている。そして、電気的接続部の面積を最小化したうえで、高い機械的接続強度を得ることができる。このため、高密度実装の実現、及び電気的接続の信頼性向上が実現できる
また、貫通孔120を容易に形成できるため、貫通孔120の深さ及び/または直径を小さくすることができる。これにより、貫通孔120の径や隣接ピッチを小さくできる。このため、実装構造物上部からの投影面積を小さくすることができる。このため、接続用の部材を容易に製作した上で、高密度実装の実現及び電気的接続の信頼性向上が実現できる。
次に、本実施例の変形例に係る積層実装構造体について説明する。図4は、変形例に係る積層実装構造体130の接合前の断面構成を示している。図5は、変形例に係る積層実装構造体130の接合後の断面構成を示している。
本変形例では、第2の基板101bは、第1面(表面)と第2面(裏面)とを導通させる導通部121を有している。これにより、開口部が設けられた第2の基板101bの第1面と第2面とに配線を形成することができる。このため、回路設計の自由度を高めることができる。さらに、高密度実装を実現し、かつ電気的接続の信頼性を向上できる。
また、貫通孔120内に複数の弾性導電ボール110を配置して、上述のように変形、埋没させる構成とすることもできる。これにより、第1の基板101aと第2の基板101bとは、中間基板103を介して電気的に接続される。
部材どうしの間隔、例えば、基板の間隔が変化した場合でも、配置する弾性導電ボール110の個数を増減することで弾性導電ボール110の変形量が適切になるように容易に調整可能である。このため、高い設計自由度を確保したまま、高密度実装を実現し、かつ電気的接続の信頼性を向上できる。
次に、本発明の実施例2に係る積層実装構造体について説明する。実施例1と同一の部分には同一の符号を付し、重複する説明は省略する。図6は、本実施例に係る積層実装構造体200の接合前の断面構成を示している。図7は、本実施例に係る積層実装構造体200の接合後の断面構成を示している。
本実施例では、中間基板103は、貫通孔を有する素材103b、103dと、貫通導電部である電極201を有する素材103cとの積層構造である。これは、中間基板103を多層基板で形成し、一層のみを電極201として残すことで実現できる。
素材103b、103dの貫通孔は、それぞれ凹部202a、202bを形成している。次に、積層実装構造体200の製造工程について説明する。
まず、凹部形成工程において、中間基板103には凹部202a、202bがパンチング加工や機械加工、レーザ加工と積層基板製作技術などにより形成される。凹部202a、202bの底部には電極201が形成されている。
弾性導電部材供給工程において、凹部202a、202bに、それぞれ樹脂ボールにAuなどの導電性材料を被覆した弾性導電ボール110a、110bを挟み込む。
接合部材供給工程において、接合部105a、105b、106a、106bとして接着剤を塗布する。そして、接合工程において、第1の基板101a、第2の基板101b、中間基板103を接合する。
凹部202a、202bの深さ及び/または直径は、弾性導電ボール110a、110bの直径より小さく設定されている。このため、第1の基板101aと第2の基板101bと中間基板103とが接合されると、弾性導電ボール110は弾性変形する。
そして、弾性導電ボール110a、110bが復元しようとする力により弾性導電ボール110a、110bは、それぞれ電極201と電極107a、107bに押圧接触状態が保たれる。これにより、第1の基板101aと第2の基板101bとは、中間基板103を介して電気的に接続される。
ここで、凹部202a、202bの深さ及び/または直径は、弾性導電ボール110a、110bの接続抵抗が最も低くなる変形量が得られる様に設定されていることが望ましい。
また、凹部202a、202bの深さ及び/または直径は、弾性導電ボール110a、110bの直径より10〜50%程度小さく設定するのが望ましい。
第1の基板101aと第2の基板101bとの距離は基板主面を基準として中間基板1
03の厚さ精度によって決まる。このため、基板間距離を容易に高精度に制御でき、基板を高密度に積層することができる。
さらに、電極201は、第1の基板101a及び第2の基板101bを貫通する必要がない。このため、凹部202a、202bの深さを小さくすることができる。電極201及び凹部202a、202bの径や隣接ピッチを小さくできる。このため、実装構造物上部からの投影面積を小さくすることができる。
次に、本発明の実施例3に係る積層実装構造体について説明する。実施例1と同一の部分には同一の符号を付し、重複する説明は省略する。図8は、本実施例に係る積層実装構造体300の接合前の断面構成を示している。図9は、本実施例に係る積層実装構造体300の接合後の断面構成を示している。
本実施例では、第1の基板101aに開口部である錐体状凹部301が形成されている。錐体状凹部301は、錐体形状である。また、錐体状凹部301内には、斜面電極302が形成されている。さらに、第1の基板101aの一方の面には、斜面電極302に接するように電極303が形成されている。
第1の基板101aと第2の基板101bの対向する主面(接合面)には、接合部105a、105bが形成されている。接合部105a、105bは、Auなどの接合金属膜で形成できる。
また、基板の材質がシリコンやガラスのとき、エッチング等の半導体加工技術を用いて錘体状凹部301と斜面電極302を形成しても良い。
錘体状凹部301に樹脂ボールにAuなどの導電性材料を被覆した弾性導電ボール110を挟み込む。そして、接合金属膜である接合部105a、105bの表面をプラズマやイオンビーム等のエネルギー波により洗浄した後加圧する。これにより、接合金属膜の分子間力を用いて、第1の基板101aと第2の基板101bとを接合できる。
このように、接合部の接合面をエネルギー照射により活性化し、接合部の分子の分子間力で接続すると、接合のための加熱温度や加圧圧力を小さくすることができる。このため、熱や圧力による部材へのダメージを抑えた上で、高密度実装を実現でき、かつ電気的接続の信頼性向上が実現できる。
本実施例では、弾性導電ボール110と電極107b、斜面電極302の接触面積を増やすことができる。このため、電気的接続抵抗を小さくすることができる。さらに分子間力による接合のため信頼性の高い実装構造物を得ることができる。
次に、変形例の積層実装構造体350を説明する。図10に示すように、3枚の基板101a、101b、101cを積層することもできる。さらに、同様の構成を用いて4枚以上の基板を積層することも容易である。
さらに、上記各実施例では、弾性導電ボール110として球状の部材を用いている。しかしながら、これに限られず、導電部材は、図11の(a)に示す円環形状、即ちリング状の弾性導電リング110cとすることもできる。
弾性導電リング110cは、基材となる弾性リング材質や、リングの肉厚を比較的自由に設計できる。このため、第1の基板101aと第2の基板101bや中間基板103の接合部105a等による接着力と、電極107a、107bの電気的接続状態を保つための弾性導電リング110cの押圧接触とのバランスを自在に設定することができる。
さらに、リング状の導電部材は、パイプ状の素材を切断することで容易に製作できる。このように、導電部材の製作を容易にした上で、高密度実装を実現でき、かつ電気的接続の信頼性向上を実現できる。
また、導電部材は、図11の(b)に示すコイル形状の弾性コイル110dとしても良い。弾性導電コイル110dは、コイル径を変えずにコイル長を自在に設定できる。このため、中間基板103が厚い場合でも電極107a、107b及び凹部202a、202bの径や隣接ピッチを大きくすることなく積層実装構造体上部からの投影面積を小さくすることができる。また、コイル形状の導電部材は、その素材径やコイル径、巻数などを幅広く設計することができる。このため、導電部材や部材の設計自由度を高めた上で、高密度実装を実現でき、かつ電気的接続の信頼性向上が実現できる。
以上説明したように、本発明では、基板または中間基板の接合は基板主面によって行われ、基板間距離は基板主面を基準として決まる。このため、基板間距離を容易に高精度に制御できる、この結果、基板を高密度に積層することができる。
また、基板、または中間基板に基準面(接合面)より掘り込まれた構造を作り、その底部もしくは底部と側面部に接続のための電極を設けている。このため、開口部(スルーホール電極)の深さを小さくすることができる。このため、開口部(スルーホール電極)の径や隣接ピッチを小さくできる。この結果、実装構造物上部からの投影面積を小さくすることができる。さらに、導電部材は弾性を有しているため、変形、埋没が可能である。このため、接続抵抗を小さくできる。また、本発明は、その趣旨を逸脱しない範囲で様々な変形例をとることができる。
本発明の実施例1に係る積層実装構造体の分解した斜視構成を示す図である。 実施例1の接合前の積層実装構造体の断面構成を示す図である。 実施例1の接合後の積層実装構造体の断面構成を示す図である。 実施例1の変形例の接合前の積層実装構造体の断面構成を示す図である。 実施例1の変形例の接合後の積層実装構造体の断面構成を示す図である。 実施例2の接合前の積層実装構造体の断面構成を示す図である。 実施例2の接合後の積層実装構造体の断面構成を示す図である。 実施例3の接合前の積層実装構造体の断面構成を示す図である。 実施例3の接合後の積層実装構造体の断面構成を示す図である。 実施例3の変形例の接合後の積層実装構造体の断面構成を示す図である。 導電部材の変形例の構成を示す図である。 従来の積層実装構造体の断面構成を示す図である。 従来の他の積層実装構造体の断面構成を示す図である。
符号の説明
100 積層実装構造体
101a、101b、101c 基板
102a1〜102a3 デバイス
102b1〜102b3 デバイス
103 中間基板
103a 開口収納部
103b、103d 貫通孔を有する素材
103c 電極を有する素材
104a、104b 接続端子
105a、105b 接合部
106a、106b 接合部
107a、107b 電極
110 弾性導電ボール
110a、110b 弾性導電ボール
110c 弾性導電リング
110d 弾性コイル
120 貫通孔
121 導通部
130 積層実装構造体
200 積層実装構造体
201 電極
202a、202b 凹部
300 積層実装構造体
301 錐体状凹部
302 斜面電極
303 電極
350 積層実装構造体

Claims (9)

  1. 少なくとも一方の主面上に接合部が形成された複数の部材と、
    対向する前記部材上に形成された電極との間隙に配置されている導電部材とを有し、
    前記複数の部材のうちの少なくとも1つの部材には開口部が設けられ、
    前記接合部によって前記部材同士が接合されることによって、前記導電部材が前記開口部において変形、埋没し、前記部材同士が電気的に接続されることを特徴とする積層実装構造体。
  2. 前記開口部は貫通孔であり、
    前記開口部が設けられた前記部材を介して他の前記部材を接続することを特徴とする請求項1に記載の積層実装構造体。
  3. 前記開口部は、前記開口部が形成されている前記部材の第1面と第2面とを導通させる導通部を有することを特徴とする請求項1または2に記載の積層実装構造体。
  4. 前記開口部は錐体形状であることを特徴とする請求項1〜3のいずれか一項に記載の積層実装構造体。
  5. 前記導電部材は球状であることを特徴とする請求項1〜3のいずれか一項に記載の積層実装構造体。
  6. 前記部材の少なくとも一つの部材は、貫通孔を有する素材と貫通導電部を有する素材との積層構造であることを特徴とする請求項1〜5のいずれか一項に記載の積層実装構造体。
  7. 前記導電部材はリング状であることを特徴とする請求項1〜6のいずれか一項に記載の積層実装構造体。
  8. 前記導電部材はコイル形状であることを特徴とする請求項1〜6のいずれか一項に記載の積層実装構造体。
  9. 前記接合部材は分子間力結合で前記部材同士を接合することを特徴とする請求項1〜8のいずれか一項に記載の積層実装構造体。
JP2007133790A 2006-05-23 2007-05-21 積層実装構造体 Withdrawn JP2008004927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007133790A JP2008004927A (ja) 2006-05-23 2007-05-21 積層実装構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006142871 2006-05-23
JP2007133790A JP2008004927A (ja) 2006-05-23 2007-05-21 積層実装構造体

Publications (1)

Publication Number Publication Date
JP2008004927A true JP2008004927A (ja) 2008-01-10

Family

ID=39009025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007133790A Withdrawn JP2008004927A (ja) 2006-05-23 2007-05-21 積層実装構造体

Country Status (1)

Country Link
JP (1) JP2008004927A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110983A (ja) * 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
US9954160B2 (en) 2013-11-12 2018-04-24 Seiko Epson Corporation Wiring board, method of manufacturing the same, element housing package, electronic device, electronic apparatus, and moving object
CN113496979A (zh) * 2020-04-08 2021-10-12 深圳市柔宇科技有限公司 电子组件及其制备方法、电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110983A (ja) * 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
US9954160B2 (en) 2013-11-12 2018-04-24 Seiko Epson Corporation Wiring board, method of manufacturing the same, element housing package, electronic device, electronic apparatus, and moving object
CN113496979A (zh) * 2020-04-08 2021-10-12 深圳市柔宇科技有限公司 电子组件及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
JP4751714B2 (ja) 積層実装構造体
JP4718889B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP4433298B2 (ja) 多段構成半導体モジュール
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP2006165320A (ja) 半導体積層モジュールとその製造方法
JP2005051088A (ja) 熱伝導部材付きプリント基板及びその製造方法
JP6656836B2 (ja) 実装構造体及びその製造方法
JP2008004927A (ja) 積層実装構造体
JP2000299542A (ja) 積層型回路基板およびその製造方法
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
WO2003077307A1 (en) Electronic circuit device and porduction method therefor
JP2008177298A (ja) 積層実装構造体
JP2009224534A (ja) パワーモジュール
JP2008166413A (ja) フレキシブル基板とその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
US8334465B2 (en) Wafer of circuit board and joining structure of wafer or circuit board
JP2008168042A (ja) 積層実装構造体
JPWO2006082745A1 (ja) 接続部品、積層基板
JP4100685B2 (ja) 半導体装置
JP4904768B2 (ja) 半導体パッケージ
JP2001060638A (ja) 半導体装置
JP2008041801A (ja) 半導体装置
JP2007027504A (ja) 多層配線基板の製造方法及び製造装置並びに多層配線基板
JP2007165756A (ja) 層間接続シート及びその製造方法ならびにそれを用いた多層フレキシブルプリント配線板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100803