JP2006165320A - 半導体積層モジュールとその製造方法 - Google Patents

半導体積層モジュールとその製造方法 Download PDF

Info

Publication number
JP2006165320A
JP2006165320A JP2004355539A JP2004355539A JP2006165320A JP 2006165320 A JP2006165320 A JP 2006165320A JP 2004355539 A JP2004355539 A JP 2004355539A JP 2004355539 A JP2004355539 A JP 2004355539A JP 2006165320 A JP2006165320 A JP 2006165320A
Authority
JP
Japan
Prior art keywords
semiconductor
resin substrate
sheet member
resin
embedded conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004355539A
Other languages
English (en)
Inventor
Takahito Ishikawa
敬人 石川
Motoaki Sato
元昭 佐藤
Toshiyuki Fukuda
敏行 福田
Takeshi Kawabata
毅 川端
Masatoshi Shinagawa
雅俊 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004355539A priority Critical patent/JP2006165320A/ja
Priority to US11/253,576 priority patent/US20060118934A1/en
Priority to KR1020050100094A priority patent/KR20060064518A/ko
Priority to CNA200510124897XA priority patent/CN1787212A/zh
Priority to TW094143000A priority patent/TW200620581A/zh
Publication of JP2006165320A publication Critical patent/JP2006165320A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】多段構成の半導体積層モジュールにおいても、半導体素子からの発熱によって積層基板が発熱するのを抑制する。
【解決手段】本発明の半導体積層モジュール１は、半導体素子２が搭載される第１の樹脂基板３と、シート部材５とが交互に積層された半導体積層モジュールであって、シート部材５のうち最上段に位置するものの上に設けられ、第１の樹脂基板３およびシート部材５よりも放熱性の高い剛性板８と、第１の樹脂基板３およびシート部材５を貫通し、剛性板８と接触する貫通式の第３の埋め込み導体１４とを備える。これにより、半導体素子２からの発熱を、第３の埋め込み導体１４と剛性板８とを介して外部に放散することができる。
【選択図】図２

Description

本発明は、半導体素子を搭載した樹脂基板とシート部材を交互に積層して立体的に構成した多段構成の半導体積層モジュールとその製造方法に関する。
従来から、携帯電話やデジタルカメラ等の各種電子装置の小型化および高機能化の要請に伴い、電子部品、特に複数個の半導体素子を積層一体化してなる多段構成の半導体積層モジュールが提案されている。
例えば、半導体積層モジュールの高密度化と薄型化を実現するために、半導体素子が実装された回路基板と層間部材とを交互に積層し、加熱プレスされた半導体積層モジュールが提案されている（例えば、特許文献１参照）。具体的には、半導体素子を予め実装した回路基板と、半導体素子の収容可能な開口部を有する層間部材とを接着剤層を介して交互に積層し、その積層体を加熱プレスすることによって、半導体素子を層間部材の開口部内に埋設し、層間部材に形成させた導体ポストを介して半導体素子間の電気的接続を行う。この構造では、半導体素子間の距離の短縮化を図ることができるため、配線抵抗やインダクタンスに起因する不具合を低減することができる。その結果、この半導体積層モジュールでは、高速で遅延なく電気信号を伝達することができ、配線基板の高密度化、高機能化および薄型化を図ることができる。
このような中、近年では、半導体素子を研磨して薄くする技術と、その薄い半導体素子を基板に歩留まりよく実装する技術とが開発されてきており、多段に積層する場合の積層数はさらに増加する傾向にある。
また、例えば、半導体メモリにおいては、メモリ容量の増加に伴い、チップ面積も大きくなってきている。
また、メモリを主体とする半導体積層モジュールでは、例えばＤＲＡＭとＳＡＲＭとの混載やＤＲＡＭとフラッシュメモリとの混載、さらにはこれらを制御する制御用半導体素子の搭載も要求されている。このような半導体積層モジュール構成の場合には、マザーボードに接続する端子数も大幅に増加する。
このように、小型・多段積層化、高密度実装化、更には搭載チップの多種混載や大型化が進むにつれ、チップからの発熱容量による基板への熱応力や熱抵抗は急激に増加の一途をたどっている。これにより、熱応力に起因した基板の反りによる実装精度の悪化や、熱抵抗に起因した信号伝達精度の悪化が無視できないものとなり、半導体積層モジュールの発熱抑制や放熱が重要な課題となってきている。
現在までに、半導体実装基板の発熱抑制や放熱の対策として、基板の裏面上に放熱器やヒートシンク等の冷却部材を取り付け、伝熱用の金属媒体を冷却部材と接触させて実装する方法についての特許が多く出願されている（例えば、特許文献２参照）。
特開平１５-２１８２７３号公報 特開平０９-３２１１８８号公開
ところが、上述の従来の方法は、いずれも半導体パッケージをセット製品に実装する際のマザーボードに冷却部材を取り付けるものであり、半導体素子が多層に積層される実装基板の各層に同様の冷却部材を取り付けた場合には、部品点数が増大することによるコスト高や半導体積層モジュールの厚みの大幅な増加は否めない。
また、多層積層式の半導体積層モジュールを、上述の従来の方法のように、マザーボードのみに冷却部材を取り付けた状態で２次実装すると、半導体積層モジュールの最下層からの冷却が最上層に到達するまでに時間を要するため、半導体積層モジュール全体としての放熱効率が低下するのは避けられない。
本発明は、多段構成の半導体積層モジュールにおいても、半導体素子からの発熱によって積層基板が発熱するのを抑制することにより、基板の反りを防止し、熱抵抗を低減し、さらには基板の長寿命化を図ることを目的とする。
本発明の半導体積層モジュールは、半導体素子が搭載される樹脂基板と、シート部材とが交互に積層された半導体積層モジュールであって、前記シート部材のうち最上段に位置するものの上に設けられ、前記樹脂基板および前記シート部材よりも放熱性の高い電気絶縁性剛体と、前記樹脂基板および前記シート部材を貫通し、前記電気絶縁性剛体と接触する貫通式埋め込み導体とを備えることを特徴とする。
この構成とすることにより、多段構成の半導体積層モジュールをマザーボードに実装した後に動作させた際に、半導体素子からの発熱は、貫通式埋め込み導体および電気絶縁性剛体を伝播して大気中に放散される。これにより、従来の半導体積層モジュールと比較して、非常に短時間での放熱が可能になる。また、本発明の構成は、従来の半導体積層モジュールの構成に、貫通式埋め込み導体および電気絶縁性剛性板のみを追加するという、非常に簡単なものであるため、部品コストや製造コストも抑制することができ、薄型化および小型化の実現も可能となる。
さらに、積層して加熱と加圧をする際に、熱伝導率の高い電気絶縁性剛体を介して行うことで、樹脂基板やシート部材に対して比較的均一な温度分布で過熱することもできる。
また、前記構成では、前記樹脂基板は、前記半導体素子と接続される端子電極が設けられた実装領域と、前記実装領域の外側の外周領域とを有しており、前記樹脂基板のうち前記外周領域に位置する部分には、前記樹脂基板を貫通する第１の埋め込み導体と、前記端子電極と前記第１の埋め込み導体とを電気的に接続する配線パターンとがさらに設けられ、前記シート部材は、前記半導体素子よりも厚く、前記実装領域より広い開口領域を備えた樹脂コアをさらに備え、前記樹脂コアには、前記端子電極と対応する位置（平面的にみて一致する位置）に埋め込まれた導電性樹脂からなる複数の第２の埋め込み導体が設けられていてもよい。
この構成とすることにより、樹脂基板に半導体素子を搭載した後に、樹脂基板の表面上に設けられた配線パターンを用いることによって必要な電気検査やバーンイン試験を行うことができるため、その半導体素子が良品であることを確認してからモジュール化することができる。
また、前記構成では、前記樹脂基板における前記端子電極と前記シート部材における前記第２の埋め込み導体とが互いに位置合わせされた状態で、前記樹脂基板と前記シート部材とが交互に接着積層され、前記貫通式埋め込み導体は、前記シート部材のうち最上段に位置するものから、前記樹脂基板のうち最下段に位置するものまでを貫通していることが好ましい。
また、前記構成では、加圧によって前記第２の埋め込み導体および前記貫通式埋め込み導体は圧縮変形可能であって、かつ、加圧によって前記貫通式埋め込み導体が前記電気絶縁性剛体と接触可能であることが好ましい。
また、前記構成では、前記樹脂基板のうち最下段に位置するものにおいて、前記半導体素子を実装する面と反対側の面の上には、前記半導体素子と外部機器とを接続するための複数の外部接続端子が設けられているものであってもよい。この場合には、マザーボードに、バンプや半田ボールを用いて半導体積層モジュールを実装することができる。なお、外部接続端子として形成するバンプや半田ボールは樹脂基板の全面上に形成してもよいし、ある一定領域に集中して形成してもよい。
また、前記構成において、前記シート部材は、前記樹脂コアの両面上に形成され、加熱により軟化して接着性を示す性質を有する接着層をさらに有し、前記第２の埋め込み導体は、前記樹脂コアの両面よりも上下に突出して形状で設けられ、前記接着層を貫通していることが好ましい。
また、前記構成において、前記樹脂基板と前記シート部材との間には、前記シート部材よりも熱伝導率の高い薄板状媒体が介在し、前記薄板状媒体には、前記第２の埋め込み導体に対応する位置に前記第２の埋め込み導体の直径より大きい直径を有する孔部が設けられていてもよい。
特に、グラファイトシートのような、平面方向の熱伝導性の高い薄板状媒体を樹脂基板の下面上に接着することにより、端子等を通じて半導体素子から樹脂基板に伝播される熱を、貫通式埋め込み導体まで早急に伝導させることができる。その結果、半導体素子からの発熱を、より早く外部に放散することができる。
また、前記構成においては、シート部材の開口部において樹脂コアの厚みは少なくとも半導体素子の厚みより大きくしている。そのため、接着積層後の樹脂基板上に実装される半導体素子上端面と上層の樹脂基板下面との間には隙間が発生し、動作時の半導体素子の発熱は接続端子を通じて樹脂基板のみから伝導される。しかしながら、前記開口領域は前記半導体素子と実質的に同一の厚みを有し、前記開口領域内の前記樹脂コアには熱伝導性の高い複数の埋め込み導体を設けてもよい。この場合には、シート部材が半導体素子の表面と接触するように弾性変形する構造としてもよい。或いは、前記構成において開口領域において、加圧・加熱時に半導体素子の上端面と弾性変形により接触するような熱伝導性の高い弾性部材を、上層の樹脂基板ないしは薄板状媒体の下面に接着する構造としてもよい。このような構造により、基板からの熱伝導に加えて、半導体素子の実装面からの熱伝導を促進することが可能になるため、半導体素子からの発熱をさらに早く外部に放散することができる。
さらに、前記構成において、前記第１の埋め込み導体および前記第２の埋め込み導体の配列ピッチを、半導体素子に近づくにしたがって狭く設定してもよい。この場合には、半導体素子の動作時に端子等を経由して樹脂基板に伝播される熱を、半導体素子近傍から埋め込み導体を通じて早急に外部に放散することが可能になる。
また、前記構成において、最上段および最下段の樹脂基板にそれぞれ接触するシート部材における第２の埋め込み導体の径が、それ以外のシート部材における第２の埋め込み導体の径より小さい構成としてもよい。
通常、積層して加圧・加熱するときに、中央部近傍に配置された樹脂基板やシート部材には圧力が加わりにくくなるため、第２の埋め込み導体を形成するための導電性樹脂材料を孔に充分に圧縮できない場合が生じる。しかし、中央部近傍に配置されるシート部材の第２の埋め込み導体の径を大きくしておけば、全体として同じ抵抗値とすることができる。また、径を大きくすることで加圧時の熱伝導も大きくできるため、硬化が遅れるのも回避することができる。
また、前記構成において、前記半導体素子が端子を有している場合には、前記第１の埋め込み導体および前記第２の埋め込み導体のうち、前記端子に接続されるものの径は、前記複数の第１の埋め込み導体および前記複数の第２の埋め込み導体のうち前記端子に接続されないものの径よりも大きくてもよい。なお、この場合の「端子」とは、あらかじめ設定された端子のことをいう。この場合には、あらかじめ設定した半導体素子の端子に接続する第１の埋め込み導体と第２の埋め込み導体の径を大きくしておけば、抵抗値を小さくできるため、特性の悪化を防止できる。例えば、電源ラインや高速信号ラインの端子に接続する埋め込み導体の径を大きくすれば、電圧低下や信号のなまりが生じにくくなる。また、電圧低下が生じにくくなれば、半導体積層モジュールを使用するときに埋め込み導体で生じるジュール熱も小さくでき、半導体積層モジュールの発熱の抑制もできる。
また、前記構成において、前記貫通式埋め込み導体の内部には、冷却媒体が固着されていてもよい。なお、冷却媒体として、外部からの半導体素子動作電源を通じて電源供給されるペルチェ素子等の熱−電気交換方式のものを使用してもよい。この場合には、半導体素子からの発熱を、樹脂基板を通じて貫通式埋め込み導体へ伝導させることができるだけでなく、冷却媒体によって樹脂基板の発熱を冷却することも可能である。
また、本発明の半導体積層モジュールの製造方法では、樹脂基板とシート部材とを第１の埋め込み導体と第２の埋め込み導体とが接触するように位置を合わせた状態で、樹脂基板とシート部材とを交互に積層する。このとき、樹脂基板とシート部材との間に熱伝導性の高い薄板状媒体を介在させる場合には、第２の埋め込み導体と、薄板状媒体の孔部とが接触しないように位置合わせする。そして、最上層のシート部材を積層した後に、更に樹脂基板のうち配線パターンが配置されていない領域に、機械式のドリルもしくは炭酸レーザー等で貫通穴を開けた後、貫通穴の内径領域に伝熱性の高い樹脂粉末を蒸着させた貫通式の埋め込み導体を形成してもよい。そして、前記電気絶縁性剛体に対して加圧および加熱を行うことにより、前記樹脂基板と前記シート部材とを接着し、かつ電気的に導通させる。この方法により、実装後にバーンイン試験等の検査により信頼性を確認した樹脂基板を用いて積層しても、積層時に不良が生じにくく、かつ最終的な半導体積層モジュールのそりを小さくできる。
さらに、前記方法において、前記樹脂基板と前記シート部材とを加圧および加熱によって接着することにより、前記樹脂基板に生じるそり量をあらかじめ求めておき、前記そり量に応じて、前記電気絶縁性剛体の材料を設定してもよい。
この方法により、加圧・加熱時には積層した樹脂基板やシート部材に対して比較的均一な温度分布で加熱することができる。また、剛性板を取り付けない状態でのそり量を求めて、このそりを補償する方向の材料を剛性板として用いれば、さらにそりを抑制できる。例えば、半導体素子、樹脂基板およびシート部材を設定した形状として積層した場合に、最下段が凸状となるときには、例えば熱膨張係数の小さな剛性板を使用すればそりを吸収することができる。逆の場合には、例えば熱膨張係数の大きな剛性板を使用すればよい。剛性板は金属、セラミック、樹脂等、種々の材料を用いることができるので、適宜選択することができる。
本発明の構成では、従来の半導体積層モジュールと比較して、非常に短時間での放熱が可能になる。また、部品コストや製造コストも抑制することができ、薄型化および小型化の実現も可能となる。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る多段構成式の半導体積層モジュールの構造について、図１〜図４を参照しながら説明する。図１は、第１の実施形態の半導体積層モジュール１の全体構成を示す概略斜視図であり、図２は、図１における半導体積層モジュールのＡ−Ａ線に沿った断面を示す図である。なお、図１は、説明の都合上、一部の層を厚み方向に分断した描写としている。なお、本願の図面においては、その図面の作成上の都合により、それぞれの厚みや長さ等が実際の形状とは異なる場合がある。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際の形状とは異なり、図示しやすい形状としている。
図１に示すように、本実施形態の多段構成式の半導体積層モジュール１では、半導体素子２を実装した第１の樹脂基板３とシート部材５とが交互に積層されている。なお、樹脂基板のうちの最下段に位置するものを、第１の樹脂基板３と区別するために第２の樹脂基板４と呼ぶ。そして、最上段のシート部材５の上面上に、電気絶縁性かつ高放熱性のアルミ板などの剛性板８が設けられ、第２の樹脂基板４の下面上に半田ボール１８が設けられている。本実施形態のモジュールは、第１の樹脂基板３、第２の樹脂基板４、シート部材５、剛性板８および半田ボール１８を重ねた後に、加熱および加圧によって一体化されることにより形成される。更に、図２に示すように、第１の樹脂基板３、第２の樹脂基板４およびシート部材５を貫通し、高い熱伝導性を有する放熱専用の埋め込み導体７, １４が設けられている。
以下に、各部材についてより詳細に説明する。図３（ａ）〜（ｃ）は、第１の樹脂基板３の構造を説明するための図であり、（ａ）はその上面図、（ｂ）は図３（ａ）のＢ−Ｂ線に沿った部分の断面図、（ｃ）はその下面図である。図１および図３（ａ）〜（ｃ）に示すように、第１の樹脂基板３は、第１の樹脂基材１６と、第１の樹脂基材１６において実装される半導体素子２を搭載する領域の周囲を囲むように配置された複数の半導体素子接続端子１１と、第１の樹脂基板３のうち半導体素子接続端子１１よりも外側の領域に設けられた複数の第１の埋め込み導体７と、半導体素子接続端子１１と対応する第１の埋め込み導体７とを接続する複数の配線１２とを備えている。なお、これらは第１の樹脂基板３に設けられている。
また、第１の埋め込み導体７としては、導電性樹脂材料またはメッキ導体を用いる。さらに、この第１の埋め込み導体７の両端には接続用ランド１３が設けられている。なお、配線１２と接続されない領域には、第３の埋め込み導体１４が設けられている。
なお、第１の樹脂基板３の厚みは６０μｍ〜２００μｍであるのに対して、第１の埋め込み導体７の径は０．１５ｍｍ〜０．５ｍｍで、そのピッチは０．３ｍｍ〜０．７５ｍｍの範囲内で適宜設計すればよい。また、第２の樹脂基板４の厚みは１００μｍ〜３００μｍであることが好ましく、少なくとも第１の樹脂基板３より厚くする。そして、第２の樹脂基板４に埋め込まれる第１の埋め込み導体７の径とピッチは第１の樹脂基板３に埋め込まれるものと同様にする。
図２に示すように、半導体素子２は電極バンプ２８により第１の樹脂基板３および第２の樹脂基板４における半導体素子接続端子１１（図３（ｂ）に示す）に接続され、その周囲を封止樹脂２４により保護されている。この封止樹脂２４は半導体素子２の回路形成面を外部環境から保護するとともに熱歪等を吸収する作用を有する。なお、半導体素子の厚みは３０μｍ〜１５０μｍであることが好ましい。
なお、第２の樹脂基板４は、全体としては第１の樹脂基板３と同様の構造であるが、基板の下面上には、マザーボード（図示せず）と接続する接続端子であるランド（図示せず）と接触する半田ボール１８が所定間隔で形成されている。この半田ボール１８を用いてマザーボードに半田接合を行う。
図４（ａ）〜（ｃ）は、シート部材５の構造を説明するための図であり、（ａ）はその上面図、（ｂ）は図４（ａ）のＣ−Ｃ線に沿った部分の断面図、（ｃ）はその下面図である。図４（ａ）〜（ｃ）に示すように、シート部材５は、第２の樹脂基材１７の上面および下面上に形成された接着層１５と、第１の樹脂基板３内における第１の埋め込み導体７と同様の平面配置で設けられた導電性樹脂材料からなる第２の埋め込み導体９と、中央領域に設けられ、半導体素子２を収容し得る開口部１０とを備えている。第２の埋め込み導体９は、その上下方向の両端がシート部材５の表面から所定の高さだけ突き出た構造を有している。また、この第２の埋め込み導体９は積層前には半硬化状態であり、積層後の加圧と加熱により圧縮されて硬化するとともに、第１の樹脂基板３および第２の樹脂基板４内における第１の埋め込み導体７とは主として機械的な接触により電気的に接続される。
ここで、第２の樹脂基材１７の厚みは４５μｍ〜２００μｍであり、この両面に１０μｍ〜１００μｍとした接着層１５が設けられている。なお、第２の埋め込み導体９の径とピッチは第１の樹脂基板３に埋め込まれたものと同様にする。
また、シート部材５において配線１２と接続しない第１の埋め込み導体７（図３（ｂ）に示す）と対応する位置（平面視したときに一致する位置）には、機械的に第１の樹脂基板３（図３等に示す）と接触させても、配線１２と電気的接続を生じない、第３の埋め込み導体１４が設けられている。第３の埋め込み導体１４は第２の埋め込み導体９のように突出した形状ではなく、接続用ランド１３（図３（ｂ）に示す）を設けていない点以外の構造は第１の埋め込み導体７と同様の構造を有している。第１の埋め込み導体７と同様に、材質は導電性材料またはメッキ導体でもよいが、特に熱伝導性の高い導体が望ましい。
このようにして、積層された最上段のシート部材５の上に前記の第３の埋め込み導体１４と接触するように、熱伝導性が高く電気絶縁性を有するアルミ等からなる剛性板８を、平面方向の寸法が第１の樹脂基板３、第２の樹脂基板４およびシート部材５と一致するように積層する。
以上のような配置で本実施形態の半導体積層モジュール１が構成されている。なお、第１の樹脂基板３、第２の樹脂基板４およびシート部材５の材質として、ガラスエポキシ樹脂やアラミド樹脂等の同一の材料を使用してもよいが、第１の樹脂基板３および第２の樹脂基板４の材質として例えばガラスエポキシ樹脂を用い、シート部材５の材質として例えばアラミド樹脂を用いるなど、異なる材料を用いてもよい。なお、いずれの場合にも平面的な外形寸法は同一とする。
次に、本実施形態の半導体積層モジュールの製造方法について図５（ａ）〜図８を参照しながら説明する。図５（ａ）〜図８は、第１の実施形態における半導体積層モジュールの製造工程を示す断面図である。
本実施形態の製造方法では、まず図５（ａ）に示す工程で、半導体素子２に必要な回路加工プロセスが終わった半導体ウェハー３０に対して、複数の半導体素子２の主面のボンディングパッド上に電解メッキやＳＢＢ（スタッドバンプボンディング）法により電極バンプ２８を形成する。次に、図５（ｂ）に示す工程で、ダイシングやレーザーを行うことにより、半導体ウェハー３０内の複数の半導体素子２間に配置されている分離ゾーンを主面側から途中まで切断する。次に、図５（ｃ）に示す工程で、半導体ウェハー３０の裏面に対して、ケミカルエッチング、裏面研削あるいはプラズマエッチングのいずれか、もしくは併用による方法を、半導体ウェハ３０の厚みが３０μｍ〜１５０μｍになるまで行うことにより、半導体素子２を個片化することができる。
つぎに、図６（ａ）〜（ｄ）を参照しながら、半導体素子２を実装する第１の樹脂基板３および第２の樹脂基板４を作製する方法の一例について説明する。以下では、第１の樹脂基板３を例に用いて説明する。また、第１の樹脂基材１６としてガラスエポキシ樹脂を用い、配線１２および接続用ランド１３として銅箔を用いた場合について説明する。
まず、図６（ａ）に示す工程で、第１の樹脂基材１６の両面に銅箔２０が形成された両面銅張基板１９を準備する。この両面銅張基板１９は、厚さ７０μｍの第１の樹脂基材１６の両面に厚さ１５μｍの銅箔２０が接着されたものであり、１００μｍの総厚みを有する。
次に、図６（ｂ）に示す工程で、この両面銅張基板１９の所定の位置にレーザーで貫通させた貫通孔７０を形成する。
次に、図６（ｃ）に示す工程で、両面に感光性膜２１を貼り付け、フォトリソグラフィーとエッチング技術を行うことにより、第１の樹脂基材１６の一方の面に、半導体素子接続端子１１と、接続用ランド１３と、半導体素子接続端子１１と接続用ランド１３とを接続する配線１２とを形成する。また、第１の樹脂基材１６の他方の面に接続用ランド１３を形成する。その後、両面の感光性膜２１を剥離する。
次に、図６（ｄ）に示す工程で、貫通孔７０に、例えば導電性ペースト（図示せず）を充填する。この導電性ペーストを加熱硬化させれば、第１の埋め込み導体７を有する第１の樹脂基板３が得られる。なお、第１の樹脂基板３および第２の樹脂基板４は、前記の製造方法によるだけでなく、通常作成されている両面配線基板の製造方法と材料を用いて作製してもよい。但し、配線１２と接続しない領域の貫通孔７０には導電性ペーストを充填せず、表面に熱伝導性の高い樹脂材料等（図示せず）を蒸着もしくは塗布するものとする。
次に、図７（ａ）〜（ｄ）を参照しながら、シート部材５を作製する方法について説明する。まず、図７（ａ）に示す工程で、半導体素子２よりも厚く、例えばガラス布エポキシ樹脂からなる第２の樹脂基材１７を準備する。ここで、半導体素子２の厚みが７５μｍである場合には、第２の樹脂基材１７は約１００μｍの厚みとすることが望ましい。そして、第２の樹脂基材１７の両面上に、厚さが約１５μｍのエポキシプリプレグあるいは熱硬化性接着層からなる接着層１５を形成する。
次に、図７（ｂ）に示す工程で、第２の樹脂基材１７および接着層１５のうちの所定の位置に、レーザーで貫通孔９０を形成する。また、同時に第２の樹脂基材１７の中央領域に半導体素子２を収容し得る開口部１０を形成する。
次に、図７（ｃ）に示す工程で、両面にマスキングフィルム２２を貼り、例えばスクリーン印刷法で貫通孔９０に導電性ペーストを充填することにより、第２の埋め込み導体９を形成する。ただし、配線１２（図２等に示す）と接続しない領域の貫通孔９０には導電性ペーストを充填せず、表面に熱伝導性の高い樹脂材料等（図示せず）を蒸着もしくは塗布する。
次に、図７（ｄ）に示す工程で、導電性ペーストを乾燥後、マスキングフィルム２２を剥がすことにより、シート部材５が完成する。なお、導電性ペーストが充填された第２の埋め込み導体９は未だ半硬化状態であるので、加圧・加熱すると圧縮されると同時に硬化する特性を有している。
次に、第１の樹脂基板３および第２の樹脂基板４の上に半導体素子２を実装する工程について説明する。半導体素子２の実装は、半導体素子２の電極バンプ２８（図５（ｃ）等に示す）と第１の樹脂基板３および第２の樹脂基板４の半導体素子接続端子１１（図６（ｄ）等に示す）とを、例えば半田接合や導電性樹脂による接合により接合する。さらに、接合後の隙間部分を含める封止樹脂２４を塗布して硬化させる。これにより、第１の樹脂基板３と第２の樹脂基板４に半導体素子２が実装される。この後、電気的検査とバーンイン試験を行えば、通常のパッケージされた半導体素子と同様の信頼性を有するものを得ることができる。
次に、半導体素子２が実装された第１の樹脂基板３および第２の樹脂基板４を、シート部材５により積層一体化する工程について、図８を参照しながら説明する。図８は、図１に示す積層構成を分解して示す模式的な断面図である。以下では、説明を容易にするために、第１の樹脂基板３を、１段目第１の樹脂基板３１、２段目第１の樹脂基板３２、３段目第１の樹脂基板３３および４段目第１の樹脂基板３４と区別してよぶ。また、シート部材５についても同様に、１段目シート部材５１、２段目シート部材５２、３段目シート部材５３、４段目シート部材５４および５段目シート部材５５と区別して呼ぶこととする。
図８に示すように、最下段に第２の樹脂基板４を配置し、その上に、１段目シート部材５１と１段目第１の樹脂基板３１とをこの順に配置する。さらに、２段目シート部材５２、２段目第１の樹脂基板３２、３段目シート部材５３、３段目第１の樹脂基板３３、４段目シート部材５４、４段目第１の樹脂基板３４、５段目シート部材５５および最上段の剛性板８をこの順で配置する。
このとき、それぞれの第１の樹脂基板３および第２の樹脂基板４に実装された半導体素子２が、それぞれの上面に位置するように配置する。そして、それぞれのシート部材５の開口部１０に半導体素子２が収容されるように、それぞれの第１の樹脂基板３と第２の樹脂基板４とを配置する。また、それぞれの第１の樹脂基板３と第２の樹脂基板４の接続用ランド１３が、シート部材５の第２の埋め込み導体９の突出部と接触するように、正確に位置合せを行う。
更に、最上段のシート部材５５の上には、シート部材５と同様の平面形状を持つ、電気絶縁性および熱伝導性の高いアルミ板等からなる剛性板８を、シート部材５５の第２の埋め込み導体９ならびに第３の埋め込み導体１４（図２等に示す）と接触するように配置する。なお、最上段の剛性板８はアルミ板でなくてもよく、シート部材５５と接触する面の表面に電気絶縁体を蒸着もしくは塗布していれば、鉄、銅、４２アロイのような剛性の大きい電気伝導体であってもよい。更に、表層が絶縁した状態であれば、ジルコニアのようなセラミック材料または金属粉を含むプラスチック板等を用いることも可能である。また、電気伝導性を持つ第２の埋め込み導体９とは接触せず、熱伝導性のみで電気伝導性を持たない第３の埋め込み導体１４のみと接触するように、溝あるいは座ぐりを設けた構造であれば、表面絶縁層がなくても、鉄等の剛性の大きい導電体を用いても構わない。
このような配置でそれぞれの部材を密着させた後、大気中で加熱と加圧を行う。これにより、１段目シート部材５１から５段目シート部材５５までに設けられた接着層１５が軟化し、第２の樹脂基板４と１段目第１の樹脂基板３１から４段目第１の樹脂基板３４および最上段の剛性板８までが接着される。さらに、第２の樹脂基板４と１段目第１の樹脂基板３１から４段目第１の樹脂基板３４までの接続用ランド１３とシート部材５の第２の埋め込み導体９とが機械的に接触して電気的接続が行われる。すなわち、加圧・加熱することにより、接着層１５が軟化するとともに導電性ペーストが圧縮されて貫通孔中に密に充填され、かつ接続用ランド１３との良好な接触が生じ、低抵抗の接続が達成される。所定時間、加圧・加熱を行った後に冷却して取り出せば、積層一体化した多段構成が得られる。
その後、第２の樹脂基板４の下面のランドに半田ボール１８を接合すれば、マザーボードに実装可能な半導体積層モジュール１（図１に示す）が得られる。
上述した本実施形態の半導体積層モジュール１の構造によれば、半導体素子２を駆動させたときに生じる発熱を、第１の埋め込み導体７、第２の埋め込み導体９、第３の埋め込み導体１４および剛性板８を通じて大気中（外部）に放散させることができる。このため、小型化、高密度化および高速伝送化を妨げる、発熱による樹脂基板のそりや駆動時の信号伝送特性の損出を防止することができる。これによりモジュールの寿命を長くすることもできる。
また、半導体素子２を実装した後に、第２の埋め込み導体９の突起部をコンタクトに差し込んだり、またはバーンインボード（図示せず）の先端に接触させるなどの方法により、必要な電気検査とバーンイン試験を行うことができる。そのため、良品のみを製品として用いることができる。
また、樹脂基板３, ４やシート部材５を積層した後に、シート部材５の第２の埋め込み導体９が加圧・加熱により圧縮されて硬化する。このとき、第２の埋め込み導体９と第１の埋め込み導体７との電気的接続を取ることができると同時に、第２の埋め込み導体９の低抵抗化を実現できる。
さらに、加圧しても半導体素子２に対して荷重は加わらないので、半導体素子２およびその接続部で不良が発生することがない。
なお、上述の説明では、第１の埋め込み導体７と第３の埋め込み導体１４に関しては、樹脂基板３, ４およびシート部材５の各層ごとに個別に加工・製作するものとしている。しかし、本発明では、樹脂基板３, ４およびシート部材５を積層した後であって、最上段に接着する剛性板８を設置する前に、機械式のドリルもしくは炭酸レーザー等を用いて積層体に孔をあけて、孔の表面に導電性材料やメッキ導体を蒸着あるいは塗布してもよい。更に、最上段の剛性板８とシート部材５５とを取り付ける方法としては、これらを同時に積層した後に加圧・加熱することにより接着してもよいし、シート部材５を取り付けて接着した後に、剛性板８を設置してもよいし、あるいは、剛性板８を設置した後に、シート部材５を積層して接着してもよい。
さらに、例えば、剛性板８を積層する前の多段構成状態で反りを測定し、この反りをキャンセルするような剛性板８を選択して使用してもよい。具体的には、反りをキャンセルさせるために、反りの方向に応じて熱膨張係数の異なる材料と厚みを計算により算出して、その材料と厚みを有する剛性板８を用いればよい。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体積層モジュール１００の構造について、図９を参照しながら説明する。図９は、第２の実施形態の半導体積層モジュール１００の構造を示す断面図である。
図９に示すように、本実施形態の多段構造半導体積層モジュール１００では、シート部材５ａの厚みが第１の実施形態のシート部材５よりも厚く形成され、かつ、シート部材５ａの開口部領域に設けられた第４の埋め込み導体２９が半導体素子２と接触していることが特徴である。それ以外の構造は、第１の実施形態に係る半導体積層モジュール１と同じであるのでその説明を省略する。
第４の埋め込み導体２９が第２の埋め込み導体９と同一材料である場合には製造が簡単であるという利点があるが、第２の埋め込み導体９のように電気的な接続が不要であるため、第４の埋め込み導体２９は熱伝導性の高い材料であれば電気絶縁材料であっても構わない。また、シート部材５の製造方法に関しては、半導体素子２のための開口部１０を研削等により削りだしても良いし、開口部１０がある層と無い層とを準備して積層した後、加熱と加圧によって接着しても構わない。
本実施形態の半導体積層モジュールでは、第１の実施形態で述べた効果と同様の効果を得ることができる。加えて、半導体素子２の発熱を、第４の埋め込み導体２９を通じて表面からも伝導することができるので、さらに放熱を促進することができる。
（第３の実施形態）
以下に、本発明の第３の実施形態に係る多段構成式の半導体モジュールの構造について、図１０を参照しながら説明する。図１０は、第３の実施形態の半導体積層モジュールに使用する第１の樹脂基板１１０の構造を示す平面図である。
図１０に示すように、本実施形態の半導体積層モジュールでは、半導体素子２における、あらかじめ設定された電極バンプと接続する第１の埋め込み導体１３１を、他の第１の埋め込み導体９よりも大きく形成していることが特徴である。あらかじめ設定された電極バンプとは、例えば、半導体素子２において高速動作が要求される入出力端子や電源端子等である。なお、図示は省略するが、これらに接続される電送線路を構成する第１の埋め込み導体（図示せず）の径も大きくしており、その周囲に形成する接続用ランド１３の径も大きくしている。
また、図示は省略するが、シート部材５における第２の埋め込み導体９のうち接続用ランド１３１と平面的な位置が同じものの径も、他のものより大きくしている。このような構成の第１の樹脂基板１１０、第２の樹脂基板４およびシート部材５を、第１の実施形態と同様の方法で積層し、加圧・加熱すれば、本実施形態の半導体積層モジュール（図示せず）が得られる。
本実施形態の半導体積層モジュールでは、半導体素子２に高速動作の信号やアナログ信号を送受信する必要がある場合に、これらの信号を送受信する電送線路の一部を構成する第１の埋め込み導体７および第２の埋め込み導体９の径を大きくしている。そのため、電気信号を安定に送受信することができる。さらに、電送線路の抵抗成分が小さくなるため、ジュール熱によるモジュール内部の発熱を抑制することができる。
（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体積層モジュールの構造について、図１１および図１２を参照しながら説明する。図１１は、第４の実施形態に係る多段構造式半導体積層モジュール２００の全体構成を示す概略斜視図であり、図１２は、図１１におけるＡ−Ａ線に沿った断面を示す図である。
図１１に示すように、本実施形態の多段構造半導体積層モジュール２００は、第１の実施形態の半導体積層モジュール１における第２の樹脂基板４とシート部材５との間に、平面方向の導電性の高いグラファイトシート６１が挿入された構造を有する。かつ、シート部材５の開口部内には、グラファイトシート６１と半導体素子２との間に介在する、熱伝導率の高い弾性体６２が設けられている。弾性体６２の平面的なサイズは半導体素子２以下であって、弾性体６２は、シート部材５と半導体素子２との間の隙間分とほぼ同じ厚さを有する。
また、本実施形態の多段構造半導体積層モジュール２００では、第１の埋め込み導体７および第３の埋め込み導体１４の内部に、固形タイプの冷却部材６３を注入して固化している。
また、第１の埋め込み導体７等との導通を避けるために、グラファイトシート６１には、第１の埋め込み導体７の接続用ランド１３の外形よりも大きい寸法で孔部６４（図１１に示す）が形成されている。以上に述べた以外の構成は、第１の実施形態に係る半導体積層モジュール１と同じであるのでその説明を省略する。
本実施形態の半導体積層モジュール２００では、半導体素子２の発熱を、弾性体６２を通じて半導体素子２の表面からも放出することが可能である。さらに、シート部材５よりも熱伝導率の高い平面方向の熱伝導性の高いグラファイトシートを挟み込むことにより、冷却部材６３への熱伝導も促進されるため、剛性板８からの放熱がさらに促進される。加えて、冷却部材６３自体によって、半導体素子２の発熱を強制冷却することができる。
また、本実施形態では、半導体積層モジュール１にグラファイトシート６１と弾性体６２のみを追加すればよいので、製造も容易である。
なお、前記構成において、第１の埋め込み導体７および第３の埋め込み導体１４内に、冷却部材６３として冷却水を供給し、継続的に循環させてもよい。この場合には、２次実装時において、冷却水が貫通ビア外部へ漏れないことが必要である。あるいは、小径のヒートパイプやぺルチェ素子等の熱交換部材を挿入してもよい。
なお、第１〜第４の実施形態では、第１の樹脂基板３としてガラスエポキシ樹脂等を用いる例を主体にして説明したが、本発明はこれに限定されない。例えば、第１の樹脂基板３や第２の樹脂基板４の第１の樹脂基材１６、あるいはシート部材５の第２の樹脂基材として、７０重量％〜９５重量％の無機フィラーと熱硬化性樹脂とを含む混合物を用いてもよい。このような材料を用いることにより、熱膨張係数を半導体素子に近づけることができるので、そりを抑制することができる。さらに、第１〜第４の実施形態においては、第１の埋め込み導体７および第２の埋め込み導体９は同一ピッチで配列されるものとしたが、半導体素子２に近い基板内側ほど狭いピッチで配列しても構わない。これにより、半導体素子２からの発熱をより早く貫通ビア経由で剛性板８より放熱することが可能になる。
本発明の半導体積層モジュールは、携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化を実現することができる点で極めて有用である。
第１の実施形態の半導体積層モジュール１の全体構成を示す概略斜視図である。 図１における半導体積層モジュールのＡ−Ａ線に沿った断面を示す図である。 （ａ）〜（ｃ）は、第１の樹脂基板３の構造を説明するための図である。 （ａ）〜（ｃ）は、シート部材５の構造を説明するための図である。 （ａ）〜（ｃ）は、第１の実施形態における半導体積層モジュールの製造工程を示す断面図である。 （ａ）〜（ｄ）は、第１の実施形態における半導体積層モジュールの製造工程を示す断面図である。 （ａ）〜（ｄ）は、第１の実施形態における半導体積層モジュールの製造工程を示す断面図である。 図１に示す積層構成を分解して示す模式的な断面図である。 第２の実施形態の半導体積層モジュール１００の構造を示す断面図である。 第３の実施形態の半導体積層モジュールに使用する第１の樹脂基板１１０の構造を示す平面図である。 第４の実施形態に係る多段構造式半導体積層モジュール２００の全体構成を示す概略斜視図である。 図１１におけるＡ−Ａ線に沿った断面を示す図である。
符号の説明
１ 半導体積層モジュール
２ 半導体素子
３ 第１の樹脂基板
４ 第２の樹脂基板
５、５ａ シート部材
７ 第１の埋め込み導体
８ 剛性板
９ 第２の埋め込み導体
１０ 開口部
１１ 半導体素子接続端子
１２ 配線
１３ 接続用ランド
１４ 第３の埋め込み導体
１５ 接着層
１６ 第１の樹脂基材
１６ 第１の樹脂基板
１７ 第２の樹脂基材
１８ 半田ボール
１９ 両面銅張基板
２０ 銅箔
２１ 感光性膜
２２ マスキングフィルム
２４ 封止樹脂
２８ 電極バンプ
２９ 第４の埋め込み導体
３０ 半導体ウェハ
３１ １段目第１の樹脂基板
３２ ２段目第１の樹脂基板
３３ ３段目第１の樹脂基板
３４ ４段目第１の樹脂基板
５１ １段目シート部材
５２ ２段目シート部材
５３ ３段目シート部材
５４ ４段目シート部材
５５ ５段目シート部材
６１ グラファイトシート
６２ 弾性体
６３ 冷却部材
６４ 孔部
７０ 貫通孔
９０ 貫通孔

Claims (13)

  1. 半導体素子が搭載される樹脂基板と、シート部材とが交互に積層された半導体積層モジュールであって、
    前記シート部材のうち最上段に位置するものの上に設けられ、前記樹脂基板および前記シート部材よりも放熱性の高い電気絶縁性剛体と、
    前記樹脂基板および前記シート部材を貫通し、前記電気絶縁性剛体と接触する貫通式埋め込み導体と
    を備えることを特徴とする半導体積層モジュール。
  2. 請求項１に記載の半導体積層モジュールであって、
    前記樹脂基板は、前記半導体素子と接続される端子電極が設けられた実装領域と、前記実装領域の外側の外周領域とを有しており、
    前記樹脂基板のうち前記外周領域に位置する部分には、前記樹脂基板を貫通する第１の埋め込み導体と、前記端子電極と前記第１の埋め込み導体とを電気的に接続する配線パターンとがさらに設けられ、
    前記シート部材は、前記半導体素子よりも厚く、前記実装領域より広い開口領域を備えた樹脂コアをさらに備え、
    前記樹脂コアには、前記端子電極と対応する位置に埋め込まれた導電性樹脂からなる複数の第２の埋め込み導体が設けられていることを特徴とする半導体積層モジュール。
  3. 請求項２に記載の半導体積層モジュールであって、
    前記樹脂基板における前記端子電極と前記シート部材における前記第２の埋め込み導体とが互いに位置合わせされた状態で、前記樹脂基板と前記シート部材とが交互に接着積層され、
    前記貫通式埋め込み導体は、前記シート部材のうち最上段に位置するものから、前記樹脂基板のうち最下段に位置するものまでを貫通していることを特徴とする半導体積層モジュール。
  4. 請求項２に記載の半導体積層モジュールであって、
    加圧によって前記第２の埋め込み導体および前記貫通式埋め込み導体は圧縮変形可能であって、かつ、加圧によって前記貫通式埋め込み導体が前記電気絶縁性剛体と接触可能であることを特徴とする半導体積層モジュール。
  5. 請求項２に記載の半導体積層モジュールであって、
    前記樹脂基板のうち最下段に位置するものにおいて、前記半導体素子を実装する面と反対側の面の上には、前記半導体素子と外部機器とを接続するための複数の外部接続端子が設けられていることを特徴とする半導体積層モジュール。
  6. 請求項２に記載の半導体積層モジュールであって、
    前記シート部材は、前記樹脂コアの両面上に形成され、加熱により軟化して接着性を示す性質を有する接着層をさらに有し、
    前記第２の埋め込み導体は、前記樹脂コアの両面よりも上下に突出した形状で設けられ、前記接着層を貫通していることを特徴とする半導体積層モジュール。
  7. 請求項２に記載の半導体積層モジュールであって、
    前記樹脂基板と前記シート部材との間には、前記シート部材よりも熱伝導率の高い薄板状媒体が介在し、
    前記薄板状媒体には、前記第２の埋め込み導体に対応する位置に前記第２の埋め込み導体の直径より大きい直径を有する孔部が設けられていることを特徴とする半導体モジュール。
  8. 請求項２に記載の半導体積層モジュールであって、
    前記開口領域は前記半導体素子と実質的に同一の厚みを有し、
    前記開口領域内の前記樹脂コアには熱伝導性の高い複数の埋め込み導体を設けることを特徴とする半導体モジュール。
  9. 請求項２に記載の半導体積層モジュールであって、
    前記第１の埋め込み導体および前記第２の埋め込み導体の配列ピッチを、半導体素子に近づくにしたがって狭くすることを特徴とする半導体積層モジュール。
  10. 請求項２に記載の半導体積層モジュールであって、
    前記半導体素子は端子を有しており、
    前記第１の埋め込み導体および前記第２の埋め込み導体のうち、前記端子に接続されるものの径は、前記複数の第１の埋め込み導体および前記複数の第２の埋め込み導体のうち前記端子に接続されないものの径よりも大きいことを特徴とする半導体積層モジュール。
  11. 請求項１に記載の半導体積層モジュールであって、
    前記貫通式埋め込み導体の内部には、冷却媒体が固着されていることを特徴とする半導体積層モジュール。
  12. 請求項１に記載の半導体積層モジュールの製造方法であって、
    前記電気絶縁性剛体に対して加圧および加熱を行うことにより、前記樹脂基板と前記シート部材とを接着し、かつ電気的に導通させる工程を備えることを特徴とする半導体積層モジュールの製造方法。
  13. 請求項１に記載の半導体積層モジュールの製造方法であって、
    前記樹脂基板と前記シート部材とを加圧および加熱によって接着することにより、前記樹脂基板に生じるそり量をあらかじめ求めておき、前記そり量に応じて、前記電気絶縁性剛体の材料を設定することを特徴とする半導体積層モジュールの製造方法。
JP2004355539A 2004-12-08 2004-12-08 半導体積層モジュールとその製造方法 Pending JP2006165320A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004355539A JP2006165320A (ja) 2004-12-08 2004-12-08 半導体積層モジュールとその製造方法
US11/253,576 US20060118934A1 (en) 2004-12-08 2005-10-20 Multi-level semiconductor module and method for fabricating the same
KR1020050100094A KR20060064518A (ko) 2004-12-08 2005-10-24 반도체적층모듈과 그 제조방법
CNA200510124897XA CN1787212A (zh) 2004-12-08 2005-11-22 半导体叠层微型组件及其制造方法
TW094143000A TW200620581A (en) 2004-12-08 2005-12-06 Multi-level semiconductor module and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004355539A JP2006165320A (ja) 2004-12-08 2004-12-08 半導体積層モジュールとその製造方法

Publications (1)

Publication Number Publication Date
JP2006165320A true JP2006165320A (ja) 2006-06-22

Family

ID=36573261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355539A Pending JP2006165320A (ja) 2004-12-08 2004-12-08 半導体積層モジュールとその製造方法

Country Status (5)

Country Link
US (1) US20060118934A1 (ja)
JP (1) JP2006165320A (ja)
KR (1) KR20060064518A (ja)
CN (1) CN1787212A (ja)
TW (1) TW200620581A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737162B1 (ko) 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100807050B1 (ko) 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2008113010A (ja) * 2006-10-30 2008-05-15 Samsung Electronics Co Ltd 垂直型熱放出通路を持つ積層型半導体パッケージ及びその製造方法
KR100840788B1 (ko) 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US7598607B2 (en) 2007-05-22 2009-10-06 Samsung Electronics Co., Ltd. Semiconductor packages with enhanced joint reliability and methods of fabricating the same
JP2010212683A (ja) * 2009-03-06 2010-09-24 General Electric Co <Ge> スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
JP2012501058A (ja) * 2008-08-26 2012-01-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング バッテリーモジュール
JP2013141037A (ja) * 2013-04-22 2013-07-18 Nikon Corp 積層型半導体装置
JP2018115813A (ja) * 2017-01-18 2018-07-26 大日本印刷株式会社 ベーパーチャンバ、ベーパーチャンバ用金属シート組合体およびベーパーチャンバの製造方法
JP2020107909A (ja) * 2018-01-25 2020-07-09 ソフトバンク株式会社 三次元積層集積回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100790990B1 (ko) * 2006-05-22 2008-01-03 삼성전자주식회사 냉각통로를 갖는 적층형 반도체 소자
KR100836645B1 (ko) * 2007-03-06 2008-06-10 삼성전기주식회사 전자 패키지 및 그 제조방법
KR100871380B1 (ko) * 2007-06-18 2008-12-02 주식회사 하이닉스반도체 수동소자가 탑재된 반도체 패키지
KR101038313B1 (ko) * 2008-01-30 2011-06-01 주식회사 하이닉스반도체 스택 패키지
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
JP5481987B2 (ja) * 2009-07-17 2014-04-23 富士ゼロックス株式会社 画像読み取り装置
KR20110123504A (ko) * 2010-05-07 2011-11-15 주식회사 하이닉스반도체 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지
US9123700B2 (en) * 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
US11213690B2 (en) * 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
WO1998022980A1 (fr) * 1996-11-21 1998-05-28 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP2003007962A (ja) * 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
TWI245389B (en) * 2003-10-02 2005-12-11 Siliconware Precision Industries Co Ltd Conductive trace structure and semiconductor package having the conductive trace structure
KR100571419B1 (ko) * 2004-12-23 2006-04-14 동부아남반도체 주식회사 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737162B1 (ko) 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100807050B1 (ko) 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US20120001348A1 (en) * 2006-10-30 2012-01-05 Samsung Electronics Co., Ltd. Wafer stacked package waving bertical heat emission path and method of fabricating the same
JP2008113010A (ja) * 2006-10-30 2008-05-15 Samsung Electronics Co Ltd 垂直型熱放出通路を持つ積層型半導体パッケージ及びその製造方法
US8310046B2 (en) 2006-10-30 2012-11-13 Samsung Electronics Co., Ltd. Wafer stacked package waving bertical heat emission path and method of fabricating the same
KR100840788B1 (ko) 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US7598607B2 (en) 2007-05-22 2009-10-06 Samsung Electronics Co., Ltd. Semiconductor packages with enhanced joint reliability and methods of fabricating the same
KR101336569B1 (ko) 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
JP2012501058A (ja) * 2008-08-26 2012-01-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング バッテリーモジュール
JP2010212683A (ja) * 2009-03-06 2010-09-24 General Electric Co <Ge> スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
JP2013141037A (ja) * 2013-04-22 2013-07-18 Nikon Corp 積層型半導体装置
JP2018115813A (ja) * 2017-01-18 2018-07-26 大日本印刷株式会社 ベーパーチャンバ、ベーパーチャンバ用金属シート組合体およびベーパーチャンバの製造方法
JP2020107909A (ja) * 2018-01-25 2020-07-09 ソフトバンク株式会社 三次元積層集積回路
JP6998986B2 (ja) 2018-01-25 2022-01-18 ソフトバンク株式会社 三次元積層集積回路

Also Published As

Publication number Publication date
CN1787212A (zh) 2006-06-14
KR20060064518A (ko) 2006-06-13
TW200620581A (en) 2006-06-16
US20060118934A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
JP2006165320A (ja) 半導体積層モジュールとその製造方法
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
JP4504798B2 (ja) 多段構成半導体モジュール
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
KR20050088917A (ko) 반도체장치
JP2006303114A (ja) 多段構成半導体モジュールおよびその製造方法
KR20060069229A (ko) 다단구성 반도체모듈
US7786571B2 (en) Heat-conductive package structure
US10674604B2 (en) Printed wiring board and method for manufacturing the same
JP2008218979A (ja) 電子パッケージ及びその製造方法
US10262930B2 (en) Interposer and method for manufacturing interposer
US20130215586A1 (en) Wiring substrate
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JPWO2009011419A1 (ja) 電子部品実装装置及びその製造方法
TW201417642A (zh) 連接基板及層疊封裝結構
JP2014045025A (ja) 配線基板及び配線基板の製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
TW201415603A (zh) 連接基板及層疊封裝結構
KR101109214B1 (ko) 패키지 기판 및 그 제조방법
US8637779B2 (en) Electronic component including micro balls
JP2004071698A (ja) 半導体パッケージ
US20230411340A1 (en) Semiconductor device including embedded memory dies and method of making same
CN116053223A (zh) 一种高散热基板结构及其制作方法、一种封装结构
CN110660773A (zh) 包含应力消除层的半导体产品衬底

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104