KR100790990B1 - 냉각통로를 갖는 적층형 반도체 소자 - Google Patents

냉각통로를 갖는 적층형 반도체 소자 Download PDF

Info

Publication number
KR100790990B1
KR100790990B1 KR1020060045814A KR20060045814A KR100790990B1 KR 100790990 B1 KR100790990 B1 KR 100790990B1 KR 1020060045814 A KR1020060045814 A KR 1020060045814A KR 20060045814 A KR20060045814 A KR 20060045814A KR 100790990 B1 KR100790990 B1 KR 100790990B1
Authority
KR
South Korea
Prior art keywords
cooling passage
semiconductor device
semiconductor chip
stacked
stacked semiconductor
Prior art date
Application number
KR1020060045814A
Other languages
English (en)
Other versions
KR20070112655A (ko
Inventor
정현수
조차제
이동호
황성덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060045814A priority Critical patent/KR100790990B1/ko
Priority to US11/751,464 priority patent/US7626260B2/en
Publication of KR20070112655A publication Critical patent/KR20070112655A/ko
Application granted granted Critical
Publication of KR100790990B1 publication Critical patent/KR100790990B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

밑면에 냉각통로를 갖는 반도체 소자에 관해 개시한다. 이를 위해 본 발명은 제1면은 회로부가 있고 제2면은 제1 냉각통로를 있는 제1 반도체 칩과, 제1면은 회로부가 있고 제2면은 제2 냉각통로가 있는 제2 반도체 칩에서 각각의 제2면을 서로 접합시킨 적층형 반도체 칩과, 적층형 반도체 칩의 중앙부에 상기 제1 및 제2 냉각통로에 의해 형성된 제3 냉각통로를 구비하는 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자를 제공한다. 이에 따라 적층형 반도체 소자의 휨(warpage)을 억제하고 열 방출을 용이하게 할 수 있다.
적층형 반도체 소자, 관통전극, 냉각통로, 웨이퍼 레벨 패키지.

Description

냉각통로를 갖는 적층형 반도체 소자{Stack type Semiconductor device have a cooling path on the backside}
도 1은 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자를 설명하기 위해 도시한 단면도이다.
도 2는 도 1의 밑면도이다.
도 3은 도 1의 변형예를 설명하기 위해 도시한 단면도이다.
도 4 내지 도 7은 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자의 제조방법을 설명하기 위해 도시한 단면도들이다.
도 8 및 도 9는 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 적층형 반도체 소자를 설명하기 위해 도시한 단면도이다.
도 10은 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 적층형 반도체 소자가 응용예를 설명하기 위해 도시한 단면도이다.
도 11 및 도 12는 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 적층형 반도체 칩의 제조방법을 설명하기 위해 도시한 플로차트(flowchart)들이다.
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 내부에 관통전극을 포함하며 열 방출을 포함하는 반도체 소자 및 적층형(stack type) 반도체 소자에 관한 것이다.
전자제품의 발전은 소형화, 경량화 및 고속화에 초점을 두고 발전을 거듭하고 있다. 최근에는 상술한 전자제품의 발전 방향에 부응하기 위하여 반도체 소자의 개발 방향 역시 많은 변화가 일어나고 있다.
먼저 소형화를 추구하기 위해 반도체 소자의 집적도를 높이는 것에 초점이 맞추어졌었다. 그러나 반도체 소자의 집적화를 달성하기 위해서는 많은 연구와 장비의 개발 등의 천문학적 비용이 소용되기 때문에 실현에 많은 어려움이 있다. 한편, 메모리 소자를 중심으로 반도체 칩 혹은 반도체 패키지를 서로 적층시켜 집적화를 높이는 기술이 발전하고 있다.
이러한 적층형 반도체 소자는 전기적 신호라인의 잡음을 최소화하면서 소형화를 달성하기 위해 기존의 와이어 본딩(wire bonding)을 통한 내부 배선연결 대신에 솔더 범프를 통한 내부 배선연결 혹은 관통전극을 통한 내부 배선연결이 점차 확대되고 있다. 그러나, 솔더 범프나 관통전극을 통하여 적층된 반도체 칩의 내부 연결을 달성할 경우, 인접한 반도체 칩들이 각각 동작하면서 발생된 열을 외부로 효과적으로 방출하는데 많은 어려움이 있다.
이렇게 반도체 칩에서 발생된 열이 외부로 효과적으로 방출되지 못할 경우, 반도체 칩의 전기적 특성이 저하될 수 있다. 이러한 문제점은 적층된 반도체 칩의 개수가 많으면 많을수록 더욱 심각한 양상으로 발전할 수 있기 때문에, 적층형 반 도체 소자에서 적층되는 반도체 칩의 개수를 늘리기 위해서는 반드시 개선되어야 할 문제중 하나이다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 반도체 소자의 밑면에 별도의 냉각통로를 갖는 반도체 소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 적층형 반도체 소자의 내부에 별도의 냉각통로를 갖는 적층형 반도체 소자를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 냉각통로를 갖는 반도체 소자는, 회로부가 형성된 반도체 칩의 제1면과, 상기 반도체 칩의 제1면에 대향되고 표면에 음각된 형태의 냉각통로가 형성된 제2면을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 냉각통로를 갖는 적층형 반도체 소자는, 상기 제1면과 제2면을 관통하는 관통전극(vertical interconnection)을 더 구비하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 관통전극은 상기 반도체 칩의 본드 패드 영역에 형성되거나, 패드 재배치 패턴(pad redistribution pattern)을 통해 상기 반도체 칩의 본드 패드와 전기적으로 연결되어 상기 반도체 칩의 스크라이브 레인(scribe lane) 영역으로 확장된 것이 적합하다.
바람직하게는, 상기 냉각통로가 음각된 단면은 반원형이거나, 사각형 혹은 다각형인 것이 적합하다.
또한 상기 반도체 소자는 제2면이 연마(grinding)되어 두께가 50~100㎛ 범위인 것이 적합하며, 이때 상기 냉각통로는 음각된 깊이가 1-30㎛ 범위인 것이 적합하다. 그리고 상기 반도체 칩의 제2면에 형성된 냉각통로의 모양은 그물형(mesh type)인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 냉각통로를 갖는 적층형 반도체 소자는, 제1면은 회로부가 있고 제2면은 제1 냉각통로를 있는 제1 반도체 칩과, 제1면은 회로부가 있고 제2면은 제2 냉각통로가 있는 제2 반도체 칩에서 각각의 제2면을 서로 접합시킨 적층형 반도체 칩과, 상기 적층형 반도체 칩의 중앙부에 상기 제1 및 제2 냉각통로에 의해 형성된 제3 냉각통로를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 적층형 반도체 칩의 제1 및 제2 반도체 칩은 내부에 관통전극(vertical interconnection)을 각각 더 구비하는 것이 적합하며, 상기 각각의 관통전극은 상기 적층형 반도체 칩 내에서 솔더 페이스트(paste)를 통해 서로 연결된 것이 적합하다.
바람직하게는, 상기 제3 냉각통로는 단면이 원형, 사각형, 다각형 중에 선택된 하나인 것이 적합하고, 상기 제1 및 제2 반도체 칩은 제2면이 연마(grinding)되어 두께가 50~100㎛ 범위인 것이 적합하다.
본 발명의 바람직한 실시예에 의하면, 상기 냉각통로를 갖는 적층형 반도체 소자는, 상기 적층형 반도체 칩 위에 형성되고 상기 적층형 반도체 칩의 구조와 동일한 다른 적층형 반도체 칩을 더 포함할 수 있으며, 상기 적층형 반도체 칩의 하부와 연결되는 인쇄회로기판을 더 구비할 수 있다.
이때, 상기 적층형 반도체 칩과 인쇄회로기판의 전기적 연결은 솔더볼 및 솔더범프 중 선택된 하나에 의해 이루어지는 것이 적합하다.
그리고, 상기 제1 및 제2 냉각통로는 식각, 연마(grinding) 및 레이저 드릴링(drilling)중 하나의 방식으로 형성된 것이 적합하다.
상기 적층형 반도체 칩은, 두 개의 웨이퍼를 서로 접합시킨 후, 이를 소잉(sawing)하여 형성하거나, 소잉(sawing)이 완료된 두 개의 반도체 칩을 서로 접합시켜 형성할 수 있다.
본 발명에 따르면, 냉각 통로를 통해 반도체 칩에서 발생하는 열을 효과적으로 냉각시킬 수 있기 때문에 반도체 소자의 전기적 특성이 열에 의해 떨어지는 것을 개선할 수 있다. 또한, 반도체 칩의 밑면을 서로 접합시켜 적층형 반도체 칩을 만들기 때문에 반도체 칩을 얇게 만들더라도 휨(warpage)이 발생하는 문제점을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자를 설명하기 위해 도시한 단면도이고, 도 2는 도 1의 밑면도이다.
도 1 및 도 2를 참조하면, 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자(100)는, 회로부(미도시)가 형성된 반도체 칩의 제1면(A)과, 상기 제1면에 대향되는 표면에 음각된 형태의 냉각통로(102)가 형성된 제2면(B)으로 이루어진다.
상기 냉각통로(102)는 도면에서는 단면이 반원형으로 도시되었으나, 이는 예시적인 것이고, 사각형, 다각형 등의 여러 가지 형태로 변형해도 무방하다. 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자(100)는, 상기 제1면과 제2면을 관통하는 관통전극(110)을 더 포함한다. 상기 관통전극(110)은 반도체 칩을 적층하여 적층형 반도체 소자를 만들 때, 상하 반도체 칩의 전기적 연결통로가 된다. 따라서 기존의 와이어 본딩과 같은 내부 배선연결을 하지 않고 단지 복수개 반도체 칩의 적층만으로도 반도체 소자의 용량을 늘리는 것이 가능하다. 이러한 관통전극(110)은 완성된 적층형 반도체 소자에서 배선 길이를 줄이고, 배선의 밀도를 늘리는데 유리하다.
상기 반도체 소자(100)는 반도체 칩으로서, 제1면(A)의 표면에 본드패드(104)가 형성되고, 상기 본드 패드(104) 위에는 본드 패드(104)의 일부를 노출시키는 절연보호층(passivation layer, 106)이 형성되어 있다. 또한 상기 본드 패드(104)는 패드 재배치 패턴(pad redistribution pattern, 108)에 의해 전기적으로 연결되어 반도체 칩의 스크라이브 레인 영역(scribe lane area, D)으로 확장되어 있다. 도면에서 C부분은 반도체 소자의 회로부가 형성되는 활성영역을 가리킨다. 상기 스크라이브 레인 영역(D)에는 앞서 설명된 관통전극(110)이 형성되어 있다. 상기 패드 재배치 패턴(108)은 구리, 니켈 및 금과 같이 플레이팅(plating)이 가능한 도전성 소재인 것이 적합하다.
반도체 칩에서 스크라이브 영역은 소잉 공정(sawing process)에서 블레이드(blade)가 지나가는 영역이다. 상기 관통전극(110)은 블레이드가 지나가는 영역의 양측 옆으로 활성영역(C)과 인접한 곳에 설치된다. 도면에서, 본드패드(104)의 위치는 반도체 칩(100)의 가장자리 혹은 중앙부에 설치될 수 있다.
본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자(100)는, 반도체 칩의 제2면인 밑면을 연마하여 두께를 더욱 얇게 만든 것이 적합하며, 이때 두께(WT) 범위는 50~100㎛ 범위인 것이 적합하다. 상기 반도체 소자(100)의 두께(WT: Wafer Thickness)가 50~100㎛ 범위일 때, 상기 냉각통로(102)가 음각된 깊이(TD: Through via Depth)는 1-30㎛ 범위인 것이 적합하다.
본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자(100)의 제2면(B)은, 냉각통로(102)가 그물형(mesh type)으로 설계되어 있다. 이러한 냉각통로(102)는 반도체 소자(100)가 인쇄회로기판(PCB) 혹은 다른 동일 형태의 반도체 소자와 적층될 때(도8 참조) 반도체 소자에서 발생되는 열을 외부공간에 효율적으로 배출시키는 통로가 된다. 통상적으로 상기 냉각통로(102)에 공기의 흐름(air flow)을 통하여 반도체 소자(100)를 냉각시키는 것이 적합하나, 필요하다면, 물이나 오일과 같은 다른 냉매를 상기 냉각통로(102)에 사용할 수도 있다. 상기 제2 면(B)에 형성된 냉각통로(102)의 형태, 예컨대 방사형같이 여러 가지 다른 형태로 다양하게 변형할 수 있다.
도 3은 도 1의 변형예를 설명하기 위해 도시한 단면도이다.
도 3을 참조하면, 위의 도1 및 도2는 관통전극(110)이 패드 재배치 패턴(108)을 통하여 스크라이브 레인 영역(D)에 형성되었으나, 상기 관통전극(110)은 패드 재배치 패턴을 통하여 연장시키지 않고, 본드 패드(104) 영역에 관통홀을 직접 형성하여 관통전극(110A)을 만드는 형태로 변형할 수 있다. 이에 따라 냉각통로를 갖는 반도체 소자(101)의 전체적인 크기를 좀더 작게 할 수 있는 장점이 있다.
도 4 내지 도 7은 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 반도체 소자의 제조방법을 설명하기 위해 도시한 단면도들이다.
도 4 내지 도 7을 참조하면, 먼저 관통전극(110)이 형성된 반도체 소자(100)를 준비한다. 상기 반도체 소자(100)는 웨이퍼 상태인 것이 적합하다. 그 후, 상기 반도체 소자(100)의 제2면인 밑면에 냉각통로(102)를 형성하기 위한 포토레지스트 패턴(112)을 형성한다. 계속해서 상기 포토레지스트 패턴(112)을 식각마스크로 사용하고 실리콘의 식각이 용이한 식각액(etchant) 혹은 식각가스를 사용하여 반도체 소자(100)의 제2면을 일정 깊이로 식각하여 냉각 통로(102)를 형성한다. 마지막으로 상기 포토레지스트 패턴(112)을 에싱(ashing)과 황산 스트립(strip) 공정으로 제거하여, 반도체 소자(100)의 밑면에 냉각통로(102)를 만들 수 있다.
그러나, 본 실시예에서는 습식 혹은 건식식각 방법을 냉각통로(102) 형성 방 법을 설명하였으나, 이것은 예시적인 하나의 방법이다. 상기 냉각통로(102)의 형성방법은 통상적으로 사용되는 레이저 드릴링(drilling) 혹은 연마공정(grinding process)을 통해서도 형성이 가능하다.
도 8 및 도 9는 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 적층형 반도체 소자를 설명하기 위해 도시한 단면도이다.
도 8 및 도 9를 참조하면, 도 8은 2개의 반도체 소자(100, 200)가 서로 접합되는 것을 보여주는 단면도이고, 도 9는 완전히 접합된 채, 외부 연결을 위한 단자, 예컨대, 솔더볼(302)이 부착되었을 때의 단면도이다.
상세히 설명하면, 도 1에 도시된 것과 같은 냉각통로(102, 202)가 반도체 칩(100, 200)의 제2면에 각각 형성된 2개의 반도체 소자를 서로 정렬하여 접합시킨다. 이를 위해서 2개의 반도체 칩(100, 200)에 있는 냉각통로(102, 202)는 서로 대응되도록 설계되어 있다. 상기 2개의 반도체 칩(100, 200)의 접합에서, 관통전극(110, 210)은 솔더 페이스트(solder paste)와 같은 도전성 접착수단(214)을 통하여 연결시키고, 관통전극(110, 210)을 제외한 나머지 영역은 접착테이프 혹은 액상 에폭시와 같은 절연성 접착수단(212)을 통하여 접합된다.
따라서 2개의 반도체 소자(100, 200)가 제2면을 서로 마주보게 접합되고, 이에 따라 제1 반도체 칩(100)에 있는 제1 냉각통로(102)와 제2 반도체 칩(200)에 있는 제2 냉각통로(202)에 의해 적층형 반도체 소자(300)의 중앙에 원형의 제3 냉각통로(310)가 형성한다. 이러한 제3 냉각통로(310)는 적층형 반도체 소자(300)가 냉각 팬(cooling fan)이 있는 전자제품에 탑재된 경우, 상기 제3 냉각통로(310)를 통해 냉각공기를 직접 흘려 보낼 수 있다. 이에 따라 적층형 반도체 소자(300)가 동작할 때에 열이 발생하더라도 이를 효율적으로 외부로 방출할 수 있는 강력한 냉각수단이 된다.
상기 제3 냉각통로(310)가 도면에는 원형이지만, 이는 사각형 혹은 다각형의 형태로 변형이 가능하다. 상기 제1 및 제2 반도체 칩(100, 200)은 제2면이 일정부분 연마되어 그 두께가 각각 50~100㎛ 범위의 극히 얇은 조각이다. 제1 및 제2 반도체 칩(100, 200)의 두께가 50-100㎛으로 얇아질 경우, 통상 회로부가 형성된 방향으로 제1 및 제2 반도체 칩(100, 200)이 오므려지는 휘어짐 결함(warpage)이 발생한다. 그러나 본 발명에서는 제1 및 제2 반도체 칩(100, 200)에서 휨(warpage)이 발생되는 물리적인 구조가 제2면의 접합에 의하여 서로 상쇄된다. 또한 2개의 반도체 칩(100, 200)이 하나로 접합됨에 따라 그 두께가 2배로 증가하기 때문에 휨(warpage) 결함을 효과적으로 억제할 수 있다.
도 10은 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 적층형 반도체 소자가 응용예를 설명하기 위해 도시한 단면도이다.
도 10을 참조하면, 도 9에서 설명된 적층형 반도체 소자(300)는 그 상부에 동일 구조를 갖는 다른 적층형 반도체 소자(400)를 쉽게 더 쌓을 수 있다. 도면에는 두 개의 적층형 반도체 소자(300, 400)를 쌓는 형태로 도시하였으나, 그 개수는 쉽게 늘릴 수 있다. 상기 적층형 반도체 소자(300, 400) 사이의 전기적 연결은 상부에 있는 적층형 반도체 소자(400)에 부착된 솔더볼(402)에 의하여 이루어진다.
또한 상기 적층형 반도체 소자(300, 400)가 동작하기 위해서는 하부에 있는 적층형 반도체 소자(300)가 인쇄회로기판(304)과 전기적으로 연결되어야 한다. 이러한 전기적 연결은 하부 적층형 반도체 소자(300)에 부착된 솔더볼(302)에 의하여 이루어질 수 있다. 상기 솔더볼(302, 402)은 도금방식으로 형성된 솔더 범프로 대치할 수도 있다.
상기 인쇄회로기판(304)은 BGA 제조에 사용되는 기판(Substrate), 메모리 모듈에 사용되는 인쇄회로기판 및 반도체 패키지가 탑재되는 주기판(main board) 중에 선택된 하나일 수 있다. 따라서 본 발명에 의한 냉각통로(310)를 갖는 적층형 반도체 소자(300)는 MCP(Multi-Chip Package), SIP(System In Package)와 같은 반도체 소자에 3차원적 입체 구조로 적용할 수 있으며, 적용의 장점은 효과적인 열 방출 특성이 될 수 있다.
도 11 및 도 12는 본 발명의 바람직한 실시예에 의한 냉각통로를 갖는 적층형 반도체 칩의 제조방법을 설명하기 위해 도시한 플로차트(flowchart)들이다.
도 11 및 도 12를 참조하면, 본 발명의 도8 및 도9에서 설명된 적층형 반도체 소자는 두 가지 방법으로 만들 수 있다. 첫 번째, 도 11과 같이 제1면에 회로부가 형성되고 웨이퍼를 관통하는 관통전극이 형성된 웨이퍼를 준비(S100)하고, 각각의 웨이퍼 제2면에 냉각통로를 상술한 도4 내지 도7의 방식으로 형성(S102)한다. 그 후, 냉각통로가 형성된 2 장의 웨이퍼를 제2면인 밑면이 서로 마주보도록 접합(bonding, S104)한다. 이때, 상기 접합은 에폭시(epoxy)와 같은 통상의 접착수단을 사용할 수 있다. 마지막으로 2장의 웨이퍼가 서로 접합된 상태로 블레이드(blade)를 사용한 소잉(sawing) 공정을 진행(S106)한다.
상기 적층형 반도체 소자를 만들 수 있는 두 번째 방법은, 도 12와 같이 제1면에 회로부가 형성되고 웨이퍼를 관통하는 관통전극이 형성된 웨이퍼를 준비(P100)하고, 각각의 웨이퍼 제2면에 냉각통로를 상술한 도4 내지 도7의 방식으로 형성(P102)한다. 이어서 냉각통로가 형성된 1장의 웨이퍼에 소잉을 진행하여 단위 반도체 칩으로 분리(P104)한다. 마지막으로 분리된 2개의 반도체 칩의 제2면을 서로 정렬하여 에폭시와 같은 통상의 접착수단을 사용하여 접합(P106)시킨다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 냉각 통로를 통해 반도체 칩에서 발생하는 열을 효율적으로 냉각시킬 수 있기 때문에 반도체 소자의 전기적 특성이 열에 의해 떨어지는 것을 개선할 수 있다. 둘째, 반도체 칩의 밑면을 서로 접합시켜 적층형 반도체 칩을 만들기 때문에 반도체 칩을 얇게 만들더라도 휨(warpage)이 발생하는 문제점을 개선할 수 있다.

Claims (20)

  1. 회로부가 형성된 반도체 칩의 제1면; 및
    상기 반도체 칩의 제1면에 대향되고 표면에 음각된 형태의 냉각통로가 형성된 제2면을 구비하는 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  2. 제1항에 있어서,
    상기 반도체 소자는 상기 냉각통로가 형성되지 않은 영역의 반도체 칩의 제1면과 제2면을 관통하는 관통전극(vertical interconnection)을 더 구비하는 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  3. 제2항에 있어서,
    상기 관통전극은 상기 반도체 칩의 본드 패드 영역에 형성된 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  4. 제2항에 있어서,
    상기 관통전극은 패드 재배치 패턴(pad redistribution pattern)을 통해 상기 반도체 칩의 본드 패드와 전기적으로 연결되어 상기 반도체 칩의 스크라이브 레인(scribe lane) 영역으로 확장된 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  5. 제1항에 있어서,
    상기 냉각통로가 음각된 단면은 반원형인 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  6. 제1항에 있어서,
    상기 냉각통로가 음각된 단면은 사각형인 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  7. 제1항에 있어서,
    상기 반도체 소자는 제2면이 연마(grinding)되어 두께가 50~100㎛ 범위인 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  8. 제1항에 있어서,
    상기 냉각통로는 음각된 깊이가 1-30㎛ 범위인 것을 특징으로 하는 냉각통로를 갖는 반도체 소자.
  9. 제1항에 있어서,
    상기 반도체 칩의 제2면에 형성된 냉각통로의 모양은 그물형(mesh type)인 것을 특징으로 냉각통로를 갖는 반도체 소자.
  10. 제1면은 회로부가 있고 제2면은 제1 냉각통로가 있는 제1 반도체 칩과, 제1면은 회로부가 있고 제2면은 제2 냉각통로가 있는 제2 반도체 칩에서 각각의 제2면을 서로 접합시킨 적층형 반도체 칩; 및
    상기 적층형 반도체 칩의 중앙부에 상기 제1 및 제2 냉각통로에 의해 형성된 제3 냉각통로를 구비하는 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  11. 제10항에 있어서,
    상기 적층형 반도체 칩의 제1 및 제2 반도체 칩은 내부에 관통전극(vertical interconnection)을 각각 더 구비하는 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  12. 제10항에 있어서,
    상기 각각의 관통전극은 상기 적층형 반도체 칩 내에서 솔더 페이스트(paste)를 통해 서로 연결된 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  13. 제10항에 있어서,
    상기 제3 냉각통로는 단면이 원형, 사각형, 다각형 중에 선택된 하나인 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  14. 제10항에 있어서,
    상기 제1 및 제2 반도체 칩은 제2면이 연마(grinding)되어 두께가 50~100㎛ 범위인 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  15. 제10항에 있어서,
    상기 냉각통로를 갖는 적층형 반도체 소자는, 상기 적층형 반도체 칩 위에 형성되고 상기 적층형 반도체 칩의 구조와 동일한 다른 적층형 반도체 칩을 더 포함하는 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  16. 제10항에 있어서,
    상기 냉각통로를 갖는 적층형 반도체 소자는, 상기 적층형 반도체 칩의 하부와 연결되는 인쇄회로기판을 더 구비하는 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  17. 제16항에 있어서,
    상기 적층형 반도체 칩과 인쇄회로기판의 전기적 연결은 솔더볼 및 솔더범프 중 선택된 하나에 의해 이루어지는 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  18. 제10항에 있어서,
    상기 제1 및 제2 냉각통로는 식각, 연마(grinding) 및 레이저 드릴링(drilling)중 하나의 방식으로 형성된 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  19. 제10항에 있어서,
    상기 적층형 반도체 칩은, 두 개의 웨이퍼를 서로 접착수단을 통해 접합시킨 후, 이를 소잉(sawing)하여 형성한 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
  20. 제10항에 있어서,
    상기 적층형 반도체 칩은, 소잉(sawing)이 완료된 두 개의 반도체 칩을 서로 접합시켜 형성한 것을 특징으로 하는 냉각통로를 갖는 적층형 반도체 소자.
KR1020060045814A 2006-05-22 2006-05-22 냉각통로를 갖는 적층형 반도체 소자 KR100790990B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060045814A KR100790990B1 (ko) 2006-05-22 2006-05-22 냉각통로를 갖는 적층형 반도체 소자
US11/751,464 US7626260B2 (en) 2006-05-22 2007-05-21 Stack-type semiconductor device having cooling path on its bottom surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060045814A KR100790990B1 (ko) 2006-05-22 2006-05-22 냉각통로를 갖는 적층형 반도체 소자

Publications (2)

Publication Number Publication Date
KR20070112655A KR20070112655A (ko) 2007-11-27
KR100790990B1 true KR100790990B1 (ko) 2008-01-03

Family

ID=38711266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045814A KR100790990B1 (ko) 2006-05-22 2006-05-22 냉각통로를 갖는 적층형 반도체 소자

Country Status (2)

Country Link
US (1) US7626260B2 (ko)
KR (1) KR100790990B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891520B1 (ko) * 2007-05-15 2009-04-06 주식회사 하이닉스반도체 열 순환 매체를 구비한 인쇄회로기판 및 그의 제조방법
KR100876895B1 (ko) * 2007-07-27 2009-01-07 주식회사 하이닉스반도체 반도체 칩, 이를 갖는 반도체 패키지 및 반도체 패키지의제조 방법
US8269341B2 (en) * 2008-11-21 2012-09-18 Infineon Technologies Ag Cooling structures and methods
US8980688B2 (en) * 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
US9313921B2 (en) * 2012-08-30 2016-04-12 International Business Machines Corporation Chip stack structures that implement two-phase cooling with radial flow
US9136233B2 (en) 2013-06-06 2015-09-15 STMicroelctronis (Crolles 2) SAS Process for fabricating a three-dimensional integrated structure with improved heat dissipation, and corresponding three-dimensional integrated structure
KR102285332B1 (ko) 2014-11-11 2021-08-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치
KR102360381B1 (ko) 2014-12-01 2022-02-11 삼성전자주식회사 적층 구조를 갖는 반도체 소자 및 그 제조방법
KR102572154B1 (ko) * 2017-11-06 2023-08-30 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US10727244B2 (en) 2017-06-12 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR830007367A (ko) * 1980-12-29 1983-10-19 원본미기재 집적회로칩의 포장장치
KR20060064518A (ko) * 2004-12-08 2006-06-13 마츠시타 덴끼 산교 가부시키가이샤 반도체적층모듈과 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219237B1 (en) * 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
KR100407472B1 (ko) 2001-06-29 2003-11-28 삼성전자주식회사 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
KR100483651B1 (ko) 2003-03-26 2005-04-19 (주)에스팩솔루션 에어캐비티형 웨이퍼레벨 패키지 및 그 제조방법
KR20050037679A (ko) 2003-10-20 2005-04-25 주식회사 하이닉스반도체 스택형 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR830007367A (ko) * 1980-12-29 1983-10-19 원본미기재 집적회로칩의 포장장치
KR20060064518A (ko) * 2004-12-08 2006-06-13 마츠시타 덴끼 산교 가부시키가이샤 반도체적층모듈과 그 제조방법

Also Published As

Publication number Publication date
KR20070112655A (ko) 2007-11-27
US7626260B2 (en) 2009-12-01
US20070267738A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
KR100790990B1 (ko) 냉각통로를 갖는 적층형 반도체 소자
US6777797B2 (en) Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
TWI649849B (zh) 具有高佈線密度補片的半導體封裝
TWI389183B (zh) 堆疊半導體晶片之方法與裝置
KR100583491B1 (ko) 반도체패키지 및 그 제조방법
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
KR100486832B1 (ko) 반도체 칩과 적층 칩 패키지 및 그 제조 방법
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
US7227243B2 (en) Semiconductor device
US20070262434A1 (en) Interconnected ic packages with vertical smt pads
KR100886720B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
US20070085198A1 (en) Integrated micro-channels for 3D through silicon architectures
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
TWI652788B (zh) 晶片封裝結構及晶片封裝結構陣列
KR100565961B1 (ko) 3차원 적층 칩 패키지 제조 방법
US8153516B2 (en) Method of ball grid array package construction with raised solder ball pads
TWI654727B (zh) 晶片封裝方法
JP2004165189A (ja) 半導体装置及びその製造方法
JP2008091795A (ja) 半導体装置および半導体装置の製造方法
JP2009054970A (ja) 半導体装置
TWI797701B (zh) 半導體裝置及其製造方法
TW202203416A (zh) 半導體封裝
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
KR100355745B1 (ko) 반도체 패키지
CN117690912A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7