KR20050037679A - 스택형 패키지 - Google Patents

스택형 패키지 Download PDF

Info

Publication number
KR20050037679A
KR20050037679A KR1020030072915A KR20030072915A KR20050037679A KR 20050037679 A KR20050037679 A KR 20050037679A KR 1020030072915 A KR1020030072915 A KR 1020030072915A KR 20030072915 A KR20030072915 A KR 20030072915A KR 20050037679 A KR20050037679 A KR 20050037679A
Authority
KR
South Korea
Prior art keywords
package
stack
dimples
stack package
stacked
Prior art date
Application number
KR1020030072915A
Other languages
English (en)
Inventor
김창희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030072915A priority Critical patent/KR20050037679A/ko
Publication of KR20050037679A publication Critical patent/KR20050037679A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

동일한 구조의 패키지를 수직으로 적층한 구조를 갖는 스택형 패키지가 개시되어 있다. 상기 스택형 패키지는, 하부면이 면접하고, 상기 하부면에는 제1깊이를 갖는 제1딤플들이 형성되는 제1스택 패키지와, 상기 하부면과 면접하는 상부면을 갖고, 제2깊이를 갖고, 상기 면접에 의해 상기 제1딤플들과 균일하게 배열되는 제2딤플들을 갖는 제2스택 패키지를 포함한다. 따라서, 상기 제1스택 패키지와 제2스택 패키지를 수직으로 적층할 경우 상기 제1딤플들과 제2딤플들의 면접에 의해 열을 방출하기 위한 통로를 갖는다.

Description

스택형 패키지{package of a stack type}
본 발명은 스택형 패키지에 관한 것으로서, 보다 상세하게는 동일한 구조의 패키지를 수직으로 적층한 구조를 갖는 스택형 패키지에 관한 것이다.
최근, 전자 제품은 소형화를 요구하고 있다. 이에 따라, 상기 전자 제품을 구성하는 구성 부품들의 소형화는 필수적이다. 특히, 반도체 칩을 실장한 패키지의 소형화 또한 필수적으로 요구되고 있다. 이러한 소형화의 일환으로서 상기 패키지의 경우에는 스택형 패키지로 이용하고 있다.
상기 스택형 패키지는 적어도 2개의 패키지들을 수직으로 쌓아 올린 구조로서, 하나의 패키지가 차지하는 면적에 적어도 두 개의 패키지를 장착할 수 있는 이점을 갖는다.
여기서, 상기 스택형 패키지는 상부 패키지와 하부 패키지가 면접하는 구성을 갖는다. 즉, 상기 상부 패키지와 하부 패키지가 밀착하는 것이다. 때문에, 상기 상부 패키지와 하부 패키지가 면접하는 영역에서는 열의 방출이 원활하게 이루어지지 않는다. 따라서, 상기 패키지들에 실장되어 있는 칩에 영향을 끼칠 수 있다. 즉, 상기 열의 방출이 원활하지 않음에 따라 상기 면접 부분에서 온도의 상승을 가져옴으로서 상기 패키지들 내부의 온도를 상승시킬 수 있는 것이다.
이와 같이, 상기 패키지들 내부의 온도를 상승시킬 경우 실장된 칩의 기능이 저하되는 것은 자명한 사실이다. 따라서, 종래의 스택형 패키지는 서로 면접하는 영역에서의 열의 방출이 원활하지 않아 칩의 기능을 저하시키는 문제점이 있다.
본 발명의 목적은, 적어도 2개의 패키지를 적층할 때 열의 방출을 원활하게 하기 위한 구조를 갖는 스택형 패키지를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 스택형 패키지는,
하부면이 면접하고, 상기 하부면에는 제1깊이를 갖는 제1딤플들이 형성되는 제1스택 패키지; 및
상기 하부면과 면접하는 상부면을 갖고, 제2깊이를 갖고, 상기 면접에 의해 상기 제1딤플들과 균일하게 배열되는 제2딤플들을 갖는 제2스택 패키지를 포함하고, 상기 제1딤플들과 제2딤플들의 면접에 의해 열을 방출하기 위한 통로를 갖는다.
이와 같이, 본 발명의 스택형 패키지는 제1딤플들과 제2딤플들을 형성하고, 상기 제1딤플들과 제2딤플들을 서로 접하는 배열을 갖도록 함으로서 제1스택 패키지와 제2스택 패키지의 면접에 의해 상기 열을 방출할 수 있는 통로를 갖는 구조이다. 따라서, 상기 통로를 통하여 열을 원활하게 방출시킴으로서 상기 제1스택 패키지와 제2스택 패키지가 면접하는 부분에서 열로 인한 칩의 기능 저하를 줄일 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 스택형 패키지를 설명하기 위한 개략적인 도면이다.
도 1을 참조하면, 제1스택 패키지(100)와 제2스택 패키지(102)가 수직으로 적층되어 있는 스택형 패키지(10)를 나타낸다. 여기서, 상기 제1스택 패키지(100)는 제1리드 프레임(100a)을 갖고, 제2스택 패키지(102)는 제2리드 프레임(102a)을 갖는다.
도 2는 도 1의 제2스택 패키지(102)를 나타내는 개략적인 도면으로서, 도 2를 참조하면, 칩(102b)을 실장한 형태를 나타낸 것으로서, 상기 칩(102b)을 에폭시 몰딩 컴파운드에 실장한 형태의 패키지이다. 여기서, 상기 칩(102b)은 골드 와이어(102d)로서 리드 프레임(102a)에 전기적으로 연결되어 있는 형태를 갖는다. 그리고, 상기 스택 패키지(102)의 경우에는 상부 표면(102c)이 제1스택 패키지(100)와 면접한다.
도 3 및 도 4를 참조하면, 상기 제2스택 패키지(102)의 상부 표면(102c)에는 제2깊이를 갖는 제2딤플(102e)들이 형성되어 있다. 마찬가지로, 도시하지는 않았지만, 상기 제1스택 패키지(100)의 하부 표면 즉, 상기 제2스택 패키지(102)와 면접하는 표면에는 제1깊이를 갖는 제1딤플들이 형성될 것이다.
이에 따라, 상기 제1스택 패키지(100)의 하부 표면과 상기 제2스택 패키지(102)의 상부 표면을 면접시켜 스택형 패키지(10)로 형성할 경우, 도 5에 도시된 바와 같이, 열을 방출시킬 수 있는 경로가 형성된다.
여기서, 상기 제1딤플들은 매트릭스 구조로 배열된다. 따라서, 상기 제2딤플들 또한 매트릭스 구조로 배열되는 것이 바람직하다. 그리고, 상기 제1깊이 및 제2깊이는 30 내지 40㎛인 것이 바람직하다. 이에 따라, 상기 열을 방출하는 경로는 약 60 내지 80㎛의 직경을 갖는 통로로 형성된다.
이와 같이, 상기 매트릭스 구조의 제1딤플들 및 제2딤플들을 갖는 스택 패키지는 상기 스택 패키지를 형성하기 위한 금형을 다소 변경시킴으로서 용이한 형성이 가능하다.
따라서, 본 발명에 의하면 열을 방출할 수 있는 경로를 확보함으로서 스택형 패키지의 면접 영역에서 부분적으로 발생하는 온도의 상승을 방지할 수 있다. 이와 같이, 상기 온도의 상승을 방지함으로서 스택형 패키지에 실장되어 있는 칩의 기능 저하를 저지할 수 있다. 때문에, 본 발명의 스택형 패키지는 칩의 성능에 손상을 끼치지 않는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 스택형 패키지를 설명하기 위한 개략적인 도면이다.
도 2는 도 1의 제2스택 패키지를 나타내는 개략적인 도면이다.
도 3은 도 2의 A 영역을 확대한 도면이다.
도 4는 도 3의 B 영역을 확대한 단면도이다.
도 5는 도 1의 C 영역을 확대한 단면도로서, 열의 방출 경로를 나타낸다.

Claims (3)

  1. 하부면이 면접하고, 상기 하부면에는 제1깊이를 갖는 제1딤플들이 형성되는 제1스택 패키지; 및
    상기 하부면과 면접하는 상부면을 갖고, 제2깊이를 갖고, 상기 면접에 의해 상기 제1딤플들과 균일하게 배열되는 제2딤플들을 갖는 제2스택 패키지를 포함하고,
    상기 제1딤플들과 제2딤플들의 면접에 의해 열을 방출하기 위한 통로를 갖는 스택형 패키지.
  2. 제1항에 있어서, 상기 제1딤플들은 매트릭스 구조로 배열되는 것을 특징으로 하는 스택형 패키지.
  3. 제1항에 있어서, 상기 제1깊이는 30 내지 40㎛이고, 상기 제2깊이는 30 내지 40㎛인 것을 특징으로 하는 스택형 패키지.
KR1020030072915A 2003-10-20 2003-10-20 스택형 패키지 KR20050037679A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030072915A KR20050037679A (ko) 2003-10-20 2003-10-20 스택형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030072915A KR20050037679A (ko) 2003-10-20 2003-10-20 스택형 패키지

Publications (1)

Publication Number Publication Date
KR20050037679A true KR20050037679A (ko) 2005-04-25

Family

ID=37240300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030072915A KR20050037679A (ko) 2003-10-20 2003-10-20 스택형 패키지

Country Status (1)

Country Link
KR (1) KR20050037679A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626260B2 (en) 2006-05-22 2009-12-01 Samsung Electronics Co., Ltd. Stack-type semiconductor device having cooling path on its bottom surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626260B2 (en) 2006-05-22 2009-12-01 Samsung Electronics Co., Ltd. Stack-type semiconductor device having cooling path on its bottom surface

Similar Documents

Publication Publication Date Title
US6246111B1 (en) Universal lead frame type of quad flat non-lead package of semiconductor
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US9929330B2 (en) Light emitting diode package
US6303997B1 (en) Thin, stackable semiconductor packages
US6630726B1 (en) Power semiconductor package with strap
US6414385B1 (en) Quad flat non-lead package of semiconductor
JP2009500841A (ja) 半導体デバイス
JP2004146815A (ja) 発光素子
US6847099B1 (en) Offset etched corner leads for semiconductor package
US20060063306A1 (en) Semiconductor package having a heat slug and manufacturing method thereof
US9099625B2 (en) LED package and metallic frame thereof
US20050104195A1 (en) Heat spreader and semiconductor device package having the same
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
CN113314482A (zh) 半导体封装件
US20020100963A1 (en) Semiconductor package and semiconductor device
US7122911B2 (en) Heat spreader and semiconductor device package having the same
US7816773B2 (en) Package structure and manufacturing method thereof
KR20050037679A (ko) 스택형 패키지
US20210091287A1 (en) Light emitting diode package
JP3011579B2 (ja) 半導体パッケージ用放熱板
KR102016019B1 (ko) 고열전도성 반도체 패키지
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
KR20070067379A (ko) 적층형 패키지
KR100843205B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
KR100723379B1 (ko) 일체형 타이 바를 구비한 ｌｏｃ 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination