KR100723379B1 - 일체형 타이 바를 구비한 ｌｏｃ 패키지 - Google Patents

일체형 타이 바를 구비한 ｌｏｃ 패키지 Download PDF

Info

Publication number
KR100723379B1
KR100723379B1 KR1020010033158A KR20010033158A KR100723379B1 KR 100723379 B1 KR100723379 B1 KR 100723379B1 KR 1020010033158 A KR1020010033158 A KR 1020010033158A KR 20010033158 A KR20010033158 A KR 20010033158A KR 100723379 B1 KR100723379 B1 KR 100723379B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
loc
integrated
package body
Prior art date
Application number
KR1020010033158A
Other languages
English (en)
Other versions
KR20020094743A (ko
Inventor
이민호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010033158A priority Critical patent/KR100723379B1/ko
Publication of KR20020094743A publication Critical patent/KR20020094743A/ko
Application granted granted Critical
Publication of KR100723379B1 publication Critical patent/KR100723379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명은 LOC 리드 프레임(Lead On Chip lead frame)의 타이 바(tie bar)부분을 이용하여 반도체 칩(chip)에서 발생한 열을 패키지(package) 몸체 외부로 방열시키도록 구성한 LOC 패키지에 관한 것이다. 종래의 LOC 패키지에서 LOC 리드 프레임의 타이 바 부분은 서로 분리된 형태로서, 조립 공정 중 LOC 패키지를 지지하는 역할을 해왔으나, 본 발명에서는 LOC 리드 프레임의 분리된 타이 바 부분이 서로 일체화된 형태를 갖도록 구조 변경하고, 일체화된 타이 바의 노출부가 패키지 몸체로부터 노출되도록 패키징(packaging)을 실시함으로써, 반도체 칩에서 발생한 열을 LOC 패키지 외부로 방출시키는 방열 수단으로서의 기능을 하도록 하여 일정 수준의 방열 특성을 갖도록 하는데 그 목적이 있다.
반도체 칩(semiconductor chip), 타이 바(tie bar), LOC 리드 프레임(LOC lead frame), 방열판(heat sink), LOC 패키지(LOC package)

Description

일체형 타이 바를 구비한 ＬＯＣ 패키지{LOC package with connected tie bar}
도 1a는 종래의 LOC 패키지(Lead On Chip package)의 일례를 보여주는 사시도,
도 1b는 도 1a의 A-A 선에 따른 단면도,
도 1c는 도 1a의 B-B 선에 따른 단면도,
도 2는 LOC 패키지 조립 공정에서 종래의 LOC 리드 프레임(LOC lead frame)이 반도체 칩(semiconductor chip)의 활성면에 배치되고 와이어 본딩까지 진행된 모습을 모식적으로 보여주는 평면도,
도 3은 LOC 패키지 조립 공정에서 본 발명에 따른 LOC 리드 프레임이 반도체 칩의 활성면에 배치되고 와이어 본딩까지 진행된 모습을 모식적으로 보여주는 평면도,
도 4a는 본 발명에 따른 LOC 패키지의 제 1 실시예를 보여주는 사시도,
도 4b는 도 4a의 C-C선에 따른 단면도,
도 4c는 도 4a의 D-D선에 따른 단면도,
도 5a는 본 발명에 따른 LOC 패키지의 제 2 실시예를 보여주는 사시도,
도 5b는 도 5a의 E-E선에 따른 단면도,
도 5c는 도 5a의 F-F선에 따른 단면도,
도 6a는 본 발명에 따른 LOC 패키지의 제 3 실시예를 보여주는 사시도,
도 6b는 도 6a의 G-G선에 따른 단면도,
도 6c는 도 6a의 H-H선에 따른 단면도,
도 7a는 본 발명에 따른 LOC 패키지의 제 4 실시예를 보여주는 사시도,
도 7b는 도 7a의 I-I선에 따른 단면도,
도 7c는 도 7a의 J-J선에 따른 단면도,
도 8a는 종래의 패키지 성형 금형의 단면도,
도 8b는 패키지 몸체 상부의 외면에 홈을 구성하기 위해 상부 성형 금형을 변형시킨 패키지 성형 금형의 단면도 및
도 8c는 패키지 몸체 상/하부 양면의 외면에 홈을 구성하기 위해 상/하부 금형을 변형시킨 패키지 성형 금형의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 200, 300, 400, 500 : LOC 패키지
110, 210, 310, 410, 510 : 외부 리드(outer lead)
112, 212, 312, 412a, 412b, 512a, 512b : 내부 리드(inner lead)
101, 201, 301, 401, 501 : 패키지 몸체
160, 260, 360, 460a, 460b, 560a, 560b : 타이 바(tie bar)
150, 250, 350, 450a, 450b, 550a, 550b : 본딩 와이어(bonding wire)
140, 240, 340, 440a, 440b, 540a, 540b : 본딩 패드(bonding pad)
130, 230, 330, 430a, 430b, 530a, 530b : 절연성 접착 수단
261, 361, 461a, 461b, 561a, 561b : 타이 바 노출부
120, 220, 320, 420a, 520a : 제 1 반도체 칩
420b, 520b : 제 2 반도체 칩 50, 60, 70 : 상부 성형 금형
51, 61, 71 : 하부 성형 금형 380, 580a, 580b : 홈
63, 73 ,75 : 홈을 만들기 위한 돌출부 170, 270 : LOC 리드 프레임
본 발명은 방열 특성을 향상시킬 수 있도록 구성된 LOC 패키지에 관한 것으로, 보다 상세하게는 일체화된 형태를 갖도록 형성된 타이 바의 노출부를 패키지 몸체로부터 노출시킴으로써 반도체 칩으로부터 발생한 열을 방출하도록 구성된 LOC 패키지에 관한 것이다.
반도체 패키지의 고집적화, 고속도화, 소형화 및 박형화는 반도체 패키지의 동작시 그 동작에 수반하여 많은 양의 열을 발생시키게 되었으며, 이는 반도체 패키지가 제 기능을 수행하는데 있어서 좋지 못한 영향을 가져올 수 있었다. 따라서, 각 반도체 패키지가 지니는 방열 특성은 그 반도체 패키지의 성능을 좌우하는 주요 요소의 하나로 자리잡게 되었으며, 이 방열 특성의 향상을 위해 종래에는 완성된 반도체 패키지에 별도의 방열판을 부착하거나 봉지 재료로서 열전도도가 높은 재료를 사용하는 등의 방법이 채택되어 왔다.
예를 들어, 도 1a 내지 도 1c는 듀얼-인-라인(dual-in-line) 형태를 갖는 종래의 LOC 패키지(100)를 나타내는데, 도에서 보여지듯이 종래의 LOC 패키지(100)는 패키지 몸체(101)의 외부로 외부 리드(110)만을 돌출시키고 있을 뿐 자체적으로 다른 방열 수단을 가지고 있지 않았으며, 따라서 반도체 칩(120)에서 발생한 열은 패키지 몸체(101)를 통해 외부로 직접 방출되거나, 내부 리드(112)를 통하여 외부 리드(110)로 방출될 뿐이었다. 이런 이유로, LOC 패키지(100)의 방열 특성은 패키지 몸체(101)를 형성하는 봉지 재료의 열전도도와, 내부 리드(112) 및 외부 리드(110)의 열전도도 그리고 외부로 돌출된 외부 리드의 체적에 따라 결정되었다. 하지만, 내부 리드(112) 및 외부 리드(110)의 재료와 그 외부 리드(110)의 체적은 LOC 패키지(100) 자체의 여러 사항을 다시 고려해야 하는 등 쉽게 변형시킬 수 있는 성질의 것이 아니기 때문에, 종래의 LOC 패키지(100)의 방열 특성을 향상시키기 위해서는 주로 LOC 패키지(100) 형성시 패키지 몸체(101)의 재료로서 높은 열전도도를 갖는 봉지 재료를 사용하거나, LOC 패키지(100) 외부에 별도의 방열판을 부착해야 했다. 하지만, 이러한 방법들은 재료 비용 상승 문제 또는 방열판 등이 제대로 부착되지 않을 경우 방열이 일정하게 잘 되지 않는 등의 반도체 패키지 외부 조건에 기인한 방열 신뢰성 문제를 가지고 있었다.
따라서, 본 발명의 목적은 고가의 봉지 재료나 외부 방열판의 이용 없이도 일정 수준의 방열 효과를 얻을 수 있는 LOC 패키지를 제공하는데 있다.
이러한 목적을 달성하기 위해 본 발명은 복수개의 본딩 패드들이 형성된 반도체 칩, 반도체 칩의 활성면에 부착되며 각각 대응하는 본딩 패드들과 전기적으로 접속되어 있는 복수개의 내부 리드들, 내부 리드들의 소정의 부분과 반도체 칩의 활성면 사이에 개재되어 내부 리드들을 반도체 칩의 활성면에 부착시켜주는 절연성 접착 수단, 본딩 패드들과 그에 대응하는 내부 리드들을 각각 전기적으로 접속시켜주는 본딩 와이어들, 반도체 칩을 가로질러 서로 일체화된 형태를 갖도록 구조 변경되며 노출부가 외부로 노출되는 타이 바, 외부로 돌출되어 있으며 내부 리드들과 일체화된 형태를 갖는 외부 리드들을 포함하고, 또한 복수개의 본딩 패드들이 형성된 반도체 칩, 내부 리드들, 절연성 접착 수단, 본딩 와이어들 및 일체화된 타이 바의 소정의 부분을 봉지하는 패키지 몸체를 포함하는 LOC 패키지를 제공한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 일체화된 타이 바를 갖는 LOC 패키지를 상세하게 설명한다.
도 2는 LOC 패키지 조립 공정에서 종래의 LOC 리드 프레임이 반도체 칩의 활성면에 배치되어 와이어 본딩까지 진행된 모습을 모식적으로 보여주는 평면도이며, 도 3은 LOC 패키지 조립 공정에서 본 발명에 따른 LOC 리드 프레임이 반도체 칩의 활성면에 배치되어 와이어 본딩까지 진행된 모습을 모식적으로 보여주는 평면도이다. 도 2에 나타낸 것처럼, 종래의 타이 바(160)들은 분리되어 내부 리드들의 배치 평면상의 빈 영역에 반도체 칩(120)을 중심으로 서로 마주보는 형태로 쌍을 이루도록 형성되어 있었지만, 본 발명에서는 도 3에 나타낸 것처럼, 반도체 칩을 가로질러 서로 일체화된 형태를 갖도록 종래의 타이 바(160)들을 구조 변경하고, 일 체화된 타이 바(260)의 노출부(261)가 패키지 몸체로부터 노출되도록 LOC 패키지를 형성한다. 종래의 타이 바(160)들은 조립 공정 중 LOC 패키지를 지지하는 역할을 해왔으나, 본 발명에서는 종래의 역할에 더하여 일체화된 타이 바(260)의 노출부 (261)를 패키지 몸체로부터 노출시킴으로써 방열 수단으로서의 기능을 하도록 하여, 재료 비용의 상승이나 공정 변경의 폭을 작게 하면서도 일정한 방열 특성을 얻을 수 있도록 한다.
도 4a 내지 도 4c는 본 발명에 따른 LOC 패키지의 제 1 실시예로서, 복수개의 본딩 패드들(240)이 형성된 반도체 칩(220), 반도체 칩(220)의 활성면에 절연성 접착 수단(230)을 이용하여 부착되며 각각 대응하는 본딩 패드들(240)과 전기적으로 접속되어 있는 복수개의 내부 리드들(212), 반도체 칩(220)의 활성면과 내부 리드들(212) 사이에 개재되어 내부 리드들(212)을 반도체 칩(220)의 활성면에 부착시켜주는, 예를 들어, 폴리이미드 테잎(polyimide tape)과 같은 절연성 접착 수단 (230), 본딩 패드들(240)과 그에 대응하는 내부 리드들(212)을 전기적으로 접속시켜주는 본딩 와이어들(250), 반도체 칩(220)을 가로질러 서로 일체화된 형태를 갖도록 구조 변경되며 노출부(261)가 외부로 노출되는 타이 바(260), 외부로 돌출되어 있으며 내부 리드들(212)과 일체화된 형태를 갖는 외부 리드들(210)을 포함하고, 또한 복수개의 본딩 패드들(240)이 형성된 반도체 칩(220), 내부 리드들(212), 절연성 접착 수단(230), 본딩 와이어들(250) 및 일체화된 타이 바(260)의 소정의 부분을 봉지하는 패키지 몸체(201)를 포함하는 LOC 패키지(200)에 있어서, 도 3에 나타낸 것과 같은 일체화된 타이 바(260)의 노출부(261)가 패키지 몸체(201)의 외 면까지 업셋(up set)되어 패키지 몸체(201)에 노출되도록 한 것이다. 일반적인 종래의 봉지 재료보다 열전도도가 양호한 금속 재질의 타이 바(260)의 노출부(261)를 패키지 몸체(201)로부터 노출시킴으로 해서 타이 바 부분(260, 261)이 반도체 칩(220)으로부터 발생한 열 중 일부의 통로 역할을 하게 하여 종래의 그렇지 않은 LOC 패키지에 비해 방열 속도가 향상될 수 있으므로, 방열 속도 향상으로 인한 방열 특성의 개선을 기대할 수 있다. 또한 방열 수단이 패키지 제조시에 이미 형성되어 있기 때문에 외부 방열판의 부착시와 같은 외부 영향에 의한 방열 신뢰성 문제는 해결될 수 있으며, 일정한 방열 특성을 나타낼 수 있게 된다. 이와 더불어, 일체화된 타이 바(260)의 노출부(261)를 노출시키기 위해 노출부(261) 자체를 업셋함으로써 도 8a에 나타낸 것과 같이 기존의 패키지 성형 금형(50, 51)을 변형없이 그대로 사용할 수 있기 때문에 기존 공정의 큰 변화없이도 실시할 수 있다.
도 5a 내지 도 5c는 본 발명에 따른 LOC 패키지의 제 2 실시예로서, 제 1 실시예에서는 본 발명에 따른 일체화된 타이 바(260)의 노출부(261)를 노출시키기 위해 노출부(261)를 패키지 몸체(201)의 외면까지 업셋하였던 것에 비해서 본 실시예에서는 타이 바(360)의 노출부(361)를 패키지 몸체(201)의 외면으로부터 깊이를 갖도록 업셋 하고 그 노출부(361)가 노출될 수 있도록 패키지 몸체(301) 상부의 외면에 홈(380)을 형성하도록 한 것이다. 본 실시예에서는 패키지 성형 금형(60, 61) 중 상부 금형(60)이 도 8b에 나타낸 것처럼 돌출부(63)를 형성하도록 변형되어야 하는 등 제 1 실시예에 비해 공정에 어느 정도의 변화를 주어야 하지만, 패키지 몸체(301) 상부에 홈(380)이 구성되면서 생긴 면적의 증가와 반도체 칩(320)에서 발 생한 열이 외부에 도달하기 위한 경로의 단축으로 인해 방열 효과는 제 1 실시예보다 향상될 수 있다.
도 6a 내지 도 6c는 본 발명에 따른 LOC 패키지의 제 3 실시예로서, 복수개의 본딩 패드들(440a)이 형성된 제 1 반도체 칩(420a), 복수개의 본딩 패드들 (440b)이 형성되고 비활성면이 제 1 반도체 칩(420a)의 비활성면에 부착된 제 2 반도체 칩(420b), 반도체 칩들(420a, 420b)의 활성면에 부착되고 각각 대응하는 본딩 패드들(440a 440b)과 전기적으로 접속되어 있으며 배치 평면 중 반도체 칩들 (420a, 420b)의 활성면에 부착되는 면들이 서로 마주보는 형태를 갖도록 형성되는 복수개의 내부 리드들(412a, 412b), 각 반도체 칩들(420a, 420b)과 내부 리드들 (412a, 412b) 사이에 개재되어 내부 리드들(412a, 412b)을 각 반도체 칩들(420a, 420b)의 활성면에 부착시켜주는, 예를 들어, 폴리이미드 테잎과 같은 절연성 접착 수단(430a, 430b), 본딩 패드들(440a, 440b)과 그에 대응하는 내부 리드들(412a, 412b)을 각각 전기적으로 접속시켜주는 본딩 와이어들(450a, 450b), 각각의 반도체 칩들(420a, 420b)을 가로질러 서로 일체화된 형태를 갖도록 구조 변경되며 노출부들(461a, 461b)이 외부로 노출되는 타이 바들(460a, 460b), 외부로 돌출되어 있으며 내부 리드들(412a, 412b)과 일체화된 형태를 갖는 외부 리드들(410)을 포함하고, 또한 복수개의 본딩 패드들(440a, 440b)이 형성된 반도체 칩들(420a, 420b), 내부 리드들(412a, 412b), 절연성 접착 수단(430a, 430b), 본딩 와이어들(450a, 450b) 및 일체화된 타이 바들(460a, 460b)의 소정의 부분을 봉지하는 패키지 몸체(401)를 포함하는 듀얼 칩(dual chip) 형태의 LOC 패키지(400)에 있어서, 본 발명에 따른 서로 일체화된 타이 바들(460a, 460b)의 노출부들(461a, 461b)이 패키지 몸체(401) 상/하부 양면의 외면에 노출되도록 한 것이다. 이것은 제 1 실시예에서와 비슷한 구성으로 듀얼 칩 형태의 LOC 패키지에도 본 발명이 적용될 수 있음을 보여준다.
도 7a 내지 도 7c는 본 발명에 따른 LOC 패키지의 제 4 실시예로서, 듀얼 칩 형태의 LOC 패키지(500)에 있어서, 제 3 실시예에서처럼 패키지 몸체(501) 상/하부 양면의 외면에 일체화된 타이 바들(560a, 560b)의 노출부들(561a, 561b)을 노출시키되, 제 2 실시예에서처럼 일체화된 타이 바들(560a, 560b)의 노출부들(561a, 561b)이 각각 패키지 몸체(501) 상/하부 양면의 외면으로부터 깊이를 갖도록 업셋되고 패키지 몸체(501) 상/하부 양면의 외면에 각 타이 바들(560a, 560b)의 노출부들(561a, 561b)을 노출시킬 수 있도록 홈(580a, 580b)을 형성한 것이다. 본 실시예에서는 패키지 성형 금형(70, 71)이 도 8에 나타낸 것처럼 돌출부들(73, 74)을 형성하도록 변형해야 하는 등 공정에 어느 정도의 변화를 주어야 하지만, 패키지 몸체(501)의 상/하부 양면의 외면에 홈(580a, 580b)이 구성되면서 생긴 면적의 증가와 반도체 칩들(520a, 520b)에서 발생한 열이 외부에 도달하기 위한 경로의 단축으로 인해 방열 효과는 보다 향상될 수 있다. 이것 또한 제 2 실시예에서와 비슷한 구성으로 듀얼 칩 형태의 LOC 패키지에도 본 발명이 적용될 수 있음을 보여준다.
하지만, 본 발명은 위에서 설명한 실시예들에만 한정되지 않고, 일체화된 타이 바가 형성될 수 있으며, 그로 인해 와이어 본딩(wire bonding)이 방해받지 않도 록 설계가 가능한 LOC 패키지라면 어떤 것에든지 적용될 수 있다
따라서, 본 발명에서 제시한 LOC 패키지 구조에 따르면, 열전도도가 종래의 패키지 몸체를 구성하는 일반 봉지 재료의 열전도도보다 양호한 금속 재질의 타이 바 부분이 LOC 패키지의 외면으로부터 노출되도록 하여 타이 바 부분이 반도체 칩에서 발생한 열 중 일부의 통로 역할을 하게 함으로써, 종래의 패키지 몸체만을 통해 공간으로 방열하는 것보다 방열에 소요되는 시간을 감소하게 하여 방열 속도 향상에 의한 방열 특성 개선의 효과를 기대할 수 있다. 또한, 방열 수단이 LOC 패키지 자체에 이미 형성되어 있게 되므로, 일정한 수준의 방열 특성을 나타내게 되어 방열 신뢰성을 높게 한다.

Claims (6)

  1. 복수개의 본딩 패드들이 형성된 반도체 칩;
    상기 반도체 칩의 활성면에 부착되며, 각각 대응하는 상기 본딩 패드들과 전기적으로 접속되어 있는 복수개의 내부 리드들;
    상기 내부 리드들의 소정의 부분과 상기 반도체 칩의 활성면 사이에 개재되어 상기 내부 리드들을 상기 반도체 칩의 활성면에 부착시켜주는 절연성 접착 수단;
    상기 본딩 패드들과 그에 대응하는 상기 내부 리드들을 각각 전기적으로 접속시켜주는 본딩 와이어들;
    상기 내부 리드들의 배치 평면상의 빈 영역에 상기 반도체 칩을 중심으로 서로 마주보도록 형성된 적어도 한 쌍의 타이 바들;
    외부로 돌출되어 있으며 상기 내부 리드들과 일체화된 형태를 갖는 외부 리드들; 및
    상기 반도체 칩과, 상기 접착 수단과, 상기 본딩 와이어들과, 상기 타이 바들 및 상기 내부 리드들을 봉지하는 패키지 몸체;
    를 포함하는 LOC 패키지에 있어서,
    쌍을 이루는 상기 타이 바들이 상기 반도체 칩을 가로질러 일체화된 형태를 갖도록 형성되고, 일체화된 상기 타이 바의 노출부가 상기 패키지 몸체로부터 노출되는 것을 특징으로 하는 LOC 패키지.
  2. 제 1항에 있어서, 일체화된 상기 타이 바의 노출부가 상기 패키지 몸체의 외면과 일치되는 위치까지 업셋(up set)되는 것을 특징으로 하는 LOC 패키지.
  3. 제 1항에 있어서, 일체화된 상기 타이 바의 노출부가, 상기 패키지 몸체의 외면으로부터 깊이를 갖도록 업셋되고, 상기 패키지 몸체가 일체화된 상기 타이 바의 노출부를 노출시키는 홈을 갖는 것을 특징으로 하는 LOC 패키지.
  4. 복수개의 본딩 패드들이 형성된 제 1 반도체 칩;
    복수개의 본딩 패드들이 형성되고, 비활성면이 상기 제 1 반도체 칩의 비활성면에 부착된 제 2 반도체 칩;
    상기 반도체 칩들의 활성면에 부착되고, 각각 대응하는 상기 본딩 패드들과 전기적으로 접속되어 있으며, 배치 평면 중 반도체 칩의 활성면에 부착되는 면들이 서로 마주보는 형태를 갖도록 형성된 복수개의 내부 리드들;
    상기 내부 리드들의 소정의 부분과 상기 반도체 칩들의 활성면 사이에 개재되어 상기 내부 리드들을 상기 반도체 칩들의 활성면에 부착시켜주는 절연성 접착 수단;
    상기 본딩 패드들과 그에 대응하는 내부 리드들을 각각 전기적으로 접속시켜주는 본딩 와이어들;
    상기 내부 리드들의 배치 평면상의 빈 영역에 상기 반도체 칩을 중심으로 서 로 마주보도록 형성된 적어도 두 쌍의 타이 바들;
    외부로 돌출되어 있으며 내부 리드들과 일체화된 형태를 갖는 외부 리드들; 및 상기 반도체 칩들과, 상기 접착 수단과, 상기 본딩 와이어들과, 상기 타이 바들 및 상기 내부 리드들을 봉지하는 패키지 몸체;
    를 포함하는 듀얼 칩(dual chip) 형태의 LOC 패키지에 있어서,
    쌍을 이루는 상기 타이 바들이 상기 반도체 칩들 각각을 가로질러 일체화된 형태를 갖도록 형성되고, 일체화된 상기 타이 바들의 노출부들이 상기 패키지 몸체로부터 노출되는 것을 특징으로 하는 LOC 패키지.
  5. 제 4항에 있어서, 일체화된 상기 타이 바들의 노출부들이 상기 패키지 몸체의 외면들과 일치되는 위치까지 각각 업셋(up set)되는 것을 특징으로 하는 LOC 패키지.
  6. 제 4항에 있어서, 일체화된 상기 타이 바들의 노출부들이, 각각 상기 패키지 몸체의 외면들로부터 깊이를 갖도록 업셋되고, 상기 패키지 몸체가 일체화된 상기 타이 바들의 노출부들을 노출시키는 홈을 갖는 것을 특징으로 하는 LOC 패키지.
KR1020010033158A 2001-06-13 2001-06-13 일체형 타이 바를 구비한 ｌｏｃ 패키지 KR100723379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010033158A KR100723379B1 (ko) 2001-06-13 2001-06-13 일체형 타이 바를 구비한 ｌｏｃ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010033158A KR100723379B1 (ko) 2001-06-13 2001-06-13 일체형 타이 바를 구비한 ｌｏｃ 패키지

Publications (2)

Publication Number Publication Date
KR20020094743A KR20020094743A (ko) 2002-12-18
KR100723379B1 true KR100723379B1 (ko) 2007-05-31

Family

ID=27708946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010033158A KR100723379B1 (ko) 2001-06-13 2001-06-13 일체형 타이 바를 구비한 ｌｏｃ 패키지

Country Status (1)

Country Link
KR (1) KR100723379B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553717B1 (ko) * 2003-08-11 2006-02-24 광전자 주식회사 고방열 구조를 갖는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024065A (ko) * 1995-10-30 1997-05-30 김광호 반도체 칩이 타이바에 의해 고정되어 있는 반도체 칩 패키지
KR970077602A (ko) * 1996-05-23 1997-12-12 김광호 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
KR20010018691A (ko) * 1999-08-21 2001-03-15 김영환 반도체 장치의 리드 프레임

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024065A (ko) * 1995-10-30 1997-05-30 김광호 반도체 칩이 타이바에 의해 고정되어 있는 반도체 칩 패키지
KR970077602A (ko) * 1996-05-23 1997-12-12 김광호 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
KR20010018691A (ko) * 1999-08-21 2001-03-15 김영환 반도체 장치의 리드 프레임

Also Published As

Publication number Publication date
KR20020094743A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
US6246111B1 (en) Universal lead frame type of quad flat non-lead package of semiconductor
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6841858B2 (en) Leadframe for die stacking applications and related die stacking concepts
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JPH07226459A (ja) 樹脂封止型半導体装置およびその製造方法
JPH09260575A (ja) 半導体装置及びリードフレーム
US6495908B2 (en) Multi-chip semiconductor package
US6639306B2 (en) Semiconductor package having a die pad with downward-extended tabs
KR100723379B1 (ko) 일체형 타이 바를 구비한 ｌｏｃ 패키지
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
US5468991A (en) Lead frame having dummy leads
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JP3565114B2 (ja) 樹脂封止型半導体装置
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR20010058586A (ko) 반도체패키지 및 이를 이용한 실장방법
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100729028B1 (ko) 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지
JPH04241444A (ja) 半導体装置
KR19990086280A (ko) 반도체 패키지
KR200149912Y1 (ko) 반도체 패키지
JPH06302762A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee