JPH07226459A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH07226459A
JPH07226459A JP6298748A JP29874894A JPH07226459A JP H07226459 A JPH07226459 A JP H07226459A JP 6298748 A JP6298748 A JP 6298748A JP 29874894 A JP29874894 A JP 29874894A JP H07226459 A JPH07226459 A JP H07226459A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
heat radiating
insulating
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6298748A
Other languages
English (en)
Other versions
JP3362530B2 (ja
Inventor
Tetsuya Otsuki
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29874894A priority Critical patent/JP3362530B2/ja
Priority to TW083110803A priority patent/TW328156B/zh
Priority to US08/358,621 priority patent/US5594282A/en
Priority to KR1019940034902A priority patent/KR100296664B1/ko
Priority to EP94119957A priority patent/EP0658935B1/en
Priority to DE69430513T priority patent/DE69430513T2/de
Publication of JPH07226459A publication Critical patent/JPH07226459A/ja
Priority to US08/731,239 priority patent/US5891759A/en
Application granted granted Critical
Publication of JP3362530B2 publication Critical patent/JP3362530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 高い放熱特性を有する樹脂封止型半導体装置
およびその製造方法を提供する。 【構成】 樹脂封止型半導体装置１００は、半導体素子
を設置するための素子設置面１６を有する第１放熱部１
０と、この第１放熱部１０の前記素子設置面１６に接合
された半導体素子３０と、この半導体素子３０に対して
離間して配設された複数のリード３２と、これらのリー
ド３２と前記半導体素子３０の電極パッド３０ａとを電
気的に接続するワイヤ３４と、前記第１放熱部１０に対
向して位置し、前記半導体素子３０、前記リード３２お
よび前記ワイヤ３４と非接触の状態で配設された第２放
熱部２０と、前記第１放熱部１０と前記リード３２との
間に設けられた第１絶縁部４０と、前記第２放熱部２０
と前記リード３２との間に設けられた第２絶縁部４４
と、少なくとも、前記第１，第２放熱部１０，２０およ
び前記第１，第２絶縁部４０，４４の外側に形成された
樹脂封止部５０と、を含む。第１，第２放熱部１０，２
０の面１４ａ，２４ａは、それぞれ樹脂封止部５０から
露出している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、放熱体を有する樹脂封
止型半導体装置およびその製造方法に関する。
【０００２】
【技術の背景】近年、半導体チップは高集積化、高出力
化の傾向にあり、それに伴い本来半導体チップの保護を
目的とした樹脂封止において、さらに放熱特性の向上が
要求されている。これに対処するために、材料の面から
は、リードフレームや封止用樹脂の熱伝導性を高めるこ
とが検討され、構造の面からは、リードフレームデザイ
ンの変更や放熱体の付加による放熱特性の向上が検討さ
れている。特に、放熱体の付加によるパッケージの放熱
特性の改善は、消費電力が１チップあたり２Ｗ程度まで
のＬＳＩにおいては、もっとオーソドックスな対策と考
えられている。
【０００３】また、高い放熱特性を必要とする半導体素
子は通常素子のサイズが大きく、そのため従来の樹脂封
止型半導体装置においては、素子と封止樹脂との線膨張
係数の違いにより、素子にクラックが生じたりあるいは
電気的接続部に損傷が生ずるおそれがあり、素子特性の
信頼性の上で十分とは言いがたい。
【０００４】更に、従来の樹脂封止型半導体装置におい
ては、モールディングにおける樹脂注入プロセスにおい
て、注入される樹脂圧によりリードあるいはボンディン
グワイヤの変形が生じ、接続不良の原因となることがあ
った。
【０００５】
【発明が解決しようとする課題】本発明は、上述したよ
うな課題を解決するためになされたものであり、その第
一の目的は、高い放熱特性を有する樹脂封止型半導体装
置およびその製造方法を提供することにある。
【０００６】本発明の第二の目的は、半導体素子と封止
樹脂との線膨張係数の違いによる素子あるいはボンディ
ングワイヤなどの損傷を防止し、高い信頼性を有する樹
脂封止型半導体装置およびその製造方法を提供すること
にある。
【０００７】更に、本発明の第三の目的は、モールディ
ング時において注入される樹脂圧によるボンディングワ
イヤの変形などを防止し、不良品の発生が少く品質の安
定した樹脂封止型半導体装置およびその製造方法を提供
することにある。
【０００８】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体素子を設置するための素子設置面を有
する第１放熱部と、この第１放熱部の前記素子設置面に
接合された半導体素子と、この半導体素子に対して離間
して配設された複数のリードと、これらのリードと前記
半導体素子の電極部とを電気的に接続するワイヤと、前
記第１放熱部に対向して位置し、前記半導体素子、前記
リードおよび前記ワイヤと非接触の状態で配設された第
２放熱部と、前記第１放熱部と前記リードとの間に設け
られた第１絶縁部と、前記第２放熱部と前記リードとの
間に設けられた第２絶縁部と、少なくとも、前記第１，
第２放熱部および前記第１，第２絶縁部の外側に形成さ
れた樹脂封止部と、を含む。
【０００９】この半導体装置においては、熱を発生する
半導体素子の両サイドに第１放熱部および第２放熱部を
対向して設けることにより、高い放熱効果を得ることが
できる。
【００１０】さらに、第１放熱部、第２放熱部、第１絶
縁部および第２絶縁部によってルーム（空間）が形成さ
れ、このルーム内に前記半導体素子、リードの先端部お
よびワイヤが収容されるため、これらの３者を含む素子
領域と樹脂封止部とが区画された状態で形成される。そ
して、前記第１絶縁部および第２絶縁部を連続的に形成
し、かつ両者の絶縁部を位置合わせして形成することに
より、前記ルームは液体が入り込まない程度にほぼ完全
に閉そくされた状態を形成することができる。従って、
樹脂封止部を形成する際にモールディング時の樹脂が前
記ルーム内に流入することがなく、樹脂の圧力によるワ
イヤの変形や切断などが防止され、信頼性の高い半導体
装置を高い歩留りで形成することができる。
【００１１】また、前記ルーム内にアルゴンや窒素など
の不活性ガスを封入することにより、酸化による電気的
絶縁部の劣化を防止することができる。
【００１２】また、本発明の樹脂封止型半導体装置にお
いては、少くとも前記半導体素子の素子形成面は樹脂層
によって被覆されていることが好ましい。このように素
子形成面を樹脂層によって覆うことにより、例えばワイ
ヤと半導体素子の電極部との接続部が酸化によって劣化
したり外部より侵入するガスあるいは水分等による素子
特性の劣化を抑制することができる。
【００１３】前記樹脂層は、半導体素子の表面およびワ
イヤとリードとの接続部など電気的接続部を含む領域全
体を覆うことが好ましく、更に好ましくは前記空間内を
ほぼ完全に満たすように形成される。このように前記ル
ーム内に充填される樹脂層は、前記半導体素子の線膨張
係数とできるだけ近い線膨張係数を有することが好まし
く、例えば１．０×１０-6〜２．０×１０-5ｃｍ／℃の
線膨張係数を有することが好ましい。このような半導体
素子とこれを覆う樹脂との線膨張係数を近似させること
により、両者の間の熱応力を小さくすることができ、半
導体素子にクラックが生じたり、あるいは電気的接続部
に損傷が生じるなどのトラブルを防止することができ
る。
【００１４】また、前記樹脂層を構成する樹脂として
は、半導体素子の素子形成面との接触領域で熱応力が発
生しにくい程度の柔らかさを有する樹脂であってもよ
く、あるいは流動性を有する樹脂であってもよい。な
お、本発明において前記ルーム内に形成される樹脂層の
材料は、樹脂成分単独のほかに、樹脂と各種の添加剤、
例えばシリコンなどの無機質粉体、シリコーン樹脂など
の応力緩和用弾性体などを含む樹脂組成物をも含む概念
である。
【００１５】このように素子領域を樹脂層によって被覆
することにより、半導体素子の素子形成面および電気的
接続部の劣化をより確実に防止することができる。
【００１６】前記樹脂封止部は、通常１．０×１０-5〜
２．０×１０-5ｃｍ／℃、より好ましくは１．３×１０
-5〜１．６×１０-5ｃｍ／℃の線膨張係数を有する樹脂
材料によって構成される。
【００１７】前記放熱部の形状は特に制限されるもので
はないが、好ましくは、径の大きい基部と、この基部よ
り径の小さい突出部とを有し、前記突出部は外部に露出
する面を有することが好ましい。この構成によれば、放
熱部の表面積を大きくすることができるため、半導体素
子で発生した熱は、放熱部を介して効率よく分散され、
さらに樹脂封止部より露出した面を介して外部に放出さ
れることにより、効率の良い放熱を行うことができる。
さらに、この放熱部によれば、半導体素子が搭載される
素子設置面と樹脂封止部から露出する面との距離を大き
くすることができるため、半導体素子や配線に悪影響を
与えるガスあるいは水分等の侵入を抑制することができ
る。前記径の大きい基部同士を対向して配置することに
より、前記素子領域を収容するためのルームが確実に形
成される。
【００１８】前記放熱部は、前記半導体素子に面する側
の一面において連続する周縁突出部を有し、この周縁突
出部上に前記絶縁部が形成されることが好ましい。この
ような周縁突出部を形成することにより、通常樹脂によ
って形成される絶縁部を確実に支持することができる。
【００１９】さらに、前記放熱部は各種の形態を取りう
る。例えば、前記放熱部の少くとも一方は、前記外部に
露出している面に該放熱部を構成する金属と異なる金属
などによって腐食防止層を形成することが好ましい。こ
のような腐食防止層を形成することにより、例えば放熱
部を銅によって構成した場合に、前記腐食防止層をニッ
ケルによって形成することにより、露出面の腐食を防止
することができる。また、前記放熱部の少くとも一方
は、前記突出部の外部に露出している面に凹部を形成す
ることが好ましい。このような凹部を形成することによ
り、露出部の表面積が増大して放熱効果がより向上する
などの利点がある。
【００２０】本発明の樹脂封止型半導体装置は、例え
ば、以下の工程（ａ）〜（ｃ）を含むプロセスによって
製造することができる。
【００２１】（ａ）第１放熱部の素子設置面に、第１絶
縁部を介して複数のリードを含むリードフレームを固定
し、かつ前記素子設置面上に半導体素子を接合し、さら
に前記リードと前記半導体素子の電極部とをワイヤによ
って電気的に接続する工程、（ｂ）前記第１絶縁部に対
応する位置に第２絶縁部を設け、かつこの第２絶縁部を
介して第２放熱部を固定することによって、前記第１，
第２放熱部および前記第１，第２絶縁部によって囲まれ
た空間内に、少くとも、前記半導体素子、前記ワイヤお
よび前記リードの先端部を収容する工程、および（ｃ）
樹脂のモールディングによって、少くとも、前記第１，
第２放熱部および前記第１，第２絶縁部の外側に樹脂封
止部を形成する工程。
【００２２】この製造方法によれば、本発明の半導体装
置を効率よく製造することができる。
【００２３】前記半導体装置の製造方法において、前記
放熱部および前記絶縁部によって囲まれたルーム内に樹
脂層を形成することが好ましく、そのためのプロセスと
しては以下の方法が挙げられる。
【００２４】第１の方法としては、前記放熱部の少くと
も一方、好ましくは上側に位置する第２放熱部に樹脂注
入用の穴を形成し、前記工程（ｂ）の後に、前記穴を介
して前記ルーム内に樹脂を注入して樹脂層を形成する。
この場合、樹脂層は、少くとも前記半導体素子の素子形
成面および半導体素子とワイヤとの接続部などの電気的
接続部を覆う状態で形成され、前記ルーム内にほぼ完全
に充填されることが好ましい。また、前記樹脂注入用の
穴は単数でも複数でもよいが、複数形成されることが好
ましい。複数の穴を形成することにより、一方の穴から
樹脂を注入しながら他方の穴からルーム内の空気を外部
に放出することができ、樹脂の注入をスムーズに行うこ
とができる。
【００２５】また、樹脂層の第２の形成方法としては、
前記工程（ａ）ののちに、素子領域に樹脂をポッティン
グなどの方法によって塗布することにより樹脂層を形成
することができる。
【００２６】このようにルーム内に形成される樹脂層
は、前述したように、半導体素子と近似した線膨張係数
を有することが好ましい。
【００２７】
【実施例】以下、本発明の好適な実施例について図面を
参照しながら説明する。
【００２８】第１実施例 図１は、本実施例の樹脂封止型半導体装置１００の縦断
面を模式的に示す図であり、図２は、樹脂封止部を除い
た状態で、図１のＡ−Ａ線に沿ってみた状態を模式的に
示す平面図である。
【００２９】本実施例の半導体装置１００は、第１放熱
部１０と第２放熱部２０とが、第１絶縁部４０、リード
３２及び第２絶縁部４４を介在させて所定距離離れた状
態で配置されている。
【００３０】前記第１放熱部１０は、径の大きい基部１
２と、この基部１２より径の小さい突出部１４とを有
し、この突出部１４は基部１２のほぼ中央に位置してい
る。そして、基部１２の、前記突出部１４と反対側の面
は素子設置面１６を構成し、この素子設置面１６のほぼ
中央に半導体素子３０が銀ペーストなどの接着剤層３６
を介して接合されている。また、前記突出部１４の上面
１４ａは露出面を構成する。
【００３１】前記第２放熱部２０は、前記第１放熱部１
０とほぼ同様の構成を有し、径の大きい基部２２と、径
の小さい突出部２４とから構成されている。基部２２の
前記突出部２４と反対側の面２６の周縁には、周縁突出
部２７が形成されている。このような周縁突出部２７を
形成することにより、通常樹脂によって形成され可撓性
を有する絶縁部４０，４４を確実に支持することができ
る。
【００３２】これらの放熱部１０，２０は、熱伝導率が
高い材料、例えば銅，アルミニウム，銀，金等の金属あ
るいはこれらの各金属を主成分とする合金から構成され
ることが望ましく、経済性を考慮すれば特に銅が好まし
い。
【００３３】前記リード３２は、半導体素子３０と所定
距離離間した状態で配置され、その中途部は前記第１絶
縁部４０及び第２絶縁部４４によって両サイドから支持
されている。そして、これらのリード３２と半導体素子
３０の電極バッド３０ａ（図２参照）は、金，銀等のワ
イヤ（ボンディングワイヤ）３４によって電気的に接続
されている。
【００３４】前記第１絶縁部４０は、図２に示すよう
に、第１放熱部１０の素子設置面１６の周縁に沿って連
続的に形成されている。同様に、前記第２絶縁部４４は
第２放熱部２０の半導体素子３０に面する側の面２６の
周縁に沿って連続的に形成されている。これらの第１及
び第２絶縁部４０，４４は、十分な電気的絶縁性を有す
ること、リード３２を安定に支持できること、リード３
２の先端（インナーリード）及びワイヤ３４と第１放熱
部１０または第２放熱部２０とがそれぞれ接触しないス
ペースを確保できる十分な厚みを有すること、並びに熱
加工時に変形，変質が少ないこと、などが要求される。
【００３５】第１，第２絶縁部４０，４４を構成する材
料としては、絶縁性を有する樹脂，例えばポリイミド樹
脂，エポキシ樹脂等の熱硬化性樹脂などを用いることが
できる。また、第１，第２絶縁部４０，４４は、前記樹
脂からなるテープ状部材から構成されることが好まし
い。
【００３６】以上の構成によって、第１放熱部１０，第
２放熱部２０および第１絶縁部４０，第２絶縁部４４に
よって半導体素子３０、リード３２の先端部およびワイ
ヤ３４が内蔵されるルームＲが形成される。このルーム
Ｒは、樹脂封止部５０を成形する際に樹脂が流入しない
程度に閉そくされた構造とされている。
【００３７】更に、前記ルームＲ内に窒素，アルゴン等
の不活性ガスを封入することにより、酸化による電気的
接続部などの破損を防止することができる。
【００３８】前記樹脂封止部５０は、前記第１放熱部１
０および第２放熱部２０の面１４ａおよび２４ａを露出
した状態で形成され、また前述したように半導体素子３
０の存在するルームＲには樹脂が注入されない構造とな
っている。
【００３９】以上の点を考慮すると、設計ルールの一例
として以下の数値を挙げることができる。
【００４０】リード３２の厚み：０．１〜０．２ｍｍ 第２絶縁部４４の厚み：０．０１〜０．１５ｍｍ 半導体素子３０および接着剤層３６の厚み：０．３〜
０．７ｍｍ ワイヤ３４の高さ（半導体素子３０の表面とワイヤ３４
の頂点との距離）：０．１５〜０．４ｍｍ 第２放熱部２０の表面２６とリード３２との距離（図１
におけるＨ）：０．１〜０．９９ｍｍ 以上の構成の半導体装置１００においては、以下のよう
な作用効果を有する。 （１）主として熱を発生する半導体素子３０を第１放熱
部１０に接合するとともに、第１放熱部１０に対向して
第２放熱部２０を設けることにより、高い放熱効果を得
ることができる。そして、本実施例においては、放熱部
１０，２０のそれぞれの一部の面１４ａおよび２４ａを
樹脂封止部５０より露出させているため、放熱効果は更
に高いものとなる。
【００４１】そして、放熱部１０，２０の形状を断面ほ
ぼ凸状とすることにより、放熱部１０，２０の表面積を
増大させることができ、放熱効果を高めることができ
る。また、面１４ａまたは２４ａから半導体素子３０が
搭載された素子設置面１６に至る距離を大きくすること
ができ、外部からのガスあるいは水分等の侵入による素
子特性の劣化を抑制することができる。
【００４２】（２）半導体素子３０、リード３２の先端
およびワイヤ３４を含む素子領域をルームＲ内に収容
し、これら素子領域と樹脂封止部５０とを区画して形成
したため、樹脂封止部５０を成形する際に溶融樹脂の流
れによって引き起こされる樹脂圧によるワイヤの変形や
切断などを防止して、信頼性の高い半導体装置を高い歩
留りで形成することができる。
【００４３】（３）また、上述したように素子領域をル
ームＲ内に収容し、半導体素子の周囲に樹脂封止部５０
を構成する樹脂層を有さないことから、樹脂と半導体素
子との線膨張係数の違いによる素子クラック等の発生を
防止し、経時的に信頼性の高い半導体装置を構成するこ
とができる。
【００４４】また、前記ルームＲ内に窒素，アルゴンな
どの不活性ガスを封入しておくことにより、酸化による
半導体素子の劣化を防止することができる。
【００４５】次に、樹脂封止型半導体素子１００の製造
方法の一例について説明する。
【００４６】図３（ａ）〜（ｃ）は、第１実施例に係る
半導体装置１００の製造プロセスを概略的に示す断面図
である。
【００４７】（ａ）この製造例においては、まず、図３
（ａ）に示すように、第１放熱部１０の素子設置面１６
上の所定位置に銀ペーストなどの接着剤層３６を介して
半導体素子３０を接合する。そして、第１放熱部１０の
素子設置面１６上に、図２に明らかに示すように、素子
設置面１６の周縁に沿って第１絶縁部４０を配置し、更
に第１絶縁部４０上に、複数のリード３２を含むリード
フレーム３８を配置し、３者を例えばエポキシ樹脂等の
接着剤を用いて熱圧着し、第１放熱部１０、第１絶縁部
４０およびリードフレーム３８を相互に固定する。
【００４８】なお、第１放熱部１０、半導体素子３０、
第１絶縁部４０およびリードフレーム３８の接合方法お
よび接合順序は特に制限されるものではない。
【００４９】次いで、半導体素子３０の電極パッド３０
ａと対応するリード３２を所定の配線パターンでワイヤ
３４によって電気的に接続する。
【００５０】（ｂ）次に、図３（ｂ）に示すように、第
２放熱部２０を第２絶縁部４４を介して前記第１放熱部
１０に対向するように接着によって固定する。このと
き、第２絶縁部４４は前記第１絶縁部４０と重なる状態
で配置される必要がある。
【００５１】この工程によって、第１放熱部１０、第２
放熱部２０、第１絶縁部４０および第２絶縁部４４によ
って内部にルームＲが形成され、このルームＲ内に半導
体素子３０、リード３２の先端部およびワイヤ３４が内
蔵される状態となる。そして、リード３２はその上下に
位置する第１絶縁部４０および第２絶縁部４４によって
挟まれ、確実に支持される。
【００５２】この工程は、窒素ガスやアルゴンガスなど
の不活性ガス雰囲気中で行われることにより、ルームＲ
内に不活性ガスが封入されることが望ましい。
【００５３】（ｃ）次いで、図３（ｃ）に示すように、
通常のモールディング手段を用いて樹脂封止部５０が形
成される。このとき、ルームＲ内には樹脂封止部５０を
構成する溶融樹脂が注入されない。また、第１放熱部１
０の面１４ａおよび第２放熱部２０の面２４ａは樹脂封
止部５０から露出した状態で形成される。
【００５４】つまり、図３（ｂ）に示すように、モール
ドＭの上下の壁面と放熱部１０，２０の面１４ａおよび
２４ａとが接する状態で図３（ｂ）で形成された被封入
体がキャビティ内にセットされることにより、放熱部１
０，２０の各面１４ａおよび２４ａが樹脂封止部５０よ
り露出した状態で形成される。
【００５５】次いで、リードフレーム３８は、通常の手
段によってフレームおよびダムバーなどが切断され、さ
らに必要に応じて外部に突出するリード部分（アウター
リード）の成形が行われる。
【００５６】第２実施例 本実施例の半導体装置２００について、図４および図５
を参照しながら説明する。なお、これらの図において、
前記第１実施例の半導体装置１００と実質的に同一の機
能を有する部材には同一の符号を付し、その詳細な説明
を省略する。
【００５７】本実施例の樹脂封止型半導体装置２００
は、その基本的構成は前記第１実施例の半導体装置１０
０とほぼ同様である。半導体装置２００が前記半導体装
置１００と異なる点は、第１放熱部１０、第２放熱部２
０、第１絶縁部４０および第２絶縁部４４から構成され
るルームＲ内に樹脂層（内部樹脂封止部）６０が形成さ
れていることにある。ルームＲ内に樹脂を封入すること
により、素子領域に外部からのガス、例えば酸素、ハロ
ゲンといった腐食性や酸化性を有するガスや水分の侵入
を防止することができ、素子特性の劣化を防止すること
ができる。そして、半導体装置およびその製造時の信頼
性を考慮すると、内部樹脂封止部６０はルームＲ内全体
に形成することが望ましい。
【００５８】内部樹脂封止部６０を構成する樹脂として
は、半導体素子３０の線膨張係数と近似したものが好ま
しく、例えば１．０×１０-6〜２．０×１０-5ｃｍ／℃
の線膨張係数を有することが好ましい。この範囲の線膨
張係数を有する樹脂、例えばエポキシ系樹脂、シリコー
ン系樹脂などを用いて内部樹脂封止部６０を形成するこ
とにより、半導体素子３０と内部樹脂封止部６０との線
膨張係数の違いによって熱応力を受けることが抑制さ
れ、半導体素子３０あるいはその電気的接続部の損傷を
防止することができる。
【００５９】内部樹脂封止部６０を構成する樹脂は、上
述した範囲の線膨張係数を有することが好ましいが、こ
れに限定されず、例えば熱応力の発生しにくい樹脂、例
えばシリコーン樹脂のような柔軟性の高いもの、あるい
は流動性を有するものなどを採用することもできる。ま
た、このような樹脂としては、熱応力の点からは劣る
が、樹脂封止部５０を構成する樹脂と同様の樹脂を用い
ることも可能である。すなわち、内部樹脂封止部６０が
形成されるルームＲの体積は樹脂封止部５０の体積に比
べて小さくかつルームＲが区画された領域であるため、
樹脂を注入する際にもその圧力を小さくすることがで
き、ワイヤなどの変形や損傷をかなり抑制することがで
きるからである。
【００６０】この実施例においては、少なくとも一方の
放熱部、好ましくはモールディング時にキャビティの上
側に位置する放熱部（本実施例においては第２放熱部２
０）に単数もしくは好ましくは複数の穴が形成されてい
る。図５は、第２放熱部２０を基部２２側から見た平面
図である。本実施例においては、放熱部２０には、基部
２０の対角線上に４個の樹脂注入用の穴２８が形成され
ている。これらの穴２８の内の少なくとも１つの穴を除
いて他の穴２８から樹脂を注入することにより樹脂が注
入されない穴２８からルームＲ内の空気が放出され、樹
脂の流入がスムーズに行われる。
【００６１】なお、樹脂封止部５０の成形時に内部樹脂
封止部６０を形成する場合には、第１および第２放熱部
１０，２０のいずれにも樹脂注入用の穴を形成しておく
ことが好ましい。
【００６２】以上の構成の半導体装置２００において
は、以下のような作用効果を有する。 （１）前記第１実施例の半導体装置１００と同様に、半
導体素子３０の両サイドに第１放熱部１０および第２放
熱部２０を対向して設けることにより、高い放熱効果を
有する。さらに、放熱部１０，２０のそれぞれの一部の
面１４ａおよび２４ａを樹脂封止部５０より露出して形
成しているため、放熱効果はさらに高いものとなる。
【００６３】さらに、前記半導体装置１００と同様に、
放熱部１０，２０の形状をほぼ凸状とすることにより、
放熱部１０，２０の表面積を増大させて放熱効果を高め
ることができるとともに、面１４ａまたは２４ａから半
導体素子３０に至る距離を大きくすることができ、外部
からのガスあるいは水分等の侵入による素子特性の劣化
を抑制することができる。
【００６４】（２）第１放熱部１０，第２放熱部２０，
第１絶縁部４０および第２絶縁部４４から構成されるル
ームＲ内に内部樹脂封止部６０を形成することにより、
この素子領域に外部からのガスや水分の侵入を確実に防
止することができ、素子特性の劣化を抑制することがで
きる。特に、前記内部樹脂封止部６０を構成する樹脂と
して、半導体素子３０と線膨張係数の近似した樹脂など
を採用して、内部樹脂封止部６０と半導体素子３０との
間で生ずる熱応力による歪みを小さくすることにより、
半導体素子の劣化を抑制することができる。
【００６５】（３）また、上述したように素子領域をル
ームＲ内に収容し、素子領域と樹脂封止部５０とを区画
して形成したことにより、内部樹脂封止部６０が形成さ
れる領域の体積を小さくすることができる。その結果、
内部樹脂封止部を形成する際の樹脂の注入圧を小さくで
きることから樹脂圧によるワイヤなどの変形や損傷を抑
制することができる。さらに、内部樹脂封止部６０を樹
脂封止部５０と区画して形成し、その体積を小さくでき
ることから、内部樹脂封止部６０と半導体素子３０との
熱応力による歪みを小さくすることができ、この点から
も素子特性の劣化を防止することができる。
【００６６】次に本実施例の半導体装置２００の製造方
法を図６（ａ）〜（ｄ）を参照しながら説明する。
【００６７】（ａ）まず、図６（ａ）に示すように、第
１放熱部１０、半導体素子３０、第１絶縁部４０および
リード３２を含むリードフレーム３８を所定の配置で接
合し、さらに半導体素子３０とリード３２とをワイヤ３
４によってボンディングする。この工程は前記第１実施
例の工程（ａ）に相当する。
【００６８】（ｂ）次に、図６（ｂ）に示すように、第
２放熱部２０を第２絶縁部４４を介して前記第１放熱部
１０に対向する所定位置に固定する。この工程は、前記
第１実施例の工程（ｂ）と同様である。
【００６９】このプロセスでは、第２放熱部２０は第１
放熱部１０より上側に位置し、第２放熱部２０の樹脂注
入用の穴２８はルームＲと連通している。なお、本実施
例においては、ルームＲ内に樹脂が注入されるため、前
記第１実施例のように、この工程を不活性ガス雰囲気中
で行う必要はない。
【００７０】（ｃ）次いで、図６（ｃ）に示すように、
第２放熱部２０の穴２８を介してルームＲ内に樹脂を注
入し、内部樹脂封止部６０を形成する。この時、ルーム
Ｒ内に充填される樹脂はルームＲをほぼ完全に満たす状
態で注入されることが好ましい。
【００７１】（ｄ）次いで、図６（ｄ）に示すように、
通常のモールディングによって樹脂封止部５０を形成す
る。この工程は、前記第１実施例の工程（ｃ）とほぼ同
様である。
【００７２】なお、内部樹脂封止部６０を樹脂封止部５
０と同じ工程で形成する場合には、前記工程（ｃ）を経
ずに、前記工程（ｄ）において、ルームＲ内にも樹脂を
注入することにより、樹脂封止部５０と内部樹脂封止部
６０と同時に形成することも可能である。
【００７３】第３実施例 本実施例の半導体装置３００について、図７を参照しな
がら説明する。なお、図７において、前記第２実施例の
半導体装置２００と実質的に同一の機能を有する部材に
は同一の符号を付し、その詳細の説明を省略する。
【００７４】本実施例の半導体装置３００が前記第２実
施例の半導体装置２００と異なる点は、第１放熱部１
０、第２放熱部２０、第１絶縁部４０および第２絶縁部
４４によって形成されるルームＲ内の内部樹脂封止部６
２が、一部の空間を残した状態で、半導体素子３０、ワ
イヤ３４およびリード３２の先端部を封止し、ルームＲ
内全体に充填されていないことである。このように内部
樹脂封止部６２がルームＲ内に完全に充填されていなく
ともよいのは、後述する内部樹脂封止部６２の形成方法
によるものであって、その機能は前記第２実施例の内部
樹脂封止部６０と基本的に同様である。ようするに、内
部樹脂封止部６２は、電気的断線などを生じやすい、半
導体素子３０とワイヤ３４との接続部およびワイヤ３４
とリード３２との接続部を含む領域あるいは少なくとも
半導体素子３０の素子形成面をカバーできればその形成
領域は特に限定されない。
【００７５】本実施例の半導体装置３００においては、
後述するようにルームＲを形成する前に内部樹脂封止部
６２を形成するため、第１放熱部および第２放熱部に樹
脂注入用の穴を形成する必要はない。また、内部樹脂封
止部６２についても前記第２実施例の内部樹脂封止部６
０と同様の構成、例えば線膨張係数の点で半導体素子３
０と近似しているものを用いることが好ましい。
【００７６】以上の構成の半導体装置３００は、前記第
２実施例の半導体装置２００と基本的に同様の機能を有
する。
【００７７】次に本実施例の半導体装置３００の製造方
法を図８（ａ）〜（ｄ）を参照しながら説明する。
【００７８】（ａ）まず、図８（ａ）に示すように、第
１放熱部１０、半導体素子３０、第１絶縁部４０および
リード３２を含むリードフレーム３８を位置決めした状
態で相互に固定し、更に半導体素子３０とリード３２と
をワイヤ３４によってボンディングする。この工程は、
前記第２実施例の工程（ａ）と同様である。
【００７９】（ｂ）次いで、図８（ｂ）に示すように、
半導体素子３０、ワイヤ３４およびリード３２の先端部
を含む領域に内部樹脂封止部６２を形成する。この内部
樹脂封止部６２は、例えば溶融あるいは溶液状態の樹脂
をポッティングなどの手段で塗布することにより形成す
ることができる。このとき、注意しなければならないこ
とは、内部樹脂封止部６２の端部が第１絶縁部４０を乗
り越えて外部に漏れ出すことがない状態で形成される必
要がある。内部樹脂封止部６２を構成する樹脂が第１絶
縁部４０より外方に流出した場合には、次の工程で行わ
れる第２絶縁部４４の接合が確実に行われず、ルームＲ
の形式が不完全になる可能性があるからである。
【００８０】（ｃ）次いで、図８（ｃ）に示すように、
第２絶縁部４４を介して第２放熱部２０を前記第１放熱
部１０に対向するように固定する。この工程は前記第２
実施例の工程（ｂ）と同様である。
【００８１】（ｄ）次いで、図８（ｄ）に示すように、
通常のモールディング手段を用いて樹脂封止部５０が形
成される。この工程は、前記第２実施例の工程（ｄ）と
同様である。
【００８２】次に、放熱部の変形例について説明する。
【００８３】図９に示す半導体装置４００の放熱部１
０，２０は、両者とも同一の形態を有し、前述した実施
例のように第２放熱部２０に周縁突出部２７を有してい
ない。この例の場合には、第１放熱部１０と第２放熱部
２０とを全く同型の部材で構成することができ、部品点
数の点から有利である。ただし、第１放熱部１０と第２
放熱部２０とのスペーサとしても機能する第１および第
２絶縁部４０，４４としては、変形のしにくい機械的強
度の大きいものを用いる必要がある。
【００８４】図１０に示す半導体装置５００の放熱部１
０，２０は、両者とも同一の形態を有し、共にそれぞれ
周縁突出部１７，２７を有している。このように放熱部
の両者に周縁突出部を設けることにより、放熱部１０，
２０相互の間隔をより確実に設定することができる。
【００８５】図１１に示す放熱部１０（２０）は、突出
部１４（２４）の端面に基部１２（２２）および突出部
１４（２４）と異なる金属で形成された腐食防止層１４
ｃ（２４ｃ）が形成されている。このような構成が適用
される例としては、例えば放熱部本体に比較的安価な銅
を用いた場合にその露出面は酸化されやすいため、例え
ばニッケルあるいはハンダなどからなる腐食防止層１４
ｃ（２４ｃ）を設けることにより、放熱部の露出面の腐
食を防止することができる。腐食防止層は樹脂などによ
って形成されていてもよい。
【００８６】図１２に示す放熱部１０（２０）は、突出
部１４（２４）の端面（露出面）のほぼ中央に凹部１４
ｂ（２４ｂ）が形成されている。このような構成の放熱
部１０（２０）を用いると、モールディングの際に露出
面を構成する端面１４ａ（２４ａ）とモールドの壁面と
の接触面積が小さくなることから、モールドの壁面と接
触する露出面１４ａ（２４ａ）の単位面積当りの型じめ
圧力が大きくなるため、露出面１４ａ（２４ａ）への樹
脂の流入が防止され、いわゆるバリの形成をなくすこと
ができる。また、放熱部１０（２０）は凹部１４ｂ（２
４ｂ）を有することにより、露出面の表面積が大きくな
るため放熱効率が向上する。
【００８７】図１３に示す放熱部１０（２０）は、突出
部１４（２４）の側面にアンダーカットが形成されてい
る。このようなアンダーカットの形状を有することによ
り、放熱部１０（２０）と樹脂封止部との接合強度が大
きくなる。
【００８８】放熱部は、以上述べた実施例の放熱部ある
いはその変形例に限られたものではなく、その形状はル
ームＲを形成できる程度に広い面を有する限り、種々の
態様をとりうる。また、放熱効率の点では若干劣るもの
の、放熱部は樹脂封止部５０内に封入されるタイプのも
のであっても良い。
【００８９】以上、本発明の好適な実施例について述べ
たが、本発明はこれに限定されるものではなく、発明の
要旨の範囲内で種々の変形が可能である。
【００９０】
【発明の効果】本発明によれば、半導体素子の両サイド
に対向して第１の放熱部および第２の放熱部を配置する
ことにより、高い放熱特性を有する樹脂封止型半導体装
置を提供することができる。また、本発明によれば、第
１放熱部、第２放熱部、第１絶縁部および第２絶縁部に
より内部にルームを形成し、このルーム内に半導体素
子、ワイヤおよびリードの先端を収容することにより、
半導体素子あるいはワイヤなどの電気接続部の損傷を防
止し、高い信頼性を有する樹脂封止型半導体装置を提供
することができる。さらに、本発明によれば、前記ルー
ムを形成することにより、モールディングにおいて注入
される樹脂圧によるワイヤの変形などを防止し、歩留り
が高く品質の安定した樹脂封止型半導体装置を提供する
ことができる。さらに本発明は、上述した樹脂封止型半
導体装置を比較的簡易なプロセスによって製造すること
ができる製造方法を提供することができる。
【００９１】
【図面の簡単な説明】
【図１】本発明にかかる第１実施例の樹脂封止型半導体
装置を模式的に示す縦断面図である。
【図２】図１における樹脂封止部を除いた状態でＡ−Ａ
線に沿ってみた半導体装置の平面図である。
【図３】（ａ）〜（ｃ）は、図１に示す半導体装置の製
造プロセスを模式的に示した縦断面図である。
【図４】本発明の第２実施例にかかる半導体装置を模式
的に示す縦断面図である。
【図５】図４に示す半導体装置の第２放熱部を模式的に
示す平面図である。
【図６】（ａ）〜（ｄ）は、図４に示す半導体装置の製
造プロセスを模式的に示す縦断面図である。
【図７】本発明にかかる第３実施例の樹脂封止型半導体
装置を模式的に示す縦断面図である。
【図８】（ａ）〜（ｄ）は、図７に示す半導体装置の製
造プロセスを模式的に示す縦断面図である。
【図９】本発明の放熱部の変形例を模式的に示す縦断面
図である。
【図１０】本発明の放熱部の変形例を示す縦断面図であ
る。
【図１１】本発明の放熱部の変形例を示す縦断面図であ
る。
【図１２】本発明の放熱部の変形例を示す斜視図であ
る。
【図１３】本発明の放熱部の変形例を示す縦断面図であ
る。
【符号の説明】
１０ 第１放熱部 １２ 基部 １４ 突出部 １６ 素子設置面 ２０ 第２放熱部 ２２ 基部 ２４ 突出部 ２７ 周縁突出部 ２８ 樹脂注入穴 ３０ 半導体素子 ３２ リード ３４ ワイヤ ４０ 第１絶縁部 ４４ 第２絶縁部 ５０ 樹脂封止部 ６０ 内部樹脂封止部 ６２ 内部樹脂封止部 １００ 樹脂封止型半導体装置 ２００ 樹脂封止型半導体装置 ３００ 樹脂封止型半導体装置

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を設置するための素子設置面
    を有する第１放熱部と、 この第１放熱部の前記素子設置面に接合された半導体素
    子と、 この半導体素子に対して離間して配設された複数のリー
    ドと、 これらのリードと前記半導体素子の電極部とを電気的に
    接続するワイヤと、 前記第１放熱部に対向して位置し、前記半導体素子、前
    記リードおよび前記ワイヤと非接触の状態で配設された
    第２放熱部と、 前記第１放熱部と前記リードとの間に設けられた第１絶
    縁部と、 前記第２放熱部と前記リードとの間に設けられた第２絶
    縁部と、 少なくとも、前記第１，第２放熱部および前記第１，第
    ２絶縁部の外側に形成された樹脂封止部と、 を含む樹脂封止型半導体装置。
  2. 【請求項２】 請求項１において、 前記第１絶縁部は前記第１放熱部の一面において連続的
    に形成され、前記第２絶縁部は前記第２放熱部の一面に
    おいて連続的に形成され、これら絶縁部および放熱部に
    よって囲まれた空間内に、前記半導体素子、前記ワイヤ
    および前記リードの先端部が収容されている樹脂封止型
    半導体装置。
  3. 【請求項３】 請求項２において、 前記空間内において、少なくとも前記半導体素子の素子
    形成面は樹脂層によって覆われている樹脂封止型半導体
    装置。
  4. 【請求項４】 請求項３において、 前記放熱部の少なくとも一方は樹脂注入用の穴を有し、
    この穴を介して前記空間内にほぼ完全に樹脂層が封入さ
    れている樹脂封止型半導体装置。
  5. 【請求項５】 請求項３または請求項４において、 前記樹脂層は、１．０×１０-6〜２．０×１０-5ｃｍ／
    ℃の線膨張係数を有する材料からなる樹脂封止型半導体
    装置。
  6. 【請求項６】 請求項１〜請求項５のいずれかにおい
    て、 前記樹脂封止部は、１．０×１０-5〜２．０×１０-5ｃ
    ｍ／℃の線膨張係数を有する材料からなる樹脂封止型半
    導体装置。
  7. 【請求項７】 請求項６において、 前記樹脂封止部は、１．３×１０-5〜１．６×１０-5ｃ
    ｍ／℃の線膨張係数を有する材料からなる樹脂封止型半
    導体装置。
  8. 【請求項８】 請求項１〜請求項７のいずれかにおい
    て、 前記放熱部の少くとも一方は、径の大きい基部と、この
    基部より径の小さい突出部とを有し、前記突出部は外部
    に露出している面を有する樹脂封止型半導体装置。
  9. 【請求項９】 請求項１〜請求項８のいずれかにおい
    て、 前記放熱部の少くとも一方は、前記半導体素子に面する
    側の一面において連続する周縁突出部を有し、この周縁
    突出部上に前記絶縁部が形成される樹脂封止型半導体装
    置。
  10. 【請求項１０】 請求項８または請求項９において、 前記放熱部の少くとも一方は、前記外部に露出している
    面に、前記放熱部と異なる材料からなる腐食防止層を有
    する樹脂封止型半導体装置。
  11. 【請求項１１】 請求項８〜請求項１０のいずれかにお
    いて、 前記放熱部の少くとも一方は、前記外部に露出している
    面に凹部を有する樹脂封止型半導体装置。
  12. 【請求項１２】 以下の工程（ａ）〜（ｃ）を含む樹脂
    封止型半導体装置の製造方法。 （ａ）第１放熱部の素子設置面に、第１絶縁部を介して
    複数のリードを含むリードフレームを固定し、かつ前記
    素子設置面上に半導体素子を接合し、さらに前記リード
    と前記半導体素子の電極部とをワイヤによって電気的に
    接続する工程、 （ｂ）前記第１絶縁部に対応する位置に第２絶縁部を設
    け、かつこの第２絶縁部を介して第２放熱部を固定する
    ことによって、前記第１，第２放熱部および前記第１，
    第２絶縁部によって囲まれた空間内に、少くとも、前記
    半導体素子、前記ワイヤおよび前記リードの先端部を収
    容する工程、および （ｃ）樹脂のモールディングによって、少くとも、前記
    第１，第２放熱部および前記第１，第２絶縁部の外側に
    樹脂封止部を形成する工程。
  13. 【請求項１３】 請求項１２において、 前記放熱部の少くとも一方は樹脂注入用の穴を有し、前
    記工程（ｂ）の後に、前記穴を介して前記空間内に樹脂
    を入れて、少くとも前記半導体素子の素子形成面を覆う
    樹脂層を形成する工程、を含む樹脂封止型半導体装置の
    製造方法。
  14. 【請求項１４】 請求項１３において、 前記樹脂層は、前記空間内をほぼ完全に満たす状態で形
    成される樹脂封止型半導体装置の製造方法。
  15. 【請求項１５】 請求項１２において、 前記工程（ａ）の後に、少くとも、前記半導体素子の素
    子形成面を覆う樹脂層を形成する工程、を含む樹脂封止
    型半導体装置の製造方法。
  16. 【請求項１６】 請求項１３〜請求項１５のいずれかに
    おいて、 前記樹脂層は、１．０×１０-6〜２．０×１０-5ｃｍ／
    ℃の線膨張係数を有する樹脂封止型半導体装置の製造方
    法。
  17. 【請求項１７】 請求項１２〜請求項１６のいずれかに
    おいて、 前記工程（ｃ）において、前記第１，第２放熱部はそれ
    ぞれ一部が露出する状態でモールディングが行われる樹
    脂封止型半導体装置の製造方法。
JP29874894A 1993-12-16 1994-11-08 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3362530B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP29874894A JP3362530B2 (ja) 1993-12-16 1994-11-08 樹脂封止型半導体装置およびその製造方法
TW083110803A TW328156B (en) 1993-12-16 1994-11-21 Resin-sealing type semiconductor and method of manufacture thereof
US08/358,621 US5594282A (en) 1993-12-16 1994-12-14 Resin sealing type semiconductor device and method of making the same
KR1019940034902A KR100296664B1 (ko) 1993-12-16 1994-12-15 수지봉지형반도체장치및그제조방법
EP94119957A EP0658935B1 (en) 1993-12-16 1994-12-16 Resin sealing type semiconductor device and method of making the same
DE69430513T DE69430513T2 (de) 1993-12-16 1994-12-16 Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
US08/731,239 US5891759A (en) 1993-12-16 1996-10-11 Method of making a multiple heat sink resin sealing type semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-316963 1993-12-16
JP31696393 1993-12-16
JP29874894A JP3362530B2 (ja) 1993-12-16 1994-11-08 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07226459A true JPH07226459A (ja) 1995-08-22
JP3362530B2 JP3362530B2 (ja) 2003-01-07

Family

ID=26561644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29874894A Expired - Fee Related JP3362530B2 (ja) 1993-12-16 1994-11-08 樹脂封止型半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US5594282A (ja)
EP (1) EP0658935B1 (ja)
JP (1) JP3362530B2 (ja)
KR (1) KR100296664B1 (ja)
DE (1) DE69430513T2 (ja)
TW (1) TW328156B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
JP2012195417A (ja) * 2011-03-16 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015015477A (ja) * 2014-08-06 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69427865T2 (de) * 1994-12-16 2002-04-11 Seiko Epson Corp Halbleiteranordnung mit einer Wärmesenke und Herstellungsverfahren der Wärmesenke
JP3054576B2 (ja) * 1995-04-26 2000-06-19 シャープ株式会社 半導体装置
JP3435925B2 (ja) * 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means
JP4118353B2 (ja) * 1996-10-11 2008-07-16 株式会社デンソー 樹脂封止型半導体装置の製造方法およびモールド金型
KR19980035920A (ko) * 1996-11-15 1998-08-05 구자홍 에스오피타입 반도체 패키지
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6159764A (en) 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6072322A (en) * 1997-12-30 2000-06-06 Intel Corporation Thermally enhanced test socket
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6314639B1 (en) * 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
JPH11295172A (ja) * 1998-04-06 1999-10-29 Denso Corp 半導体圧力センサ
US6075288A (en) * 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
JP3533159B2 (ja) 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2003115565A (ja) * 2001-10-05 2003-04-18 Nec Yamagata Ltd 半導体パッケージ及びその製造方法
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
US20030223181A1 (en) * 2002-05-28 2003-12-04 Micron Technology, Inc. Electronic device package
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
US8648932B2 (en) * 2009-08-13 2014-02-11 Olive Medical Corporation System, apparatus and methods for providing a single use imaging device for sterile environments
WO2011120014A1 (en) 2010-03-25 2011-09-29 Olive Medical Corporation System and method for providing a single use imaging device for medical applications
KR102012810B1 (ko) 2011-05-12 2019-08-21 디퍼이 신테스 프로덕츠, 인코포레이티드 이미징 센서 및 이미징 센서에 대한 데이터를 액세스하는 방법
KR102143807B1 (ko) 2012-07-26 2020-08-31 디퍼이 신테스 프로덕츠, 인코포레이티드 최소 영역 모노리식 cmos 이미지 센서를 가진 카메라 시스템
CN105228503B (zh) 2013-03-15 2017-11-07 德普伊新特斯产品公司 最小化内窥镜应用中图像传感器输入/输出和导体的数量
BR112015023206A2 (pt) 2013-03-15 2017-08-22 Olive Medical Corp Sincronização de sensor de imagem sem temporizador de entrada e temporizador de transmissão de dados
USD906271S1 (en) * 2018-04-13 2020-12-29 Rohm Co., Ltd. Semiconductor module
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
DE102019104010A1 (de) 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件
USD937231S1 (en) * 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package
USD1009818S1 (en) * 2021-10-13 2024-01-02 Rohm Co., Ltd. Semiconductor device
JP1711418S (ja) * 2021-10-13 2022-03-31 半導体素子

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121811C (ja) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS57136352A (en) * 1981-02-18 1982-08-23 Toshiba Corp Semiconductor device of resin potted type
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPS60223136A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
DE3578830D1 (de) * 1984-06-14 1990-08-30 Advanced Micro Devices Inc Mehrschicht-waermesenkpackung fuer integrierte schaltung.
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US5181097A (en) * 1988-06-10 1993-01-19 Hitachi, Ltd. Plastic molded type electronic device
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
JPH02137249A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH03259914A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd 半導体封止用樹脂組成物および該組成物を用いた半導体装置
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
EP0482812B1 (en) * 1990-10-26 1998-01-07 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JPH04185556A (ja) * 1990-11-20 1992-07-02 Naldec Kk リアデフォッガ装置
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05160304A (ja) * 1991-12-06 1993-06-25 Toshiba Corp 半導体装置
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JP2848151B2 (ja) * 1992-08-20 1999-01-20 トヨタ自動車株式会社 ディファレンシャル装置のバックラッシシム選択方法
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06275759A (ja) * 1993-03-17 1994-09-30 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
JP2012195417A (ja) * 2011-03-16 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015015477A (ja) * 2014-08-06 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US5891759A (en) 1999-04-06
DE69430513D1 (de) 2002-06-06
EP0658935B1 (en) 2002-05-02
KR100296664B1 (ko) 2001-10-24
US5594282A (en) 1997-01-14
EP0658935A2 (en) 1995-06-21
KR950021435A (ko) 1995-07-26
EP0658935A3 (en) 1996-07-10
TW328156B (en) 1998-03-11
JP3362530B2 (ja) 2003-01-07
DE69430513T2 (de) 2002-10-31

Similar Documents

Publication Publication Date Title
JP3362530B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3316714B2 (ja) 半導体装置
KR100262180B1 (ko) 수지밀봉형반도체장치및그의제조방법
KR100342589B1 (ko) 반도체 전력 모듈 및 그 제조 방법
WO2004004005A1 (ja) 半導体装置およびその製造方法
US20020079570A1 (en) Semiconductor package with heat dissipating element
JPH04158556A (ja) 樹脂封止型半導体装置
JP7131436B2 (ja) 半導体装置及びその製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP3406147B2 (ja) 半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JP2005135969A (ja) 放熱板付きｂｇａ型半導体装置および製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2756436B2 (ja) 半導体装置およびその製造方法
JPS6089945A (ja) 封止半導体装置
JPH10189792A (ja) 半導体パッケージ
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JP2633513B2 (ja) 半導体装置の製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPH098209A (ja) 半導体装置およびモールド金型
KR100230920B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees