JP2003115565A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2003115565A
JP2003115565A JP2001309491A JP2001309491A JP2003115565A JP 2003115565 A JP2003115565 A JP 2003115565A JP 2001309491 A JP2001309491 A JP 2001309491A JP 2001309491 A JP2001309491 A JP 2001309491A JP 2003115565 A JP2003115565 A JP 2003115565A
Authority
JP
Japan
Prior art keywords
component
frame
melting point
heat sink
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001309491A
Other languages
English (en)
Inventor
Kazuhiro Kishi
一弘 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP2001309491A priority Critical patent/JP2003115565A/ja
Priority to EP02022450A priority patent/EP1300881A3/en
Priority to US10/265,223 priority patent/US20030068843A1/en
Publication of JP2003115565A publication Critical patent/JP2003115565A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】 【課題】モールド樹脂からなるリード枠部を中空構造に
することができ、かつ、リード枠部に熱的影響を与える
ことなく、高融点ソルダーを介して半導体素子を実装す
ることができる半導体パッケージの製造方法を提供す
る。 【解決手段】本製造方法は、放熱板１０上に高融点ソル
ダーを介して部品１２を実装する第１の過程と、第１の
過程の終了後に、放熱板１０とは別個に形成した枠体１
３を部品１２を囲むようにして放熱板１０上に接着する
第２の過程と、枠体に支持されている接続端子１４と部
品１２とをボンディングワイヤ１５を介して接続する第
３の過程と、枠体１３をキャップ１８で封着する第４の
過程と、からなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、放熱板上におい
て、枠体の内部に半導体素子その他の部品が収容される
半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】高出力・高周波半導体は、例えば、移動
体通信基地局の増幅器として用いられるように、送信部
における信号増幅用に多く用いられている。近年、市場
拡大に伴い、移動体通信各社の価格競争激化により、基
地局の構造簡素化及び大幅な価格低減が要求されてお
り、基地局の信号送信部に使用される高出力・高周波半
導体に対しても構造の簡素化及び価格低減を実行するこ
とが重要な要素の一つとなっておいる。
【０００３】この目的のために、通常、高出力・高周波
半導体の製造工程の自動化及び簡略化による製造費用低
減や、使用される部品（セラミックパッケージ、内部搭
載部材、キャップ等）の価格低減という手法が採用され
ている。
【０００４】しかしながら、この手法では、高出力・高
周波半導体の価格低減には限界がある。特に、高周波・
高出力半導体用に現在使用されているセラミックパッケ
ージは、半導体素子の放熱性を確保するための放熱板と
セラミックリード枠により構成されており、単価が高
く、顧客が要求している半導体の大幅な価格低減は到底
不可能である。
【０００５】そこで、パッケージ単価を下げる手法とし
て、例えば、パッケージをプラスチックモールド化する
方法がある。
【０００６】この手法は、中出力以下の半導体には既に
適用されており、価格低減において一応の効果を奏して
いる。
【０００７】
【発明が解決しようとする課題】しかしながら、高出力
・高周波半導体をプラスチックモールドパッケージ化す
るにあたっては、高周波特性の劣化を抑えるため、パッ
ケージ内部を中空にすることが望ましく、中出力半導体
において実施されているように、パッケージの内部をモ
ールド樹脂で充填させることはできない。
【０００８】また、モールド成形したリード枠部を先に
放熱板上に形成し、中空化を実現したとしても、次のよ
うな問題を新たに生じる。
【０００９】すなわち、半導体は高出力であるため、パ
ッケージ内部に搭載される半導体素子の放熱性を確保す
るため、半導体素子はＡｕＳｎやＡｕＳｉ等の融点３０
０℃以上の高融点・低熱抵抗ソルダーを介して実装する
ことが必要である。従って、この低熱抵抗ソルダーを溶
融させる際に、モールド樹脂からなるリード枠部も３０
０℃以上の温度に晒されることになる。しかしながら、
モールド樹脂の耐熱温度は３００℃以下であるため、３
００℃以上の温度に晒されると、モールド樹脂の分解が
起こり、やがては炭化し、結果的にモールド樹脂の強度
が低下する。
【００１０】本発明はこのような問題点に鑑みてなされ
たものであり、モールド樹脂からなるリード枠部を中空
構造にすることができ、かつ、リード枠部に熱的影響を
与えることなく、高融点ソルダーを介して半導体素子を
実装することができる半導体パッケージ及びその製造方
法を提供することを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するた
め、本発明は、放熱板上に高融点ソルダーを介して部品
を実装する第１の過程と、前記第１の過程の終了後に、
前記放熱板とは別個に形成した枠体を前記部品を囲むよ
うにして前記放熱板上に接着する第２の過程と、を備え
る半導体パッケージの製造方法を提供する。
【００１２】また、本発明は、放熱板上に高融点ソルダ
ーを介して部品を実装する第１の過程と、前記第１の過
程の終了後に、前記放熱板とは別個に形成した枠体を前
記部品を囲むようにして前記放熱板上に接着する第２の
過程と、前記枠体に支持されている接続端子と前記部品
とをボンディングワイヤを介して接続する第３の過程
と、前記枠体をキャップで封着する第４の過程と、を備
える半導体パッケージの製造方法を提供する。
【００１３】さらに、本発明は、放熱板と、前記放熱板
上に高融点ソルダーを介して実装された部品と、前記放
熱板とは別個に形成された枠体であって、前記部品が前
記放熱板上に実装された後に、前記部品を囲むようにし
て前記放熱板上に前記放熱板上に接着された枠体と、を
備える半導体パッケージを提供する。
【００１４】さらに、本発明は、放熱板と、前記放熱板
上に高融点ソルダーを介して実装された部品と、前記放
熱板とは別個に形成された枠体であって、前記部品が前
記放熱板上に実装された後に、前記部品を囲むようにし
て前記放熱板上に前記放熱板上に接着された枠体と、前
記枠体に支持されている接続端子と前記部品とを接続す
るボンディングワイヤと、前記枠体を封着するキャップ
と、を備える半導体パッケージを提供する。
【００１５】
【発明の実施の形態】図１は、本発明の一実施形態に係
る高周波・高出力半導体のパッケージの斜視図であり、
図２は図１におけるＡ−Ａ線に沿った断面図である。
【００１６】図１及び図２に示すように、本実施形態に
係る半導体パッケージは、ＣｕＷまたはＣＭＣからなる
放熱板１０と、放熱板１０上に高融点ソルダー１１を介
して実装された複数の半導体チップその他の電子部品１
２と、放熱板１０上に接着して固定されたモールド枠１
３と、モールド枠１３に支持されている接続端子１４と
各電子部品１２とを接続するボンディングワイヤ１５
と、モールド枠１３の開口部を覆い、モールド枠１３を
封着するキャップ１６と、からなっている。
【００１７】図２に示すように、モールド枠１３は、外
形がほぼ正方形形状であり、内部が中空構造になってい
る下段部１３ａと、下段部１３ａの上に下段部１３ａと
一体に形成されている上段部１３ｂとからなっている。
上段部１３ｂも、下段部１３ａと同様に、外形がほぼ正
方形形状であり、内部が中空構造になっている。下段部
１３ａと上段部１３ｂの外径は等しく、かつ、上段部１
３ｂは下段部１３ａよりも大きい内径を有している。こ
のため、モールド枠１３の内部は全体として中空構造に
なっている。
【００１８】モールド枠１３は、放熱板１０とは別個に
形成されたものであり、後述するように、電子部品１２
が放熱板１０上に実装された後に、電子部品１２をその
内部の中空構造の中に収容するようにして、放熱板１０
上に低弾性かつ液状のエポキシ樹脂１６を介して接着さ
れる。
【００１９】モールド枠１３の下段部１３ａと上段部１
３ｂとの間には開口（図示せず）が形成されており、こ
の開口に接続端子１４が挿入されることにより、接続端
子１４はモールド枠１３に保持されている。
【００２０】図２に示すように、接続端子１４はモール
ド枠１３の内部に位置する端部において、ボンディング
ワイヤ１５を介して、放熱板１０上に搭載されている電
子部品１２と電気的に接続されている。接続端子１４を
介して、電子部品１２と外部の回路（図示せず）との間
で信号の送受信が行われる。
【００２１】なお、電子部品１２としては、半導体素子
の他にアルミナ基板やコンデンサなども含まれる。
【００２２】モールド枠１３上には、液状エポキシ樹脂
からなる封止材１７を介して、ほぼ正方形形状のモール
ドキャップ１８が固着されている。モールドキャップ１
８はモールド枠１３の上段部１３ｂの内径よりも大きな
外径を有している。このため、モールド枠１３の上段部
１３ｂにより画定されている開口部はモールドキャップ
１８により完全に覆われ、この結果、放熱板１０とモー
ルド枠１３とモールドキャップ１８とによって中空構造
１９が画定されている。
【００２３】電子部品１２を放熱板１０上に固定してい
る高融点ソルダー１１はＡｕＳｎからなるソルダーであ
る。高融点ソルダー１１としては、融点が３００℃以上
のソルダーであれば、任意のソルダーを用いることがで
きる。例えば、ＡｕＳｎソルダーの代わりに、ＡｕＳｉ
ソルダーを用いることもできる。
【００２４】以下、本実施形態に係る半導体パッケージ
の利点について説明する。
【００２５】前述のように、高周波・高出力半導体のパ
ッケージとしては、高周波特性の低下を防ぐため、中空
である必要がある。
【００２６】また、半導体素子が高出力であるため、半
導体素子の搭載部にはＣｕやＣｕＷ等の金属からなる放
熱板を用いる必要があり、さらに、半導体素子を放熱板
上に実装する際には、熱抵抗の低いソルダーで実装する
必要がある。ここで、熱抵抗の低いソルダーとしては、
ＡｕＳｎソルダーやＡｕＳｉソルダーなどの融点が３０
０℃以上の高融点ソルダーがある。
【００２７】また、パッケージ単価の低減策の一つとし
て、パッケージのモールド化が必要である。ただし、高
出力半導体は搭載部品が多いため、高融点ソルダーを溶
融させ、部品実装を行う数分の間に、モールドパッケー
ジは高温にさらされるが、モールドは高温に放置される
と、分解が進み、強度が低下する。
【００２８】本実施形態に係る半導体パッケージは以上
の問題を全て解決するものである。
【００２９】すなわち、第１に、モールド枠１３は中空
構造１９を有するものとして形成されている。これによ
り、本半導体パッケージの高周波特性の劣化を防止する
ことができる。
【００３０】第２に、モールド枠１３は、放熱板１０と
は別体のものとして形成されているため、電子部品１２
を放熱板１０上に実装した後に、放熱板１０上に固着す
ることが可能である。このため、電子部品１２を高融点
ソルダー１１を介して放熱板１０上に実装した後に、モ
ールド枠１３を放熱板１０上に実装すれば、高融点ソル
ダー１１を使用することができるとともに、モールド枠
１３は高融点ソルダー１１を溶融させるための高温度に
晒されることはなく、従って、モールド枠１３の強度低
下を防止することができる。
【００３１】第３に、本実施形態に係る半導体パッケー
ジは従来使用されているセラミックパッケージに対し
て、大幅にパッケージ単価を低減することが可能であ
る。具体的には、本実施形態に係る半導体パッケージの
製造単価は従来のセラミックパッケージの製造単価の約
１／８である。
【００３２】なお、モールド枠１３はモールド樹脂から
形成されることは必ずしも必要ではなく、例えば、モー
ルド枠１３に代えて、セラミックからなる枠を用いても
よく、セラミック枠によってもパッケージ単価低減を図
ることができる。
【００３３】図３は、本実施形態に係る半導体パッケー
ジの製造過程を示す図である。以下、図３を参照して、
本実施形態に係る半導体パッケージの製造方法の一例を
説明する。
【００３４】先ず、放熱板１０、接続端子１４及びモー
ルドキャップ１８を予め形成する。接続端子１４及びモ
ールドキャップ１８はそれぞれ複数の接続端子１４及び
モールドキャップ１８が同時に形成されているリードフ
レーム１４ａ、１８ａとして供給される。リードフレー
ム１４ａ、１８ａはともにモールド樹脂から形成されて
いる。
【００３５】先ず、パッケージ内部に搭載されるべき電
子部品１２を放熱板１０上に高融点ソルダー１１を介し
て実装する（ステップＳ１００）。
【００３６】リードフレーム１４ａを構成する各接続端
子１４に対してモールド枠１３をモールド成形する。そ
の後、接続端子１４が挿入されている状態のモールド枠
１３を各個片にダイシングする。
【００３７】次いで、エポキシ樹脂１６を介して、個片
にしたモールド枠１３を、電子部品１２が内部に収容さ
れるようにして、放熱板１０上に接着する（ステップＳ
１１０）。
【００３８】次いで、電子部品１２と接続端子１４とを
金からなるボンディングワイヤ１５を介して接続する
（ステップＳ１２０）。
【００３９】次いで、リードフレーム１８ａからモール
ドキャップ１８を各個片にダイシングした後、モールド
キャップ１８を封止材１７を介してモールド枠１３に接
着する。
【００４０】
【発明の効果】以上のように、本発明に係る半導体パッ
ケージ及びその製造方法によれば、次の効果を得ること
ができる。
【００４１】第１に、半導体パッケージの内部を中空構
造とすることができる。これにより、本半導体パッケー
ジの高周波特性の劣化を防止することができる。
【００４２】第２に、枠体は放熱板とは別体のものとし
て形成されているため、電子部品を放熱板上に実装した
後に、放熱板上に固着することが可能である。このた
め、電子部品を高融点ソルダーを介して放熱板上に実装
した後に、枠体を放熱板上に実装すれば、枠体に熱的影
響を与えることなく、高融点ソルダーを使用することが
できる。
【００４３】第３に、上記のように、電子部品を高融点
ソルダーを介して放熱板上に実装した後に、枠体を放熱
板上に実装すれば、枠体は高融点ソルダーを溶融させる
ための高温度に晒されることはなく、従って、枠体の強
度低下を防止することができる。
【００４４】第４に、本発明に係る半導体パッケージに
よれば、従来使用されているセラミックパッケージと比
較して、大幅にパッケージ単価を低減することができ
る。具体的には、本発明に係る半導体パッケージの製造
単価は従来のセラミックパッケージの製造単価の約１／
８である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体パッケージの
斜視図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】図１に示した半導体パッケージの製造過程を示
す工程図である。
【符号の説明】
１０ 放熱板 １１ 高融点ソルダー １２ 電子部品 １３ モールド枠 １４ 接続端子 １５ ボンディングワイヤ １６ エポキシ樹脂 １７ 封止材 １８ モールドキャップ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 放熱板上に高融点ソルダーを介して部品
    を実装する第１の過程と、 前記第１の過程の終了後に、前記放熱板とは別個に形成
    した枠体を前記部品を囲むようにして前記放熱板上に接
    着する第２の過程と、 を備える半導体パッケージの製造方法。
  2. 【請求項２】 放熱板上に高融点ソルダーを介して部品
    を実装する第１の過程と、 前記第１の過程の終了後に、前記放熱板とは別個に形成
    した枠体を前記部品を囲むようにして前記放熱板上に接
    着する第２の過程と、 前記枠体に支持されている接続端子と前記部品とをボン
    ディングワイヤを介して接続する第３の過程と、 前記枠体をキャップで封着する第４の過程と、 を備える半導体パッケージの製造方法。
  3. 【請求項３】 放熱板と、 前記放熱板上に高融点ソルダーを介して実装された部品
    と、 前記放熱板とは別個に形成された枠体であって、前記部
    品が前記放熱板上に実装された後に、前記部品を囲むよ
    うにして前記放熱板上に前記放熱板上に接着された枠体
    と、 を備える半導体パッケージ。
  4. 【請求項４】 放熱板と、 前記放熱板上に高融点ソルダーを介して実装された部品
    と、 前記放熱板とは別個に形成された枠体であって、前記部
    品が前記放熱板上に実装された後に、前記部品を囲むよ
    うにして前記放熱板上に前記放熱板上に接着された枠体
    と、 前記枠体に支持されている接続端子と前記部品とを接続
    するボンディングワイヤと、 前記枠体を封着するキャップと、 を備える半導体パッケージ。
JP2001309491A 2001-10-05 2001-10-05 半導体パッケージ及びその製造方法 Pending JP2003115565A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001309491A JP2003115565A (ja) 2001-10-05 2001-10-05 半導体パッケージ及びその製造方法
EP02022450A EP1300881A3 (en) 2001-10-05 2002-10-04 Method of manufacturing a semiconductor package
US10/265,223 US20030068843A1 (en) 2001-10-05 2002-10-07 Method of manufacturing semiconductor packaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001309491A JP2003115565A (ja) 2001-10-05 2001-10-05 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003115565A true JP2003115565A (ja) 2003-04-18

Family

ID=19128630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001309491A Pending JP2003115565A (ja) 2001-10-05 2001-10-05 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US20030068843A1 (ja)
EP (1) EP1300881A3 (ja)
JP (1) JP2003115565A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026725A (ja) * 2013-07-26 2015-02-05 京セラ株式会社 半導体素子収納用パッケージおよびこれを備えた実装構造体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210410A (ja) * 2005-01-25 2006-08-10 Toshiba Corp 半導体装置
US8013429B2 (en) * 2009-07-14 2011-09-06 Infineon Technologies Ag Air cavity package with copper heat sink and ceramic window frame

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1207728A (en) * 1968-11-27 1970-10-07 Standard Telephones Cables Ltd Housing assembly for an electric circuit
GB1447641A (en) * 1973-06-29 1976-08-25 Plessey Co Ltd Ingegrated circuits
US4266089A (en) * 1978-09-14 1981-05-05 Isotronics, Incorporated All metal flat package having excellent heat transfer characteristics
US4266090A (en) * 1978-09-14 1981-05-05 Isotronics, Incorporated All metal flat package
EP0273556A1 (en) * 1986-12-22 1988-07-06 Trw Inc. Integrated-circuit chip packaging construction
JPH0290540A (ja) * 1988-09-27 1990-03-30 Mitsubishi Electric Corp 半導体装置
US4950503A (en) * 1989-01-23 1990-08-21 Olin Corporation Process for the coating of a molybdenum base
JPH04207056A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd マルチチップモジュール装置の製造方法とそれに用いるキャップ付枠体
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026725A (ja) * 2013-07-26 2015-02-05 京セラ株式会社 半導体素子収納用パッケージおよびこれを備えた実装構造体

Also Published As

Publication number Publication date
US20030068843A1 (en) 2003-04-10
EP1300881A2 (en) 2003-04-09
EP1300881A3 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
TWI489602B (zh) 半導體結構及半導體封裝系統
US6261868B1 (en) Semiconductor component and method for manufacturing the semiconductor component
US6261867B1 (en) Method of making a package for microelectronic devices using iron oxide as a bonding agent
JPH04230056A (ja) 電子構成素子およびこの電子構成素子を製造するための方法
CA2453003A1 (en) Use of diverse materials in air-cavity packaging of electronic devices
US9601413B2 (en) Cavity package with die attach pad
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
US6713865B2 (en) Semiconductor device having semiconductor element housed in packed with heat sink
KR101036987B1 (ko) 반도체 장치의 제조 방법
US20080019108A1 (en) Power Amplifier
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JPS62241354A (ja) 高周波用回路素子密封パッケージとその製造方法
JPH11224959A (ja) 光半導体素子収納用パッケージ
JP2003115565A (ja) 半導体パッケージ及びその製造方法
JP3165139B1 (ja) 気密封止型半導体パッケージ
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JPH0661372A (ja) ハイブリッドｉｃ
JP2005294871A (ja) 半導体装置
JP2007157801A (ja) 半導体モジュールとその製造方法
US20020031859A1 (en) Microwave semiconductor device and the manufacturing method thereof for improve heat discharge and electric property
JP2006128534A (ja) 高放熱型電子部品収納用パッケージ
JP2000349221A (ja) リードフレームおよびそれを用いた半導体デバイス
US20160071777A1 (en) Semiconductor package and semiconductor device
JP2004022627A (ja) 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JPH11233697A (ja) 半導体装置および製造方法