JP2006210410A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006210410A
JP2006210410A JP2005017008A JP2005017008A JP2006210410A JP 2006210410 A JP2006210410 A JP 2006210410A JP 2005017008 A JP2005017008 A JP 2005017008A JP 2005017008 A JP2005017008 A JP 2005017008A JP 2006210410 A JP2006210410 A JP 2006210410A
Authority
JP
Japan
Prior art keywords
pellet
semiconductor
sealing cap
envelope
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005017008A
Other languages
English (en)
Inventor
Tomohiro Yoshida
大広 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005017008A priority Critical patent/JP2006210410A/ja
Priority to US11/319,135 priority patent/US20060163708A1/en
Publication of JP2006210410A publication Critical patent/JP2006210410A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】自己発熱量が相当に多い半導体ペレットを使用する場合にでも、半導体ペレットからの発熱を効率よく吸収して、異常温度上昇を防止し、半導体素子の破壊や性能劣化を引き起こすことのない半導体装置を得ること。
【解決手段】半導体装置２０は、熱伝導性を有する外囲器２１と、この外囲器２１内に収納設置される半導体ペレット２２と、外囲器２１の外側から覆うように設けられた熱伝導性を有する封止キャップ２３とを具備する。外囲器２１は、リード線接続部３１と、このリード線接続部３１から導出されるリード線３２に通電接続された半導体ペレット２２を熱伝導的に設置するペレット収納部ａを備え、封止キャップ２３は、ペレット収納部ａを外側から覆うように取り付けられた際に、半導体ペレット２２の表面に熱伝導的に接触するように設けられる突起部３３を備え、半導体ペレット２２からの発熱成分ｈを、突起部３３を介して封止キャップ本体２３ａ側へ放熱可能に設ける。
【選択図】 図２

Description

この発明は、半導体装置に係り、特にベース基板の実装面上に半導体ペレットを実装して使用するに適する半導体装置に関する。
従来、この種の半導体装置は、半導体が高集積化された半導体ペレットがベース基板上に実装されて電子部品として広く利用されている。
また、この種の高集積化された半導体ペレットは、高電力対応型が開発されるに伴なう素子の大型化により、一方では、半導体ペレットを搭載する半導体機器として大型化の傾向にある。
他方では、半導体ペレットからの発熱量の増加に伴ない放熱性の向上が図られている。
従来の半導体ペレットは、高電力対応および高集積化された半導体ペレットからの自己発熱量が増加の一歩をたどり、この発熱による半導体ペレット自体の破損や性能劣化に対する対応手段が種々取られている。
この対応手段の一つとして、従来は、高集積化された半導体ペレットからの自己発熱を、半導体ペレット自体が異常高温度になる前に空冷により冷却する手段が用いられている。この種の冷却手段を有する半導体装置として、特開平５−１２９５１６号公報（特許文献１参照）に開示されたものがある。
従来の半導体装置を図４を参照して説明する。図４は半導体装置１の縦断面図である。
この半導体装置１は、ベース基板２と、このベース基板２の内側凹部２ａに実装された、比較的低発熱タイプの半導体ペレット３と、この半導体ペレット３上に導電的に配設されたバンプ電極４と、このバンプ電極４上に導電的に配置された大電力素子タイプの半導体ペレット５と、この半導体ペレット５を外側から覆い、ベース基板２との間を封止するように設けられた封止キャップ６と、この封止キャップ６の外側に熱伝導的に設けられた放熱フィン７とから構成される。
半導体ペレット３は、単結晶珪素からなる半導体基板を主体に構成され、その素子形成面に記憶回路システムを搭載した、比較的自己発熱量の小さい低消費電力型の単一能動素子で構成されている。バンプ電極４は、その両側に外部端子４ａおよび４ｂが設けられ、両半導体ペレット３および５側にそれぞれ通電接続されている。半導体ペレット５は、熱伝導性充填剤８を介して封止キャップ６側に熱伝導的に設けられる。封止キャップ６は、その周縁部を封止剤９を介してベース基板２側に熱伝導的に配設されている。
このように構成された半導体装置１は、特に比較的高発熱タイプの半導体ペレット５からの発熱を封止キャップ６を介して放熱フィン７から積極的に放熱することができるものである。従って、半導体ペレット５からの発熱に伴なう異常温度上昇を避けることができ、半導体ペレット５が破壊したり性能劣化を起こしたりすることがないようになっている。
特開平５−１２９５１６号公報
従来の半導体装置１によれば、半導体ペレット５からの発熱に伴なう異常温度上昇を避けることができるものであるが、特に集積度の高い高電力用の半導体ペレットである、例えばＧａＦｓ−ＦＥＴが用いられた場合には、自己発熱量も相当に増え放熱が間に合わなくなり、延いては半導体ペレット自体の破壊や性能劣化を引き起こす惧れがあった。
本発明は、上記の事情に鑑みてなされたもので、自己発熱量が多い半導体ペレットを使用する場合にでも、半導体ペレットからの発熱を効率よく吸収して、異常温度上昇を防止し、半導体ペレット自体の破壊や性能劣化を引き起こすことのない半導体装置を提供することを目的とする。
上記目的を達成するために、本発明によれば、熱伝導性を有する外囲器と、この外囲器内に収納設置される半導体ペレットと、上記外囲器の外側から覆うように設けられた熱伝導性を有する封止キャップとを具備し、上記外囲器は、リード線接続部と、このリード線接続部から導出されるリード線に通電接続された半導体ペレットを熱伝導的に設置するペレット収納部を備え、上記封止キャップは、上記ペレット収納部を外側から覆うように封止した際に、上記半導体ペレットの表面に熱伝導的に接触するように設けられる突起部を備え、上記半導体ペレットからの発熱成分を、上記突起部を介して上記封止キャップ本体側へ放熱可能に設けられたことを特徴とする半導体装置を提供する。
本発明によれば、自己発熱量を伴なう半導体ペレットからの発熱を効率よく吸収して、異常温度上昇を防止し、半導体素子の破壊や性能劣化を引き起こすことのない半導体装置を提供することができる。
本発明に係る半導体装置の実施形態について、添付図面を参照して説明する。
図１〜図３は、本発明の半導体装置２０の実施形態を示す概要図である。
この半導体装置２０は、ベース基板としての外囲器２１と、この外囲器２１上に実装された電力素子として用いられる半導体ペレット２２と、この半導体ペレット２２を外側から覆い、且つ外部から封止する封止キャップ２３とから構成される。
外囲器２１は、例えばＣｕ−Ｍｏ等の熱伝導材料が用いられ、図２および図３に示すように、平板部２１ａと、この平板部２１ａ上にペレット収納部ａが形成されるように、平板部２１ａの周囲に設けられる周壁部２１ｂと、平板部２１ａの両側から外側へ一体的に突出させた取付部２１ｃとから構成される。この取付部２１ｃには、それぞれ固定ネジ用孔２１ｃ１が設けられ、半導体装置２０を搭載する図示しない設備側にネジ止め固定される。
半導体ペレット２２は、例えばマイクロ波帯用大電力増幅素子として、GaAs-FETが用いられ、図３に示すように、外囲器２１の平板部２１ａの上面ほぼ中央部に、例えば４個が一列に設置される。また、これらの半導体ペレット２２は、図２に示すように、外囲器２１の平板部２１ａに熱伝導的に設置される。
一列に配置された各半導体ペレット２２には、両側からそれぞれ複数の通電用電線としての金属細線２２ａが導出され、両側に隣接して設置される素子としての分配合成器３０に通電接続される。これらの金属細線２２ａは、半導体ペレット２２および分配合成器３０へ圧着固定して通電接続される。
これらの半導体ペレット２２は、封止キャップ２３側のそれぞれのペレット表面に導電膜として数十ミクロン程度の厚さの熱伝導性コーティング、例えばシリコンゲル層２５が設けられる。
このシリコンゲル層２５は、固有の低誘電率の特性を有し、半導体ペレット２２の回路への誘電作用による誤動作等の悪影響を低減させることができる。また、このシリコンゲル層２５は、ミクロンオーダの厚さにすることにより僅かなクッション性を有し、封止キャップ２３が外囲器２１のペレット収納部ａを覆うように装着された際に、封止キャップ２３の突起部３３が、半導体ペレット２２の表面に弾力的に接触して寸法吸収する作用を有する。
また、外囲器２１の周壁部２１ｂには、分配合成器３０に面する相対向した位置にリード線接続部３１がそれぞれ設けられる。各リード線接続部３１は、図２に示すように、周壁部２１ｂの相対向する側を部分的に切除して開口ｅが形成され、この開口ｅに電気絶縁層３１ａが埋設される。また、この埋設されたそれぞれの電気絶縁層３１ａには、リード線３２がそれぞれ貫通して設けられ、分配合成器３０側に一端側が接続された金属細線２２ａに通電接続される。
リード線接続部３１の電気絶縁層３１ａには、例えばアロイ材系の電気絶縁層３１ａでリード線３２が貫通した状態で保持されている。リード線３２は、外囲器２１のペレット収納部ａに収納された各半導体ペレット２２と通電接続された、例えば電力分配合成回路を含むセラミックス製のものである。
封止キャップ２３は、図１に示すように、半導体装置２０の自己発熱成分ｈを外部へ放熱する複数の放熱フィン２３ｂが設けられ、封止キャップ本体２３ａにて外囲器２１のペレット収納部ａを封止するように、周囲を半田付けして、所要の密封効果が得られるように設けられる。
この半田付けの際には、ペレット収納部ａ内は、例えば２００℃程度の温度上昇があるが、シリコンゲル層２５は、耐熱性に優れて所定の特性の変質がない。
また、封止キャップ２３には、銅等の熱伝導率の高い金属が用いられ、その正面が図２に示すように、半導体ペレット２２の横幅よりやや広い幅を有すると共に、その平面が図３に示すように、半導体ペレット２２の縦幅よりやや広い幅を有して方形状凸型に加工した突起部３３が設けられる。
この突起部３３は、封止キャップ２３が外囲器２１の外側を覆うように封止されると、ペレット収納部ａに設置された複数の半導体ペレット２２とそのペレット表面のシリコンゲル層２５を介して熱伝導的に接触させて設けられる。
封止キャップ２３の複数の突起部３３は、図２に示すように、封止キャップ２３が外囲器２１側に封止された際に、外囲器２１のペレット収納部ａに設置された半導体ペレット２２の表面と、図３の想像線ｂで示すように、熱伝導的に対向配置される。
また、ペレット収納部ａは、封止キャップ２３により封止された状態で、ペレット収納部ａ内に、窒素等の不活性絶縁ガスが所要濃度に封入され、このペレット収納部ａ内の温度上昇に伴なう電気ショートやスパーク発生を抑制するようにしている。
次に、半導体装置２０の作用について、図１〜図３を参照して説明する。
半導体装置２０を作動させると、半導体ペレット２２の自己発熱成分ｈが周囲に放熱される。すなわち、自己発熱成分ｈの内、図２に示す矢印ｄ方向への発熱成分ｈ１が、シリコンゲル層２５を介して封止キャップ２３側の突起部３３へ熱伝導される。
この突起部３３へ熱伝導した発熱成分ｈ１は、キャップ本体２３ａ側へ熱伝導し、更にこのキャップ本体２３ａから複数の放熱フィン２３ｂ側へ熱伝導される。
放熱フィン２３ｂ側へ熱伝導した発熱成分ｈ１は、この放熱フィン２３ｂ側から空冷により外部へ放熱される。
他方、図２に示すよう、自己発熱成分ｈの内、図２に示す矢印ｃ方向への発熱成分ｈ２は、外囲器２１の平板部２１ａ側へ熱伝導される。この平板部２１ａ側へ熱伝導した発熱成分ｈ２は、当該平板部２１ａ，周壁部２１ｂおよび複数の放熱フィン２３ｂを介して外部へ放熱される。
従って、半導体ペレット２２として比較的大容量の電力素子が用いられた場合であって、半導体ペレット２２が所定温度以上にはならず、破壊や性能劣化を引き起こさない。
また、ペレット収納部ａ内は、異常温度上昇せず、従って、シリコンゲル層２５は変質しないまま正常に作用する。すなわち、誘電率が異常に上昇したり、熱伝導率が低下したりすることがなく、特に、半導体ペレット２２が、ペレット収納部ａ内において安定して作動する温度環境が得られる。従って、半導体装置２０は、作動状態にあって安定した機能を発揮し、半導体装置２０の破壊や性能劣化を未然に防止することができる。
また、半導体装置２０によれば、半導体ペレット２２の表面にコーティングしたシリコンゲル層２５は、封止キャップ２３を外囲器２１側へ封止されると、封止キャップ２３側の突起部３３がシリコンゲル層２５の表面に弾力的に押圧接触して接続状態となり、寸法誤差分を吸収することができる。従って、半導体装置２０の組立性（製造性）を向上させることができる。
なお、半導体装置２０によれば、外囲器２１のペレット収納部ａに設置された複数の半導体ペレット２２を一つの突起部３３により熱伝導的に組立てられたが、半導体ペレット２２の個々の発熱量や耐熱性能に応じて、熱伝導量や熱伝導率の異なる突起部３３を設けた構成にすることができる。
この構成を採用した場合には、封止キャップ２３の突起部３３が比較的大型であったり、高熱伝導率特性を有するもであると、放熱量を多くすることが可能であるので、半導体装置全体を必要以上に大型にすることなく、合理的な大きさおよび軽量化が図れる。
本発明の放熱装置の概要を示す正面図。 本発明の放熱装置の概要を示す縦断面図。 図１のＡ−Ａ線に沿う断面図。 従来の半導体装置の要部断面図。
符号の説明
２０ 半導体装置
２１ 外囲器
２１ａ 平板部
２１ｂ 周壁部
２１ｃ 取付部
２１ｃ１ 固定ネジ用孔
２２ 半導体ペレット
２２ａ 金属細線
２３ 封止キャップ
２３ａ 封止キャップ本体
２３ｂ 放熱フィン
２５ シリコンゲル層（熱伝導性コーティング）
３０ 分配合成器（素子）
３１ リード線接続部
３１ａ 電気絶縁層
３２ リード線
３３ 突起部
ａ ペレット収納部
ｅ 開口

Claims (4)

  1. 熱伝導性を有する外囲器と、この外囲器内に収納設置される半導体ペレットと、上記外囲器の外側から覆うように設けられた熱伝導性を有する封止キャップとを具備し、
    上記外囲器は、リード線接続部と、このリード線接続部から導出されるリード線に通電接続された半導体ペレットを熱伝導的に設置するペレット収納部を備え、
    上記封止キャップは、上記ペレット収納部を外側から覆うように封止した際に、上記半導体ペレットの表面に熱伝導的に接触するように設けられる突起部を備え、
    上記半導体ペレットからの発熱成分を、上記突起部を介して上記封止キャップ本体側へ放熱可能に設けられたことを特徴とする半導体装置。
  2. 上記封止キャップの突起部と接触する半導体ペレットの表面には、熱伝導性コーティング層を設けたことを特徴とする請求項１記載の半導体装置。
  3. 上記封止キャップには、この封止キャップ本体側から放熱フィンを一体的に設けたことを特徴とする請求項１記載の半導体装置。
  4. 上記外囲器のペレット収納部に、上記半導体ペレットおよび分配合成器を配置し、上記半導体ペレットおよび分配合成器からの発熱を封止キャップ側から放熱するようにしたことを特徴とする請求項１記載の半導体装置。
JP2005017008A 2005-01-25 2005-01-25 半導体装置 Abandoned JP2006210410A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005017008A JP2006210410A (ja) 2005-01-25 2005-01-25 半導体装置
US11/319,135 US20060163708A1 (en) 2005-01-25 2005-12-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017008A JP2006210410A (ja) 2005-01-25 2005-01-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2006210410A true JP2006210410A (ja) 2006-08-10

Family

ID=36695913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017008A Abandoned JP2006210410A (ja) 2005-01-25 2005-01-25 半導体装置

Country Status (2)

Country Link
US (1) US20060163708A1 (ja)
JP (1) JP2006210410A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135531A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508036B2 (en) * 2007-05-11 2013-08-13 Tessera, Inc. Ultra-thin near-hermetic package based on rainier
US8193597B2 (en) * 2009-11-17 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic device with low acoustic loss packaging
US8232615B2 (en) * 2010-02-23 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device with acoustic transducer and amplifier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5227663A (en) * 1989-12-19 1993-07-13 Lsi Logic Corporation Integral dam and heat sink for semiconductor device assembly
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
JP4251418B2 (ja) * 1999-10-06 2009-04-08 Ｏｋｉセミコンダクタ株式会社 Ｉｃパッケージ
JP2003115565A (ja) * 2001-10-05 2003-04-18 Nec Yamagata Ltd 半導体パッケージ及びその製造方法
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135531A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
US20060163708A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
JP2012099612A (ja) 半導体装置
JP4828969B2 (ja) 半導体装置の実装構造
US20130195134A1 (en) Semiconductor laser device
WO2013172183A1 (ja) パワーモジュール
JP2003031744A (ja) 半導体装置
JP2006210410A (ja) 半導体装置
JP3507682B2 (ja) 半導体モジュール
JP2008277330A (ja) 放熱装置
JP4781961B2 (ja) 電子装置及び照明器具
JP6362800B2 (ja) 半導体装置
JP5717922B1 (ja) 電力変換装置
US7476571B2 (en) Method for cooling a semiconductor device
JP4994025B2 (ja) 樹脂封止型電子機器
JP4192619B2 (ja) 発光ダイオードランプ装置
JP2011155147A (ja) 半導体装置
JP2006041014A (ja) 電子部品
JP4770518B2 (ja) 高出力増幅器
JP2008166642A (ja) 放熱部材付き半導体デバイス
JP2006041199A (ja) 電子装置
JP2007235061A (ja) 両面冷却型半導体装置
CN219778877U (zh) Mos器件在印制电路板上的连接结构
JP2005228849A (ja) 半導体装置
JP2007115965A (ja) 電子装置
KR102444136B1 (ko) 방열 성능이 향상된 밀리미터파 송수신기
JP5609473B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20091029