JP2011155147A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011155147A
JP2011155147A JP2010015887A JP2010015887A JP2011155147A JP 2011155147 A JP2011155147 A JP 2011155147A JP 2010015887 A JP2010015887 A JP 2010015887A JP 2010015887 A JP2010015887 A JP 2010015887A JP 2011155147 A JP2011155147 A JP 2011155147A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lid member
sealing layer
semiconductor device
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010015887A
Other languages
English (en)
Other versions
JP5518509B2 (ja
Inventor
Kosuke Ikeda
康亮 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010015887A priority Critical patent/JP5518509B2/ja
Publication of JP2011155147A publication Critical patent/JP2011155147A/ja
Application granted granted Critical
Publication of JP5518509B2 publication Critical patent/JP5518509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】封止層の熱膨張による熱応力に起因した封止層の亀裂発生を抑制し、信頼性の向上を可能とする半導体装置を提供する。
【解決手段】半導体チップ2と、上方に開口部4Aを有し半導体チップ2を内部に収容する収容ケース4と、開口部4Aを閉じる蓋材8と、収容ケース4の内部に充填されて半導体チップ2を埋設する封止層9と、を有し、蓋材8は、半導体チップ2と対向する面に、少なくとも半導体チップ2と平面的に重なり半導体チップ2側に突出した凸状部8Aが設けられていることを特徴とする。
【選択図】図2

Description

本発明は、半導体装置に関するものである。
従来の半導体装置は、一部が開口した箱型のケース内に半導体チップを搭載したのち、通常はケース内部に絶縁性のゲル状樹脂(封止材)を充填して、収容する半導体チップを埋設している(例えば、特許文献1参照)。このような構造にすることによって、ケース内の収容物を物理的に、あるいは空気中の水分から保護している。
また、封止材が絶縁性を備えることにより、半導体チップやこれに接続する配線等からの放電を防止し、装置の信頼性を高め破損を防ぐこととしている。
特開2003−218298号公報
ところで、上記構成の半導体装置に対しては、信頼性試験として、急激な加熱冷却を繰り返す熱衝撃試験が実施される。この試験において半導体装置を急激に加熱すると、熱応力によって封止材表面に亀裂が生じやすかった。この結果は、半導体装置の使用により半導体チップが発熱すると、封止材に亀裂が生じるおそれがあることを示している。使用により生じる亀裂から半導体装置内部に水分の侵入を許すと、半導体装置の破損につながるため、装置に求められる高信頼性が得られないおそれがある。
また、上記構成の半導体装置では、封止材を充填した上で、ケース開口部を閉じる蓋材を配設することがある。このような蓋材によって、ケース内への水分の侵入を防ぐとともに、封止材を外気に曝さないことにより封止材の劣化を防ぐ構成としている。
しかし、上述のように封止材が熱膨張すると、蓋材が押し上げられて変形し、蓋材の破損に繋がるおそれがある。すると、蓋材の破損部から装置内への水分侵入を許すこととなるため、装置の信頼性低下につながる。
本発明はこのような事情に鑑みてなされたものであって、封止層の熱膨張による熱応力に起因した封止層の亀裂発生を抑制し、信頼性の向上を可能とする半導体装置を提供することを目的とする。
上記の課題を解決するため、本発明の半導体装置は、半導体チップと、上方に開口部を有し前記半導体チップを内部に収容する収容ケースと、前記開口部を閉じる蓋材と、前記収容ケースの内部に充填されて前記半導体チップを埋設する封止層と、を有し、前記蓋材は、前記半導体チップと対向する面に、少なくとも前記半導体チップと平面的に重なり前記半導体チップ側に突出した凸状部が設けられていることを特徴とする。
この構成によれば、封止層に生じる熱応力に起因した封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。
すなわち、封止層の半導体チップと平面的に重なる部分は、使用により半導体チップが発熱した場合に最も加熱されるため、相対的に最も熱膨張を生じる部分である。そのため、半導体チップと重なる封止層の表面が平坦であると、熱応力により大きな引張り力が生じ、当該引張り力によって封止層が裂け、表面から亀裂が生じると考えられる。
これに対して、本願発明の封止層は、半導体チップ側に凸状に形成された蓋材の形状に応じ、封止層が半導体チップ側に凹状に形成されている。そのため、封止層が熱膨張する際、蓋材と接する封止層表面では、封止層表面の凹部を縮める方向(圧縮方向)に変形するため、亀裂の原因となる引張り力が生じない。
また、半導体チップを熱源として封止層に熱が伝導されることから、封止層内には半導体チップ周辺が最も温度が高く、半導体チップから遠ざかると温度が低下するという分布を生じることとなる。そのため、封止層の半導体チップと重ならない部分は、半導体チップの直上の部分と比べると温度が低くなり、発生する熱応力が小さく亀裂が発生し難い。
したがって、内側が凸状に形成された蓋材を用いて封止層の表面形状を所望の形とすることにより、熱応力に起因した封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。
本発明においては、前記凸状部は、前記半導体チップと平面的に重ならない部分と比べて厚く形成されていることが望ましい。
このような構成を有する蓋材では、半導体チップと平面的に重なる部分の熱容量が大きくなる。半導体チップで発生した熱は、封止層を介して蓋材に伝わり、外部に放熱されることとなるが、蓋材の熱容量が大きいと加熱される封止層から相対的に温度が低い蓋材への熱移動が継続して生じやすい。すると、封止層の熱膨張そのものが抑制されることとなるため封止層に亀裂が発生しにくくなり、信頼性の高い半導体装置とすることが可能となる。
本発明においては、前記蓋材は、前記半導体チップと対向しない面が平坦面として形成されていることが望ましい。
この構成によれば、蓋材の半導体チップと対向しない面(外側の面)において他の構成と密着させて接合することができるため、蓋材の外側の面に設けられた構成によっても封止層の熱膨張による蓋材の変形を抑制することができ、封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。また、放熱板のような放熱部材を蓋材の外側の面に設けて冷却効率を高める場合には、放熱部材と蓋材とが密着するため放熱効率を高めることができる。
本発明においては、前記凸状部は、前記半導体チップ側に階段状に形成されていることが望ましい。
この構成によれば、半導体チップ側に一部が突出した蓋材を形成することが容易となる。例えば、平板状の基材に対し突出させたい部分に対応する板材の小片を積層させる、または平板状の基材から削り出すといった手法により、階段状に半導体チップ側に突出した凸状部を有する蓋材を容易に形成することができる。
本発明においては、前記凸状部は、前記半導体チップ側に円弧状に形成されていることが望ましい。
この構成によれば、封止層において熱膨張による応力が集中する箇所が無くなるため、封止層の破損を防ぐことが可能となる。
本発明においては、前記半導体チップの上面に一端が接続された接続端子を有し、前記蓋材は、前記封止層の材料よりも高い伝熱性を有する材料を用いて設けられ、前記接続端子が、前記蓋材と熱的に接続していることが望ましい。
この構成によれば、半導体チップで発生した熱は、接続端子を介して蓋材に伝わることとなる。蓋材は封止層よりも高い熱伝導性を有しているため、半導体チップで発生した熱が封止層を介して放熱されていた従来の構造と比べ、封止層側からの効率的な放熱を可能とし、装置全体として放熱効率を向上させることができる。
ここで「熱的に接続」とは、接続端子が蓋材に接しており、両者の間で直接熱伝導を行う構成、または、接続端子と蓋材との間に封止層の材料よりも高い伝熱性を有する材料で形成された部材が配設され、当該部材を介して接続端子と蓋材との間で間接的に熱伝導を行う構成をさしている。
本発明においては、前記蓋材における第1の領域において前記蓋材と熱的に接続する第1の前記接続端子と、前記蓋材における前記第1の領域とは異なる第2の領域において、前記蓋材と熱的に接続する第2の前記接続端子とを有し、平面視において、前記第2の領域は前記第1の領域よりも前記半導体チップから離れており、前記第2の接続端子における高さ方向の頂点位置は、前記第1の接続端子における高さ方向の頂点位置よりも高く設けられ、各頂点位置において前記蓋材と熱的に接続していることが望ましい。
この構成によれば、複数の接合端子を介して放熱することができるため、放熱効率を高めることができる。
また、蓋材に設けられる凸状部は、凸状部の半導体チップ側へ突出する高さは、凸状部の場所によって異なるが、半導体チップと平面的に重なって設けられるため、平面視で半導体チップに近いほど突出する高さが高くなっていることが想定される。この構成によれば、半導体チップから離れた位置の接続端子ほど頂点位置が高くなっているため、凸状部の高さが異なっていても、接続端子と蓋材との熱的な接続が確実となる。
本発明においては、前記収容ケースは、前記半導体チップを配置する面の下側に放熱板を有することが望ましい。
この構成によれば、封止層側からの放熱に加え、半導体チップを配置する面からの放熱も容易となるため、封止層の熱膨張を抑制し、熱応力による亀裂発生を抑えた信頼性の高い半導体装置とすることができる。
本発明の半導体装置によれば、封止層に生じる熱応力に起因した封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。
本発明の実施形態に係る半導体装置の平面図である。 本発明の実施形態に係る半導体装置の断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す工程図である。 本発明の実施形態の変形例に係る半導体装置の断面図である。
以下、図1〜図4を参照しながら、本発明の実施形態に係る半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。
図1は、本実施形態の半導体装置1Aの平面図であり、図2は、図1の線分A−Aにおける概略断面図である。
図1,2に示すように、本実施形態に係る半導体装置1Aは、半導体チップ2および半導体チップ2が配置される基板3と、これらを内部に収容する収容ケース4と、半導体チップ2に一端が接続され、上方(高さ方向)に屈曲して設けられた接続端子6と、接続端子6の上部に設けられた熱伝導層7と、熱伝導層7に接して設けられた蓋材8と、収容ケース4の内壁と蓋材8とで囲まれた空間に充填され、半導体チップ2、セラミック基板3及び接続端子6を埋設する封止層9と、を備えている。
基板3は、セラミックスを形成材料とする基板本体3aと、基板本体3aの上面に設けられた配線パターン3bと、を有している。図では、2つの配線パターン3bが形成されているものとして示しており、これらは互いに離間して形成されている。
収容ケース4は、上面41aに基板3及び半導体チップ2を順番に積層する平面視矩形板状の底壁板部41と、底壁板部41の上面41aの周縁から上方に延びて平面視矩形環状に形成された周壁部42とを備えた箱型に形成されている。なお、収容ケース4の内部とは、底壁板部41と周壁部12とによって囲繞される空間部分を示している。
底壁板部41は、半導体チップ2において生じる熱を外方に放熱させる放熱板としての機能を有している。底壁板部41の形成材料としては、例えば、銅(Cu)、タングステン、モリブデン等のように、放熱性(熱伝導性)の高い材料を用いることができ、更に表面にNiメッキを施したものでもよい。底壁板部41の外側には、更に放熱用のヒートシンクを設けることもできる。もちろん、底壁板部41に放熱機能を持たせない構成を採用することもできる。
周壁部42は、電気的な絶縁性、及び収容ケース4としての剛性を有しており、形成材料としては、例えばエポキシ樹脂やウレタン樹脂等の樹脂材料を用いることができる。これらには、必要に応じてガラスフィラーやシリカ等の添加剤を加えることとしても良い。周壁部42には、複数の外部接続端子5が封止されている。
外部接続端子5は、導電性部材を断面視L字状に屈曲させて形成されており、一端が周壁部42内において上方に延びるように配されると共に、他端が収容ケース4の内部に露出するように配されている。
接続端子6は、導電性材料を用いて帯状に形成されており、半導体チップ2、配線パターン3b、外部接続端子5の表面とハンダなどの接合部材と介して接続されている。これにより、半導体チップ2の上面と配線パターン3b、あるいは配線パターン3bと外部接続端子5を電気的に接続している。
接続端子6の形成材料としては、通常の配線材料として用いるCu(銅)やAl(アルミニウム)のような金属単体や、Cu−Mo(モリブデン)合金やCu−W(タングステン)合金のような合金等の金属材料を用いることができる。また、帯状の接続端子6は半導体装置1Aの高さ方向に屈曲しており、複数の接続端子6における高さ方向の頂点位置が、半導体チップ2に近いもの(符号6a)ほど低く、半導体チップ2から離れるもの(符号6b)ほど高くなっている。もちろん、接続端子6は湾曲していても良く、半導体チップ2から離れた位置の接続端子6の頂点位置が、半導体チップ2に近接した接続端子6の頂点位置よりも低い構成であってもよい。
接続端子6は、蓋材8の半導体チップ2に対向する面(内面)に、熱伝導層7を介して熱的に接続している。接続端子6が蓋材8に直接接する構成とすることもできるが、その場合には短絡を防ぐために蓋材8の材料を絶縁性の材料とする必要がある。
熱伝導層7は、複数の接続端子6の頂点位置にそれぞれ設けられている。本実施形態の半導体装置1Aでは、各接続端子6の頂点位置がすべて等しいため、それぞれの熱伝導層7は同じ厚さに形成されている。接続端子6の頂点位置が異なる場合には、熱伝導層7の厚さを変えることにより、各接続端子6に設けられた熱伝導層7の上部での位置を良好に揃える構成とすると良い。
熱伝導層7の形成材料としては、絶縁性を有し且つ高熱伝導性を有する材料を採用することができ、高い熱伝導性が付与された樹脂材料が好適である。熱伝導層7の熱伝導性は、封止層9の形成材料よりも高いことが好ましい。このような材料としては、例えば、日立化成工業株式会社製の「ハイセット」を採用することができる。
蓋材8は、複数の熱伝導層7に接するように配置されている。蓋材8が配置されていることにより、半導体装置1Aの内部構造が外部から視認できないように隠すことができ、装置のデザイン性を高めることができる。
蓋材8の内面(封止層9に接する面)には、半導体チップと平面的に重なる部分に、内側に突出する凸状部8Aが設けられている。凸状部8Aは、断面形状が階段状になるように設けられていても良く、断面形状が円弧状となるように設けられていても良い。図では、階段状の凸状部8Aを有する蓋材8を採用している。
蓋材8の外面(半導体チップ2に対向しない面)は、平坦なものとして形成すると、たとえば、半導体装置1Aを蓋材8側から他の部材に接合させるときに、容易に隙間なく密着させることができる。隙間が空いていると、隙間の分だけ蓋材8の変形を許容してしまうが、他の部材と密着させると、封止層9の熱膨張による蓋材8の変形を抑制することができ、封止層9の亀裂発生を抑制することができる。また、放熱部材を蓋材8の外面に設けて装置の冷却効率を高める場合には、放熱部材と蓋材8とが密着するため放熱効率を高めることができる。もちろん、蓋材8の外面が平坦ではない構成も採用可能である。
さらに、凸状部8Aは、半導体チップ2と平面的に重ならない部分と比べて厚く形成されていることが望ましい。蓋材8の熱容量が大きくなるため、半導体チップ2に加熱される封止層9から、相対的に温度が低い蓋材8への熱移動が継続して生じやすい。すると、封止層9の熱膨張そのものが抑制されることとなるため、封止層9に亀裂が発生しにくくなる。
このような蓋材8は、封止層9の形成材料よりも高い形成材料を用いて設けられており、例えば、セラミックスや金属材料を用いることができる。蓋材8の形成材料として金属材料を選択したとしても、蓋材8に接する周壁部42や熱伝導層7の形成材料が絶縁性を有しているため、内部の配線パターン3bや接続端子6と導通することはない。また、蓋材8には、複数の貫通孔8a(図1では4つ)が設けられている。貫通孔8aは、収容ケース4内に蓋材8を配置した場合に、接続端子6と平面的に重ならない位置に設けられている。
このような形状の蓋材8に対し、接続端子6は複数箇所で熱的に接続している。接続端子6のうち、半導体チップ2に近い位置に配設された接続端子6aは、凸状部8Aの頂部AR1で蓋材8と接続しており、半導体チップ2から遠い位置に配設された接続端子6bは、凸状部8Aの周辺部AR2で蓋材8と接続している。すなわち、周辺部AR2は頂部AR1よりも半導体チップ2からの高さ方向の位置が高いため、蓋材の形状に合わせて接続端子6の頂点位置を変更することにより、接続端子6と蓋材8との確実な接続を実現している。
封止層9は、電気的な絶縁性を有する高分子ゲル(封止材)を形成材料として、収容ケース4と蓋材8とで囲繞された空間を充填している。封止層9の形成材料としては、例えばシリコーンゲルが挙げられる。
このような構成の半導体装置1Aでは、使用により半導体チップ2が発熱した場合における、封止層9の亀裂発生を抑制することができる。
すなわち、封止層9の半導体チップ2と平面的に重なる部分では、使用により半導体チップ2が発熱した場合に最も加熱されるため、相対的に最も熱膨張を生じる。そのため、半導体チップ2と重なる封止層9の表面が平坦であると、熱応力により大きな引張り力が生じ、当該引張り力によって封止層9が裂け、表面から亀裂が生じると考えられる。
これに対して、本実施形態の封止層9は、半導体チップ2側に階段状に形成された蓋材8の凸状部8Aの形状に応じ、封止層9が半導体チップ2側に凹状に形成されている。そのため、封止層9が熱膨張する際、蓋材8と接する封止層9表面では、封止層9表面の凹部を縮める方向(圧縮方向)に変形するため、亀裂の原因となる引張り力が生じにくい。
また、半導体チップ2を熱源として封止層9に熱が伝導されることから、封止層9内には半導体チップ2周辺が最も温度が高く、半導体チップ2から遠ざかると温度が低下するという分布を生じる。そのため、封止層9の半導体チップ2と重ならない部分では、半導体チップ2の直上の部分と比べると温度が低くなり、発生する熱応力が小さい。したがって、封止層9の表面に凹部を形成しなくても亀裂が発生し難くなっている。
以上のことから、内側が凸状に形成された蓋材8を用いて封止層9の表面形状を凹状に形成することにより、熱応力に起因した封止層9の亀裂発生を抑制することができる。
また、半導体チップ2で発生した熱は、直接または配線パターン3bを介して接続端子6に伝わり、熱伝導層7を介して蓋材8に伝わることとなる。接続端子6、熱伝導層7および蓋材8は、封止層9よりも高い熱伝導性を有しているため、半導体チップ2で発生した熱が封止層9を介して放熱されていた従来の構造と比べ、効率的に放熱されることとなる。すると、封止層9側からの放熱が促進され、半導体装置1A全体として放熱効率が向上することとなる。すると、封止層9の熱膨張による体積変化自体を抑制することができるため、封止層9の亀裂発生を抑えることができる。
図3は、本実施形態の半導体装置1Aの製造方法を示す工程図であり、図2に対応する図である。
まず、図3(a)に示すように、収容ケース4内に基板3および基板3上に実装された半導体チップ2を収容し、接続端子6を高さ方向に湾曲させて半導体チップ2と配線パターン3b、配線パターン3bと外部接続端子5との電気的導通を行う。そして、接続端子6の頂上部付近に熱伝導層7を設ける。接続端子6aと接続端子6bとは頂点位置が異なっており、後の工程で配置する蓋材の内面の高さ位置よりも高くなっている。
次いで、図3(b)に示すように、収容ケース4の開口部4Aを覆うように蓋材8を配置する。蓋材8を配置する際には、蓋材8が熱伝導層7に当接しながら接続端子6を押し下げるため、自然に蓋材8と熱伝導層7とが密着した状態となる。
次いで、図3(c)に示すように、蓋材8に設けられた不図示の貫通孔から、シリコーンゲルを注入し、封止層9を形成する。貫通孔は複数もうけられているため、少なくとも一つの貫通孔からはシリコーンゲルの注入を行わないようにして、シリコーンゲルの注入を行わない貫通孔から注入部分の空気を抜きながらシリコーンゲルの注入を行う。
シリコーンゲルを蓋材8に密着するまで注入することにより、形成される封止層9は、蓋材8の内面形状と相補的な形状である凹形状となる。シリコーンゲルの注入が終了すると、必要に応じて貫通孔を別部材で閉じ、封止層9が外気に触れないようにすることとしても良い。
本実施形態の半導体装置1Aは、以上のようにして製造する。
以上のような構成の本実施形態の半導体装置1Aでは、封止層9に生じる熱応力に起因した封止層9の亀裂発生を抑制し、信頼性の高い半導体装置1Aとすることができる。
なお、本実施形態の半導体装置1Aでは、収容ケース4から装置上方に向けて外部接続端子5が配設されている構成としたが、本発明はこのような構成の半導体装置に限るものではない。
図4は、本発明の変形例に係る半導体装置1Bの断面図である。本実施形態の半導体装置1Bは、第1実施形態の半導体装置1Aと一部共通しており、異なるのは、半導体装置1Bが、半導体装置1Aの外部接続端子5に代えて、基板3から底壁板部41を貫通して装置下方に向けて外部接続端子50が配設されている面実装タイプの半導体装置であることである。
半導体装置1Bは、複数の外部接続端子50を有しており、各外部接続端子50は、基板本体3aを介して配線パターン3bと接続されている。このような外部接続端子50を有する半導体装置1Bでは、装置下方(底壁板部41側)で他のプリント基板等と接続する面実装が可能となっている。
このような構成の半導体装置1Bであっても、蓋材8の内面に設けられた凸状部8Aにより、封止層9の上面が凹状に形成されているため、封止層9に生じる熱応力に起因した封止層9の亀裂発生を抑制し、信頼性の高い半導体装置1Bとすることができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
1A,1B…半導体装置、2…半導体チップ、4…収容ケース、4A…開口部、41…放熱板(底壁板部)、43…凹部、6,6a,6b…接続端子、7…熱伝導層、8…蓋材、8A…凸状部、8a…貫通孔、9…封止層

Claims (8)

  1. 半導体チップと、
    上方に開口部を有し前記半導体チップを内部に収容する収容ケースと、
    前記開口部を閉じる蓋材と、
    前記収容ケースの内部に充填されて前記半導体チップを埋設する封止層と、を有し、
    前記蓋材は、前記半導体チップと対向する面に、少なくとも前記半導体チップと平面的に重なり前記半導体チップ側に突出した凸状部が設けられていることを特徴とする半導体装置。
  2. 前記凸状部は、前記半導体チップと平面的に重ならない部分と比べて厚く形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記蓋材は、前記半導体チップと対向しない面が平坦面として形成されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記凸状部は、前記半導体チップ側に階段状に形成されていることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
  5. 前記凸状部は、前記半導体チップ側に円弧状に形成されていることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
  6. 前記半導体チップの上面に一端が接続された接続端子を有し、
    前記蓋材は、前記封止層の材料よりも高い伝熱性を有する材料を用いて設けられ、
    前記接続端子が、前記蓋材と熱的に接続していることを特徴とする請求項1から5のいずれか1項に記載の半導体装置。
  7. 前記蓋材における第1の領域において前記蓋材と熱的に接続する第1の前記接続端子と、
    前記蓋材における前記第1の領域とは異なる第2の領域において、前記蓋材と熱的に接続する第2の前記接続端子とを有し、
    平面視において、前記第2の領域は前記第1の領域よりも前記半導体チップから離れており、
    前記第2の接続端子における高さ方向の頂点位置は、前記第1の接続端子における高さ方向の頂点位置よりも高く設けられ、各頂点位置において前記蓋材と熱的に接続していることを特徴とする請求項6に記載の半導体装置。
  8. 前記収容ケースは、前記半導体チップを配置する面の下側に放熱用のヒートシンクを有することを特徴とする請求項1から7のいずれか1項に記載の半導体装置。
JP2010015887A 2010-01-27 2010-01-27 半導体装置 Active JP5518509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010015887A JP5518509B2 (ja) 2010-01-27 2010-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010015887A JP5518509B2 (ja) 2010-01-27 2010-01-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2011155147A true JP2011155147A (ja) 2011-08-11
JP5518509B2 JP5518509B2 (ja) 2014-06-11

Family

ID=44540904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010015887A Active JP5518509B2 (ja) 2010-01-27 2010-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JP5518509B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139692A (ja) * 2015-01-27 2016-08-04 三菱電機株式会社 半導体装置
JP2019129201A (ja) * 2018-01-23 2019-08-01 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
KR20220074939A (ko) * 2019-10-09 2022-06-03 울프스피드 인코포레이티드 반도체 디바이스 신뢰도를 증가시키기 위한 시스템 및 프로세스

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107147A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 半導体装置
JPH1154674A (ja) * 1997-08-06 1999-02-26 Nec Corp 混成集積回路装置及びその製造方法
JP2003289124A (ja) * 2002-03-28 2003-10-10 Hitachi Ltd 半導体モジュール
JP2006313768A (ja) * 2005-05-06 2006-11-16 Denso Corp 電子制御装置
JP2008235492A (ja) * 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107147A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 半導体装置
JPH1154674A (ja) * 1997-08-06 1999-02-26 Nec Corp 混成集積回路装置及びその製造方法
JP2003289124A (ja) * 2002-03-28 2003-10-10 Hitachi Ltd 半導体モジュール
JP2006313768A (ja) * 2005-05-06 2006-11-16 Denso Corp 電子制御装置
JP2008235492A (ja) * 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139692A (ja) * 2015-01-27 2016-08-04 三菱電機株式会社 半導体装置
JP2019129201A (ja) * 2018-01-23 2019-08-01 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
KR20220074939A (ko) * 2019-10-09 2022-06-03 울프스피드 인코포레이티드 반도체 디바이스 신뢰도를 증가시키기 위한 시스템 및 프로세스
KR102602531B1 (ko) * 2019-10-09 2023-11-14 울프스피드 인코포레이티드 반도체 디바이스에서 전기적 연결을 구현하는 시스템 및 프로세스

Also Published As

Publication number Publication date
JP5518509B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
US6972479B2 (en) Package with stacked substrates
KR20080013864A (ko) 하나의 집적 회로를 다른 집적 회로 상에 적층하기 위한구조
JP5836298B2 (ja) 半導体装置
WO2020017582A1 (ja) モジュール
JP5409344B2 (ja) 半導体装置および半導体装置の製造方法
JP5788584B2 (ja) 電子モジュールおよびその製造方法
JP5518509B2 (ja) 半導体装置
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP5481111B2 (ja) 半導体装置
JP4624775B2 (ja) 半導体装置
JP2009176996A (ja) 高周波回路基板
JP6452482B2 (ja) 電子モジュール
JP2008098243A (ja) 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法
US20100252852A1 (en) Cooling block assembly and led including the cooling block
US7672140B2 (en) Circuit board configuration
US9324627B2 (en) Electronic assembly for mounting on electronic board
JP6488658B2 (ja) 電子装置
JP2006210410A (ja) 半導体装置
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
JP2006041199A (ja) 電子装置
JP3785126B2 (ja) 半導体装置
JP2009076750A (ja) モジュール
TWI722724B (zh) 功率模組
JP5609944B2 (ja) モジュール
WO2014208006A1 (ja) 電子装置およびその電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5518509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150