JP4624775B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4624775B2
JP4624775B2 JP2004377039A JP2004377039A JP4624775B2 JP 4624775 B2 JP4624775 B2 JP 4624775B2 JP 2004377039 A JP2004377039 A JP 2004377039A JP 2004377039 A JP2004377039 A JP 2004377039A JP 4624775 B2 JP4624775 B2 JP 4624775B2
Authority
JP
Japan
Prior art keywords
circuit board
resin
semiconductor device
heat
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004377039A
Other languages
English (en)
Other versions
JP2006186057A (ja
Inventor
義浩 久保田
和人 辻
澄和 細山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004377039A priority Critical patent/JP4624775B2/ja
Priority to US11/078,326 priority patent/US7476811B2/en
Publication of JP2006186057A publication Critical patent/JP2006186057A/ja
Application granted granted Critical
Publication of JP4624775B2 publication Critical patent/JP4624775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置に係り、特に半導体素子が搭載された基板に放熱部材を設けた構造の半導体装置に関する。
近年、半導体素子の高密度化に伴い、半導体素子から発生する熱量が増大している。一方、半導体素子の高密度化に伴い、この半導体素子を搭載する回路基板も電気的特性の向上が望まれている。これを実現できる半導体装置として、低熱抵抗で電気特性に優れたＥＢＧＡ(Enhanced Ball Grid Array)と呼ばれる多層基板に放熱板を配設した構成の半導体装置が提供されている（例えば、特許文献１，２参照。）。
図１は、従来の一例であるＥＢＧＡタイプの半導体装置１を示している。半導体装置１は、大略すると半導体素子２，回路基板３，放熱板４，封止樹脂５及びはんだボール６等により構成されている。
回路基板３は多層配線基板であり、複数層の内層配線９が形成されている。この回路基板３の中央位置には階段状のキャビティ（空間部）が形成されており、半導体素子２はこのキャビティ内に配設されている。放熱板４は熱伝導特性が良好な金属材により形成されている。この放熱板４は、接着シート８を用いて回路基板３に固定されている。
図１に示す半導体装置１では、半導体素子２を放熱板４に搭載した構成としている。よって、半導体素子２で発生した熱は直接放熱板４を介して外部に放出されるため、放熱効率を高めることができる。また、半導体素子２と回路基板３の電気的な接続には、ワイヤー７を用いている。
更に、半導体素子２が配設されたキャビティ内には封止樹脂５が充填され、よって半導体素子２及びワイヤー７は封止樹脂５に封止された構成となっている。これにより、半導体素子２及びワイヤー７を保護することができる。また、はんだボール６は、回路基板３の放熱板４が配設された面と反対側の面に配設されている。
特開平０８−２５０５２９号公報 特開２０００−０５８７０２号公報
上記のように従来の半導体装置１では、放熱板４を回路基板３に固定するのに熱硬化性樹脂或いは熱可塑性樹脂よりなる接着シート８（接着剤）を用いていた。具体的な接着処理としては、接着シート８を回路基板３上に配設すると共に、この接着シート８上に放熱板４を配設する。続いて、これを２００℃で数秒間だけ加熱処理することにより、接着シート８により放熱板４を回路基板３に仮止めする。この状態では、接着シート８は完全に熱硬化しておらず、放熱板４は回路基板３に仮止めされた状態となっている。
仮止めが終了すると、続いて放熱板４が仮止めされた回路基板３を例えば１５０℃程度で数時間加熱処理して本固定処理を行う。このように長時間をかけて本固定を行うのは、急激な加熱により接着シート８内にボイドが発生することを防止するため、また接着シート８内に不要な応力が発生するのを防止するためである。また、このボイドの発生をより確実に防止するため、上記の本固定処理を真空環境下で行う場合もある。
このように、従来の半導体装置１では放熱板４と封止樹脂５とを固定するのに接着シート８を必要とし、かつ、この接着シート８を用いて放熱板４と封止樹脂５とを固定するのに２度の加熱処理が必要であった。更に、本固定処理においては、１５０℃程度の加熱環境を数時間維持する必要があり、放熱板４を回路基板３に固定する固定工程の効率が悪いという問題点があった。このため、従来の半導体装置１では多くの部品点数を必要とすると共に製造効率も悪いため、半導体装置１が高コスト化してしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、部品点数の削減及び製造工程の簡単化を図りうる半導体装置を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
半導体素子と、
中央にキャビティが形成された回路基板と、
前記半導体素子が中央部に接着された放熱部材と、
前記キャビティ内の前記半導体素子を封止する封止樹脂とを有する半導体装置において、
前記回路基板と前記放熱部材との間の前記キャビティと連通する間隙部に接合樹脂が配設されるよう構成し、前記接合樹脂の接着力により前記放熱部材を前記回路基板に本固定し、
前記回路基板の前記放熱部材と対峙する面に絶縁材を配設し、かつ、該絶縁材の前記間隙部の外周部位に前記接合樹脂の流れを阻止するダム部を形成したことを特徴とするものである。
上記発明によれば、回路基板と放熱部材との間に形成されキャビティと連通する間隙部に接合樹脂を配設し、その接着力により放熱部材を回路基板に本固定する構成であるため、従来のように封止樹脂と別個に放熱部材を回路基板に固定するための接着剤及び接着工程は不要となり、部品点数の削減及びコスト低減を図ることができる。
また、接合樹脂の流れを阻止するダム部を形成したことにより、接合樹脂が回路基板から流出することを防止でき、回路基板と放熱部材とを接合樹脂で直接固定する構成としても、信頼性の向上を図ることができる。
上述の如く本発明によれば、封止樹脂と別個に放熱部材を回路基板に固定するための接着剤及び接着工程は不要となり、部品点数の削減及びコスト低減を図ることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図２は、本発明の第１実施例である半導体装置１０Ａを示している。図２（Ａ）は半導体装置１０Ａの断面図であり、図２（Ｂ）は図２（Ａ）の矢印Ａで示す一点鎖線で囲った部分を拡大して示す図である。
半導体装置１０ＡはＥＢＧＡタイプの半導体装置であり、大略すると半導体素子１２，回路基板１３，放熱板１４Ａ，封止樹脂１５，及びはんだボール１６等により構成されている。
回路基板１３は多層プリント配線基板であり、絶縁性を有した樹脂基材内に複数層の内層配線１９及び貫通電極３３が形成されている。また、回路基板１３の放熱板１４Ａと対向する面には絶縁材２１が形成されており、またこれと反対側の面にはソルダーレジスト２８が形成されている。この回路基板１３の中央位置には階段状のキャビティ２３が形成されている。この階段状のキャビティ２３の段差部分には、後述するワイヤー１７が接合されるボンディングパッドが形成されている。
絶縁材２１は絶縁性樹脂よりなり、回路基板１３の上面に形成された金属層を保護するために形成されている。この絶縁材２１は、後述する仮止め部２０Ａに対応する位置に孔３０（図２（Ｂ）参照）が形成されると共に、その外周部には第１のダム部２６が一体的に形成されている。この第１のダム部２６の厚さＨ１（図２（Ｂ）に矢印で示す）は、第１のダム部２６以外における絶縁材２１の厚さＨ２に比べて厚くなっている（Ｈ１＞Ｈ２）。この第１のダム部２６は、後述するように接合樹脂１５Ａを配設する際に、その流れを止める機能（ダムとしての機能）を奏する。
半導体素子１２は、このキャビティ２３内に配設されている。半導体素子１２は高密度化された素子であり、このため回路基板１３は内層配線１９が多層形成されており、これに対応しうる構成とされている。また、回路基板１３は高密度化されているため、駆動時に多量の熱を発生する。このため、半導体装置１０Ａには放熱板１４Ａが設けられている。
放熱板１４Ａは熱伝導特性が良好な金属材（例えば、銅等）により形成されている。本実施例では、放熱板１４Ａの平面形状は、回路基板１３の平面形状と略等しくなるよう設定されている。この放熱板１４Ａは、仮止め部２０Ａにおいて回路基板１３と仮止めされ、また接合樹脂１５Ａを用いて本固定されるが、説明の便宜上、放熱板１４Ａが回路基板１３に固定される構造については後述するものとする。
半導体素子１２は、キャビティ２３内において、ダイ付け材２２を用いて放熱板１４Ａに直接搭載された構成とされている。ダイ付け材２２は熱伝導特性が良好な接着剤であり、よって半導体素子１２で発生した熱はダイ付け材２２を介して直接的に放熱板１４Ａを介して外部に放出される。このため、半導体素子１２で発生する熱量が大きくでも、この熱を確実に放熱することができ、半導体素子１２の信頼性を高めることができる。
また、半導体素子１２と回路基板１３は、ワイヤー１７を用いて電気的に接続されている。前記したようにキャビティ２３は複数の段部（本実施例では３段の段部となっている）からなる階段形状を有しており、所定の段部にはボンディングパッド（図示せず）が形成されている。従って、半導体素子１２の高密度化に伴いワイヤー１７の数が増大しても、ボンディングパッドが形成された複数の段部に振り分けてワイヤー１７をボンディングすることにより、高密度化に確実に対応することができる。
また、回路基板１３の放熱板１４Ａが配設される面と反対側の面には、はんだボール１６が形成されている。このはんだボール１６は、回路基板１３内に形成された内層配線１９及び貫通電極３３とワイヤー１７を介して半導体素子１２と電気的に接続されている。
更に、半導体素子１２が配設されたキャビティ２３内には封止樹脂１５が充填され、よって半導体素子１２及びワイヤー１７は封止樹脂１５により保護される。後述するように、封止樹脂１５はポッティングによりキャビティ２３内に装填される。また、封止樹脂１５は、半導体素子１２及びワイヤー１７を保護すると共に、前記した放熱板１４Ａを回路基板１３に固定する機能も奏する。以下、これについて詳述する。
図２（Ｂ）に示すように、放熱板１４Ａの仮止め部２０Ａには、回路基板１３に向け突出する凸部２９が形成されている。後述するように、この凸部２９は回路基板１３の上面に形成された金属層２７にレーザ溶接され、これにより放熱板１４Ａは回路基板１３に仮止めされる。本実施例では、レーザ溶接により放熱板１４Ａと回路基板１３とを仮止めする構成としているため、容易かつ確実に仮止め処理を行うことができる。
この際、放熱板１４Ａに凸部２９が存在しているため、放熱板１４Ａを回路基板１３に仮止めした状態で、放熱板１４Ａと回路基板１３との間には図２（Ｂ）に矢印Ｈ３で示す高さを有する間隙部２４が形成される。この間隙部２４は、後述する第１のダム部２６の形成位置を除き、放熱板１４Ａと回路基板１３が対向する全ての位置に形成されている。更に、この間隙部２４は、回路基板１３に形成されたキャビティ２３と連通するよう構成されている。
本実施例では、この間隙部２４に接合樹脂１５Ａが配設され、この接合樹脂１５Ａの接着力により放熱板１４Ａは回路基板１３に本固定される。また、間隙部２４はキャビティ２３と連通しており、よって接合樹脂１５Ａはキャビティ２３に配設される封止樹脂１５と一体的な構成となっている。即ち、封止樹脂１５は、キャビティ２３と間隙部２４とに連続して配設された構成となっている。
このように、半導体素子１２が配設されるキャビティ２３に加え、回路基板１３と放熱板１４Ａとの間に形成される間隙部２４にも接合樹脂１５Ａ（封止樹脂１５）を配設し、その接着力で放熱板１４Ａを回路基板１３に本固定する構成としたことにより、従来のように封止樹脂と別個に放熱部材を回路基板に固定するための接着剤及び接着工程は不要となり、部品点数の削減及びコスト低減を図ることができる。
次に、上記構成とされた第１実施例に係る半導体装置１０Ａの製造方法について説明する。図３は、半導体装置１０Ａの製造方法を製造手順に沿って示している。
半導体装置１０Ａを製造するには、図３（Ａ）に示すように、回路基板１３と放熱板１４Ａを用意する。回路基板１３には、キャビティ２３，第１のダム部２６、ソルダーレジスト２８、及とび孔３０等は予め形成される。一方、放熱板１４Ａにも、予め凹部２５及び凸部２９が形成されると共に回路基板１３の形状に対応した所定形状に成型される。
回路基板１３と放熱板１４Ａは、図３（Ａ）に示すように、放熱板１４Ａに形成された凸部２９が回路基板１３の絶縁材２１に形成された孔３０と対向するよう位置決めが行われる。この際、放熱板１４Ａの仮止め部２０Ａとなる位置には、凹部２５が形成されているため、この凹部２５を用いて位置決め処理を行うことができる。この凹部２５は放熱板１４Ａの表面側（回路基板１３と対向する面と反対側の面）に形成されているため容易に確認することができ、よって回路基板１３と放熱板１４Ａの位置決めを容易に行うことができる。
続いて、凸部２９が回路基板１３の孔３０内に挿入されるよう放熱板１４Ａを回路基板１３上に搭載する。その上で図３（Ｂ）に示すように仮止め部２０Ａの凹部２５にレーザ光を照射し、凸部２９を金属層２７にレーザ溶接する。これにより、放熱板１４Ａは回路基板１３に仮止めされた状態となる（仮止め工程）。このレーザ溶接の際、レーザ溶接位置となる仮止め部２０Ａには凹部２５が形成されているため、レーザ溶接位置（レーザ光の照射位置）が平板である場合に比べて表面で反射するレーザ光の光量を低減でき、よって加工効率を高めることができる。
また、凸部２９が回路基板１３（金属層２７）にレーザ溶接されるため、回路基板１３と放熱板１４Ａとの間には間隙部２４（図２（Ｂ）参照）が形成される。但し、絶縁材２１の外周位置には第１のダム部２６が形成されており、この第１のダム部２６は他の部位比べて厚さＨ１が大きく設定されている。このため、放熱板１４Ａを回路基板１３に仮止めした状態で、第１のダム部２６の形成位置において回路基板１３と放熱板１４Ａとは密着している。
上記のように放熱板１４Ａが回路基板１３に仮止めされると、続いて回路基板１３を上下反転させた上で、半導体素子１２の素子搭載工程が行われる。この反転処理は、回路基板１３と放熱板１４Ａとが仮止めされているため容易に行うことができ、また反転により放熱板１４Ａが回路基板１３に対してずれることもない。
この素子搭載工程では、先ずキャビティ２３内に露出した放熱板１４Ａ上にダイ付け材２２を用いて半導体素子１２を搭載する。続いて、放熱板１４Ａ上に搭載された半導体素子１２と回路基板１３との間にワイヤー１７をボンディングする。図３（Ｃ）は、半導体素子１２と回路基板１３との間にワイヤー１７が配設された状態を示している。
素子搭載工程が終了すると、続いて封止樹脂形成工程が実施される。封止樹脂形成工程では、図３（Ｄ）に示すように、キャビティ２３に対してディスペンサー３１を用いて樹脂３２をポッティングする。この際、前記したようにキャビティ２３と間隙部２４は連通した構成であるため、キャビティ２３にポッティングした樹脂３２は間隙部２４内にも進行する。
この際、絶縁材２１の外周部には第１のダム部２６が形成されており、この第１のダム部２６にて回路基板１３と放熱板１４Ａとは密着しているため、樹脂３２の流れはこの第１のダム部２６により阻止される。これにより、樹脂３２が回路基板１３の外部に流出することを防止できる。よって、回路基板１３の回りが流出した樹脂３２により汚染されることはなく、製造される半導体装置１０Ａの信頼性の向上を図ることができる。また、流出した樹脂を除去する工程も不要となり、製造工程の簡単化にも寄与することができる。
尚、前記のように放熱板１４Ａは回路基板１３に仮止めされているため、樹脂３２の充填時において放熱板１４Ａが回路基板１３回路基板に対して変位したり外れたりすることを防止でき、狭い間隙部２４内に確実に封止樹脂を配設することができる。
樹脂３２のポッティングが終了すると、その後に加熱処理（例えば１５０℃）を行うことにより樹脂３２を硬化させ、これにより封止樹脂１５及び接合樹脂１５Ａが形成される。また、樹脂３２が硬化し接合樹脂１５Ａが形成されることにより、接合樹脂１５Ａの接着力により放熱板１４Ａは回路基板１３に本固定される。
この加熱処理は、ポッティング法を用いる半導体製造工程において通常行われているものであり短時間で容易に行うことができる。また、樹脂３２は液状状態で間隙部２４内に装填され、かつ、間隙部２４は外部に開口されているキャビティ２３に装填された樹脂３２と連通しているため、熱硬化により体積変化やボイドが発生しても、体積変化は容量が大きいキャビティ２３内において吸収され、またボイドは液状樹脂内を移動してキャビティ２３上部の開口から外部に放出される。このため、封止樹脂１５及び接合樹脂１５Ａ内に内部応力やボイドが発生することを防止でき、製造される半導体装置１０Ａの信頼性を高めることができる。
また、上記のように本実施例においては、仮止め工程において回路基板１３との間に間隙部２４が形成されるよう放熱板１４Ａを仮止めし、その後に封止樹脂形成工程において間隙部２４内に接合樹脂１５Ａを形成し放熱板１４Ａを回路基板１３に本固定する。このため、従来では必要であった接着シート８（図１参照）及びこの接着シート８を用いて回路基板３と放熱板４とを固定する工程を不要とすることができ、製造工程の簡略化およびコスト低減を図ることができる。
続いて、図４乃至図６を用いて他の実施例について説明する。尚、図４乃至図６において、第１実施例に係る半導体装置１０Ａ及びその製造方法の説明に用いた図２及び図３に示した構成と同一構成については、同一符号を付してその説明を省略する。
図４は、本発明の第２実施例である半導体装置１０Ｂを示している。前記した第１実施例に係る半導体装置１０Ａでは、封止樹脂形成工程において樹脂３２が回路基板１３の外部に漏洩するのを防止するのに、絶縁材２１に第１のダム部２６を形成する構成とした。このように第１のダム部２６を形成することにより、不要な樹脂３２が回路基板１３から漏洩することを防止でき有効である。
しかしながら、前記のように放熱板１４Ａは回路基板１３にレーザ溶接されるため、間隙部２４の高さ（放熱板１４Ａと回路基板１３との離間距離）が変動する可能性があり、場合によっては第１のダム部２６のダム効果が十分に発揮されないおそれがある。
そこで、本実施例に係る半導体装置１０Ｂでは、放熱板１４Ｂに第２のダム部３５を形成したことを特徴とするものである。この第２のダム部３５は、放熱板１４Ｂに一体的に形成されており、放熱板１４Ｂの外周部分において垂立した構成とされている。
この第２のダム部３５は、放熱板１４Ｂの成型時にプレス加工により一体的に塑性加工により形成してもよく、また平板状の放熱板１４Ｂの外周に、同一或は別材料の板片を溶接等により接合した構成としてもよい。いずれの作製方法においても、第２のダム部３５が上方に延出するように放熱板１４Ｂを置いた際、放熱板１４Ｂが有底の器状の形状となることが必用である。尚、本実施例の構成とした場合には、絶縁材２１に第１のダム部２６を形成する必要はなく、全て同一の厚さＨ２（図２（Ｂ）参照）としてよい。
ここで、図３（Ｄ）に示した第１実施例に係る半導体装置１０Ａの封止樹脂形成工程において、同図に図示される放熱板１４Ａを図４に示される放熱板１４Ｂに置き換えた態様を想定する。ディスペンサー３１から滴下された樹脂３２は、間隙部２４を通り放熱板１４Ｂの外周に向かい流れる。しかしながら、本実施例では第１のダム部２６が設けられていないため、樹脂３２は回路基板１３の外周から外部に漏洩する。しかしながら、本実施例では放熱板１４Ａの外周部分に第２のダム部３５が設けられているため、樹脂３２は有底の器状の形状とされた放熱板１４Ａ内から外部に漏洩することはなく、従って本実施例の半導体装置１０Ｂによっても、第１実施例に係る半導体装置１０Ａと同様に信頼性の向上を図ることができる。
図５は、本発明の第３実施例である半導体装置１０Ｃを示している。前記した第１実施例に係る半導体装置１０Ａでは、仮止め部２０Ａを回路基板１３の領域内に形成した構成とした。しかしながら、回路基板１３の内部に仮止め部２０Ａを形成する構成では、この仮止め部２０Ａの形成位置には配線等を形成することができず、回路基板１３の設計の自由度が制限されてしまうおそれがある。そこで、本実施例に係る半導体装置１０Ｃでは、回路基板１３の外周部位にダミー基板部４０を形成し、このダミー基板部４０に放熱板１４Ｃを回路基板１３に仮止めする仮止め部２０Ｂを設けたことを特徴とするものである。
このダミー基板部４０は回路基板１３と一体記な構成となっており、よって樹脂製の回路基板である。また、ダミー基板部４０の上面には、レーザ溶接時に放熱板１４Ｃが接合される金属層２７が形成されている。このダミー基板部４０は、回路基板１３と全く同一の構成でもよく、また本実施例のように回路基板１３に対して薄い構成としてもよい。これは、後述するように、ダミー基板部４０は最終的には除去されるものであるため、この除去部を少なくするとの面からは体積は小さい方が望ましい。但し、後述するレーザ溶接時及び仮止め後において、所定の強度を保持する必要はある。
また、回路基板１３とダミー基板部４０との間には、複数のスリット４２が設けられている。このスリット４２は、ダミー基板部４０を回路基板１３から除去する（切り離す）場合に、その除去処理を容易するために設けられたものである。
一方、回路基板１３にダミー基板部４０を設けたのに対応し、放熱板１４Ｃもダミー基板部４０を設けた状態の回路基板１３の大きさに設定されている。そして、ダミー基板部４０と対向する位置（具体的には、金属層２７と対向する位置）には、凹部２５及び凸部２９が形成されている。そして、凸部２９を金属層２７にレーザ溶接することにより、放熱板１４Ｃは回路基板１３に仮止めされた構成とされている。
即ち、本実施例に係る半導体装置１０Ｃは、回路基板１３に設けられたダミー基板部４０に仮止め部２０Ｂを設け、この仮止め部２０Ｂにおいて放熱板１４Ｃを回路基板１３に仮止めした構成としている。この構成とすることにより、回路基板１３自体に仮止め部２０Ｂを設ける必要がなくなるため、回路基板１３の設計の自由度を高めることができると共に、スペース効率を高めることができるために形成される配線等の高密度化を図ることができる。
次に、上記構成とされた第３実施例に係る半導体装置１０Ｃの製造方法について説明する。図６は、半導体装置１０Ａの製造方法を製造手順に沿って示している。尚、図６において、第１実施例に係る半導体装置１０Ａの製造方法の説明に用いた図３に示した構成と同一構成については、同一符号を付してその説明を省略する。
半導体装置１０Ｃを製造するには、図６（Ａ）に示すように、ダミー基板部４０が予め設けられた回路基板１３と、このダミー基板部４０の形成された回路基板１３と対応する大きさを有する放熱板１４Ｃを用意する。
回路基板１３と放熱板１４Ｃは、図６（Ａ）に示すように、放熱板１４Ｃに形成された凸部２９が、回路基板１３の外周部位に形成されたダミー基板部４０と対向するよう位置決めが行われる。次に、凸部２９が金属層２７と当接するよう放熱板１４Ｃを回路基板１３上に搭載する。その上で、図６（Ｂ）に示すように仮止め部２０Ｂに対してレーザ光を照射し、凸部２９を金属層２７にレーザ溶接する。これにより、放熱板１４Ｃは回路基板１３に仮止めされた状態となる（仮止め工程）。
また、凸部２９が回路基板１３（金属層２７）にレーザ溶接されるため、回路基板１３と放熱板１４Ｃとの間には間隙部２４が形成されることは、図３を用いて説明した実施例と同様である。また、絶縁材２１の外周位置に第１のダム部２６が形成されていることも、図３を用いて説明した実施例と同様である。上記のように放熱板１４Ｃがダミー基板部４０に仮止めされると、続いて回路基板１３を上下反転させた上で、半導体素子１２の素子搭載工程が行われる。
素子搭載工程が終了すると、封止樹脂形成工程が実施される。封止樹脂形成工程では、図６（Ｄ）に示すように、キャビティ２３に対してディスペンサー３１を用いて樹脂３２をポッティングする。この際、前記したようにポッティングした樹脂３２は、間隙部２４内にも進行する。また、回路基板１３の外周位置まで流れた樹脂は、第１のダム部２６により流れを阻止され、これにより樹脂３２が回路基板１３の外部に流出することが防止される。
よって本実施においても、回路基板１３の回りが流出した樹脂３２により汚染されることはなく、製造される半導体装置１０Ｃの信頼性の向上を図ることができる。また、流出した樹脂を除去する工程も不要となり、製造工程の簡単化にも寄与することができる。
樹脂３２のポッティングが終了すると、その後に加熱処理（例えば１５０℃）を行うことにより樹脂３２を硬化させ、これにより封止樹脂１５及び接合樹脂１５Ａが形成される。また、樹脂３２が硬化し接合樹脂１５Ａが形成されることにより、接合樹脂１５Ａの接着力により放熱板１４Ｃは回路基板１３に本固定される。
この加熱処理においては、前記したと同様の理由により、封止樹脂１５及び接合樹脂１５Ａ内に内部応力やボイドが発生することはなく、製造される半導体装置１０Ｃの信頼性を高めることができる。また、本実施例においても、従来必要であった接着シート８（図１参照）及びこの接着シート８を用いて回路基板３と放熱板４とを固定する工程を不要とすることができ、製造工程の簡略化およびコスト低減を図ることができる。
上記の封止樹脂形成工程が終了すると、必要に応じてダミー基板部４０を除去する除去工程を実施する。具体的には、図５及び図６（Ｄ）に矢印Ｂで示す一点鎖線位置（以下、除去位置という）でダミー基板部４０及び放熱板１４Ｃのダミー基板部４０と対向する部分を除去する。
本実施例では、ダミー基板部４０と回路基板１３の本体部分との間にスリット４２が形成されており、このスリット４２の形成位置と除去位置Ｂは一致するよう構成されている。スリット４２の形成位置は他の部位に比べて機械的強度が弱くなっているため、このスリット４２で除去処理を行うことによりダミー基板部４０の除去を容易に行うことができる。この除去工程を実施することにより、ダミー基板部４０及びこれと対向する放熱板１４Ｃは除去され、半導体装置１０Ｃは独立した状態となる。
尚、ダミー基板部４０は、ハンドリングされる部位等として、また本体である回路基板１３を保護する機能を奏するため、上記した除去処理のタイミングは半導体装置１０Ｃの製造工程及び出荷処理等を考慮して、適宜選定すればよい。
図１は、従来の一例である半導体装置の断面図である。 図２は、本発明の第１実施例である半導体装置の断面図である。 図３は、第１実施例に係る半導体装置の製造方法を説明するための図である。 図４は、本発明の第２実施例である半導体装置の断面図である。 図５は、本発明の第３実施例である半導体装置の断面図である。 図６は、第３実施例に係る半導体装置の製造方法を説明するための図である。
符号の説明
１０Ａ〜１０Ｃ 半導体装置
１２ 半導体素子
１３ 回路基板
１４Ａ〜１４Ｃ 放熱板
１５ 封止樹脂
１５Ａ 接合樹脂
２０Ａ，２０Ｂ 仮止め部
２１ 絶縁材
２３ キャビティ
２４ 間隙部
２５ 凹部
２６ 第１のダム部
２７ 金属層
３１ ディスペンサー
３５ 第２のダム部
４０ ダミー基板部
４１ 延出部

Claims (1)

  1. 半導体素子と、
    中央にキャビティが形成された回路基板と、
    前記半導体素子が中央部に接着された放熱部材と、
    前記キャビティ内の前記半導体素子を封止する封止樹脂とを有する半導体装置において、
    前記回路基板と前記放熱部材との間の前記キャビティと連通する間隙部に接合樹脂が配設されるよう構成し、前記接合樹脂の接着力により前記放熱部材を前記回路基板に本固定し、
    前記回路基板の前記放熱部材と対峙する面に絶縁材を配設し、かつ、該絶縁材の前記間隙部の外周部位に前記接合樹脂の流れを阻止するダム部を形成したことを特徴とする半導体装置。
JP2004377039A 2004-12-27 2004-12-27 半導体装置 Expired - Fee Related JP4624775B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004377039A JP4624775B2 (ja) 2004-12-27 2004-12-27 半導体装置
US11/078,326 US7476811B2 (en) 2004-12-27 2005-03-14 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004377039A JP4624775B2 (ja) 2004-12-27 2004-12-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2006186057A JP2006186057A (ja) 2006-07-13
JP4624775B2 true JP4624775B2 (ja) 2011-02-02

Family

ID=36610076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004377039A Expired - Fee Related JP4624775B2 (ja) 2004-12-27 2004-12-27 半導体装置

Country Status (2)

Country Link
US (1) US7476811B2 (ja)
JP (1) JP4624775B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402757B1 (en) * 2005-05-19 2008-07-22 Sun Microsystems, Inc. Method, system, and apparatus for reducing transition capacitance
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
US8188379B2 (en) * 2008-07-04 2012-05-29 Unimicron Technology Corp. Package substrate structure
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US9190355B2 (en) 2014-04-18 2015-11-17 Freescale Semiconductor, Inc. Multi-use substrate for integrated circuit
US10770405B2 (en) 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages
CN112752443A (zh) * 2020-12-05 2021-05-04 深圳市强达电路有限公司 一种台阶位置含邦定结构的印制电路板的加工方法
JP2023064653A (ja) * 2021-10-26 2023-05-11 日立Astemo株式会社 半導体モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207059A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250529A (ja) 1995-03-09 1996-09-27 Citizen Watch Co Ltd 樹脂封止型半導体装置及びその製造方法
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
JP2000058702A (ja) 1998-08-06 2000-02-25 Eastern Co Ltd 半導体装置用パッケージの製造方法
US6395584B2 (en) * 1998-12-22 2002-05-28 Ficta Technology Inc. Method for improving the liquid dispensing of IC packages
US6706563B2 (en) * 2002-04-10 2004-03-16 St Assembly Test Services Pte Ltd Heat spreader interconnect methodology for thermally enhanced PBGA packages
TWI228809B (en) * 2003-08-07 2005-03-01 Advanced Semiconductor Eng Flip chip package structure and substrate structure thereof
US20050074923A1 (en) * 2003-10-03 2005-04-07 Vahid Goudarzi Metallic dam and method of forming therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207059A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US7476811B2 (en) 2009-01-13
US20060137902A1 (en) 2006-06-29
JP2006186057A (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
US6288444B1 (en) Semiconductor device and method of producing the same
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
US7872359B2 (en) Electronic component contained substrate
WO2014129351A1 (ja) 半導体装置とその製造方法
US7476811B2 (en) Semiconductor device and manufacturing method therefor
KR20140141474A (ko) 반도체 장치
JP3776637B2 (ja) 半導体装置
KR101547207B1 (ko) 반도체 칩의 전기적 연결 구조 및 방법
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP2004363183A (ja) 電子部品の放熱構造
JP2008187144A (ja) 回路装置およびその製造方法
US20160007463A1 (en) Electronic device module and method of manufacturing the same
JP2005191147A (ja) 混成集積回路装置の製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP5437179B2 (ja) 半導体パッケージ及びその製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP4942452B2 (ja) 回路装置
JP7382210B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP4620994B2 (ja) 半導体装置
JP7483595B2 (ja) 配線基板、電子装置及び配線基板の製造方法
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH09148482A (ja) 半導体装置
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件
JPH10189792A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees