JP2000058702A - 半導体装置用パッケージの製造方法 - Google Patents
半導体装置用パッケージの製造方法Info
- Publication number
- JP2000058702A JP2000058702A JP22348198A JP22348198A JP2000058702A JP 2000058702 A JP2000058702 A JP 2000058702A JP 22348198 A JP22348198 A JP 22348198A JP 22348198 A JP22348198 A JP 22348198A JP 2000058702 A JP2000058702 A JP 2000058702A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring pattern
- semiconductor chip
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 特に薄型化を可能とする半導体装置用パッケ
ージの製造方法を提供する。 【解決手段】 絶縁層１６を介して配線パターン１１ａ
が多段に形成されると共に、半導体チップ収納孔２８が
形成され、半導体チップ収納孔２８に収納される半導体
チップと配線パターン１１ａとが電気的に接続可能にな
された半導体層用パッケージの製造方法において、絶縁
層１６を介して配線パターン１１ａが多段に形成された
積層体２４を形成する工程と、積層体２４に所要複数の
スルーホール２５を形成する工程と、スルーホール２５
に、無電解めっき、次いで電解めっきを施してスルーホ
ールめっき被膜２６を形成する工程と、絶縁層１６をエ
ッチングして、配線パターン１１ａの半導体チップと接
続すべき部位を露出させるドライエッチングを含む孔あ
け工程とを具備することを特徴としている。
ージの製造方法を提供する。 【解決手段】 絶縁層１６を介して配線パターン１１ａ
が多段に形成されると共に、半導体チップ収納孔２８が
形成され、半導体チップ収納孔２８に収納される半導体
チップと配線パターン１１ａとが電気的に接続可能にな
された半導体層用パッケージの製造方法において、絶縁
層１６を介して配線パターン１１ａが多段に形成された
積層体２４を形成する工程と、積層体２４に所要複数の
スルーホール２５を形成する工程と、スルーホール２５
に、無電解めっき、次いで電解めっきを施してスルーホ
ールめっき被膜２６を形成する工程と、絶縁層１６をエ
ッチングして、配線パターン１１ａの半導体チップと接
続すべき部位を露出させるドライエッチングを含む孔あ
け工程とを具備することを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用パッ
ケージの製造方法に関する。
ケージの製造方法に関する。
【０００２】
【従来の技術】今日、ＢＧＡ（ボールグリッドアレイ）
タイプ或いはＰＧＡ（ピングリッドアレイ）タイプの半
導体パッケージにおいては、半導体素子の小型化、高集
積化に伴って外部接続端子数が増加して、これに対して
半導体素子を搭載する基板側を多層化することにより回
路端子数を増やして高密度配線を可能にした多層回路基
板が用いられている。
タイプ或いはＰＧＡ（ピングリッドアレイ）タイプの半
導体パッケージにおいては、半導体素子の小型化、高集
積化に伴って外部接続端子数が増加して、これに対して
半導体素子を搭載する基板側を多層化することにより回
路端子数を増やして高密度配線を可能にした多層回路基
板が用いられている。
【０００３】図１９〜図２２はＢＧＡタイプの半導体装
置用パッケージの製造工程の一例を示す。まず、図１９
に示すように、両面銅貼り基板１の片面側の銅箔をエッ
チング加工して配線パターン２を形成し、この配線パタ
ーン２上にプリプレグを介して片面銅貼りの基板３を積
層する。次に、図２０に示すように、基板１、３を貫通
するスルーホールを形成し、このスルーホール内に、無
電解銅めっき、次いで電解銅めっきを施して、銅めっき
被膜を形成する。そして表裏の銅箔をエッチング加工し
て配線パターン４、５を形成する。
置用パッケージの製造工程の一例を示す。まず、図１９
に示すように、両面銅貼り基板１の片面側の銅箔をエッ
チング加工して配線パターン２を形成し、この配線パタ
ーン２上にプリプレグを介して片面銅貼りの基板３を積
層する。次に、図２０に示すように、基板１、３を貫通
するスルーホールを形成し、このスルーホール内に、無
電解銅めっき、次いで電解銅めっきを施して、銅めっき
被膜を形成する。そして表裏の銅箔をエッチング加工し
て配線パターン４、５を形成する。
【０００４】次いで図２１に示すように、ＮＣルーター
マシーンなどにより、送りと回転を制御されるルーター
刃６により、樹脂製の基板３および１を座ぐり、半導体
チップ収納孔７を形成すると共に、内層の配線パターン
２の一部を露出させる。露出した配線パターン２の部分
と、表層の配線パターン５の所要部位に金めっき被膜８
を形成して半導体装置用パッケージ９が完成する。なお
表層の配線パターン４の適所には、外部接続用のはんだ
ボール（図示せず）が形成される。収納孔７内に半導体
チップが搭載され、該半導体チップと配線パターン２、
５とがワイヤにより電気的に接続され、半導体チップが
樹脂により封止されて半導体装置として使用される（図
２２）。
マシーンなどにより、送りと回転を制御されるルーター
刃６により、樹脂製の基板３および１を座ぐり、半導体
チップ収納孔７を形成すると共に、内層の配線パターン
２の一部を露出させる。露出した配線パターン２の部分
と、表層の配線パターン５の所要部位に金めっき被膜８
を形成して半導体装置用パッケージ９が完成する。なお
表層の配線パターン４の適所には、外部接続用のはんだ
ボール（図示せず）が形成される。収納孔７内に半導体
チップが搭載され、該半導体チップと配線パターン２、
５とがワイヤにより電気的に接続され、半導体チップが
樹脂により封止されて半導体装置として使用される（図
２２）。
【０００５】
【発明が解決しようとする課題】上記従来の製造方法に
よれば、半導体チップ収納孔７がまだ形成されていない
段階で、スルーホールの無電解めっき、電解めっきを施
すので、収納孔内壁や配線パターン２にめっき被膜が形
成されないので好適である。しかしながら、従来の上記
製造方法には以下の問題点がある。すなわち、収納孔７
を形成する際にＮＣルーターマシーンのルーター刃をＺ
軸方向にコントロールしながら往復移動させて座ぐり加
工行うため、基板１、３にある程度の板厚を要し、全体
としての板厚が厚くなり易いという課題がある。また、
座ぐり加工により露出形成された配線パターン２の表面
もルーター刃により切削されるため、該配線パターン２
の表面状態が粗面となると共に樹脂残りが生じ易いた
め、金めっきを施したとしてもボンディングワイヤの接
続信頼性が低下する。
よれば、半導体チップ収納孔７がまだ形成されていない
段階で、スルーホールの無電解めっき、電解めっきを施
すので、収納孔内壁や配線パターン２にめっき被膜が形
成されないので好適である。しかしながら、従来の上記
製造方法には以下の問題点がある。すなわち、収納孔７
を形成する際にＮＣルーターマシーンのルーター刃をＺ
軸方向にコントロールしながら往復移動させて座ぐり加
工行うため、基板１、３にある程度の板厚を要し、全体
としての板厚が厚くなり易いという課題がある。また、
座ぐり加工により露出形成された配線パターン２の表面
もルーター刃により切削されるため、該配線パターン２
の表面状態が粗面となると共に樹脂残りが生じ易いた
め、金めっきを施したとしてもボンディングワイヤの接
続信頼性が低下する。
【０００６】そこで、本発明の目的とするところは、特
に薄型化を可能とする半導体装置用パッケージの製造方
法を提供することにある。
に薄型化を可能とする半導体装置用パッケージの製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】上記従来技術の課題を解
決するため、本発明は次の構成を備える。すなわち、本
発明に係る半導体装置用パッケージの製造方法は、絶縁
層を介して配線パターンが多段に形成されると共に、半
導体チップ収納孔が形成され、該半導体チップ収納孔に
収納される半導体チップと前記配線パターンとが電気的
に接続可能になされた半導体層用パッケージの製造方法
において、前記絶縁層を介して配線パターンが多段に形
成された積層体を形成する工程と、該積層体に所要複数
のスルーホールを形成する工程と、該スルーホールに、
無電解めっき、次いで電解めっきを施してスルーホール
めっき被膜を形成し、前記配線パターン間の所要の電気
的導通をとるスルーホールめっき被膜形成工程と、前記
絶縁層をエッチングして、前記配線パターンの半導体チ
ップと接続すべき部位を露出させるドライエッチングを
含む孔あけ工程とを具備することを特徴としている。
決するため、本発明は次の構成を備える。すなわち、本
発明に係る半導体装置用パッケージの製造方法は、絶縁
層を介して配線パターンが多段に形成されると共に、半
導体チップ収納孔が形成され、該半導体チップ収納孔に
収納される半導体チップと前記配線パターンとが電気的
に接続可能になされた半導体層用パッケージの製造方法
において、前記絶縁層を介して配線パターンが多段に形
成された積層体を形成する工程と、該積層体に所要複数
のスルーホールを形成する工程と、該スルーホールに、
無電解めっき、次いで電解めっきを施してスルーホール
めっき被膜を形成し、前記配線パターン間の所要の電気
的導通をとるスルーホールめっき被膜形成工程と、前記
絶縁層をエッチングして、前記配線パターンの半導体チ
ップと接続すべき部位を露出させるドライエッチングを
含む孔あけ工程とを具備することを特徴としている。
【０００８】上記のように、絶縁層をドライエッチング
で除去するため、配線パターンへのダメージをなくすこ
とができると共に、絶縁層を薄くしても容易に、精度よ
くドライエッチングができるから、薄型のパッケージの
製造が可能となる。
で除去するため、配線パターンへのダメージをなくすこ
とができると共に、絶縁層を薄くしても容易に、精度よ
くドライエッチングができるから、薄型のパッケージの
製造が可能となる。
【０００９】前記半導体チップ収納孔を前記積層体を貫
通する貫通孔に形成し、該半導体チップ収納孔を覆っ
て、前記積層体に接着剤により放熱板を固着すると好適
である。また、必要に応じて、表層の前記配線パターン
に外部接続用のはんだボールを形成する。
通する貫通孔に形成し、該半導体チップ収納孔を覆っ
て、前記積層体に接着剤により放熱板を固着すると好適
である。また、必要に応じて、表層の前記配線パターン
に外部接続用のはんだボールを形成する。
【００１０】さらに本発明に係る半導体装置用パッケー
ジの製造方法では、絶縁層を介して配線パターンが多段
に形成されると共に、半導体チップ収納孔が形成され、
該半導体チップ収納孔に収納される半導体チップと前記
配線パターンとが電気的に接続可能になされた半導体層
用パッケージの製造方法において、樹脂製の基板に形成
された金属層をエッチング加工して第１の配線パターン
を形成する工程と、前記第１の配線パターン上に樹脂層
を形成して、該樹脂層に前記第１の配線パターンに通じ
る透孔を形成する透孔形成工程と、前記樹脂層上および
前記透孔内壁に無電解めっき、次いで電解めっきを施し
て、前記第１の配線パターンと電気的に導通するめっき
被膜を形成する工程と、該めっき被膜をエッチング加工
して所要の第２の配線パターンを形成する工程と、該第
２の配線パターン形成後、前記樹脂層をエッチングし
て、前記半導体チップ収納孔を形成すると共に、前記配
線パターンの半導体チップと接続すべき部位を露出させ
るドライエッチング工程とを具備することを特徴として
いる。
ジの製造方法では、絶縁層を介して配線パターンが多段
に形成されると共に、半導体チップ収納孔が形成され、
該半導体チップ収納孔に収納される半導体チップと前記
配線パターンとが電気的に接続可能になされた半導体層
用パッケージの製造方法において、樹脂製の基板に形成
された金属層をエッチング加工して第１の配線パターン
を形成する工程と、前記第１の配線パターン上に樹脂層
を形成して、該樹脂層に前記第１の配線パターンに通じ
る透孔を形成する透孔形成工程と、前記樹脂層上および
前記透孔内壁に無電解めっき、次いで電解めっきを施し
て、前記第１の配線パターンと電気的に導通するめっき
被膜を形成する工程と、該めっき被膜をエッチング加工
して所要の第２の配線パターンを形成する工程と、該第
２の配線パターン形成後、前記樹脂層をエッチングし
て、前記半導体チップ収納孔を形成すると共に、前記配
線パターンの半導体チップと接続すべき部位を露出させ
るドライエッチング工程とを具備することを特徴として
いる。
【００１１】本方法でも、樹脂層をドライエッチングで
除去するため、配線パターンへのダメージをなくすこと
ができると共に、樹脂層を薄くしても容易に、精度よく
ドライエッチングができるから、薄型のパッケージの製
造が可能となる。なお、第２の配線パターン上に、第２
の配線パターンと同様にして、第３、第４以下複数の配
線パターンを形成できる。本発明において、第２の配線
パターンとは、このビルドアップ法により形成する複数
の配線パターンを形成する場合をも含むものである。
除去するため、配線パターンへのダメージをなくすこと
ができると共に、樹脂層を薄くしても容易に、精度よく
ドライエッチングができるから、薄型のパッケージの製
造が可能となる。なお、第２の配線パターン上に、第２
の配線パターンと同様にして、第３、第４以下複数の配
線パターンを形成できる。本発明において、第２の配線
パターンとは、このビルドアップ法により形成する複数
の配線パターンを形成する場合をも含むものである。
【００１２】前記半導体チップ収納孔を前記基板を貫通
する貫通孔に形成し、該半導体チップ収納孔を覆って、
前記基板に接着剤により放熱板を固着すると好適であ
る。また、必要に応じて表層の前記配線パターンに外部
接続用のはんだボールを形成するとよい。
する貫通孔に形成し、該半導体チップ収納孔を覆って、
前記基板に接着剤により放熱板を固着すると好適であ
る。また、必要に応じて表層の前記配線パターンに外部
接続用のはんだボールを形成するとよい。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１〜図１４は
第１の実施の形態を示す。図１は、両面に銅箔（金属
層）１１、１２が形成された樹脂基板（フィルム、絶縁
層である））１０を示す。図２に示すように、後記する
側面めっき被膜を形成するために、基板１０の中央部に
四角形の４辺上に配した４本のスリット１３、１３（２
つのみ示す）を形成し、基板の中央に矩形の島部１０ａ
を形成する。
を添付図面に基づいて詳細に説明する。図１〜図１４は
第１の実施の形態を示す。図１は、両面に銅箔（金属
層）１１、１２が形成された樹脂基板（フィルム、絶縁
層である））１０を示す。図２に示すように、後記する
側面めっき被膜を形成するために、基板１０の中央部に
四角形の４辺上に配した４本のスリット１３、１３（２
つのみ示す）を形成し、基板の中央に矩形の島部１０ａ
を形成する。
【００１４】次に、図３に示すように、スリット内壁面
に無電解銅めっき、次いで電解銅めっきを施して、該内
壁面に側面めっき被膜１５を形成して、上下の銅箔１
１、１２を電気的に接続する。次いで図４に示すよう
に、上下の銅箔１１、１２をエッチング加工して配線パ
ターン１１ａ、１２ａを形成する。この場合、配線パタ
ーン１２ａは電源プレーンあるいはグランドプレーンと
して用いる。配線パターン１２ａは、側面めっき被膜１
５および所要のライン（銅箔１１をエッチングして形成
される）を通じて、配線パターン１１ａ中の所要のライ
ンに接続される。配線パターン１１ａと配線パターン１
２ａとは基板１０に形成したビアホールに導電性材料を
充填して電気的に導通させてもよいが、上記の側面めっ
き被膜１５により接続すると、ビアホールを設ける必要
がないので有利である。
に無電解銅めっき、次いで電解銅めっきを施して、該内
壁面に側面めっき被膜１５を形成して、上下の銅箔１
１、１２を電気的に接続する。次いで図４に示すよう
に、上下の銅箔１１、１２をエッチング加工して配線パ
ターン１１ａ、１２ａを形成する。この場合、配線パタ
ーン１２ａは電源プレーンあるいはグランドプレーンと
して用いる。配線パターン１２ａは、側面めっき被膜１
５および所要のライン（銅箔１１をエッチングして形成
される）を通じて、配線パターン１１ａ中の所要のライ
ンに接続される。配線パターン１１ａと配線パターン１
２ａとは基板１０に形成したビアホールに導電性材料を
充填して電気的に導通させてもよいが、上記の側面めっ
き被膜１５により接続すると、ビアホールを設ける必要
がないので有利である。
【００１５】次に図５に示すように、接着性を有するプ
リプレグ層（絶縁層でもある）１６を片面に形成した銅
箔１７および１８を、プリプレグ層１６側を基板１０に
向けて基板１０上に積層する。次いで図６に示すよう
に、下側の銅箔１８を剥離する。次に図７に示すよう
に、ルーター刃（図示せず）により中央部に透孔１９を
形成し、島部１０ａ、島部１０ａに対応する銅箔１７お
よびプリプレグ層１６をくり抜いて積層体２０を得る。
図８は上記とほぼ同様にして形成した積層体２２を示
す。なお、積層体２２では透孔１９をせず、島部１０ａ
を残しておく。図９に示すように、積層体２０と積層体
２２とを露出するプリプレグ１６側を対向させて積層
し、加圧、加熱して一体化させて積層体２４を得る。
リプレグ層（絶縁層でもある）１６を片面に形成した銅
箔１７および１８を、プリプレグ層１６側を基板１０に
向けて基板１０上に積層する。次いで図６に示すよう
に、下側の銅箔１８を剥離する。次に図７に示すよう
に、ルーター刃（図示せず）により中央部に透孔１９を
形成し、島部１０ａ、島部１０ａに対応する銅箔１７お
よびプリプレグ層１６をくり抜いて積層体２０を得る。
図８は上記とほぼ同様にして形成した積層体２２を示
す。なお、積層体２２では透孔１９をせず、島部１０ａ
を残しておく。図９に示すように、積層体２０と積層体
２２とを露出するプリプレグ１６側を対向させて積層
し、加圧、加熱して一体化させて積層体２４を得る。
【００１６】次に図１０に示すように、積層体２４の所
要複数個所にスルーホール２５を形成する。そして図１
１に示すように、スルーホール２５に、無電解銅めっ
き、次いで電解銅めっきを施し、スルーホールめっき被
膜２６を形成して、表裏の銅箔１７、１７と内層の配線
パターン１１ａ、１４ａ間の電気的導通をとる。また、
表裏の銅箔１７、１７をエッチング加工して、表層配線
パターン１７ａ、１７ｂを形成する。その際、透孔１９
の内壁に形成されためっき被膜も除去する。
要複数個所にスルーホール２５を形成する。そして図１
１に示すように、スルーホール２５に、無電解銅めっ
き、次いで電解銅めっきを施し、スルーホールめっき被
膜２６を形成して、表裏の銅箔１７、１７と内層の配線
パターン１１ａ、１４ａ間の電気的導通をとる。また、
表裏の銅箔１７、１７をエッチング加工して、表層配線
パターン１７ａ、１７ｂを形成する。その際、透孔１９
の内壁に形成されためっき被膜も除去する。
【００１７】次に、図１２に示すように、ドライエッチ
ング法により、半導体チップと電気的に接続する配線パ
ターン１１ａおよび配線パターン１４ａの部位、さらに
半導体チップが搭載される島部１０ａ上の各プリプレグ
層１６（同じ厚さである）ををエッチングして除去し、
当該部位の配線パターン１１ａ、１４ａおよび銅箔１１
を露出させて半導体装置用パッケージ３４に完成され
る。上記のようにして形成される凹部２８が半導体チッ
プ収納孔となる。半導体チップは島部１０ａ上に搭載さ
れる。また半導体チップと配線パターン１１ａ１４ａの
露出部との間をワイヤにより電気的に接続される。ドラ
イエッチングは、積層体２４の所要個所をマスクで覆
い、フロンガスと酸素が混入されたチャンバー中に入れ
て、高周波電圧を印加し、プラズマを発生させてエッチ
ングするプラズマエッチングが好適である。上記プリプ
レグ層１６は、このプラズマエッチングによる除去が可
能なように、フィラー等の無機物が混入されていないも
のを用いるとよい。
ング法により、半導体チップと電気的に接続する配線パ
ターン１１ａおよび配線パターン１４ａの部位、さらに
半導体チップが搭載される島部１０ａ上の各プリプレグ
層１６（同じ厚さである）ををエッチングして除去し、
当該部位の配線パターン１１ａ、１４ａおよび銅箔１１
を露出させて半導体装置用パッケージ３４に完成され
る。上記のようにして形成される凹部２８が半導体チッ
プ収納孔となる。半導体チップは島部１０ａ上に搭載さ
れる。また半導体チップと配線パターン１１ａ１４ａの
露出部との間をワイヤにより電気的に接続される。ドラ
イエッチングは、積層体２４の所要個所をマスクで覆
い、フロンガスと酸素が混入されたチャンバー中に入れ
て、高周波電圧を印加し、プラズマを発生させてエッチ
ングするプラズマエッチングが好適である。上記プリプ
レグ層１６は、このプラズマエッチングによる除去が可
能なように、フィラー等の無機物が混入されていないも
のを用いるとよい。
【００１８】あるいは、さらに図１３に示すように、島
部１０ａをルーター刃により除去して、図１４に示すよ
うに、この貫通孔２８下面側を覆うようにして接着剤３
０により放熱板３２を固着して半導体装置用パッケージ
３４に完成してもよい。表層配線パッケージ１７ａに、
必要に応じて外部接続用のはんだボール３５を形成す
る。
部１０ａをルーター刃により除去して、図１４に示すよ
うに、この貫通孔２８下面側を覆うようにして接着剤３
０により放熱板３２を固着して半導体装置用パッケージ
３４に完成してもよい。表層配線パッケージ１７ａに、
必要に応じて外部接続用のはんだボール３５を形成す
る。
【００１９】上記半導体チップ収納孔２８を形成する
際、銅箔を含むガラエポ基板１０の部分はルーター刃を
用いて除去するが、ドライエッチングによりプリプレグ
層（樹脂層）１６を除去して、配線パターン１１ａ１４
ａの部位を露出させるようにしたので、このプリプレグ
層１６の除去の制御は容易かつ正確に行える。従来は、
ルーター刃により配線パターンを傷つけないように、ル
ーター刃のＺ軸方向（基板の厚み方向）の移動を正確に
ＮＣ制御する必要性から、基板に所要厚さ以上のものを
使用せねばならず、全体を薄くできなかったが、本実施
の形態では、強度が保てれば足りるだけの、薄いパッケ
ージ、例えば０．５ｍｍ程度の厚さの極めて薄いパッケ
ージの製造が可能となる。また、配線パターン１１ａ，
１４ａを粗面化させることなく、樹脂部分を残らず除去
できるので、ボンディング性も向上する。なお、配線パ
ターン１１ａ、１４ａ等の所要部位には、任意の段階で
必要な金めっき等を施しておくことができる。
際、銅箔を含むガラエポ基板１０の部分はルーター刃を
用いて除去するが、ドライエッチングによりプリプレグ
層（樹脂層）１６を除去して、配線パターン１１ａ１４
ａの部位を露出させるようにしたので、このプリプレグ
層１６の除去の制御は容易かつ正確に行える。従来は、
ルーター刃により配線パターンを傷つけないように、ル
ーター刃のＺ軸方向（基板の厚み方向）の移動を正確に
ＮＣ制御する必要性から、基板に所要厚さ以上のものを
使用せねばならず、全体を薄くできなかったが、本実施
の形態では、強度が保てれば足りるだけの、薄いパッケ
ージ、例えば０．５ｍｍ程度の厚さの極めて薄いパッケ
ージの製造が可能となる。また、配線パターン１１ａ，
１４ａを粗面化させることなく、樹脂部分を残らず除去
できるので、ボンディング性も向上する。なお、配線パ
ターン１１ａ、１４ａ等の所要部位には、任意の段階で
必要な金めっき等を施しておくことができる。
【００２０】また、上記の実施の形態では、基板１０の
両サイドにプリプレグ（接着剤、絶縁）層付きの銅箔を
積層した２つの積層体２０、２２を積層するようにした
が、図４に示す基板の片面側、あるいは両面側に、プリ
プレグ層付きの銅箔を積層し、該銅箔をエッチング加工
によりパターンニングしつつ、適宜数のプリプレグ層付
き銅箔を積層して多層構造のものにすることもできる。
そして、スルーホールめっき被膜を形成した後に、接着
剤層であるプリプレグ層をドライエッチングして、収納
孔を形成し、かつ所要配線パターンの先端部を露出させ
るようにしてもよい。さらに、収納孔２８は貫通孔にし
ないで、最下層の基板１０上に半導体チップを搭載する
ように構成することもできる。また上記実施の形態で
は、一部に側面めっき被膜を形成したものを示したが、
側面めっき被膜のないものに適用できることももちろん
である。
両サイドにプリプレグ（接着剤、絶縁）層付きの銅箔を
積層した２つの積層体２０、２２を積層するようにした
が、図４に示す基板の片面側、あるいは両面側に、プリ
プレグ層付きの銅箔を積層し、該銅箔をエッチング加工
によりパターンニングしつつ、適宜数のプリプレグ層付
き銅箔を積層して多層構造のものにすることもできる。
そして、スルーホールめっき被膜を形成した後に、接着
剤層であるプリプレグ層をドライエッチングして、収納
孔を形成し、かつ所要配線パターンの先端部を露出させ
るようにしてもよい。さらに、収納孔２８は貫通孔にし
ないで、最下層の基板１０上に半導体チップを搭載する
ように構成することもできる。また上記実施の形態で
は、一部に側面めっき被膜を形成したものを示したが、
側面めっき被膜のないものに適用できることももちろん
である。
【００２１】図１５〜図１８は他の実施の形態を示す。
本実施の形態は、ビルドアップ法により多層に形成する
ものである。図１５はコア基板を示し、樹脂製の基板
（絶縁層）４０の片面に銅箔４１が形成されている。こ
の基板４０の銅箔４１をエッチング加工して所要の配線
パターン４１ａに形成する。この配線パターン４１ａ上
に感光性樹脂層（絶縁層でもある）４３を形成する。そ
して、フォトリソグラフィー法により、感光性樹脂に配
線パターン４１ａに通じる透孔４４を形成し、次いでこ
の透孔４４内および感光性樹脂４３表面に、無電解銅め
っき、次いで電解銅めっきを施し、めっき層（銅めっき
層）を形成し、このめっき層をエッチング加工して第２
の配線パターン４６ａを形成する（図１６）。同様にし
て第３の配線パターン４８ａ、第４の配線パターン５０
ａ等、所要複数層の配線パターンを形成するのである
（図１７、図１８）。
本実施の形態は、ビルドアップ法により多層に形成する
ものである。図１５はコア基板を示し、樹脂製の基板
（絶縁層）４０の片面に銅箔４１が形成されている。こ
の基板４０の銅箔４１をエッチング加工して所要の配線
パターン４１ａに形成する。この配線パターン４１ａ上
に感光性樹脂層（絶縁層でもある）４３を形成する。そ
して、フォトリソグラフィー法により、感光性樹脂に配
線パターン４１ａに通じる透孔４４を形成し、次いでこ
の透孔４４内および感光性樹脂４３表面に、無電解銅め
っき、次いで電解銅めっきを施し、めっき層（銅めっき
層）を形成し、このめっき層をエッチング加工して第２
の配線パターン４６ａを形成する（図１６）。同様にし
て第３の配線パターン４８ａ、第４の配線パターン５０
ａ等、所要複数層の配線パターンを形成するのである
（図１７、図１８）。
【００２２】その後、積層体の中央部を前記と同様にし
てドライエッチング加工して感光性樹脂層（絶縁層）４
３を除去して、配線パターン４１ａ、４６ａ、４８ａの
先端部を露出させ、さらにルーター刃（図示せず）によ
り基板４０に孔あけ加工して半導体チップ収納孔５２を
形成すると共に、収納孔５２の下面側を覆うようにして
接着剤５４により放熱板５６を固着して半導体装置用パ
ッケージ５８に完成する。表層の配線パターン５０ａに
は必要に応じて外部接続用のはんだボール５７を形成す
る。
てドライエッチング加工して感光性樹脂層（絶縁層）４
３を除去して、配線パターン４１ａ、４６ａ、４８ａの
先端部を露出させ、さらにルーター刃（図示せず）によ
り基板４０に孔あけ加工して半導体チップ収納孔５２を
形成すると共に、収納孔５２の下面側を覆うようにして
接着剤５４により放熱板５６を固着して半導体装置用パ
ッケージ５８に完成する。表層の配線パターン５０ａに
は必要に応じて外部接続用のはんだボール５７を形成す
る。
【００２３】半導体チップは、放熱板上に搭載し、配線
パターン４１ａ、４６ａ、４８ａと電気的接続をとった
上で封止樹脂等で封止して半導体装置に完成される。本
実施の形態でも、めっき工程後に半導体チップ収納孔を
形成するから、収納孔へのめっき被膜形成などの悪影響
をなくすことができる。また、感光性樹脂層をドライエ
ッチングで除去するため、配線パターンへのダメージを
なくすことができると共に、感光性樹脂層を薄くしても
容易に、精度よくドライエッチングができるから、薄型
のパッケージの製造が可能となる。収納孔５２は必ずし
も貫通孔でなくともよく、最下層の基板４０上に半導体
チップを搭載するようにしてもよい。
パターン４１ａ、４６ａ、４８ａと電気的接続をとった
上で封止樹脂等で封止して半導体装置に完成される。本
実施の形態でも、めっき工程後に半導体チップ収納孔を
形成するから、収納孔へのめっき被膜形成などの悪影響
をなくすことができる。また、感光性樹脂層をドライエ
ッチングで除去するため、配線パターンへのダメージを
なくすことができると共に、感光性樹脂層を薄くしても
容易に、精度よくドライエッチングができるから、薄型
のパッケージの製造が可能となる。収納孔５２は必ずし
も貫通孔でなくともよく、最下層の基板４０上に半導体
チップを搭載するようにしてもよい。
【００２４】また上記実施の形態では、感光性樹脂層を
形成してビルドアップ法により多層回路基板に形成した
が、単に樹脂層（塗布または樹脂シートを積層）を形成
し、この樹脂層への前記透孔４４はレーザー光により形
成して、以後前記と同様にして無電解銅めっき、電解銅
めっきを施してめっき被膜を形成し、パターンニングす
る工程を繰り返して所要複数段の多層の回路基板に形成
するようにしてもよい。
形成してビルドアップ法により多層回路基板に形成した
が、単に樹脂層（塗布または樹脂シートを積層）を形成
し、この樹脂層への前記透孔４４はレーザー光により形
成して、以後前記と同様にして無電解銅めっき、電解銅
めっきを施してめっき被膜を形成し、パターンニングす
る工程を繰り返して所要複数段の多層の回路基板に形成
するようにしてもよい。
【００２５】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２６】
【発明の効果】以上のように、スルーホールめっき被膜
形成後に、半導体チップ収納孔を形成するから、スルー
ホールめっき工程での収納孔へのめっき被膜形成などの
悪影響をなくすことができる。また、絶縁層をドライエ
ッチングで除去するため、配線パターンへのダメージを
なくすことができると共に、絶縁層を薄くしても容易
に、精度よくドライエッチングができるから、薄型のパ
ッケージの製造が可能となる。請求項４のビルドアップ
法による場合も、めっき工程後に半導体チップ収納孔を
形成するから、収納孔へのめっき被膜形成などの悪影響
をなくすことができる。また、感光性樹脂層をドライエ
ッチングで除去するため、配線パターンへのダメージを
なくすことができると共に、感光性樹脂層を薄くしても
容易に、精度よくドライエッチングができるから、薄型
のパッケージの製造が可能となる。
形成後に、半導体チップ収納孔を形成するから、スルー
ホールめっき工程での収納孔へのめっき被膜形成などの
悪影響をなくすことができる。また、絶縁層をドライエ
ッチングで除去するため、配線パターンへのダメージを
なくすことができると共に、絶縁層を薄くしても容易
に、精度よくドライエッチングができるから、薄型のパ
ッケージの製造が可能となる。請求項４のビルドアップ
法による場合も、めっき工程後に半導体チップ収納孔を
形成するから、収納孔へのめっき被膜形成などの悪影響
をなくすことができる。また、感光性樹脂層をドライエ
ッチングで除去するため、配線パターンへのダメージを
なくすことができると共に、感光性樹脂層を薄くしても
容易に、精度よくドライエッチングができるから、薄型
のパッケージの製造が可能となる。
【図１】図１から図１２は第１の実施の形態を示し、図
１は、両面銅貼り基板の説明図である。
１は、両面銅貼り基板の説明図である。
【図２】基板にスリットを形成した説明図である。
【図３】側面めっき被膜を形成した説明図である。
【図４】配線パターンを形成した説明図である。
【図５】上記基板の両面に接着剤層付き銅箔を積層した
説明図である。
説明図である。
【図６】図５の積層物の一方の銅箔を剥離した積層物の
説明図である。
説明図である。
【図７】図６の積層物に透孔を形成した説明図である。
【図８】図７とほぼ同様な積層物の説明図である。
【図９】図７と図８の積層物を積層した積層体の説明図
である。
である。
【図１０】積層体にスルーホールを形成した説明図であ
る。
る。
【図１１】スルーホールめっき被膜を形成した説明図で
ある。
ある。
【図１２】ドライエッチングによりプリプレグ層を除去
してパッケージに完成した状態の説明図である。
してパッケージに完成した状態の説明図である。
【図１３】貫通孔を形成した説明図である。
【図１４】放熱板を固着したパッケージの説明図であ
る。
る。
【図１５】図１５から図１８は第２の実施の形態を示
し、片面銅箔貼りの基板の説明図である。
し、片面銅箔貼りの基板の説明図である。
【図１６】第２の配線パターンを形成した状態の説明図
である。
である。
【図１７】第３の配線パターンを形成した状態の説明図
である。
である。
【図１８】パッケージに完成した状態の説明図である。
【図１９】図１９から図２２は従来のパッケージの製造
工程を示し、図１９は基板を積層した状態の説明図であ
る。
工程を示し、図１９は基板を積層した状態の説明図であ
る。
【図２０】配線パターンを形成した説明図である。
【図２１】ルーター刃で座ぐり加工する説明図である。
【図２２】パッケージに完成した状態の説明図である。
１０ 基板 １１、１２ 銅箔（金属層） １１ａ、１２ａ、１４ａ 配線パターン １５ 側面めっき被膜 １６ プリプレグ層 １７、１８ 銅箔 １７ａ、１７ｂ 配線パターン ２０、２２、２４ 積層体 ２５ スルーホール ２６ スルーホールめっき被膜 ２８ 半導体チップ収納孔 ３２ 放熱板 ３４ 半導体装置用パッケージ ３５ はんだボール ４０ 基板 ４１ 銅箔（金属層） ４３ 感光性樹脂層 ４１ａ、４６ａ、４８ａ、５０ａ 配線パターン ５６ 放熱板 ５７ はんだボール ５８ 半導体装置用パッケージ
Claims (6)
- 【請求項１】 絶縁層を介して配線パターンが多段に形
成されると共に、半導体チップ収納孔が形成され、該半
導体チップ収納孔に収納される半導体チップと前記配線
パターンとが電気的に接続可能になされた半導体層用パ
ッケージの製造方法において、 前記絶縁層を介して配線パターンが多段に形成された積
層体を形成する工程と、 該積層体に所要複数のスルーホールを形成する工程と、 該スルーホールに、無電解めっき、次いで電解めっきを
施してスルーホールめっき被膜を形成し、前記配線パタ
ーン間の所要の電気的導通をとるスルーホールめっき被
膜形成工程と、 前記絶縁層をエッチングして、前記配線パターンの半導
体チップと接続すべき部位を露出させるドライエッチン
グを含む孔あけ工程とを具備することを特徴とする半導
体装置用パッケージの製造方法。 - 【請求項２】 前記半導体チップ収納孔は前記積層体を
貫通する貫通孔であり、該半導体チップ収納孔を覆っ
て、前記積層体に接着剤により放熱板を固着する工程を
含むことを特徴とする請求項１記載の半導体装置用パッ
ケージの製造方法。 - 【請求項３】 表層の前記配線パターンに外部接続用の
はんだボールを形成する工程を含むことを特徴とする請
求項１または２記載の半導体装置用パッケージの製造方
法。 - 【請求項４】 絶縁層を介して配線パターンが多段に形
成されると共に、半導体チップ収納孔が形成され、該半
導体チップ収納孔に収納される半導体チップと前記配線
パターンとが電気的に接続可能になされた半導体層用パ
ッケージの製造方法において、 樹脂製の基板に形成された金属層をエッチング加工して
第１の配線パターンを形成する工程と、 前記第１の配線パターン上に樹脂層を形成して、該樹脂
層に前記第１の配線パターンに通じる透孔を形成する透
孔形成工程と、 前記樹脂層上および前記透孔内壁に無電解めっき、次い
で電解めっきを施して、前記第１の配線パターンと電気
的に導通するめっき被膜を形成する工程と、 該めっき被膜をエッチング加工して所要の第２の配線パ
ターンを形成する工程と、 該第２の配線パターン形成後、前記樹脂層をエッチング
して、前記半導体チップ収納孔を形成すると共に、前記
配線パターンの半導体チップと接続すべき部位を露出さ
せるドライエッチング工程とを具備することを特徴とす
る半導体装置用パッケージの製造方法。 - 【請求項５】 前記半導体チップ収納孔は前記基板を貫
通する貫通孔であり、該半導体チップ収納孔を覆って、
前記基板に接着剤により放熱板を固着する工程を含むこ
とを特徴とする請求項４記載の半導体装置用パッケージ
の製造方法。 - 【請求項６】 表層の前記配線パターンに外部接続用の
はんだボールを形成する工程を含むことを特徴とする請
求項４または５記載の半導体装置用パッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22348198A JP2000058702A (ja) | 1998-08-06 | 1998-08-06 | 半導体装置用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22348198A JP2000058702A (ja) | 1998-08-06 | 1998-08-06 | 半導体装置用パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058702A true JP2000058702A (ja) | 2000-02-25 |
Family
ID=16798817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22348198A Pending JP2000058702A (ja) | 1998-08-06 | 1998-08-06 | 半導体装置用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058702A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388564B1 (ko) * | 2001-07-26 | 2003-06-25 | 삼성전기주식회사 | 고성능 비지에이 기판 및 이의 제조방법 |
| US7476811B2 (en) | 2004-12-27 | 2009-01-13 | Fujitsu Limited | Semiconductor device and manufacturing method therefor |
| JP2018037629A (ja) * | 2016-08-31 | 2018-03-08 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ファン−アウト半導体パッケージ |
-
1998
- 1998-08-06 JP JP22348198A patent/JP2000058702A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388564B1 (ko) * | 2001-07-26 | 2003-06-25 | 삼성전기주식회사 | 고성능 비지에이 기판 및 이의 제조방법 |
| US7476811B2 (en) | 2004-12-27 | 2009-01-13 | Fujitsu Limited | Semiconductor device and manufacturing method therefor |
| JP2018037629A (ja) * | 2016-08-31 | 2018-03-08 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ファン−アウト半導体パッケージ |
| US10573613B2 (en) | 2016-08-31 | 2020-02-25 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| US10770418B2 (en) | 2016-08-31 | 2020-09-08 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861284B2 (en) | Semiconductor device and production method thereof | |
| US7297562B1 (en) | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns | |
| JP2000101245A (ja) | 積層樹脂配線基板及びその製造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| KR20080004378A (ko) | 관통 구멍 형성 방법 및 배선 회로 기판의 제조 방법 | |
| JP2001053188A (ja) | 多層配線基板の製造方法 | |
| JP2019121626A (ja) | 印刷配線板の製造方法 | |
| JP2004031710A (ja) | 配線基板の製造方法 | |
| US8493173B2 (en) | Method of cavity forming on a buried resistor layer using a fusion bonding process | |
| EP0574207A2 (en) | Multilayer printed circuit board and method for manufacturing the same | |
| JP2000058702A (ja) | 半導体装置用パッケージの製造方法 | |
| JPH03120892A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP4491159B2 (ja) | 多層配線基板の製造方法 | |
| JP2001110928A (ja) | 半導体パッケージの製造方法 | |
| JPH11284300A (ja) | プリント配線板 | |
| JP2004335726A (ja) | キャビティ付き多層プリント配線板の製造方法 | |
| JPH0312792B2 (ja) | ||
| JP2004063956A (ja) | プリント配線板及びその製造方法 | |
| JPH09260840A (ja) | 多層プリント配線板の製造方法 | |
| JP3610769B2 (ja) | 多層電子部品搭載用基板 | |
| JP3168731B2 (ja) | 金属ベース多層配線基板 | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 | |
| KR20030078449A (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 |