JP4491159B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4491159B2
JP4491159B2 JP2001074045A JP2001074045A JP4491159B2 JP 4491159 B2 JP4491159 B2 JP 4491159B2 JP 2001074045 A JP2001074045 A JP 2001074045A JP 2001074045 A JP2001074045 A JP 2001074045A JP 4491159 B2 JP4491159 B2 JP 4491159B2
Authority
JP
Japan
Prior art keywords
via post
forming
metal
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001074045A
Other languages
English (en)
Other versions
JP2002280738A (ja
Inventor
克幸 田中
孝英 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001074045A priority Critical patent/JP4491159B2/ja
Publication of JP2002280738A publication Critical patent/JP2002280738A/ja
Application granted granted Critical
Publication of JP4491159B2 publication Critical patent/JP4491159B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は多層配線基板の製造方法に関し、より詳細にはビアポストを介して層間の配線パターンを電気的に接続する多層配線基板の製造方法に関する。
【0002】
【従来の技術】
電気的絶縁層を介して多層に配線パターンを形成した多層配線基板では、電気的絶縁層にビアを形成してビアにより層間の配線パターンを電気的に接続している。図7はビルドアップ法により、ビアを介して層間で配線パターンを電気的に接続して多層配線基板を形成する方法を示す。
図7(a)は配線パターン12aを形成した基板10の表面を電気的絶縁層14aによって被覆した後、レーザ光を照射して電気的絶縁層14aにビア穴16を形成した状態である。図7(b)は、めっき等によりビア穴16の内面及び電気的絶縁層14aの表面にめっき給電層としての導体層18を形成した状態であり、図7(c)は、さらに電解銅めっき等を施して導体層18にめっき層20を盛り上げるように形成した状態を示す。
【0003】
図7に示す多層配線基板の製造方法は、ビア穴16をめっきによって充填する方法であり、めっき層20を形成する際にビア穴16がめっきによって充填されるようにする。図7(d)はめっき層20および導体層18をエッチングして第2層目の配線パターン12bを形成した状態である。第1層目の配線パターン12aと第2層目の配線パターン12bとがビア22を介して電気的に接続されている。
【0004】
図7(e)は、配線パターン12bを形成した電気的絶縁層14aの表面をさらに電気的絶縁層14bによって被覆し、電気的絶縁層14bにビア穴16を形成した状態を示す。第2層目の電気的絶縁層14bについても上述したと同様にビアを形成し、さらに上層の配線パターンと下層の配線パターンとを電気的に接続するように形成することができる。
なお、ビアにより層間で配線パターンを電気的に接続した多層配線基板を形成する方法としては、めっきによりビア穴を金属で充填して形成したフィルドビアを利用する他に、ビア穴の内壁面に形成した導体層をビアとして利用して層間で配線パターンを電気的に接続して形成する方法もある。
【0005】
【発明が解決しようとする課題】
ビアにより層間で配線パターンを電気的に接続した多層配線基板を形成する方法としては、上述したように、電気的絶縁層にビア穴をあけてビアを形成する方法が一般的である。とくに、フィルドビアにより層間で配線パターンを電気的に接続する方法は、配線パターンを確実に電気的に接続することができ、また、ビアの直上に隣接層のビアが配置できることから、高密度にビアが配置できるという利点がある。しかしながら、ビア穴をめっきにより充填する方法はビア穴の穴径や、めっき液の調整等が一定の品質を得る上で、技術的に非常に難しいという課題がある。
【0006】
本発明は、上記のフィルドビアによって配線パターンを層間で電気的に接続した多層配線基板と同様に、金属柱からなるビアポストを介して配線パターンを層間で電気的に接続した多層配線基板の製造方法に係るものであり、ビアポストを確実に形成することができ、これによって容易に高密度配線を可能にする多層配線基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、ビアポストを介して配線パターンが層間で電気的に接続された多層配線基板を製造する方法であって、一方の面に前記ビアポストを形成する領域を被覆するマスクパターンを設けた金属板を一方の面側からエッチングし、金属板の他方の面側に前記ビアポストを支持する基板部を残して金属板の一方の面側にビアポストを形成する工程と、前記基板部の前記ビアポストを形成した面側に、ビアポストを埋没させて電気的絶縁層を形成する工程と、該電気的絶縁層の表面を研磨して前記ビアポストの端面を電気的絶縁層の表面に露出させることにより、ビアポストが形成された金属基体を形成する工程と、回路基板の配線パターンが形成された面と前記金属基体のビアポストの端面が露出した面とを接合し、前記配線パターンと前記ビアポストとを電気的に接続して前記ビアポストが形成された金属基体と前記回路基板とを一体化する工程と、前記回路基板と一体化された金属基体の前記基板部を除去し、前記電気的絶縁層の表面と前記ビアポストの他端面とを露出させる工程と、前記ビアポストの他端面が露出した電気的絶縁層の表面に、前記ビアポストと電気的に接続する配線パターンを形成する工程と、を含むことを特徴とする。
【0008】
また、前記金属基体の前記基板部を除去する工程において、前記基板部をエッチングあるいは研磨加工によって除去することを特徴とする。
また、前記ビアポストの他端面が露出した電気的絶縁層の表面に配線パターンを形成する工程において、前記電気的絶縁層の表面にめっき給電層を形成する工程と、前記めっき給電層の表面にマスクパターンを形成する工程と、電解銅めっきにより前記マスクパターンによって被覆されていない部位の前記めっき給電層の表面に銅めっきを形成する工程と、前記マスクパターンを除去した後、前記めっき給電層の露出部分を除去する工程とを備えることを特徴とする。
また、前記金属板の一方の面側にビアポストを形成する工程において、異種金属のクラッド材からなる金属板を使用し、金属板の一方の面に前記ビアポストを形成する領域を被覆するマスクパターンを設けて金属板の一方の面側の金属のみをエッチングしてビアポストを形成するとともに、金属板の他方の面側に前記ビアポストを支持する他方の金属からなる基板部を残し、前記金属基体の前記基板部を除去する工程において、前記他方の金属を除去することを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図1は本発明に係る多層配線基板の製造方法を示す説明図である。図1(a)は圧延された銅板あるいは銅箔等による銅板を示す。この銅板30は多層配線基板に形成される配線パターンを層間で電気的に接続するビアポストを形成するためのものである。本実施形態において形成するビアポストは、高さ30〜60μm程度であり、銅板30としては50〜100μm程度の厚さのものを使用する。
【0010】
図1(b)は、銅板30の一方の面にエッチング用のドライフィルムを貼り、ドライフィルムにレーザ光を照射して、銅板30のビアポストを形成する部位が被覆されるようにマスクパターン32を形成した状態を示す。ドライフィルムはマスクパターン32を形成するためのものであり、レーザ光の照射によって任意のパターンにマスクパターン32を形成することができる。なお、ドライフィルムのかわりに感光性レジストによって銅板30の表面を被覆し露光および現像によって所定のマスクパターンを形成することができる。
【0011】
図1(b)では、説明上、一定間隔でマスクパターン32を形成した例を示す。銅板30でマスクパターン32によって被覆された部位にビアポストが形成される。したがって、ビアポストを形成する部位にドライフィルムが残るようにマスクパターン32を形成する。
図1(c)は、図1(b)の状態で、マスクパターン32が形成された一方の面側から銅板30をエッチングしてビアポスト34を形成した状態を示す。エッチングの際には、銅板30のマスクパターン32が形成された面に向けてエッチング液を噴射して行う。エッチング液は銅板30の厚さ方向に進入するとともに、マスクパターン32の下側にも回り込み、銅板30の厚さ方向と横方向にエッチングが進むことによって柱状のビアポスト34が形成される。なお、銅板30をエッチング液に浸漬してビアポスト34を形成することもできる。この場合は、銅板30の一方の面にマスクパターン32を形成するとともに、銅板30の他方の面の全面をマスクしてエッチングする。
【0012】
図1(c)は、ビアポスト34が形成され、ビアポスト34の先端部にマスクパターン32が付着して残留している状態である。前述したように、銅板30をエッチングしてビアポスト34を形成する場合は、銅板30が厚さ方向と横方向にエッチングが進むから、これらを考慮してマスクパターン32を形成する。また、ビアポスト34を形成した状態で銅板30の他方の面側が薄く残るようにし、残った基板部30aによってビアポスト34が支持されるようにする。基板部30aの厚さとしては20〜30μm程度あればよい。銅板30をエッチングしてビアポスト34を形成する際に、エッチング量を制御することによってビアポスト34を所定形状に形成することができ、基板部30aを所定の厚さに形成することができる。エッチング量の制御はエッチング液の制御、エッチング電流の制御によって行うことができる。
【0013】
図1(d)は、次に、基板部30aのビアポスト34を形成した面に電気的絶縁層36を形成する工程を示す。図1(c)の状態で、マスクパターン32を溶解して除去した後、ポリイミド等の電気的絶縁性を有するフィルムを基板部30aに接着して電気的絶縁層36を形成する。
本実施形態では、ポリイミド系の熱硬化性樹脂の半硬化状態(Bステージ)のフィルムを、基板部30aのビアポスト34を形成した面に、ビアポスト34が埋没されるように接着した。半硬化状態のフィルムを接着しているのは、ビアポスト34が形成された金属基体を別の回路基板に接着するためである。
なお、半硬化状態のフィルムを接着するかわりに、樹脂材を塗布して半硬化状態とすることも可能である。また、熱硬化性樹脂のかわりに接着性を有する熱可塑性樹脂を使用することもできる。
【0014】
図1(e)は、電気的絶縁層36の表面を研磨してビアポスト34の端面を電気的絶縁層36の表面から露出させて金属基体37を形成した状態を示す。電気的絶縁層36は樹脂材であって、銅からなるビアポスト34にくらべて材質的にはるかに軟らかい。したがって、バフ等を用いて電気的絶縁層36の表面側から研磨すると、電気的絶縁層36が選択的に研磨され、ビアポスト34の先端部が電気的絶縁層36の表面から僅かに突出するようになる。実際にビアポスト34の端面が電気的絶縁層36の表面から突出する高さは2〜5μm程度である。図4に、電気的絶縁層36を研磨した状態を拡大して示す。ビアポスト34の先端部が電気的絶縁層36の表面から若干突出していることを示す。
【0015】
図1(f)は、ビアポスト34が形成された金属基体37を別に形成された回路基板40に接合している状態を示す。回路基板40は、あらかじめ配線パターン40aが形成されているものであり、回路基板40の配線パターン40aを形成した面(接合面)に電気的絶縁層36を対向させ、金属基体37を回路基板40に加圧するとともに加熱して、回路基板40に電気的絶縁層36を一体に接合する。金属基体37の電気的絶縁層36は半硬化状態であり接着性を有しているから、電気的絶縁層36を加圧および加熱することによって回路基板40と完全に一体化する。この際に、ビアポスト34の端面は回路基板40の配線パターン40aに当接し、配線パターン40aとビアポスト34とは確実に電気的に接続される。回路基板40に設ける配線パターン40aとビアポスト34の配置はあらかじめ設計されている。
【0016】
回路基板40に金属基体37を一体に接着した後、基板部30a側に配線パターンを形成することによって、回路基板40の配線パターン40aと上層の配線パターンとをビアポスト34を介して電気的に接続することができる。
図2は、ビアポスト34を介して、層間で配線パターンを電気的に接続して多層配線基板を製造する方法を示す説明図である。図2(a)は、回路基板40に金属基体37を接合した後、電気的絶縁層36の表面の基板部30aを除去した状態を示す。基板部30aは化学的エッチングあるいは研磨加工によって除去することができる。基板部30aを除去することにより、電気的絶縁層36の表面にビアポスト34の端面が露出する。
【0017】
図2(b)、(c)は、電気的絶縁層36の表面に配線パターンを形成する工程を示す。まず、図2(a)に示す状態で、電気的絶縁層36の表面に無電解銅めっきを施してめっき給電層を形成する。このめっき給電層は配線パターンを形成するための電解銅めっきを施すためのもので、薄く(10μm以下)形成する。次に、めっき給電層の表面にマスクパターンを形成するため、ドライフィルムレジストあるいは感光性レジストを被着し、露光および現像して配線パターンを形成する部位を露出させたマスクパターン38を形成する。
【0018】
図2(b)は、めっき給電層の表面にマスクパターン38を形成した後、電解銅めっきを施し、めっき給電層の表面に銅めっき39を形成した状態である。銅めっき39はマスクパターン38によって被覆されていないめっき給電層の露出部分に形成される。
図2(c)は、マスクパターン38を除去した後、無電解銅めっきによるめっき給電層の露出部分をエッチングにより除去した状態である。無電解銅めっきによるめっき給電層は電解銅めっきによる銅めっきにくらべてはるかに薄いから、銅エッチングによってめっき給電層のみを簡単に除去することができる。
めっき給電層の露出部分を除去することにより、電気的絶縁層36の表面に銅めっきが残り、この銅めっきがこの実施形態では第2層目の配線パターン39aとなる。この配線パターン39aは第1層目の配線パターン40aとビアポスト34を介して電気的に接続される。
【0019】
なお、電気的絶縁層36の表面に配線パターン39aを形成する方法は、上述した方法に限定されるものではない。たとえば、電気的絶縁層36の表面に無電解銅めっきおよび電解銅めっきを施し、電気的絶縁層36の表面に所定の厚さの銅めっき層を形成し、次に、この銅めっき層の表面に感光性レジスト等を用いて配線パターンとして残す部位を被覆するマスクパターンを形成し、次いで、このマスクパターンをマスクとして配線パターンとなる部位以外の銅めっき層をエッチングすることによって配線パターンを形成することができる。また、銅めっき層を形成する際に、ストライクめっき等により、1回のめっき工程で形成することも可能である。
【0020】
上述したように、図2(a)〜(c)に示す工程では、ビアポスト34が形成された金属基体37と回路基板40とを接合した後、まず、電気的絶縁層36の表面の基板部30aを除去し、その後、電気的絶縁層36の表面に配線パターン39aを形成した。この製造工程による場合は、配線パターン39aの厚さが的確に制御することができる。
なお、回路基板40に金属基体37を接合した後、電気的絶縁層36の表面に配線パターン39aを形成する方法としては、回路基板40に接合した金属基体37の表面で露出する基板部30aを所定のパターンにエッチングして形成する方法も可能である。すなわち、図1(f)の状態で、基板部30aの表面に感光性レジスト等を被着し、配線パターンとして形成する部位を被覆するマスクパターンを形成した後、このマスクパターンをマスクとして基板部30aをエッチングすることによって配線パターン39aを形成することができる。
【0021】
図3は、基板部30aをエッチングして電気的絶縁層36の表面に配線パターン39aを形成した状態を示す。上記のように、基板部30aを利用して配線パターン39aを形成する方法は、基板部30aがそのまま配線パターンを形成する導体層として利用できることから、図2(a)〜(c)に示す方法にくらべて、作業工程が短縮できるという利点がある。なお、この方法で、マスクパターンを形成する前に電気的絶縁層36の表面に被着する基板部30aの厚さを薄くする必要がある場合は、エッチングによって基板部30aの厚さを薄くする。その理由は、配線パターンをきわめて微細に形成する場合には、導体層の厚さを薄くする必要があり、形成する配線パターンの精度に基板部30aの厚さが影響するからである。
【0022】
図2(d)は、配線パターン39aを形成した電気的絶縁層36のさらに上層にビアポスト34を介して電気的に接続して第3層目の配線パターン41を形成した状態を示す。
第3層目の配線パターン41も、上述したと同様の方法によって形成することができる。すなわち、図2(c)に示す配線パターン39aが形成された電気的絶縁層36に対して、まず図1(e)のビアポスト34が形成された金属基体37をビアポスト34の端面を配線パターン39aに向けて接合する。下層の電気的絶縁層36は加熱されて硬化しており、積層される金属基体37の電気的絶縁層36によって金属基体37が接合される。金属基体37を電気的絶縁層36に接合することにより、ビアポスト34の端面が第2層目の配線パターン39aに押接され、ビアポスト34と配線パターン39aとが電気的に接続される。
【0023】
新たに積層した金属基体37の表面に配線パターン41を形成する方法は、第1層目の金属基体37について電気的絶縁層36の表面に配線パターン39aを形成した方法と同様の方法によることができる。すなわち、新たに積層した金属基体37の表面の基板部30aを除去した後、電気的絶縁層36の表面に配線パターン41を形成する方法、あるいは、金属基体37の表面の基板部30aを利用して配線パターン41を形成する方法によって配線パターン41を形成することができる。いずれの方法の場合も、配線パターン41はビアポスト34を介して下層の配線パターン39aと電気的に接続される。
【0024】
このように、ビアポスト34が形成された金属基体37を利用することにより、ビアポスト34によって配線パターンを層間で電気的に接続して次々と配線パターンを多層に積層していくことができる。
層間で配線パターンを電気的に接続するビアポスト34は銅板30等の金属板を厚さ方向にエッチングして形成するから、電解めっき、スパッタリング等によって形成したビアにくらべて電気的特性が優れること、金属板をエッチングすることによって任意の配置にできるという利点がある。また、金属基体37を積層する際には、電気的絶縁層36の接着性を利用することでビアポスト34が確実に配線パターンに押接されて接合し、層間での電気的接続が確実になされるという利点がある。
【0025】
なお、図2(d)に示す多層配線基板は、回路基板40の一方の面にのみ金属基体37を積層して多層に配線パターンを形成した例であるが、回路基板の両面に金属基体37を接合して多層配線基板を形成することも可能である。
図5は、回路基板50の両面に図1(e)に示す金属基体37を接合した状態を示す。50aは回路基板50の表面に形成した配線パターン、52は回路基板50の貫通孔の内壁面に形成したスルーホールめっきである。ビアポスト34の端面を回路基板50に向け、金属基体37と回路基板50とを位置合わせして加圧および加熱することによって回路基板50に金属基体37を接合することができる。
【0026】
回路基板50の両面に金属基体37を接合した後、金属基体37の表面の基板部30aを除去して電気的絶縁層36の表面に配線パターン41を形成する方法、あるいは金属基体37の表面の基板部30aを利用して配線パターン41を形成する方法によって、回路基板50の両面の電気的絶縁層36の表面に配線パターンを形成することができる。
また、配線パターンが形成された電気的絶縁層36の表面にさらに金属基体37を接合し、ビアポスト34を介して層間の配線パターンを電気的に接続して配線パターンを形成することは上述した方法と同様にして行うことができる。これによって、回路基板50の両面に多層に配線パターンが形成された多層配線基板を得ることができる。
【0027】
なお、本発明の多層配線基板の製造方法では、銅板30をエッチングしてビアポスト34を形成するから、図6に示すように、銅31aとニッケル31bのような異種金属のクラッド材を使用し、銅31aをエッチングしてビアポスト34を形成する際に、銅31aの部分のみエッチングすることでビアポスト34の高さ寸法を正確に制御することが可能である。金属材にクラッド材を使用して図1(e)に示す金属基体37を形成した場合は、基板部30aがニッケル31bによって形成されるから、図1(f)に示すように回路基板40に金属基体37を接合した後、基板部30aのニッケル31bをエッチングして除去し、図2に示した方法と同様にして、電気的絶縁層36の表面に配線パターンを形成することができる。
【0028】
【発明の効果】
本発明に係る多層配線基板の製造方法によれば、ビアポストを介して層間で配線パターンが電気的に接続された多層配線基板を容易に製造することができる。また、ビアポストにより層間の配線パターンを電気的に接続することから、高密度にビアを配置することができ、高密度配線が可能となる。また、ビアポストを介して配線パターンを電気的に接続することにより、電気的接続の信頼性の高い多層配線基板を提供することができる等の著効を奏する。
【図面の簡単な説明】
【図1】金属基体を形成する工程を示す説明図である。
【図2】配線パターンを多層に形成する工程を示す説明図である。
【図3】基板部をエッチングして配線パターンを形成した状態の断面図である。
【図4】ビアポストを拡大して示す断面図である。
【図5】回路基板の両面に金属基体を接合した状態の断面図である。
【図6】金属材として用いるクラッド材の断面図である。
【図7】多層配線基板の従来の製造方法を示す説明図である。
【符号の説明】
10 基板
12a、12b 配線パターン
14a、14b 電気的絶縁層
16 ビア穴
30 銅板
30a 基板部
32、38 マスクパターン
34 ビアポスト
36 電気的絶縁層
37 金属基体
39 銅めっき
39a 配線パターン
40 回路基板
40a、41 配線パターン
50 回路基板

Claims (4)

  1. ビアポストを介して配線パターンが層間で電気的に接続された多層配線基板を製造する方法であって、
    一方の面に前記ビアポストを形成する領域を被覆するマスクパターンを設けた金属板を一方の面側からエッチングし、金属板の他方の面側に前記ビアポストを支持する基板部を残して金属板の一方の面側にビアポストを形成する工程と、
    前記基板部の前記ビアポストを形成した面側に、ビアポストを埋没させて電気的絶縁層を形成する工程と、
    該電気的絶縁層の表面を研磨して前記ビアポストの端面を電気的絶縁層の表面に露出させることにより、ビアポストが形成された金属基体を形成する工程と、
    回路基板の配線パターンが形成された面と前記金属基体のビアポストの端面が露出した面とを接合し、前記配線パターンと前記ビアポストとを電気的に接続して前記ビアポストが形成された金属基体と前記回路基板とを一体化する工程と
    前記回路基板と一体化された金属基体の前記基板部を除去し、前記電気的絶縁層の表面と前記ビアポストの他端面とを露出させる工程と、
    前記ビアポストの他端面が露出した電気的絶縁層の表面に、前記ビアポストと電気的に接続する配線パターンを形成する工程と、
    を含むことを特徴とする多層配線基板の製造方法。
  2. 前記金属基体の前記基板部を除去する工程において、
    前記基板部をエッチングあるいは研磨加工によって除去することを特徴とする請求項1記載の多層配線基板の製造方法。
  3. 前記ビアポストの他端面が露出した電気的絶縁層の表面に配線パターンを形成する工程において、
    前記電気的絶縁層の表面にめっき給電層を形成する工程と、
    前記めっき給電層の表面にマスクパターンを形成する工程と、
    電解銅めっきにより前記マスクパターンによって被覆されていない部位の前記めっき給電層の表面に銅めっきを形成する工程と、
    前記マスクパターンを除去した後、前記めっき給電層の露出部分を除去する工程とを備えることを特徴とする請求項1または2記載の多層配線基板の製造方法。
  4. 前記金属板の一方の面側にビアポストを形成する工程において、
    異種金属のクラッド材からなる金属板を使用し、金属板の一方の面に前記ビアポストを形成する領域を被覆するマスクパターンを設けて金属板の一方の面側の金属のみをエッチングしてビアポストを形成するとともに、金属板の他方の面側に前記ビアポストを支持する他方の金属からなる基板部を残し、
    前記金属基体の前記基板部を除去する工程において、前記他方の金属を除去することを特徴とする請求項1、2または3記載の多層配線基板の製造方法。
JP2001074045A 2001-03-15 2001-03-15 多層配線基板の製造方法 Expired - Lifetime JP4491159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001074045A JP4491159B2 (ja) 2001-03-15 2001-03-15 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001074045A JP4491159B2 (ja) 2001-03-15 2001-03-15 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002280738A JP2002280738A (ja) 2002-09-27
JP4491159B2 true JP4491159B2 (ja) 2010-06-30

Family

ID=18931386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001074045A Expired - Lifetime JP4491159B2 (ja) 2001-03-15 2001-03-15 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4491159B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101841973A (zh) * 2010-05-12 2010-09-22 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462835B1 (ko) * 2002-10-24 2004-12-23 대덕전자 주식회사 금속 범프를 이용한 인쇄 회로 기판 제조 방법
JP4844487B2 (ja) * 2006-08-09 2011-12-28 株式会社村田製作所 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP2014063981A (ja) * 2012-08-31 2014-04-10 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2014049580A (ja) * 2012-08-31 2014-03-17 Murata Mfg Co Ltd 配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2000091746A (ja) * 1998-09-07 2000-03-31 Toshiba Corp 配線基板の製造方法、および配線基板
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2000091746A (ja) * 1998-09-07 2000-03-31 Toshiba Corp 配線基板の製造方法、および配線基板
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101841973A (zh) * 2010-05-12 2010-09-22 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板
CN101841973B (zh) * 2010-05-12 2012-07-04 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板

Also Published As

Publication number Publication date
JP2002280738A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JPH10308576A (ja) プリント配線板及びその製造方法
KR20060048664A (ko) 전자 부품 내장 기판의 제조 방법
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2016066705A (ja) プリント配線板およびその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP2019121763A (ja) プリント配線板およびその製造方法
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2008263188A (ja) 回路基板の製造方法
JP2001053188A (ja) 多層配線基板の製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP3592129B2 (ja) 多層配線基板の製造方法
JP4491159B2 (ja) 多層配線基板の製造方法
TWI771534B (zh) 佈線板及其製造方法
WO1999026458A1 (fr) Carte de cablage imprime multicouche et son procede de fabrication
JP2004031710A (ja) 配線基板の製造方法
JP3891766B2 (ja) 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板
JPH0614592B2 (ja) 多層プリント配線板の製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP2005094032A (ja) プリント配線板
JPH0719970B2 (ja) 多層印刷配線板の製造方法
JP2002185139A (ja) プリント配線板及びその製造方法
JP2002009440A (ja) 複合配線基板
JP2015204379A (ja) プリント配線板
JP2000294933A (ja) 多層回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4