JP3592129B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP3592129B2 JP3592129B2 JP10775799A JP10775799A JP3592129B2 JP 3592129 B2 JP3592129 B2 JP 3592129B2 JP 10775799 A JP10775799 A JP 10775799A JP 10775799 A JP10775799 A JP 10775799A JP 3592129 B2 JP3592129 B2 JP 3592129B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- core
- layer
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はコア基板を用いた多層配線基板の製造方法に関する。
【０００２】
【従来の技術】
コア基板を用いた従来の多層配線基板は、ガラスまたは有機物の織布あるいは不織布にエポキシ等の樹脂材を含浸させた樹脂基板をコア基板材料として使用したものであり、このコア基板上にビルドアップ法等によって多層に配線パターンを形成している。コア基板には厚さ方向に貫通する貫通孔を設け、めっき等によって貫通孔の内壁面に設けた導通部を介してコア基板の両面の配線パターンが電気的に接続される。
コア基板に貫通孔を形成する場合、従来はドリル加工あるいはレーザ加工によって形成し、貫通孔を形成した後、無電解銅めっき及び電解銅めっきを施すことによって貫通孔の内壁面に導通部を形成している。
【０００３】
【発明が解決しようとする課題】
ドリル加工あるいはレーザ加工によってコア基板に貫通孔を形成する場合は、貫通孔をひとつづつ孔あけ加工していくから、大判の樹脂基板を使用して複数の基板を一度に形成するとしても、加工効率の点で問題があり、加工コストがかかるという問題があった。また、ドリル加工あるいはレーザ加工によって貫通孔を形成していく方法では、貫通孔を小径に形成する場合でも技術上及び製造効率上で限度があり、貫通孔をさらに高密度にかつ多数個形成する製品の場合には有効な方法とはいえないという問題があった。
【０００４】
本発明はこれらの問題点を解消すべくなされたものであり、その目的とするところは、コア基板にドリル加工やレーザ加工を施すことなく、コア基板の両面の配線パターンを電気的に接続する導通部を容易に形成することができ、導通部をさらに高密度に多数個形成することが容易に可能となる多層配線基板及びその好適な製造方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、導体コア部、ビア柱、および、導体コア部とビア柱とを電気的に絶縁する絶縁体部から成るコア基板を備える多層配線基板の製造方法であって、導体基板の一方の面に、前記コア基板の厚さの膜厚に設定され、前記コア基板の前記ビア柱と前記導体コア部とを形成する部位が露出するレジストパターンを形成し、該レジストパターンをマスクとして、前記一方の面上に導体基板をめっき給電層として電解めっきを施して、前記ビア柱と前記導体コア部とを形成し、次いで、前記レジストパターンを除去した後、前記ビア柱と導体コア部との間に電気的絶縁性を有する絶縁樹脂を充填して前記絶縁体部を形成し、次いで、前記コア基板上に、前記ビア柱と電気的に接続された配線パターンを複数層に形成した後、前記導体基板を除去することを特徴とする。
【０００６】
また、導体コア部、ビア柱、および、導体コア部とビア柱とを電気的に絶縁する絶縁体部から成るコア基板を備える多層配線基板の製造方法であって、導体基板の一方の面に、外部接続端子を接合するためのパッドを形成し、前記導体基板をめっき給電層とする電解めっきにより前記パッドの上に基部ビアを形成するとともに、導体基板の一方の面に、基部ビアの端面が露出するように絶縁体部を形成し、該絶縁体部の表面と前記基部ビアの表面に導体層を形成し、該導体層の表面に、前記コア基板の厚さの膜厚に設定され、前記基部ビアに接続する前記ビア柱と、前記導体コア部とを形成する部位が露出するレジストパターンを形成し、該レジストパターンをマスクとして、前記導体層をめっき給電層として電解めっきを施して、前記ビア柱と前記導体コア部とを形成し、次いで、前記レジストパターンを除去し、前記ビア柱および前記導体コア部から露出した前記導体層の露出部を除去した後、前記ビア柱と導体コア部との間に電気的絶縁性を有する絶縁樹脂を充填して前記絶縁体部を形成し、次いで、前記コア基板上に、前記ビア柱と電気的に接続された配線パターンを複数層に形成した後、前記導体基板を除去することを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。
図１は本発明に係る多層配線基板の製造方法の一実施形態を示す説明図であり、多層配線基板のコア基板を形成するまでの工程を示している。
本発明の多層配線基板の製造方法は、めっき給電層を兼ねた支持体として導体基板１０を使用し、この導体基板１０の上にコア基板の両面に形成される配線パターンを電気的に接続する導通部を含めてコア基板を形成した後、導体基板１０をエッチングにより除去してコア基板を得るものである。
【０００８】
図１（ａ） は導体基板１０としてアルミニウム板を使用し、この導体基板１０の表面にはんだボール等の外部接続端子を接合するためのパッド１２を形成した状態を示す。本実施形態では、多層配線基板の実装面側に形成するパッドを合わせて形成するため、まず、導体基板１０の表面にパッド１２を形成したものである。もちろん、はじめからパッド１２を形成せずに、導体基板１０にコア基板のみを形成してもよい。
【０００９】
導体基板１０はコア基板を形成した後にエッチング等によって除去するから、導体基板１０にはコア基板から簡単に除去できる材料を選択する。本実施形態で使用しているアルミニウム板は配線パターンに使用する銅とはエッチング液が異なることと化学的エッチングによって容易に溶解除去できるという利点がある。
パッド１２は導体基板１０の一方の面に、銅めっきあるいは銅をスパッタリングして導体層を形成し、この導体層を所定のパターンにエッチングして得られる。
【００１０】
図１（ｂ） は、次に、電解めっきによりコアに形成するビア柱の基部に接続する基部ビアをパッド１２の上に形成するためのレジストパターン１４を形成した状態である。レジストパターン１４はめっきレジストとして、パッド１２上で基部ビアを形成する部位に、底面でパッド１２が露出するレジスト穴１６を形成したもので、導体基板１０の表面に感光性レジストを塗布し、基部ビアを形成するパターンにしたがって露光、現像することによって形成することができる。
図１（ｃ） は、導体基板１０をめっき給電層とする電解めっきにより、レジスト穴１６内に基部ビア１８を形成した状態である。
図１（ｄ） は、次に、レジストパターン１４を除去した状態であり、導体基板１０の上にパッド１２と基部ビア１８が形成されている。
【００１１】
図１（ｅ） は、次に、基部ビア１８を形成した導体基板１０の一方の面に絶縁樹脂を塗布して絶縁体部２０ａを形成した状態である。絶縁体部２０ａはコア基板の絶縁体部を構成するものであり、エポキシ樹脂、ポリイミド樹脂等の耐熱性及び耐久性を有する樹脂が好適に使用できる。絶縁樹脂を塗布するかわりに絶縁樹脂フィルムをラミネートして絶縁体部２０ａを形成することもできる。
なお、絶縁樹脂を塗布し、あるいは絶縁樹脂フィルムをラミネートして絶縁層を形成した後、基部ビア１８の端面を被覆している絶縁層を化学的あるいは物理的に研磨して基部ビア１８の端面を絶縁体部２０ａの表面に露出させる。
【００１２】
図１（ｆ） は、次に、導体コア部とビア柱を形成するためのめっき給電層として、絶縁体部２０ａの表面と基部ビア１８の表面を含む全面に導体層２２を形成した状態である。導体層２２は無電解銅めっきあるいは銅のスパッタリング等によって形成することができる。導体層２２は必要により電解銅めっきを施して厚く形成してもよい。絶縁体部２０ａの表面にめっき給電層として導体層２２を形成する場合、あらかじめ過マンガン酸カリウム溶液に絶縁体部２０ａを浸漬させ絶縁体部２０ａの表面を粗化しておくとよい。
【００１３】
図１（ｇ） は、次に、導体層２２をめっき給電層として、基部ビア１８に接続するビア柱と、隣接するビア柱の中間に配置される導体コア部とを電解めっきにより形成するためのレジストパターン２４を形成した状態を示す。レジストパターン２４は導体層２２の表面に感光性レジストを塗布し、ビア柱と導体コア部とを形成するパターンにしたがって露光、現像して得られる。レジストパターン２４は感光性レジストを塗布するかわりにフィルム状の感光性レジストを被覆して形成することもできる。
ビア柱および導体コア部はコア基板の主要構成部分となるものであり、コア基板として所要の強度を有するため少なくとも５０μｍ程度以上の厚さに形成することが望ましい。レジストパターン２４もこれらの厚さに合わせて膜厚が設定される。
【００１４】
図１（ｈ） は、次に、導体層２２をめっき給電層として電解銅めっきを施しビア柱２６と導体コア部２８を形成した後、レジストパターン２４を除去した状態である。導体層２２をめっき給電層とする電解銅めっきによって、導体基板１０上ですべてのビア柱２６と導体コア部２８が形成される。ビア柱２６は基部ビア１８ともにコア基板の両面に形成される配線パターンを電気的に接続するものである。導体コア部２８はコア基板を補強し、コア基板の放熱性を向上させるという作用があり、また、電源層、接地層として利用することができる。
【００１５】
図１（ｈ） の状態でビア柱２６と導体コア部２８を形成した面側をエッチングすると、ビア柱２６及び導体コア部２８よりもはるかに薄く形成されている導体層２２の露出部がはじめにエッチングされて除去される。これによって、ビア柱２６と導体コア部２８が電気的に絶縁される。
図１（ｉ） は、導体層２２の露出部をエッチングして除去した後、絶縁体部２０ａを形成した方法と同様にしてビア柱２６と導体コア部２８を形成した面にエポキシ樹脂あるいはポリイミド樹脂等の絶縁樹脂を塗布してビア柱２６と導体コア部２８との間に絶縁樹脂を充填してコア基板の絶縁体部２０を形成した状態である。なお、絶縁樹脂を塗布するかわりに絶縁樹脂フィルムをラミネートしてもよい。絶縁樹脂を塗布しあるいは絶縁樹脂フィルムをラミネートした後、ビア柱２６と導体コア部２８の表面を被覆している絶縁層を化学的あるいは物理的に研磨して除去し、ビア柱２６と導体コア部２８の端面を露出させ、ビア柱２６に上層の配線パターンが電気的に接続されるようにする。
【００１６】
図１（ｉ） で、導体基板１０に積層して形成された基部ビア１８とビア柱２６とはコア基板の両面に形成される配線パターンを電気的に接続する導通部となる。そして、この導通部と導体コア部２８及び絶縁体部２０とを含めた基板部分が多層配線基板のコア基板である。
本実施形態では、多層配線基板の実装面側に形成するパッド１２を含めて導体基板１０の上にコア基板を形成した。コア基板にさらに配線パターンを複数層に形成する場合は、図１（ｉ） に示す状態からさらに配線パターンを形成すればよい。
【００１７】
図２は図１（ｉ） の状態からさらに配線パターンを形成して多層配線基板を形成する工程を示す。
図２（ａ） は、コア基板の表面に絶縁層３０を形成し、ビア柱２６の端面位置に合わせて絶縁層３０にビア穴３０ａを形成した状態を示す。ポリイミド等の絶縁樹脂を塗布し、あるいは絶縁樹脂フィルムを被覆することによって絶縁層３０を形成し、レーザ光を照射してビア穴３０ａを形成することができる。なお、感光性ポリイミド等の感光性樹脂を塗布し、露光、現像によりビア穴３０ａを形成することもできる。
図２（ｂ） は、次に、無電解銅めっき及び電解銅めっき、あるいは銅のスパッタリングを施して絶縁層３０の表面に導体層３２を形成した状態である。
【００１８】
導体層３２をエッチングすることによって配線パターン３４が形成され、ビア穴３０ａに充填された導体を介してビア柱２６と配線パターン３４とが電気的に接続される。 図２（ｃ） は、コア基板の上に２層に配線パターン３４、３６を形成した状態を示す。層間で配線パターンを電気的に接続して配線パターンを多層に形成するには、上述したように、ビア穴を形成した絶縁層の表面に導体層を形成し、導体層をエッチングして所定の配線パターンを形成する方法を繰り返せばよい。
【００１９】
図２（ｄ） は、半導体素子が搭載される最上層の配線層を、半導体素子のパッドが接合される配線パターン３６の接続部３８を除いてソルダーレジスト４０によって被覆し、実装面側については、導体基板１０をエッチングして除去し、外部接続端子を接合するパッド１２部分を除いてソルダーレジスト４２により被覆して多層配線基板を得たものである。 このように、コア基板の片面側のみに複数層で配線パターンを形成する場合には導体基板１０は配線パターンを形成するまで除去する必要はない。導体基板１０によってコア基板を支持しながら配線パターンを多層に形成する方法は、多層配線基板を確実に支持することができ、寸法精度を向上させることができるという利点がある。
【００２０】
図２（ｄ） に示す多層配線基板は、コア基板の主要部がビア柱２６と導体コア部２８との導体部によって形成されていることによって、コア基板自体の剛性が高く、また、導体コア部により良好な放熱性が得られるものとなっている。また、ビア柱２６と導体コア部２８との間に充填されている絶縁体部２０も耐熱性に優れた樹脂を使用することによってコア基板の信頼性を向上させることが可能となる。
また、コア基板に導通部を形成する際に、本実施形態では感光性レジストを露光、現像してレジストパターンを形成し、めっきによりビア柱２６を形成しているから、従来のドリル加工等で導通部を形成する方法にくらべてはるかに高密度にかつ高精度に形成することが可能である。また、本方法による場合は、導通部が多数になっても製造効率上の問題がないという利点がある。
【００２１】
なお、上記実施形態では、パッド１２とビア柱２６とを接続する中間に基部ビア１８を設けている。基部ビア１８はパッド１２と他方の配線パターン３４、３６とを電気的に接続する点においては特徴的な作用は有しないが、ビア柱２６よりも細径に設けることによって絶縁体部２０とのくいつき性を良好にしている。パッド１２と基部ビア１８とによって絶縁体部２０の樹脂を逆止する形状となっている。
また、上記実施形態では、導体基板１０としてアルミニウム板を使用したが、樹脂基板等の電気的絶縁性を有する基板に導体層を形成した支持基板を使用してコア基板を形成することも可能である。
【００２２】
図３は、導体基板１０を用いてコア基板を形成する他の実施形態を示す。この実施形態は、上記実施形態のように多層配線基板の実装面側に設けるパッド１２を合わせて形成するのではなく、単に、導体基板１０の上にコア基板を形成する方法である。
図３（ａ） は導体基板１０の表面にビア柱２６と導体コア部２８を形成するためのレジストパターン２４を形成した状態である。
この状態から導体基板１０をめっき給電層として電解銅めっきを施すことによってビア柱２６と導体コア部２８を形成する（図３（ｂ） ）。
【００２３】
次に、レジストパターン２４を除去し、絶縁樹脂を塗布しあるいは絶縁樹脂フィルムをラミネートしてビア柱２６と導体コア部２８との間に絶縁体部２０を充填する（図３（ｃ） ）。絶縁樹脂を塗布あるいは絶縁樹脂フィルムをラミネートした後、ビア柱２６と導体コア部２８の表面を被覆している絶縁体部２０の表面を化学的あるいは物理的に研磨してビア柱２６と導体コア部２８の端面を露出させる。この研磨処理はビア柱２６と導体コア部２８及び絶縁体部２０の表面を平坦面にする平坦化処理の意味もある。
【００２４】
図３（ｃ） の状態から導体基板１０をエッチングして除去することにより、ビア柱２６及び導体コア部２８と、ビア柱２６と導体コア部２８との間を充填する絶縁体部２０によって平板状に形成されたコア基板が得られる。
図４はこうして得られたコア基板を用いて形成した多層配線基板の実施形態を示す。コア基板で半導体素子を搭載する面側では、絶縁層３０を介して配線パターン３４、３６を形成し、半導体素子との接続部３８を除いてソルダーレジスト４０により配線パターン３６を被覆する。コア基板の実装面側では、ビア柱２６の端面を露出させてソルダーレジスト４２によって被覆する。なお、必要に応じて導体コア部２８の端面をソルダーレジスト４２から露出させてもよい。５０はビア柱２６の端面に接合した外部接続端子のはんだボールである。
【００２５】
上記各実施形態ではコア基板に設けたビア柱２６及び導体コア部２８は一層であるが、ビア柱２６および導体コア部２８を複数層に設けたコア基板を用いて多層配線基板を形成することも可能である。
図５、６はビア柱２６と導体コア部２８を２層に形成したコア基板の製造方法を示す。図５（ａ） は、導体基板１０に１層目のビア柱２６と導体コア部２８を形成した状態である。この状態は図１に示すコア基板の製造方法のうち図１（ｉ） の状態を示す。図５（ｂ） は、絶縁体部２０、ビア柱２６、導体コア部２８の表面にめっき給電用の導体層６０を形成した状態である。導体層６０は前述した方法と同様に無電解銅めっき、スパッタリング等によって形成する。
【００２６】
図５（ｃ） は導体層６０の表面に中間ビア６２を形成した状態である。中間ビア６２は積層して形成するビア柱２６及び導体コア部２８を電気的に接続するために設けるものであり、導体コア部２８については電気的に接続する導体コア部２８を選択して形成する。導体層６０の表面に中間ビア６２を形成する部位を露出させたレジストパターンを設け、導体層６０をめっき給電層とする電解めっきを施して中間ビア６２を形成する。図５（ｃ） はレジストパターンを除去した状態である。図５（ｄ） はエッチングにより導体層６０を除去し、１層目のビア柱２６と導体コア部２８の表面に中間ビア６２を形成した状態である。図５（ｅ） は、中間ビア６２を形成した面を絶縁層６４により被覆し、中間ビア６２の端面を露出した状態である。
【００２７】
図６（ａ） は次層のビア柱と導体コア部を形成するため、絶縁層６４の表面にめっき給電用の導体層６６を形成した状態である。導体層６６を形成する方法は前述した方法と同様の方法による。
図６（ｂ） は導体層６６の表面に２層目のビア柱２６ａと導体コア部２８ａとを形成した状態である。ビア柱２６ａと導体コア部２８ａを形成するパターンにしたがって導体層６６の表面にレジストパターンを設け、導体層６６をめっき給電層とする電解めっきを施して、所要の厚さにビア柱２６ａと導体コア部２８ａを形成する。図６（ｂ） は、レジストパターンを除去した状態である。この状態で導体層６６をエッチングすることにより導体層６６の露出部分が絶縁層６４から除去され、ビア柱２６ａと導体コア部２８ａとが電気的に絶縁される。
【００２８】
図６（ｄ） はビア柱２６ａと導体コア部２８ａとの間に絶縁樹脂を充填して絶縁体部２０を形成した状態を示す。１層目のビア柱２６と２層目のビア柱２６ａとが中間ビア６２を介して電気的に接続され、１層目の導体コア部２８と２層目の導体コア部２８ａとが中間ビア６２を介して電気的に接続される。これら、ビア柱２６、２６ａ、導体コア部２８、２８ａ、中間ビア６２は電気的絶縁性を有する絶縁体部２０内に埋設され、２層に形成された導体部を有するコア基板が得られる。
【００２９】
積層して形成した導体コア部２８、２８ａを中間ビア６２を介して電気的に接続することにより、導体コア部２８、２８ａをともに接地層、電源層として使用することができ、絶縁層６４によって導体コア部２８、２８ａを電気的に絶縁して形成した場合には、一方を接地層、他方を電源層とするといった使用のしかたが可能になる。
上述した製造方法は、導体コア部を順次積層して形成するものであり、適宜層数に導体部を形成することができ、層間での導体部の電気的接続についても適宜選択することができる。
【００３０】
図７は複数層の導体部を有するコア基板を用いて多層配線基板を形成した実施形態を示す。コア基板の一方の面側に絶縁層３０を介して複数層に配線パターン３４、３６が形成されている。４０は多層配線基板に搭載する半導体素子の接続部３８を除いて配線層の表面を被覆するソルダーレジストである。５０はパッド１２に接続したはんだボールである。
ビア柱と導体コア部を複数層に形成したコア基板を使用する場合は、導体コア部を電源層あるいは接地層として利用できること、導体コア部が１層のみではコア基板の強度が不十分の場合に導体コア部を複数層に形成することにより所要のコア基板の強度を得ることができる等の利点がある。
【００３１】
【発明の効果】
本発明に係る多層配線基板の製造方法によれば、上述したように、コア基板に設ける導通部であるビア柱を形成する方法として、導体基板上にビア柱と導体コア部とを形成するためのレジストパターンを形成し、導体基板をめっき給電層とする電解めっきによって形成するから、従来のドリル加工あるいはレーザ加工によって基板に貫通孔を形成して導通部を形成する方法にくらべて微細にかつ高密度に導通部を形成することが可能になる。また、導通部は電解めっきによって形成するからきわめて多数個の導通部を形成するといった場合でも効率的に形成することが可能になる。また、多層配線基板のコア基板に電解銅めっきで形成した銅の導体コア部を設けたことによってコア基板の強度を向上させることができ、ビア柱と導体コア部の導体部がコア基板の主要部を構成してコア基板の放熱性を効果的に向上させることができる等の著効を奏する。
【図面の簡単な説明】
【図１】多層配線基板のコア基板を製造する方法を示す説明図である。
【図２】コア基板に配線パターンを形成して多層配線基板を製造する方法を示す説明図である。
【図３】コア基板の他の製造方法を示す説明図である。
【図４】多層配線基板の構成例を示す断面図である。
【図５】ビア柱と導体コア部を２層設けたコア基板の製造方法を示す説明図である。
【図６】ビア柱と導体コア部を２層設けたコア基板の製造方法を示す説明図である。
【図７】多層配線基板のさらに他の実施形態の構成を示す断面図である。
【符号の説明】
１０ 導体基板
１２ パッド
１４ レジストパターン
１８ 基部ビア
２０、２０ａ 絶縁体部
２２ 導体層
２４ レジストパターン
２６、２６ａ ビア柱
２８、２８ａ 導体コア部
３０ 絶縁層
３０ａ ビア穴
３２ 導体層
３４、３６ 配線層
３８ 接続部
４０、４２ ソルダーレジスト
５０ はんだボール
６０ 導体層
６２ 中間ビア
６４ 絶縁層
【発明の属する技術分野】
本発明はコア基板を用いた多層配線基板の製造方法に関する。
【０００２】
【従来の技術】
コア基板を用いた従来の多層配線基板は、ガラスまたは有機物の織布あるいは不織布にエポキシ等の樹脂材を含浸させた樹脂基板をコア基板材料として使用したものであり、このコア基板上にビルドアップ法等によって多層に配線パターンを形成している。コア基板には厚さ方向に貫通する貫通孔を設け、めっき等によって貫通孔の内壁面に設けた導通部を介してコア基板の両面の配線パターンが電気的に接続される。
コア基板に貫通孔を形成する場合、従来はドリル加工あるいはレーザ加工によって形成し、貫通孔を形成した後、無電解銅めっき及び電解銅めっきを施すことによって貫通孔の内壁面に導通部を形成している。
【０００３】
【発明が解決しようとする課題】
ドリル加工あるいはレーザ加工によってコア基板に貫通孔を形成する場合は、貫通孔をひとつづつ孔あけ加工していくから、大判の樹脂基板を使用して複数の基板を一度に形成するとしても、加工効率の点で問題があり、加工コストがかかるという問題があった。また、ドリル加工あるいはレーザ加工によって貫通孔を形成していく方法では、貫通孔を小径に形成する場合でも技術上及び製造効率上で限度があり、貫通孔をさらに高密度にかつ多数個形成する製品の場合には有効な方法とはいえないという問題があった。
【０００４】
本発明はこれらの問題点を解消すべくなされたものであり、その目的とするところは、コア基板にドリル加工やレーザ加工を施すことなく、コア基板の両面の配線パターンを電気的に接続する導通部を容易に形成することができ、導通部をさらに高密度に多数個形成することが容易に可能となる多層配線基板及びその好適な製造方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、導体コア部、ビア柱、および、導体コア部とビア柱とを電気的に絶縁する絶縁体部から成るコア基板を備える多層配線基板の製造方法であって、導体基板の一方の面に、前記コア基板の厚さの膜厚に設定され、前記コア基板の前記ビア柱と前記導体コア部とを形成する部位が露出するレジストパターンを形成し、該レジストパターンをマスクとして、前記一方の面上に導体基板をめっき給電層として電解めっきを施して、前記ビア柱と前記導体コア部とを形成し、次いで、前記レジストパターンを除去した後、前記ビア柱と導体コア部との間に電気的絶縁性を有する絶縁樹脂を充填して前記絶縁体部を形成し、次いで、前記コア基板上に、前記ビア柱と電気的に接続された配線パターンを複数層に形成した後、前記導体基板を除去することを特徴とする。
【０００６】
また、導体コア部、ビア柱、および、導体コア部とビア柱とを電気的に絶縁する絶縁体部から成るコア基板を備える多層配線基板の製造方法であって、導体基板の一方の面に、外部接続端子を接合するためのパッドを形成し、前記導体基板をめっき給電層とする電解めっきにより前記パッドの上に基部ビアを形成するとともに、導体基板の一方の面に、基部ビアの端面が露出するように絶縁体部を形成し、該絶縁体部の表面と前記基部ビアの表面に導体層を形成し、該導体層の表面に、前記コア基板の厚さの膜厚に設定され、前記基部ビアに接続する前記ビア柱と、前記導体コア部とを形成する部位が露出するレジストパターンを形成し、該レジストパターンをマスクとして、前記導体層をめっき給電層として電解めっきを施して、前記ビア柱と前記導体コア部とを形成し、次いで、前記レジストパターンを除去し、前記ビア柱および前記導体コア部から露出した前記導体層の露出部を除去した後、前記ビア柱と導体コア部との間に電気的絶縁性を有する絶縁樹脂を充填して前記絶縁体部を形成し、次いで、前記コア基板上に、前記ビア柱と電気的に接続された配線パターンを複数層に形成した後、前記導体基板を除去することを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。
図１は本発明に係る多層配線基板の製造方法の一実施形態を示す説明図であり、多層配線基板のコア基板を形成するまでの工程を示している。
本発明の多層配線基板の製造方法は、めっき給電層を兼ねた支持体として導体基板１０を使用し、この導体基板１０の上にコア基板の両面に形成される配線パターンを電気的に接続する導通部を含めてコア基板を形成した後、導体基板１０をエッチングにより除去してコア基板を得るものである。
【０００８】
図１（ａ） は導体基板１０としてアルミニウム板を使用し、この導体基板１０の表面にはんだボール等の外部接続端子を接合するためのパッド１２を形成した状態を示す。本実施形態では、多層配線基板の実装面側に形成するパッドを合わせて形成するため、まず、導体基板１０の表面にパッド１２を形成したものである。もちろん、はじめからパッド１２を形成せずに、導体基板１０にコア基板のみを形成してもよい。
【０００９】
導体基板１０はコア基板を形成した後にエッチング等によって除去するから、導体基板１０にはコア基板から簡単に除去できる材料を選択する。本実施形態で使用しているアルミニウム板は配線パターンに使用する銅とはエッチング液が異なることと化学的エッチングによって容易に溶解除去できるという利点がある。
パッド１２は導体基板１０の一方の面に、銅めっきあるいは銅をスパッタリングして導体層を形成し、この導体層を所定のパターンにエッチングして得られる。
【００１０】
図１（ｂ） は、次に、電解めっきによりコアに形成するビア柱の基部に接続する基部ビアをパッド１２の上に形成するためのレジストパターン１４を形成した状態である。レジストパターン１４はめっきレジストとして、パッド１２上で基部ビアを形成する部位に、底面でパッド１２が露出するレジスト穴１６を形成したもので、導体基板１０の表面に感光性レジストを塗布し、基部ビアを形成するパターンにしたがって露光、現像することによって形成することができる。
図１（ｃ） は、導体基板１０をめっき給電層とする電解めっきにより、レジスト穴１６内に基部ビア１８を形成した状態である。
図１（ｄ） は、次に、レジストパターン１４を除去した状態であり、導体基板１０の上にパッド１２と基部ビア１８が形成されている。
【００１１】
図１（ｅ） は、次に、基部ビア１８を形成した導体基板１０の一方の面に絶縁樹脂を塗布して絶縁体部２０ａを形成した状態である。絶縁体部２０ａはコア基板の絶縁体部を構成するものであり、エポキシ樹脂、ポリイミド樹脂等の耐熱性及び耐久性を有する樹脂が好適に使用できる。絶縁樹脂を塗布するかわりに絶縁樹脂フィルムをラミネートして絶縁体部２０ａを形成することもできる。
なお、絶縁樹脂を塗布し、あるいは絶縁樹脂フィルムをラミネートして絶縁層を形成した後、基部ビア１８の端面を被覆している絶縁層を化学的あるいは物理的に研磨して基部ビア１８の端面を絶縁体部２０ａの表面に露出させる。
【００１２】
図１（ｆ） は、次に、導体コア部とビア柱を形成するためのめっき給電層として、絶縁体部２０ａの表面と基部ビア１８の表面を含む全面に導体層２２を形成した状態である。導体層２２は無電解銅めっきあるいは銅のスパッタリング等によって形成することができる。導体層２２は必要により電解銅めっきを施して厚く形成してもよい。絶縁体部２０ａの表面にめっき給電層として導体層２２を形成する場合、あらかじめ過マンガン酸カリウム溶液に絶縁体部２０ａを浸漬させ絶縁体部２０ａの表面を粗化しておくとよい。
【００１３】
図１（ｇ） は、次に、導体層２２をめっき給電層として、基部ビア１８に接続するビア柱と、隣接するビア柱の中間に配置される導体コア部とを電解めっきにより形成するためのレジストパターン２４を形成した状態を示す。レジストパターン２４は導体層２２の表面に感光性レジストを塗布し、ビア柱と導体コア部とを形成するパターンにしたがって露光、現像して得られる。レジストパターン２４は感光性レジストを塗布するかわりにフィルム状の感光性レジストを被覆して形成することもできる。
ビア柱および導体コア部はコア基板の主要構成部分となるものであり、コア基板として所要の強度を有するため少なくとも５０μｍ程度以上の厚さに形成することが望ましい。レジストパターン２４もこれらの厚さに合わせて膜厚が設定される。
【００１４】
図１（ｈ） は、次に、導体層２２をめっき給電層として電解銅めっきを施しビア柱２６と導体コア部２８を形成した後、レジストパターン２４を除去した状態である。導体層２２をめっき給電層とする電解銅めっきによって、導体基板１０上ですべてのビア柱２６と導体コア部２８が形成される。ビア柱２６は基部ビア１８ともにコア基板の両面に形成される配線パターンを電気的に接続するものである。導体コア部２８はコア基板を補強し、コア基板の放熱性を向上させるという作用があり、また、電源層、接地層として利用することができる。
【００１５】
図１（ｈ） の状態でビア柱２６と導体コア部２８を形成した面側をエッチングすると、ビア柱２６及び導体コア部２８よりもはるかに薄く形成されている導体層２２の露出部がはじめにエッチングされて除去される。これによって、ビア柱２６と導体コア部２８が電気的に絶縁される。
図１（ｉ） は、導体層２２の露出部をエッチングして除去した後、絶縁体部２０ａを形成した方法と同様にしてビア柱２６と導体コア部２８を形成した面にエポキシ樹脂あるいはポリイミド樹脂等の絶縁樹脂を塗布してビア柱２６と導体コア部２８との間に絶縁樹脂を充填してコア基板の絶縁体部２０を形成した状態である。なお、絶縁樹脂を塗布するかわりに絶縁樹脂フィルムをラミネートしてもよい。絶縁樹脂を塗布しあるいは絶縁樹脂フィルムをラミネートした後、ビア柱２６と導体コア部２８の表面を被覆している絶縁層を化学的あるいは物理的に研磨して除去し、ビア柱２６と導体コア部２８の端面を露出させ、ビア柱２６に上層の配線パターンが電気的に接続されるようにする。
【００１６】
図１（ｉ） で、導体基板１０に積層して形成された基部ビア１８とビア柱２６とはコア基板の両面に形成される配線パターンを電気的に接続する導通部となる。そして、この導通部と導体コア部２８及び絶縁体部２０とを含めた基板部分が多層配線基板のコア基板である。
本実施形態では、多層配線基板の実装面側に形成するパッド１２を含めて導体基板１０の上にコア基板を形成した。コア基板にさらに配線パターンを複数層に形成する場合は、図１（ｉ） に示す状態からさらに配線パターンを形成すればよい。
【００１７】
図２は図１（ｉ） の状態からさらに配線パターンを形成して多層配線基板を形成する工程を示す。
図２（ａ） は、コア基板の表面に絶縁層３０を形成し、ビア柱２６の端面位置に合わせて絶縁層３０にビア穴３０ａを形成した状態を示す。ポリイミド等の絶縁樹脂を塗布し、あるいは絶縁樹脂フィルムを被覆することによって絶縁層３０を形成し、レーザ光を照射してビア穴３０ａを形成することができる。なお、感光性ポリイミド等の感光性樹脂を塗布し、露光、現像によりビア穴３０ａを形成することもできる。
図２（ｂ） は、次に、無電解銅めっき及び電解銅めっき、あるいは銅のスパッタリングを施して絶縁層３０の表面に導体層３２を形成した状態である。
【００１８】
導体層３２をエッチングすることによって配線パターン３４が形成され、ビア穴３０ａに充填された導体を介してビア柱２６と配線パターン３４とが電気的に接続される。 図２（ｃ） は、コア基板の上に２層に配線パターン３４、３６を形成した状態を示す。層間で配線パターンを電気的に接続して配線パターンを多層に形成するには、上述したように、ビア穴を形成した絶縁層の表面に導体層を形成し、導体層をエッチングして所定の配線パターンを形成する方法を繰り返せばよい。
【００１９】
図２（ｄ） は、半導体素子が搭載される最上層の配線層を、半導体素子のパッドが接合される配線パターン３６の接続部３８を除いてソルダーレジスト４０によって被覆し、実装面側については、導体基板１０をエッチングして除去し、外部接続端子を接合するパッド１２部分を除いてソルダーレジスト４２により被覆して多層配線基板を得たものである。 このように、コア基板の片面側のみに複数層で配線パターンを形成する場合には導体基板１０は配線パターンを形成するまで除去する必要はない。導体基板１０によってコア基板を支持しながら配線パターンを多層に形成する方法は、多層配線基板を確実に支持することができ、寸法精度を向上させることができるという利点がある。
【００２０】
図２（ｄ） に示す多層配線基板は、コア基板の主要部がビア柱２６と導体コア部２８との導体部によって形成されていることによって、コア基板自体の剛性が高く、また、導体コア部により良好な放熱性が得られるものとなっている。また、ビア柱２６と導体コア部２８との間に充填されている絶縁体部２０も耐熱性に優れた樹脂を使用することによってコア基板の信頼性を向上させることが可能となる。
また、コア基板に導通部を形成する際に、本実施形態では感光性レジストを露光、現像してレジストパターンを形成し、めっきによりビア柱２６を形成しているから、従来のドリル加工等で導通部を形成する方法にくらべてはるかに高密度にかつ高精度に形成することが可能である。また、本方法による場合は、導通部が多数になっても製造効率上の問題がないという利点がある。
【００２１】
なお、上記実施形態では、パッド１２とビア柱２６とを接続する中間に基部ビア１８を設けている。基部ビア１８はパッド１２と他方の配線パターン３４、３６とを電気的に接続する点においては特徴的な作用は有しないが、ビア柱２６よりも細径に設けることによって絶縁体部２０とのくいつき性を良好にしている。パッド１２と基部ビア１８とによって絶縁体部２０の樹脂を逆止する形状となっている。
また、上記実施形態では、導体基板１０としてアルミニウム板を使用したが、樹脂基板等の電気的絶縁性を有する基板に導体層を形成した支持基板を使用してコア基板を形成することも可能である。
【００２２】
図３は、導体基板１０を用いてコア基板を形成する他の実施形態を示す。この実施形態は、上記実施形態のように多層配線基板の実装面側に設けるパッド１２を合わせて形成するのではなく、単に、導体基板１０の上にコア基板を形成する方法である。
図３（ａ） は導体基板１０の表面にビア柱２６と導体コア部２８を形成するためのレジストパターン２４を形成した状態である。
この状態から導体基板１０をめっき給電層として電解銅めっきを施すことによってビア柱２６と導体コア部２８を形成する（図３（ｂ） ）。
【００２３】
次に、レジストパターン２４を除去し、絶縁樹脂を塗布しあるいは絶縁樹脂フィルムをラミネートしてビア柱２６と導体コア部２８との間に絶縁体部２０を充填する（図３（ｃ） ）。絶縁樹脂を塗布あるいは絶縁樹脂フィルムをラミネートした後、ビア柱２６と導体コア部２８の表面を被覆している絶縁体部２０の表面を化学的あるいは物理的に研磨してビア柱２６と導体コア部２８の端面を露出させる。この研磨処理はビア柱２６と導体コア部２８及び絶縁体部２０の表面を平坦面にする平坦化処理の意味もある。
【００２４】
図３（ｃ） の状態から導体基板１０をエッチングして除去することにより、ビア柱２６及び導体コア部２８と、ビア柱２６と導体コア部２８との間を充填する絶縁体部２０によって平板状に形成されたコア基板が得られる。
図４はこうして得られたコア基板を用いて形成した多層配線基板の実施形態を示す。コア基板で半導体素子を搭載する面側では、絶縁層３０を介して配線パターン３４、３６を形成し、半導体素子との接続部３８を除いてソルダーレジスト４０により配線パターン３６を被覆する。コア基板の実装面側では、ビア柱２６の端面を露出させてソルダーレジスト４２によって被覆する。なお、必要に応じて導体コア部２８の端面をソルダーレジスト４２から露出させてもよい。５０はビア柱２６の端面に接合した外部接続端子のはんだボールである。
【００２５】
上記各実施形態ではコア基板に設けたビア柱２６及び導体コア部２８は一層であるが、ビア柱２６および導体コア部２８を複数層に設けたコア基板を用いて多層配線基板を形成することも可能である。
図５、６はビア柱２６と導体コア部２８を２層に形成したコア基板の製造方法を示す。図５（ａ） は、導体基板１０に１層目のビア柱２６と導体コア部２８を形成した状態である。この状態は図１に示すコア基板の製造方法のうち図１（ｉ） の状態を示す。図５（ｂ） は、絶縁体部２０、ビア柱２６、導体コア部２８の表面にめっき給電用の導体層６０を形成した状態である。導体層６０は前述した方法と同様に無電解銅めっき、スパッタリング等によって形成する。
【００２６】
図５（ｃ） は導体層６０の表面に中間ビア６２を形成した状態である。中間ビア６２は積層して形成するビア柱２６及び導体コア部２８を電気的に接続するために設けるものであり、導体コア部２８については電気的に接続する導体コア部２８を選択して形成する。導体層６０の表面に中間ビア６２を形成する部位を露出させたレジストパターンを設け、導体層６０をめっき給電層とする電解めっきを施して中間ビア６２を形成する。図５（ｃ） はレジストパターンを除去した状態である。図５（ｄ） はエッチングにより導体層６０を除去し、１層目のビア柱２６と導体コア部２８の表面に中間ビア６２を形成した状態である。図５（ｅ） は、中間ビア６２を形成した面を絶縁層６４により被覆し、中間ビア６２の端面を露出した状態である。
【００２７】
図６（ａ） は次層のビア柱と導体コア部を形成するため、絶縁層６４の表面にめっき給電用の導体層６６を形成した状態である。導体層６６を形成する方法は前述した方法と同様の方法による。
図６（ｂ） は導体層６６の表面に２層目のビア柱２６ａと導体コア部２８ａとを形成した状態である。ビア柱２６ａと導体コア部２８ａを形成するパターンにしたがって導体層６６の表面にレジストパターンを設け、導体層６６をめっき給電層とする電解めっきを施して、所要の厚さにビア柱２６ａと導体コア部２８ａを形成する。図６（ｂ） は、レジストパターンを除去した状態である。この状態で導体層６６をエッチングすることにより導体層６６の露出部分が絶縁層６４から除去され、ビア柱２６ａと導体コア部２８ａとが電気的に絶縁される。
【００２８】
図６（ｄ） はビア柱２６ａと導体コア部２８ａとの間に絶縁樹脂を充填して絶縁体部２０を形成した状態を示す。１層目のビア柱２６と２層目のビア柱２６ａとが中間ビア６２を介して電気的に接続され、１層目の導体コア部２８と２層目の導体コア部２８ａとが中間ビア６２を介して電気的に接続される。これら、ビア柱２６、２６ａ、導体コア部２８、２８ａ、中間ビア６２は電気的絶縁性を有する絶縁体部２０内に埋設され、２層に形成された導体部を有するコア基板が得られる。
【００２９】
積層して形成した導体コア部２８、２８ａを中間ビア６２を介して電気的に接続することにより、導体コア部２８、２８ａをともに接地層、電源層として使用することができ、絶縁層６４によって導体コア部２８、２８ａを電気的に絶縁して形成した場合には、一方を接地層、他方を電源層とするといった使用のしかたが可能になる。
上述した製造方法は、導体コア部を順次積層して形成するものであり、適宜層数に導体部を形成することができ、層間での導体部の電気的接続についても適宜選択することができる。
【００３０】
図７は複数層の導体部を有するコア基板を用いて多層配線基板を形成した実施形態を示す。コア基板の一方の面側に絶縁層３０を介して複数層に配線パターン３４、３６が形成されている。４０は多層配線基板に搭載する半導体素子の接続部３８を除いて配線層の表面を被覆するソルダーレジストである。５０はパッド１２に接続したはんだボールである。
ビア柱と導体コア部を複数層に形成したコア基板を使用する場合は、導体コア部を電源層あるいは接地層として利用できること、導体コア部が１層のみではコア基板の強度が不十分の場合に導体コア部を複数層に形成することにより所要のコア基板の強度を得ることができる等の利点がある。
【００３１】
【発明の効果】
本発明に係る多層配線基板の製造方法によれば、上述したように、コア基板に設ける導通部であるビア柱を形成する方法として、導体基板上にビア柱と導体コア部とを形成するためのレジストパターンを形成し、導体基板をめっき給電層とする電解めっきによって形成するから、従来のドリル加工あるいはレーザ加工によって基板に貫通孔を形成して導通部を形成する方法にくらべて微細にかつ高密度に導通部を形成することが可能になる。また、導通部は電解めっきによって形成するからきわめて多数個の導通部を形成するといった場合でも効率的に形成することが可能になる。また、多層配線基板のコア基板に電解銅めっきで形成した銅の導体コア部を設けたことによってコア基板の強度を向上させることができ、ビア柱と導体コア部の導体部がコア基板の主要部を構成してコア基板の放熱性を効果的に向上させることができる等の著効を奏する。
【図面の簡単な説明】
【図１】多層配線基板のコア基板を製造する方法を示す説明図である。
【図２】コア基板に配線パターンを形成して多層配線基板を製造する方法を示す説明図である。
【図３】コア基板の他の製造方法を示す説明図である。
【図４】多層配線基板の構成例を示す断面図である。
【図５】ビア柱と導体コア部を２層設けたコア基板の製造方法を示す説明図である。
【図６】ビア柱と導体コア部を２層設けたコア基板の製造方法を示す説明図である。
【図７】多層配線基板のさらに他の実施形態の構成を示す断面図である。
【符号の説明】
１０ 導体基板
１２ パッド
１４ レジストパターン
１８ 基部ビア
２０、２０ａ 絶縁体部
２２ 導体層
２４ レジストパターン
２６、２６ａ ビア柱
２８、２８ａ 導体コア部
３０ 絶縁層
３０ａ ビア穴
３２ 導体層
３４、３６ 配線層
３８ 接続部
４０、４２ ソルダーレジスト
５０ はんだボール
６０ 導体層
６２ 中間ビア
６４ 絶縁層
Claims (2)
- 導体コア部、ビア柱、および、導体コア部とビア柱とを電気的に絶縁する絶縁体部から成るコア基板を備える多層配線基板の製造方法であって、
導体基板の一方の面に、前記コア基板の厚さの膜厚に設定され、前記コア基板の前記ビア柱と前記導体コア部とを形成する部位が露出するレジストパターンを形成し、
該レジストパターンをマスクとして、前記一方の面上に導体基板をめっき給電層として電解めっきを施して、前記ビア柱と前記導体コア部とを形成し、
次いで、前記レジストパターンを除去した後、前記ビア柱と導体コア部との間に電気的絶縁性を有する絶縁樹脂を充填して前記絶縁体部を形成し、
次いで、前記コア基板上に、前記ビア柱と電気的に接続された配線パターンを複数層に形成した後、
前記導体基板を除去することを特徴とする多層配線基板の製造方法。 - 導体コア部、ビア柱、および、導体コア部とビア柱とを電気的に絶縁する絶縁体部から成るコア基板を備える多層配線基板の製造方法であって、
導体基板の一方の面に、外部接続端子を接合するためのパッドを形成し、
前記導体基板をめっき給電層とする電解めっきにより前記パッドの上に基部ビアを形成するとともに、導体基板の一方の面に、基部ビアの端面が露出するように絶縁体部を形成し、
該絶縁体部の表面と前記基部ビアの表面に導体層を形成し、
該導体層の表面に、前記コア基板の厚さの膜厚に設定され、前記基部ビアに接続する前記ビア柱と、前記導体コア部とを形成する部位が露出するレジストパターンを形成し、
該レジストパターンをマスクとして、前記導体層をめっき給電層として電解めっきを施して、前記ビア柱と前記導体コア部とを形成し、
次いで、前記レジストパターンを除去し、
前記ビア柱および前記導体コア部から露出した前記導体層の露出部を除去した後、
前記ビア柱と導体コア部との間に電気的絶縁性を有する絶縁樹脂を充填して前記絶縁体部を形成し、
次いで、前記コア基板上に、前記ビア柱と電気的に接続された配線パターンを複数層に形成した後、
前記導体基板を除去することを特徴とする多層配線基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10775799A JP3592129B2 (ja) | 1999-04-15 | 1999-04-15 | 多層配線基板の製造方法 |
| US09/548,605 US6629366B1 (en) | 1999-04-15 | 2000-04-13 | Method of producing a multilayer wiring board |
| KR1020000019556A KR100720049B1 (ko) | 1999-04-15 | 2000-04-14 | 다층 배선판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10775799A JP3592129B2 (ja) | 1999-04-15 | 1999-04-15 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299404A JP2000299404A (ja) | 2000-10-24 |
| JP3592129B2 true JP3592129B2 (ja) | 2004-11-24 |
Family
ID=14467223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10775799A Expired - Fee Related JP3592129B2 (ja) | 1999-04-15 | 1999-04-15 | 多層配線基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6629366B1 (ja) |
| JP (1) | JP3592129B2 (ja) |
| KR (1) | KR100720049B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6841862B2 (en) * | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| US6665193B1 (en) * | 2002-07-09 | 2003-12-16 | Amerasia International Technology, Inc. | Electronic circuit construction, as for a wireless RF tag |
| JP4488684B2 (ja) * | 2002-08-09 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板 |
| JP2004186307A (ja) | 2002-12-02 | 2004-07-02 | Tdk Corp | 電子部品の製造方法および、電子部品 |
| CN100417313C (zh) * | 2004-06-29 | 2008-09-03 | 台湾吉德门国际股份有限公司 | 提升电路板制程良率的方法 |
| JP4670495B2 (ja) * | 2004-09-06 | 2011-04-13 | Ｔｄｋ株式会社 | 電子デバイス及びその製造方法 |
| EP1915037B1 (en) * | 2005-07-29 | 2013-01-30 | Fujikura Ltd. | Process for producing a bending-type rigid printed wiring board |
| KR100757907B1 (ko) * | 2006-07-06 | 2007-09-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2008108791A (ja) * | 2006-10-23 | 2008-05-08 | Fujifilm Corp | 多層プリント配線基板及び多層プリント配線基板の作製方法 |
| JP2008140886A (ja) | 2006-11-30 | 2008-06-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| CN104254917B (zh) * | 2012-03-26 | 2019-04-09 | 先进封装技术私人有限公司 | 用于半导体封装的多层基底 |
| JP6945513B2 (ja) * | 2018-09-20 | 2021-10-06 | 日立Astemo株式会社 | 電子制御装置 |
| JP7661664B2 (ja) * | 2021-08-20 | 2025-04-15 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4522667A (en) * | 1980-06-25 | 1985-06-11 | General Electric Company | Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion |
| CA2059020C (en) * | 1991-01-09 | 1998-08-18 | Kohji Kimbara | Polyimide multilayer wiring board and method of producing same |
| US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
| US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
| JPH07500951A (ja) * | 1992-06-15 | 1995-01-26 | ディコネックス パテンテ アーゲー | 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法 |
| US5432999A (en) * | 1992-08-20 | 1995-07-18 | Capps; David F. | Integrated circuit lamination process |
| JPH06177278A (ja) * | 1992-12-08 | 1994-06-24 | Toppan Printing Co Ltd | 半導体装置の製造方法 |
| JP3400877B2 (ja) * | 1994-12-14 | 2003-04-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| DE19681758B4 (de) * | 1996-06-14 | 2006-09-14 | Ibiden Co., Ltd. | Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger |
-
1999
- 1999-04-15 JP JP10775799A patent/JP3592129B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-13 US US09/548,605 patent/US6629366B1/en not_active Expired - Lifetime
- 2000-04-14 KR KR1020000019556A patent/KR100720049B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000071696A (ko) | 2000-11-25 |
| KR100720049B1 (ko) | 2007-05-18 |
| US6629366B1 (en) | 2003-10-07 |
| JP2000299404A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
| JPH0724337B2 (ja) | 多層回路カード構造及びその製造方法 | |
| US6637105B1 (en) | Method of manufacturing a multilayer printed wiring board | |
| WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
| US9642246B2 (en) | Printed circuit board and the method for manufacturing the same | |
| JP3592129B2 (ja) | 多層配線基板の製造方法 | |
| JP2001015920A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2001053188A (ja) | 多層配線基板の製造方法 | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2002009441A (ja) | プリント配線板およびその製造方法 | |
| JPH10303561A (ja) | 多層配線基板及びその製造方法 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JPS63241995A (ja) | 多層印刷回路板およびその製法 | |
| JP4479180B2 (ja) | 多層回路板の製造方法 | |
| JP2000323841A (ja) | 多層回路基板とその製造方法 | |
| JP4863076B2 (ja) | 配線基板及びその製造方法 | |
| JP2001257476A (ja) | 多層配線基板及びその製造方法 | |
| JP2001144398A (ja) | 配線基板および配線基板の製造方法 | |
| JPH08340179A (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP2002314255A (ja) | プリント配線基板、及び、プリント配線基板の製造方法 | |
| JP2003078247A (ja) | 配線基板およびその製造方法 | |
| JP2018152512A (ja) | プリント配線板の製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |