JP2002280738A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JP2002280738A
JP2002280738A JP2001074045A JP2001074045A JP2002280738A JP 2002280738 A JP2002280738 A JP 2002280738A JP 2001074045 A JP2001074045 A JP 2001074045A JP 2001074045 A JP2001074045 A JP 2001074045A JP 2002280738 A JP2002280738 A JP 2002280738A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring pattern
via post
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001074045A
Other languages
English (en)
Other versions
JP4491159B2 (ja
Inventor
Katsuyuki Tanaka
克幸 田中
Takahide Haruhara
孝英 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001074045A priority Critical patent/JP4491159B2/ja
Publication of JP2002280738A publication Critical patent/JP2002280738A/ja
Application granted granted Critical
Publication of JP4491159B2 publication Critical patent/JP4491159B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 ビアを高密度に配置することにより高密度配
線を可能にする多層配線基板を容易に製造する。 【解決手段】 ビアポストを形成する領域を被覆するマ
スクパターン32を設けた金属板30を一方の面側から
エッチングし、金属板の他方の面側に前記ビアポストを
支持する基板部30aを残して金属板の一方の面側にビ
アポスト34を形成する工程と、前記基板部30aの前
記ビアポストを形成した面側に、ビアポストを埋没させ
て電気的絶縁層36を形成する工程と、該電気的絶縁層
の表面を研磨して前記ビアポスト34の端面を電気的絶
縁層36の表面に露出させ、ビアポストが形成された金
属基体37を形成する工程と、回路基板40の配線パタ
ーンが形成された面と前記金属基体のビアポストの端面
が露出する面とを接合し、前記配線パターンと前記ビア
ポストとを電気的に接続して前記ビアポストが形成され
た金属基体と前記回路基板とを一体化する工程とを含む
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層配線基板の製造
方法に関し、より詳細にはビアポストを介して層間の配
線パターンを電気的に接続する多層配線基板の製造方法
に関する。
【0002】
【従来の技術】電気的絶縁層を介して多層に配線パター
ンを形成した多層配線基板では、電気的絶縁層にビアを
形成してビアにより層間の配線パターンを電気的に接続
している。図7はビルドアップ法により、ビアを介して
層間で配線パターンを電気的に接続して多層配線基板を
形成する方法を示す。図7(a)は配線パターン12aを
形成した基板10の表面を電気的絶縁層14aによって
被覆した後、レーザ光を照射して電気的絶縁層14aに
ビア穴16を形成した状態である。図7(b)は、めっき
等によりビア穴16の内面及び電気的絶縁層14aの表
面にめっき給電層としての導体層18を形成した状態で
あり、図7(c)は、さらに電解銅めっき等を施して導体
層18にめっき層20を盛り上げるように形成した状態
を示す。
【0003】図7に示す多層配線基板の製造方法は、ビ
ア穴16をめっきによって充填する方法であり、めっき
層20を形成する際にビア穴16がめっきによって充填
されるようにする。図7(d)はめっき層20および導体
層18をエッチングして第2層目の配線パターン12b
を形成した状態である。第1層目の配線パターン12a
と第2層目の配線パターン12bとがビア22を介して
電気的に接続されている。
【0004】図7(e)は、配線パターン12bを形成し
た電気的絶縁層14aの表面をさらに電気的絶縁層14
bによって被覆し、電気的絶縁層14bにビア穴16を
形成した状態を示す。第2層目の電気的絶縁層14bに
ついても上述したと同様にビアを形成し、さらに上層の
配線パターンと下層の配線パターンとを電気的に接続す
るように形成することができる。なお、ビアにより層間
で配線パターンを電気的に接続した多層配線基板を形成
する方法としては、めっきによりビア穴を金属で充填し
て形成したフィルドビアを利用する他に、ビア穴の内壁
面に形成した導体層をビアとして利用して層間で配線パ
ターンを電気的に接続して形成する方法もある。
【0005】
【発明が解決しようとする課題】ビアにより層間で配線
パターンを電気的に接続した多層配線基板を形成する方
法としては、上述したように、電気的絶縁層にビア穴を
あけてビアを形成する方法が一般的である。とくに、フ
ィルドビアにより層間で配線パターンを電気的に接続す
る方法は、配線パターンを確実に電気的に接続すること
ができ、また、ビアの直上に隣接層のビアが配置できる
ことから、高密度にビアが配置できるという利点があ
る。しかしながら、ビア穴をめっきにより充填する方法
はビア穴の穴径や、めっき液の調整等が一定の品質を得
る上で、技術的に非常に難しいという課題がある。
【0006】本発明は、上記のフィルドビアによって配
線パターンを層間で電気的に接続した多層配線基板と同
様に、金属柱からなるビアポストを介して配線パターン
を層間で電気的に接続した多層配線基板の製造方法に係
るものであり、ビアポストを確実に形成することがで
き、これによって容易に高密度配線を可能にする多層配
線基板の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、ビアポスト
を介して配線パターンが層間で電気的に接続された多層
配線基板を製造する方法であって、一方の面に前記ビア
ポストを形成する領域を被覆するマスクパターンを設け
た金属板を一方の面側からエッチングし、金属板の他方
の面側に前記ビアポストを支持する基板部を残して金属
板の一方の面側にビアポストを形成する工程と、前記基
板部の前記ビアポストを形成した面側に、ビアポストを
埋没させて電気的絶縁層を形成する工程と、該電気的絶
縁層の表面を研磨して前記ビアポストの端面を電気的絶
縁層の表面に露出させることにより、ビアポストが形成
された金属基体を形成する工程と、回路基板の配線パタ
ーンが形成された面と前記金属基体のビアポストの端面
が露出する面とを接合し、前記配線パターンと前記ビア
ポストとを電気的に接続して前記ビアポストが形成され
た金属基体と前記回路基板とを一体化する工程とを含む
ことを特徴とする。
【0008】また、前記金属基体と回路基板とを一体化
した後、ビアポストを支持する基板部を除去して、電気
的絶縁層の表面にビアポストの他端面を露出させ、電気
的絶縁層の表面に導体層を形成した後、導体層をエッチ
ングして前記ビアポストと電気的に接続する配線パター
ンを形成する工程を含むことを特徴とする。これによ
り、ビアポストを介して配線パターンが電気的に接続さ
れ、配線パターンが多層に形成された多層配線基板を容
易に得ることができる。また、金属基体と回路基板とを
一体化した後、ビアポストを支持する基板部をエッチン
グしてビアポストと電気的に接続する配線パターンを形
成する工程を含むことを特徴とする。また、前記電気的
絶縁層として、半硬化状態の熱硬化性樹脂を使用するこ
とにより、多層に配線パターンを形成した多層配線基板
を確実に製造することができる。
【0009】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図1は本発明に
係る多層配線基板の製造方法を示す説明図である。図1
(a)は圧延された銅板あるいは銅箔等による銅板を示
す。この銅板30は多層配線基板に形成される配線パタ
ーンを層間で電気的に接続するビアポストを形成するた
めのものである。本実施形態において形成するビアポス
トは、高さ30〜60μm程度であり、銅板30として
は50〜100μm程度の厚さのものを使用する。
【0010】図1(b)は、銅板30の一方の面にエッチ
ング用のドライフィルムを貼り、ドライフィルムにレー
ザ光を照射して、銅板30のビアポストを形成する部位
が被覆されるようにマスクパターン32を形成した状態
を示す。ドライフィルムはマスクパターン32を形成す
るためのものであり、レーザ光の照射によって任意のパ
ターンにマスクパターン32を形成することができる。
なお、ドライフィルムのかわりに感光性レジストによっ
て銅板30の表面を被覆し露光および現像によって所定
のマスクパターンを形成することができる。
【0011】図1(b)では、説明上、一定間隔でマスク
パターン32を形成した例を示す。銅板30でマスクパ
ターン32によって被覆された部位にビアポストが形成
される。したがって、ビアポストを形成する部位にドラ
イフィルムが残るようにマスクパターン32を形成す
る。図1(c)は、図1(b)の状態で、マスクパターン32
が形成された一方の面側から銅板30をエッチングして
ビアポスト34を形成した状態を示す。エッチングの際
には、銅板30のマスクパターン32が形成された面に
向けてエッチング液を噴射して行う。エッチング液は銅
板30の厚さ方向に進入するとともに、マスクパターン
32の下側にも回り込み、銅板30の厚さ方向と横方向
にエッチングが進むことによって柱状のビアポスト34
が形成される。なお、銅板30をエッチング液に浸漬し
てビアポスト34を形成することもできる。この場合
は、銅板30の一方の面にマスクパターン32を形成す
るとともに、銅板30の他方の面の全面をマスクしてエ
ッチングする。
【0012】図1(c)は、ビアポスト34が形成され、
ビアポスト34の先端部にマスクパターン32が付着し
て残留している状態である。前述したように、銅板30
をエッチングしてビアポスト34を形成する場合は、銅
板30が厚さ方向と横方向にエッチングが進むから、こ
れらを考慮してマスクパターン32を形成する。また、
ビアポスト34を形成した状態で銅板30の他方の面側
が薄く残るようにし、残った基板部30aによってビア
ポスト34が支持されるようにする。基板部30aの厚
さとしては20〜30μm程度あればよい。銅板30を
エッチングしてビアポスト34を形成する際に、エッチ
ング量を制御することによってビアポスト34を所定形
状に形成することができ、基板部30aを所定の厚さに
形成することができる。エッチング量の制御はエッチン
グ液の制御、エッチング電流の制御によって行うことが
できる。
【0013】図1(d)は、次に、基板部30aのビアポ
スト34を形成した面に電気的絶縁層36を形成する工
程を示す。図1(c)の状態で、マスクパターン32を溶
解して除去した後、ポリイミド等の電気的絶縁性を有す
るフィルムを基板部30aに接着して電気的絶縁層36
を形成する。本実施形態では、ポリイミド系の熱硬化性
樹脂の半硬化状態(Bステージ)のフィルムを、基板部
30aのビアポスト34を形成した面に、ビアポスト3
4が埋没されるように接着した。半硬化状態のフィルム
を接着しているのは、ビアポスト34が形成された金属
基体を別の回路基板に接着するためである。なお、半硬
化状態のフィルムを接着するかわりに、樹脂材を塗布し
て半硬化状態とすることも可能である。また、熱硬化性
樹脂のかわりに接着性を有する熱可塑性樹脂を使用する
こともできる。
【0014】図1(e)は、電気的絶縁層36の表面を研
磨してビアポスト34の端面を電気的絶縁層36の表面
から露出させて金属基体37を形成した状態を示す。電
気的絶縁層36は樹脂材であって、銅からなるビアポス
ト34にくらべて材質的にはるかに軟らかい。したがっ
て、バフ等を用いて電気的絶縁層36の表面側から研磨
すると、電気的絶縁層36が選択的に研磨され、ビアポ
スト34の先端部が電気的絶縁層36の表面から僅かに
突出するようになる。実際にビアポスト34の端面が電
気的絶縁層36の表面から突出する高さは2〜5μm程
度である。図4に、電気的絶縁層36を研磨した状態を
拡大して示す。ビアポスト34の先端部が電気的絶縁層
36の表面から若干突出していることを示す。
【0015】図1(f)は、ビアポスト34が形成された
金属基体37を別に形成された回路基板40に接合して
いる状態を示す。回路基板40は、あらかじめ配線パタ
ーン40aが形成されているものであり、回路基板40
の配線パターン40aを形成した面(接合面)に電気的
絶縁層36を対向させ、金属基体37を回路基板40に
加圧するとともに加熱して、回路基板40に電気的絶縁
層36を一体に接合する。金属基体37の電気的絶縁層
36は半硬化状態であり接着性を有しているから、電気
的絶縁層36を加圧および加熱することによって回路基
板40と完全に一体化する。この際に、ビアポスト34
の端面は回路基板40の配線パターン40aに当接し、
配線パターン40aとビアポスト34とは確実に電気的
に接続される。回路基板40に設ける配線パターン40
aとビアポスト34の配置はあらかじめ設計されてい
る。
【0016】回路基板40に金属基体37を一体に接着
した後、基板部30a側に配線パターンを形成すること
によって、回路基板40の配線パターン40aと上層の
配線パターンとをビアポスト34を介して電気的に接続
することができる。図2は、ビアポスト34を介して、
層間で配線パターンを電気的に接続して多層配線基板を
製造する方法を示す説明図である。図2(a)は、回路基
板40に金属基体37を接合した後、電気的絶縁層36
の表面の基板部30aを除去した状態を示す。基板部3
0aは化学的エッチングあるいは研磨加工によって除去
することができる。基板部30aを除去することによ
り、電気的絶縁層36の表面にビアポスト34の端面が
露出する。
【0017】図2(b)、(c)は、電気的絶縁層36の表面
に配線パターンを形成する工程を示す。まず、図2(a)
に示す状態で、電気的絶縁層36の表面に無電解銅めっ
きを施してめっき給電層を形成する。このめっき給電層
は配線パターンを形成するための電解銅めっきを施すた
めのもので、薄く(10μm以下)形成する。次に、め
っき給電層の表面にマスクパターンを形成するため、ド
ライフィルムレジストあるいは感光性レジストを被着
し、露光および現像して配線パターンを形成する部位を
露出させたマスクパターン38を形成する。
【0018】図2(b)は、めっき給電層の表面にマスク
パターン38を形成した後、電解銅めっきを施し、めっ
き給電層の表面に銅めっき39を形成した状態である。
銅めっき39はマスクパターン38によって被覆されて
いないめっき給電層の露出部分に形成される。図2(c)
は、マスクパターン38を除去した後、無電解銅めっき
によるめっき給電層の露出部分をエッチングにより除去
した状態である。無電解銅めっきによるめっき給電層は
電解銅めっきによる銅めっきにくらべてはるかに薄いか
ら、銅エッチングによってめっき給電層のみを簡単に除
去することができる。めっき給電層の露出部分を除去す
ることにより、電気的絶縁層36の表面に銅めっきが残
り、この銅めっきがこの実施形態では第2層目の配線パ
ターン39aとなる。この配線パターン39aは第1層
目の配線パターン40aとビアポスト34を介して電気
的に接続される。
【0019】なお、電気的絶縁層36の表面に配線パタ
ーン39aを形成する方法は、上述した方法に限定され
るものではない。たとえば、電気的絶縁層36の表面に
無電解銅めっきおよび電解銅めっきを施し、電気的絶縁
層36の表面に所定の厚さの銅めっき層を形成し、次
に、この銅めっき層の表面に感光性レジスト等を用いて
配線パターンとして残す部位を被覆するマスクパターン
を形成し、次いで、このマスクパターンをマスクとして
配線パターンとなる部位以外の銅めっき層をエッチング
することによって配線パターンを形成することができ
る。また、銅めっき層を形成する際に、ストライクめっ
き等により、1回のめっき工程で形成することも可能で
ある。
【0020】上述したように、図2(a)〜(c)に示す工程
では、ビアポスト34が形成された金属基体37と回路
基板40とを接合した後、まず、電気的絶縁層36の表
面の基板部30aを除去し、その後、電気的絶縁層36
の表面に配線パターン39aを形成した。この製造工程
による場合は、配線パターン39aの厚さが的確に制御
することができる。なお、回路基板40に金属基体37
を接合した後、電気的絶縁層36の表面に配線パターン
39aを形成する方法としては、回路基板40に接合し
た金属基体37の表面で露出する基板部30aを所定の
パターンにエッチングして形成する方法も可能である。
すなわち、図1(f)の状態で、基板部30aの表面に感
光性レジスト等を被着し、配線パターンとして形成する
部位を被覆するマスクパターンを形成した後、このマス
クパターンをマスクとして基板部30aをエッチングす
ることによって配線パターン39aを形成することがで
きる。
【0021】図3は、基板部30aをエッチングして電
気的絶縁層36の表面に配線パターン39aを形成した
状態を示す。上記のように、基板部30aを利用して配
線パターン39aを形成する方法は、基板部30aがそ
のまま配線パターンを形成する導体層として利用できる
ことから、図2(a)〜(c)に示す方法にくらべて、作業工
程が短縮できるという利点がある。なお、この方法で、
マスクパターンを形成する前に電気的絶縁層36の表面
に被着する基板部30aの厚さを薄くする必要がある場
合は、エッチングによって基板部30aの厚さを薄くす
る。その理由は、配線パターンをきわめて微細に形成す
る場合には、導体層の厚さを薄くする必要があり、形成
する配線パターンの精度に基板部30aの厚さが影響す
るからである。
【0022】図2(d)は、配線パターン39aを形成し
た電気的絶縁層36のさらに上層にビアポスト34を介
して電気的に接続して第3層目の配線パターン41を形
成した状態を示す。第3層目の配線パターン41も、上
述したと同様の方法によって形成することができる。す
なわち、図2(c)に示す配線パターン39aが形成され
た電気的絶縁層36に対して、まず図1(e)のビアポス
ト34が形成された金属基体37をビアポスト34の端
面を配線パターン39aに向けて接合する。下層の電気
的絶縁層36は加熱されて硬化しており、積層される金
属基体37の電気的絶縁層36によって金属基体37が
接合される。金属基体37を電気的絶縁層36に接合す
ることにより、ビアポスト34の端面が第2層目の配線
パターン39aに押接され、ビアポスト34と配線パタ
ーン39aとが電気的に接続される。
【0023】新たに積層した金属基体37の表面に配線
パターン41を形成する方法は、第1層目の金属基体3
7について電気的絶縁層36の表面に配線パターン39
aを形成した方法と同様の方法によることができる。す
なわち、新たに積層した金属基体37の表面の基板部3
0aを除去した後、電気的絶縁層36の表面に配線パタ
ーン41を形成する方法、あるいは、金属基体37の表
面の基板部30aを利用して配線パターン41を形成す
る方法によって配線パターン41を形成することができ
る。いずれの方法の場合も、配線パターン41はビアポ
スト34を介して下層の配線パターン39aと電気的に
接続される。
【0024】このように、ビアポスト34が形成された
金属基体37を利用することにより、ビアポスト34に
よって配線パターンを層間で電気的に接続して次々と配
線パターンを多層に積層していくことができる。層間で
配線パターンを電気的に接続するビアポスト34は銅板
30等の金属板を厚さ方向にエッチングして形成するか
ら、電解めっき、スパッタリング等によって形成したビ
アにくらべて電気的特性が優れること、金属板をエッチ
ングすることによって任意の配置にできるという利点が
ある。また、金属基体37を積層する際には、電気的絶
縁層36の接着性を利用することでビアポスト34が確
実に配線パターンに押接されて接合し、層間での電気的
接続が確実になされるという利点がある。
【0025】なお、図2(d)に示す多層配線基板は、回
路基板40の一方の面にのみ金属基体37を積層して多
層に配線パターンを形成した例であるが、回路基板の両
面に金属基体37を接合して多層配線基板を形成するこ
とも可能である。図5は、回路基板50の両面に図1
(e)に示す金属基体37を接合した状態を示す。50a
は回路基板50の表面に形成した配線パターン、52は
回路基板50の貫通孔の内壁面に形成したスルーホール
めっきである。ビアポスト34の端面を回路基板50に
向け、金属基体37と回路基板50とを位置合わせして
加圧および加熱することによって回路基板50に金属基
体37を接合することができる。
【0026】回路基板50の両面に金属基体37を接合
した後、金属基体37の表面の基板部30aを除去して
電気的絶縁層36の表面に配線パターン41を形成する
方法、あるいは金属基体37の表面の基板部30aを利
用して配線パターン41を形成する方法によって、回路
基板50の両面の電気的絶縁層36の表面に配線パター
ンを形成することができる。また、配線パターンが形成
された電気的絶縁層36の表面にさらに金属基体37を
接合し、ビアポスト34を介して層間の配線パターンを
電気的に接続して配線パターンを形成することは上述し
た方法と同様にして行うことができる。これによって、
回路基板50の両面に多層に配線パターンが形成された
多層配線基板を得ることができる。
【0027】なお、本発明の多層配線基板の製造方法で
は、銅板30をエッチングしてビアポスト34を形成す
るから、図6に示すように、銅31aとニッケル31b
のような異種金属のクラッド材を使用し、銅31aをエ
ッチングしてビアポスト34を形成する際に、銅31a
の部分のみエッチングすることでビアポスト34の高さ
寸法を正確に制御することが可能である。金属材にクラ
ッド材を使用して図1(e)に示す金属基体37を形成し
た場合は、基板部30aがニッケル31bによって形成
されるから、図1(f)に示すように回路基板40に金属
基体37を接合した後、基板部30aのニッケル31b
をエッチングして除去し、図2に示した方法と同様にし
て、電気的絶縁層36の表面に配線パターンを形成する
ことができる。
【0028】
【発明の効果】本発明に係る多層配線基板の製造方法に
よれば、ビアポストを介して層間で配線パターンが電気
的に接続された多層配線基板を容易に製造することがで
きる。また、ビアポストにより層間の配線パターンを電
気的に接続することから、高密度にビアを配置すること
ができ、高密度配線が可能となる。また、ビアポストを
介して配線パターンを電気的に接続することにより、電
気的接続の信頼性の高い多層配線基板を提供することが
できる等の著効を奏する。
【図面の簡単な説明】
【図1】金属基体を形成する工程を示す説明図である。
【図2】配線パターンを多層に形成する工程を示す説明
図である。
【図3】基板部をエッチングして配線パターンを形成し
た状態の断面図である。
【図4】ビアポストを拡大して示す断面図である。
【図5】回路基板の両面に金属基体を接合した状態の断
面図である。
【図6】金属材として用いるクラッド材の断面図であ
る。
【図7】多層配線基板の従来の製造方法を示す説明図で
ある。
【符号の説明】
10 基板 12a、12b 配線パターン 14a、14b 電気的絶縁層 16 ビア穴 30 銅板 30a 基板部 32、38 マスクパターン 34 ビアポスト 36 電気的絶縁層 37 金属基体 39 銅めっき 39a 配線パターン 40 回路基板 40a、41 配線パターン 50 回路基板

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ビアポストを介して配線パターンが層間
    で電気的に接続された多層配線基板を製造する方法であ
    って、 一方の面に前記ビアポストを形成する領域を被覆するマ
    スクパターンを設けた金属板を一方の面側からエッチン
    グし、金属板の他方の面側に前記ビアポストを支持する
    基板部を残して金属板の一方の面側にビアポストを形成
    する工程と、 前記基板部の前記ビアポストを形成した面側に、ビアポ
    ストを埋没させて電気的絶縁層を形成する工程と、 該電気的絶縁層の表面を研磨して前記ビアポストの端面
    を電気的絶縁層の表面に露出させることにより、ビアポ
    ストが形成された金属基体を形成する工程と、 回路基板の配線パターンが形成された面と前記金属基体
    のビアポストの端面が露出する面とを接合し、前記配線
    パターンと前記ビアポストとを電気的に接続して前記ビ
    アポストが形成された金属基体と前記回路基板とを一体
    化する工程とを含むことを特徴とする多層配線基板の製
    造方法。
  2. 【請求項2】 金属基体と回路基板とを一体化した後、 ビアポストを支持する基板部を除去して、電気的絶縁層
    の表面にビアポストの他端面を露出させ、電気的絶縁層
    の表面に導体層を形成した後、導体層をエッチングして
    前記ビアポストと電気的に接続する配線パターンを形成
    する工程を含むことを特徴とする請求項1記載の多層配
    線基板の製造方法。
  3. 【請求項3】 金属基体と回路基板とを一体化した後、 ビアポストを支持する基板部をエッチングしてビアポス
    トと電気的に接続する配線パターンを形成する工程を含
    むことを特徴とする請求項1記載の多層配線基板の製造
    方法。
  4. 【請求項4】 電気的絶縁層として、半硬化状態の熱硬
    化性樹脂を使用することを特徴とする請求項1、2また
    は3記載の多層配線基板の製造方法。
JP2001074045A 2001-03-15 2001-03-15 多層配線基板の製造方法 Expired - Lifetime JP4491159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001074045A JP4491159B2 (ja) 2001-03-15 2001-03-15 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001074045A JP4491159B2 (ja) 2001-03-15 2001-03-15 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002280738A true JP2002280738A (ja) 2002-09-27
JP4491159B2 JP4491159B2 (ja) 2010-06-30

Family

ID=18931386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001074045A Expired - Lifetime JP4491159B2 (ja) 2001-03-15 2001-03-15 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4491159B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462835B1 (ko) * 2002-10-24 2004-12-23 대덕전자 주식회사 금속 범프를 이용한 인쇄 회로 기판 제조 방법
JP2008066712A (ja) * 2006-08-09 2008-03-21 Murata Mfg Co Ltd 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
CN101841973A (zh) * 2010-05-12 2010-09-22 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板
JP2014049580A (ja) * 2012-08-31 2014-03-17 Murata Mfg Co Ltd 配線基板
JP2014063981A (ja) * 2012-08-31 2014-04-10 Murata Mfg Co Ltd 配線基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2000091746A (ja) * 1998-09-07 2000-03-31 Toshiba Corp 配線基板の製造方法、および配線基板
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126974A (ja) * 1997-10-24 1999-05-11 Asahi Chem Res Lab Ltd 多層配線板の製造方法
JP2000091746A (ja) * 1998-09-07 2000-03-31 Toshiba Corp 配線基板の製造方法、および配線基板
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462835B1 (ko) * 2002-10-24 2004-12-23 대덕전자 주식회사 금속 범프를 이용한 인쇄 회로 기판 제조 방법
JP2008066712A (ja) * 2006-08-09 2008-03-21 Murata Mfg Co Ltd 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
CN101841973A (zh) * 2010-05-12 2010-09-22 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板
CN101841973B (zh) * 2010-05-12 2012-07-04 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板
JP2014049580A (ja) * 2012-08-31 2014-03-17 Murata Mfg Co Ltd 配線基板
JP2014063981A (ja) * 2012-08-31 2014-04-10 Murata Mfg Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP4491159B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
US7238603B2 (en) Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JPH10308576A (ja) プリント配線板及びその製造方法
KR20060048664A (ko) 전자 부품 내장 기판의 제조 방법
JP2004200689A (ja) 回路基板構造体とその製造法
JP2006059992A (ja) 電子部品内蔵基板の製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3592129B2 (ja) 多層配線基板の製造方法
JP4443543B2 (ja) 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
JP2001352166A (ja) 配線基板の製造方法
JP4491159B2 (ja) 多層配線基板の製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
TWI771534B (zh) 佈線板及其製造方法
JP4480548B2 (ja) 両面回路基板およびその製造方法
JP4207885B2 (ja) プリント配線板
JP2005268378A (ja) 部品内蔵基板の製造方法
JPH08181450A (ja) 電子回路基板とその製造方法
JP3891766B2 (ja) 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板
JPH09148739A (ja) 多層回路板およびその製造方法
JP2002009440A (ja) 複合配線基板
JP2001110928A (ja) 半導体パッケージの製造方法
JP2002185139A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Effective date: 20090818

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130409

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20140409