JP4207885B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP4207885B2
JP4207885B2 JP2004351404A JP2004351404A JP4207885B2 JP 4207885 B2 JP4207885 B2 JP 4207885B2 JP 2004351404 A JP2004351404 A JP 2004351404A JP 2004351404 A JP2004351404 A JP 2004351404A JP 4207885 B2 JP4207885 B2 JP 4207885B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
printed wiring
hole
conduction hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004351404A
Other languages
English (en)
Other versions
JP2005094032A (ja
Inventor
昌留 高田
恒 箕浦
輝代隆 塚田
博之 小林
光広 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2004351404A priority Critical patent/JP4207885B2/ja
Publication of JP2005094032A publication Critical patent/JP2005094032A/ja
Application granted granted Critical
Publication of JP4207885B2 publication Critical patent/JP4207885B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、高密度実装を実現できる多層のプリント配線板に関する。
従来、プリント配線板としては、例えば、図４２に示すごとく、導電層９１１〜９１４を積層したものがある。各導電層９１１〜９１４は導通用孔９３１〜９３３を通じて互いに電気的に接続している。各導電層９１１〜９１４の間には、絶縁層９２１〜９２３が介設されている。
導電層９１１は、電子部品９６１を搭載して電子部品９６１に電流を導出入するための部品接続層である。一方の最外層の導電層９１１と電子部品９６１との間は、ボンディングワイヤー９６２により電気的に接続されている。他方の最外層の導電層９１４は、プリント配線板９４１に流れる電流を外部に導出入する外部接続端子９７を接合する外部接続層である。内部の導電層９１２、９１３は、プリント配線板９４１の内部の電流を伝達するための電流伝達層である（特許文献１）。
次に、上記プリント配線板の製造方法について説明する。
まず、図４３に示すごとく、絶縁層９２２の上面及び下面に、導電層９１２、９１３を形成する。また、絶縁層９２２を貫通する導通用孔９３２を形成して、その内壁を金属めっき膜９５により被覆する。次いで、導通用孔９３２の内部に樹脂９２を充填する。
次いで、絶縁層９２２の上面には絶縁層９２１及び銅箔を、下面には絶縁層９２３及び銅箔を積層し、次いで銅箔をエッチングして、導電層９１１、９１４を形成する。
次いで、図４４に示すごとく、絶縁層９２１、９２３に、内部の導電層９１２、９１３の表面を露出させる導通用孔９３１、９３３を形成する。
次いで、図４２に示すごとく、導通用孔９３１、９３３の内壁に金属めっき膜９５を形成する。次いで、最外層の導電層９１４の表面に外部接続端子９７を接合する。
以上により、プリント配線板９４１が得られる。
上述の図４３、図４４に示す方法を繰り返すことにより、プリント配線板９４１の導電層の積層数を増加する事ができる。この場合、得られたプリント配線板は、中心となる絶縁層９２２の上面及び下面の両側に、絶縁層及び導電層が繰り返し積層されることとなる。そのため、上述の製造方法によると、偶数の導電層が形成される。
特開平７−２８３５３８号公報
しかしながら、上記従来のプリント配線板の製造方法は、偶数の導電層を効率良く積層することはできるが、奇数の導電層を積層するには不向きである。
即ち、図４５に示すごとく、５層の導電層９１０〜９１４を積層してなるプリント配線板を製造する場合を例示説明すると、まず、上記と同様の製造方法により、図４６に示すごとく、第２番目から第５番目の導電層９１１〜９１４を積層する。但し、導電層９１４は、パターン形成していない銅箔である。
次いで、図４７に示すごとく、導電層９１４をすべて除去する。次いで、図４８に示すごとく、導通用孔９３１を孔明けし、その内壁に金属めっき膜９５を形成する。次いで、図４９に示すごとく、プリプレグを積層、圧着して、絶縁層９２０、９２４を形成する。次いで、絶縁層９２０、９２４の両方の表面に導電層９１０、９１４を形成する。次いで、図５０に示すごとく、絶縁層９２０、９２４に導通用孔９３０、９３３を形成する。次いで、図４５に示すごとく、導通用孔９３０、９３３の内壁に金属めっき膜９５を形成する。
このように、奇数の導電層を有するプリント配線板を製造する場合には、プレス（圧着）後のプリント配線板の反りを防止するため、一旦内層の導電層９１１、９１４を形成した後に、一方の導電層９１４を除去する操作が必要である。そのため、無駄な作業を行うことになり、製造上極めて非効率である。また、絶縁層の厚みが大きくなり、プリント配線板の小型化にそぐわない。
そこで、一方の絶縁層９２１の片面にだけ、絶縁層９２０及び導電層９１０を形成することが考えられる。しかし、この場合には、絶縁層９２０を形成するためのプリプレグの圧着工程の際に、プリント配線板に反りが発生する場合がある。
また、多層積層型のプリント配線板においては、内部に埋め込まれる内部絶縁層９２１、９２３は、樹脂よりなるため、その吸水率は０．５〜１．０％と高く、多くの水分を含んでいる。この水分は時間経過と共に自然と気化し、水蒸気となり、絶縁層９２１と隣接する絶縁層９２２、９２０との間、絶縁層９２３と隣接する絶縁層９２２、９２４との間等に集中して溜まってしまう。
このため、層間の密着性が低下し、各層が剥離し易くなるおそれがあった。特に積層数が多くなるに連れて、水分を含む内部絶縁層が多くなり、各層間で剥離が生じる傾向が高くなる。
また、プリント配線板を製造するに当たっては、従来、例えば、我々が先に発明した先願の特願平８−２１９７５号に開示した方法がある。即ち、図５１に示すごとく、Ｓ９１工程において、各絶縁層に導電層を形成する。次いで、Ｓ９２工程において、各絶縁層に導通用孔形成用の貫通孔を形成する。このＳ９１、Ｓ９２工程は、積層する絶縁層の枚数ｎだけ行う。次いで、Ｓ９３工程において、これらのｎ枚数の絶縁層を接着材を介して積層し、各貫通孔が連結して導通用孔を形成するように位置あわせを行う。次いで、Ｓ９４工程において、加熱等により接着材を溶融させて、圧着して、多層基板となす。次いで、Ｓ９５工程において、導通用孔の内部に導電性物質、例えば半田等を充填して、導通用孔に導電性を付与する。以上により、プリント配線板を得る。
しかしながら、上記従来のプリント配線板の製造方法においては、各絶縁層ごとに、導通用孔形成用の貫通孔を形成しなければならない。そのため、孔明け操作が煩雑となる。また、各貫通孔の位置あわせを行う必要がある。特に、導通用孔の狭小化に伴って、各貫通孔の正確な位置あわせが困難となってきた。
また、多層のプリント配線板においては、その最表面層に半田ボールなどの外部端子を接続するためのパッドが設けられている。この場合、導通用孔とパッドとの間を接続回路により電気的に接続する必要がある。しかし、接続回路に要される面積が大きくなり、基板表面の高密度実装が妨げられる。特に多層のプリント配線板においては、最表面部における高密度配線が要求される。また、外部接続端子を通じて多量の電気の授受を行う必要がある。
本発明はかかる従来の問題点に鑑み、層間の剥離が生じ難く、高い信頼性を維持することができるプリント配線板を提供することを目的とする。
説明の都合上、まず第１参考発明について説明する。
第１参考発明は、奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板であって、第１番目の導電層は、電子部品を搭載して電子部品に電流を導出入するための部品接続層であり、第ｎ番目の導電層はプリント配線板に流れる電流を外部に導出入する外部接続端子を接合する外部接続層であり、第２番目から第（ｎ−１）番目の導電層はプリント配線板の内部の電流を伝達するための電流伝達層であり、かつ、上記第ｎ番目の導電層の表面は、上記外部接続端子を露出させた状態で、最外層である第ｎ番目の絶縁層により被覆されていることを特徴とするプリント配線板である。
第１参考発明において最も注目すべきことは、導電層が奇数ｎであること、第ｎ番目の導電層の表面は、上記外部接続端子を露出させた状態で、最外層である第ｎ番目の絶縁層により被覆されていることである。
上記奇数ｎとは、１を除く、３、５、７等の、２で割り切れない整数をいう。奇数ｎを除くのは、１の導電層の場合には、プリント配線板にはならないからである。
次に作用及び効果について説明する。
上記プリント配線板は、奇数ｎの導電層が、奇数ｎの絶縁層の間に形成されている。第（ｎ＋１）／２番目の絶縁層は中心絶縁層であり、その上面及び下面には、同数の絶縁層を設けている。そのため、絶縁層形成用のプリプレグの圧着の際に、プリント配線板に反りが発生することはない。
また、上記の中心絶縁層を中心として、その上面及び下面に、効率よく導電層を積層、形成することができる。
従って、奇数ｎの導電層を効率よく積層することができる構造である。
また、最後の第ｎ番目の導電層は、最外層である第ｎ番目の絶縁層により被覆されている。そのため、第ｎ番目の導電層は、プリント配線板の内部に埋設されることとなる。しかし、第ｎ番目の導電層と接続する外部接続端子が、最外層の第ｎ番目の絶縁層の接合用孔から露出している。そのため、プリント配線板の外部への電気の導出入は、外部接続端子を通じて行うことができる。
上記外部接続端子は、半田ボールであることが好ましい。これにより、第ｎ番目の導電層から、安定して電気の導出入を行う事ができる。
また、第ｎ番目の導電層の表面に外部接続端子を接合するとともに、その表面の第ｎ番目の絶縁層の表面にも第（ｎ＋１）番目の導電層を設けることができる。この場合には、偶数層の導電層が形成されることとなる。また、上記第（ｎ＋１）番目の導電層の表面に外部接続端子を接合することができる。
上記第１参考発明のプリント配線板を製造する方法としては、例えば、奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板を製造する方法において、第２番目の導電層から第ｎ番目の導電層の間に、絶縁層を介設するとともに各導電層を電気的に接続する導通用孔を形成する工程と、第２番目の導電層の表面にはプリプレグ及び銅箔を積層し、第ｎ番目の導電層の表面にはプリプレグを積層し、圧着して、奇数ｎの絶縁層からなる多層板を形成するとともに第２番目から第ｎ番目の導電層を上記多層板の内部に配置する工程と、上記銅箔をエッチングして、第１番目の導電層を形成する工程と、第１番目の絶縁層に導体用孔を孔明けするとともに第ｎ番目の絶縁層に接合用孔を孔明けする工程と、第１番目の絶縁層の導体用孔の内壁に、第１番目の導電層と第２番目の導電層とを電気的に接続する金属めっき膜を形成する工程と、第ｎ番目の絶縁層の導体用孔から露出した第ｎ番目の導電層の表面に外部接続端子を接合する工程とからなることを特徴とするプリント配線板の製造方法がある。
この製造方法において最も注目すべきことは、第２番目の導電層の表面には、プリプレグ及び第１番目の導電層を形成するための銅箔を積層し、第ｎ番目の導電層の表面には銅箔を積層することなくプリプレグだけを積層する。そして、これらを圧着すると、第１番目の絶縁層と第ｎ番目の絶縁層とが、同時に圧着、形成される。そのため、すでに積層、一体化された第２番目から第（ｎ−１）番目の絶縁層の上面及び下面は、圧着時に、プリプレグから均等に熱応力を受ける。そのため、プリント配線板に反りが発生することはない。
また、最後の第ｎ番目の導電層の表面にはプリプレグの積層、圧着により絶縁層により被覆する。この状態では、第ｎ番目の導電層から外部への電流の導出入はできない。しかし、その後、最外層の絶縁層に接合用孔を孔明けして、該接合用孔から外部接続端子を露出させている。そのため、この外部接続端子を通じて、最後の第ｎ番目の導電層から外部への電流の導出入を行う事ができる。
また、上記外部接続端子は、半田ボールであることが好ましい。これにより、第ｎ番目の導電層から外部に電流を安定して導出入することができる。
上記導電層は、例えば、配線回路、パッド、端子、ランド等の、絶縁基板の表面に形成し得るあらゆる導電性パターンをいう。導体パターンは、例えば、金属箔のエッチング、金属めっき等により形成する。
上記絶縁層としては、合成樹脂単体、プリプレグ等がある。上記合成樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリブタジエン樹脂、弗素樹脂等がある。
また、第１参考発明のプリント配線板は、例えばメモリーモジュール、マルチチップモジュール、マザーボード、ドーターボード、プラスチックパッケージなどに利用できる。
また、上記導通用孔の孔明け、接合用孔の孔明けは、例えば、レーザー光を絶縁層の孔明け部分に照射する方法、化学的に絶縁層の孔明け部分を溶融する方法、ドリルを用いる加工方法等がある。
次に、本願発明について説明する。
本発明は、表面に導体回路を設けた内部絶縁基板と該内部絶縁基板の表面に積層された少なくとも一層の内部絶縁層と、該内部絶縁層の表面に積層された外部絶縁層とを有し、上記内部絶縁層の表面には内部導体回路を、上記外部絶縁層の表面には外部導体回路を設けたプリント配線板において、
上記内部絶縁層は、ガラスクロスを３０〜７０重量％含有する、ガラスクロス入りプリプレグよりなり、
また、該内部絶縁層の吸水率は０．１〜０．３％であり、
かつ、上記外部絶縁層は樹脂よりなることを特徴とするプリント配線板にある（請求項１）。
上記ガラスクロス入りプリプレグとは、ガラスクロスを基材としてこれに樹脂を含浸させて構成した材料であるが、本発明においては特にガラスクロスを３０〜７０重量％含有するものを使用する。これにより、吸水率を低く抑制し層間の剥離を防止できる。一方、３０重量％未満の場合には吸水率が高くなり層間剥離が生ずるおそれがある。また、７０重量％を超える場合には、樹脂の絶対量が少ないため、層間の密着性が低くなるおそれがある。
なお、本発明にかかるプリント配線板の内部絶縁基板、内部絶縁層、外部絶縁層には、導通用孔、ブラインドビアホール、ビアホール等を設けることができる。また、外部絶縁層には半田ボール載置用のランド、外部導体回路間の絶縁等を確保するためのソルダーレジスト等を設けることもできる。つまり、一般的なプリント配線板に設ける各種の構造を設けることができる。
本発明の作用につき、以下に説明する。
本発明のプリント配線板においては、内部絶縁層をガラスクロス入りプリプレグより構成し、上記外部絶縁層を樹脂より構成する。即ち、上記内部絶縁層はガラスクロスを含むため、吸水率が低く抑えられている。このため、上記内部絶縁層全体としての吸水率が低下する。
また、内部絶縁層の吸水率は０．１〜０．３％としている。そのため、上記内部絶縁層に含まれる水分の絶対量が減り、これらの水分の気化により発生する水蒸気の絶対量も減少する。このため、層間に溜まる水蒸気の量も減少し、層間の密着性を高めることができる。
したがって、本発明にかかるプリント配線板は層間の剥離が生じ難く、信頼性の高い構造を有する。
また、上記外部絶縁層は樹脂よりなるため、ファインパターンの形成が容易となる。よって、本発明にかかるプリント配線板にて高密度基板を作成することも容易に行うことができる。
以上のように、本発明によれば、各層の剥離が生じ難く、より多層構造に構成した場合であっても高い信頼性を維持できる、プリント配線板を提供することができる。
なお、本発明にかかるプリント配線板は信頼性が高いことから、例えば、メモリーモジュール、マルチチップモジュール、マザーボード、ドーターボード、プラスチックパッケージ等に使用することができる。
上記内部絶縁層は二層以上であることが好ましい。これにより、より多層構造で信頼性の高いプリント配線板を得ることができる。
上記内部絶縁層の吸水率は０．１〜０．３％である。上記吸水率が０．１％未満であるようなプリプレグは製造し難く、一方、吸水率が０．３％より大となった場合には、水分の含有量が増大するため、本発明にかかる効果を得られなくなるおそれがある。
次に、第２参考発明について説明する。
第２参考発明は、複数の導電層を絶縁層を介在して積層してなり、上記導電層は導通用孔を通じて電気的に接続してなるプリント配線板の製造方法において、複数の絶縁層に導電層を形成し、次いで、上記絶縁層を積層し、圧着して、多層基板となし、次いで、上記多層基板の導通用孔形成部分にレーザー光を照射することにより導通用孔を孔明けするとともに該導通用孔の底部を導電層に至らしめ、次いで、上記導通用孔に半田ボールを溶融接合するとともに上記導通用孔の内部に半田を充填することを特徴とするプリント配線板の製造方法である。
第２参考発明においては、絶縁層を積層した後に、レーザー光を照射して、導通用孔を形成している。そのため、１回の孔明け操作で、各絶縁層を貫通する導通用孔を形成することができる。また、各絶縁層ごとに導通用孔形成用の貫通孔を形成する必要がない。ゆえに、導通用孔を容易に形成することができる。
また、第２参考発明によれば、深さの異なる導通用孔を１回の孔明け操作で形成することができる。
また、従来のように、貫通孔を連結するための各絶縁層の位置決めが不要となる。更に、狭小化した導通用孔であっても、正確に形成することができる。
また、上記導通用孔の内部には半田を充填するとともに上記導通用孔の開口部に半田ボールを溶融接合している。そのため、内部の導電層を流れる電流を、上記半田及び半田ボールを介して容易に外部に取り出すことができる。
上記導通用孔の内壁には、金属めっき膜を被覆することが好ましい。これにより、導通用孔に導通性を容易に付与することができる。
上記導電層の厚みは、１０〜７０μｍであることが好ましい。１０μｍ未満の場合には、レーザー光の照射により、導電層に孔が空いてしまうおそれがある。一方、７０μｍを越える場合には、導電層のパターン形成が困難となるおそれがある。
上記絶縁層は、ガラス繊維入り樹脂からなるフレキシブルフィルムであることが好ましい。これにより、レーザー光による孔明け操作が容易となる。また、プリント配線板の薄層化を実現することができる。
上記レーザー光としては、例えば、炭酸ガスレーザー、エキシマレーザー等を用いる。
上記絶縁層としては、例えば、合成樹脂単体、合成樹脂と無機フィラーとよりなる樹脂基材、合成樹脂と無機質クロスとよりなるクロス基材等を用いることができる。上記合成樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリブタジエン樹脂、弗化樹脂等がある。これらの合成樹脂のみによる絶縁層は、プリプレグ、ソルダーレジストとして他の絶縁層の間に積層形成する場合がある。
また、上記合成樹脂に添加する無機フィラーとしては、ガラス短繊維、シリカ粉末、マイカ粉末、アルミナ、カーボンなどがある。合成樹脂と無機フィラーとの混合物よりなる基材は、合成樹脂単体の場合に比較して強度が高い。
また、上記クロス基材とは、ガラス−エポキシ基板、ガラス−ポリイミド基板など、布状に織成又は編成したクロスと合成樹脂とからなる基板をいう。かかるクロス基材としては上記クロスに合成樹脂を含浸させた基材がある。また、該クロスの材料としては、ガラス繊維クロス、カーボンクロス、アラミドクロスなどがある。合成樹脂は上記と同様の材料を用いる。
上記導電層としては、配線パターン、パッド、ランド、端子等、絶縁層の平面方向に形成された導電性パターンをいう。導電層は、金属箔のエッチング、金属めっき等により形成することができる。
第２参考発明により製造されたプリント配線板は、例えば、メモリーモジュール、マルチチップモジュール、マザーボード、ドーターボード、プラスチックパッケージ等に利用することができる。
次に、第３参考発明について説明する。
第３参考発明は、絶縁基板を貫通する導通用孔と、該導通用孔の一方の開口部を被覆する被覆パッドと、上記導通用孔の他方の開口部を開口させたまま該開口部の周縁に設けた導体回路とからなり、上記被覆パッドと上記導体回路との間は、上記導通用孔の内壁を被覆する金属めっき膜を通じて電気的に接続されており、上記被覆パッドの表面には、外部接続用の半田ボールが接合されていることを特徴とするプリント配線板である。
第３参考発明においては、導通用孔の一方の開口部を被覆パッドにより被覆し、該被覆パッドの表面に半田ボールを接合している。そのため、半田ボール接合用の被覆パッドを、導通用孔とほぼ同じ位置に設けることができる。
それゆえ、導通用孔に必要な領域と半田ボール接合に必要な領域とを重複して設けることができ、従来のように導通用孔用の領域と半田ボール接合用の領域とを別々に設ける必要はない。このため、導通用孔と半田ボールとを高密度に実装することができる。
また、導通用孔及び半田ボールに必要な領域の狭小化によって、絶縁基板の表面に余剰領域が生まれ、そこに導体回路等を設けることができる。従って、絶縁基板の表面実装の高密度化を図ることができる。また、特に表面高密度実装が要求される多層積層型のプリント配線板に対しては、第３参考発明はその要求を十分に満足するものである。
上記半田ボールは、上記導通用孔の中心軸線上に配置されていることが好ましい。これにより、導通用孔と半田ボールとが同一軸線上に位置することになるため、両者に必要とされる領域の更なる狭小化を図ることができる。
また、上記半田ボールは、上記導通用孔に対してずれた位置に配置されていてもよい。この場合には、導通用孔及び半田ボール接合に必要とされる領域面積が上記同一軸線上に配置する場合よりも大きくなるが、従来のように、導通用孔形成用の領域と半田ボール接合用の領域とを全く別々に設ける場合よりも狭い領域に、両者を設けることができる。
上記絶縁基板の表面はソルダーレジストにより被覆されているとともに、上記導通用孔の内部にはソルダーレジストが充填されていることが好ましい。これにより、絶縁基板表面の導体回路及び導通用孔の内壁の金属めっき膜を湿気、外傷等から保護することができる。なお、被覆パッドにおける半田ボール接合部は、ソルダーレジストから露出させておく。また、上記半田ボール以外の端子接続部を設ける場合には、その部分もソルダーレジストから露出させておく。また、導通用孔の中には、ソルダーレジストの代わりに、半田等の導電性金属等の充填物が充填されていてもよい。
次に第４参考発明について説明する。
第４参考発明は、絶縁基板を貫通する導通用孔と、該導通用孔の一方の開口部を開口させたまま該開口部の周縁に設けたリング状パッドと、上記導通用孔の他方の開口部を被覆する被覆パッドと、該被覆パッドと接続する導体回路とからなり、上記リング状パッドと上記被覆パッドとの間は、上記導通用孔の内壁を被覆する金属めっき膜を通じて電気的に接続されており、上記リング状パッドの表面には、外部接続用の半田ボールが接合されていることを特徴とするプリント配線板である。
第４参考発明においては、導通用孔の一方の開口部の周縁にリング状パッドを設け、該リング状パッドの表面に半田ボールを接合している。そのため、半田ボールを、導通用孔とほぼ同じ位置に設けることができる。それゆえ、導通用孔に必要な領域と半田ボール接合に必要な領域とを重複して設けることができ、従来のように導通用孔用の領域と半田ボール接合用の領域とを別々に設ける必要はない。このため、導通用孔と半田ボールとを高密度に実装することができる。
また、導通用孔と半田ボールに必要な領域の狭小化によって、絶縁基板の表面に余剰領域が生まれ、そこに導体回路等を設けることができる。従って、絶縁基板の表面実装の高密度化を図ることができる。
上記半田ボールは、上記導通用孔の中心軸線上に配置されているとともに、上記導通用孔の内部は、半田ボールの下部の半田により充填されていることが好ましい。これにより、導通用孔と半田ボールとが同一軸線上に位置することになるため、両者に必要とされる領域の狭小化を図ることができる。
また、上記半田ボールは、上記導通用孔に対してずれた位置に配置されていてもよい。この場合には、導通用孔と半田ボールとに必要とされる領域面積が上記同一軸線上に配置する場合よりも大きくなるが、従来のように導通用孔形成用の領域と半田ボール接合用の領域とを全く別々に設ける場合よりも狭い領域に、両者を設けることができる。
上記絶縁基板の表面は、ソルダーレジストにより被覆されていることが好ましい。これにより、絶縁基板表面の導体回路を湿気、外傷等から保護することができる。なお、被覆パッドにおける半田ボール接合部は、ソルダーレジストから露出させておく。また、上記半田ボール以外の端子接続部を設ける場合には、その部分もソルダーレジストから露出させておく。
説明の都合上、まず参考実施例について説明する。
参考実施例１
第１参考発明に関する参考実施例１のプリント配線板について、図１〜図９を用いて説明する。
本例のプリント配線板４１は、図１に示すごとく、３層の導電層１１〜１３を、絶縁層２１〜２３を介在させて積層してなる。各導電層１１〜１３は導通用孔３１、３２を通じて互いに電気的に接続している。
第１番目の導電層１１は、電子部品６１を搭載して電子部品６１に電流を導出入するための部品接続層である。
第２番目の導電層１２は、プリント配線板４１の内部の電流を伝達するための電流伝達層である。
第３番目の導電層１３は、プリント配線板４１に流れる電流を外部に導出入するための外部接続端子７を接合する外部接続層である。第３番目の導電層１３の表面は、外部接続端子７を露出させた状態で、最外層である第３番目の絶縁層２３により被覆されている。外部接続端子７は、半田ボールである。
次に、上記プリント配線板の製造方法について説明する。
まず、図２に示すごとく、第２番目の絶縁層２２の上面及び下面に銅箔１を貼着する。次いで、図３に示すごとく、ドリルを用いて、絶縁層２２及び銅箔１に導通用孔３２を孔明けし、次いで、銅箔をエッチングして、導電層１２、１３を形成する。
次いで、図４に示すごとく、導通用孔３２の内壁に、化学銅めっき及び電気銅めっき処理を行い、金属めっき膜５を形成する。このとき、導電層１２、１３の表面は、金属めっき膜５により被覆される。
次いで、図５に示すごとく、印刷法を用いて、導通用孔３２の内部に、ペースト状の樹脂２を充填する。次いで、導電層１２、１３の表面に、黒化皮膜１０を形成する。黒化皮膜１０は、導電層と、その表面に積層される絶縁層との密着性を高めるために行う。
次いで、図６に示すごとく、導電層１２の表面にはプリプレグ２０及び銅箔１を積層し、導電層１３の表面にはプリプレグ２０だけを積層し、これらを熱圧着する。これにより、図７に示すごとく、第２番目の絶縁層２２の上面、及び下面に絶縁層２１、２３が形成され、絶縁層２１の表面には銅箔１が貼着する。次いで、銅箔１をエッチングして、図８に示すごとく、第１番目の導電層１１を形成する。
次いで、図８、図９に示すごとく、絶縁層２１の導通用孔形成部分３９に、レーザー光６を照射して、内部の導電層１２に達する導通用孔３１を明ける。また、絶縁層２３の接合用孔形成部分３０にも、レーザー光６を照射して、内部の導電層１３に達する接合用孔３を明ける。
次いで、図１に示すごとく、化学銅めっき処理及び電気銅めっき処理を行い、導通用孔３１の内壁に、金属めっき膜５を形成する。次いで、接合用孔３の内部に、ボール状の半田を供給して、導電層１３と接合する外部接続端子７を形成する。
以上により、プリント配線板４１が得られる。
上記プリント配線板４１には、第１番目の絶縁層２１の表面に、半田等の接着剤６１１により電子部品６１を接着する。電子部品６１は、ボンディングワイヤー６２を用いて、導電層１１と電気的に接続する。
また、外部接続端子７は、マザーボード８の表面のパッドと接合される。
次に、本例の作用及び効果について説明する。
本例のプリント配線板４１は、図１に示すごとく、３層の導電層１１〜１３が、３層の絶縁層２１〜２３の間に形成されている。３層の絶縁層２１〜２３の中、第２番目の絶縁層２２は中心絶縁層であり、その上面及び下面には、同数の絶縁層が設けられている。そのため、図６、図７に示すごとく、絶縁層形成用のプリプレグ２０の圧着の際にプリント配線板に反りが発生することはない。
また、上記の中心の絶縁層２２を中心として、その上面及び下面に、効率よく導電層１１、１４を積層、形成することができる。
従って、本例のプリント配線板４１は、３層の導電層１１〜１３を効率よく積層することができる構造である。
また、最後の第３番目の導電層１３は、最外層である第３番目の絶縁層２３により被覆されている。そのため、第３番目の導電層１３は、プリント配線板４１の内部に埋設されることとなる。しかし、第３番目の導電層１３と接続する外部接続端子７が、最外層の第３番目の絶縁層２３の接合用孔３から露出している。そのため、プリント配線板４１の外部への電気の導出入は、外部接続端子７を通じて行うことができる。
また、外部接続端子７は、半田ボールである。そのため、内部の導電層１３との接合が容易で、外部のマザーボード８に対して、プリント配線板４１を安定して接合することができる。
また、本例のプリント配線板の製造方法においては、図６に示すごとく、第２番目の導電層１２の表面には、プリプレグ２０及び第１番目の導電層を形成するための銅箔１を積層し、第３番目の導電層１３の表面には銅箔を積層することなくプリプレグ２０だけを積層する。
そして、これらを圧着すると、第１番目の絶縁層２１と第４番目の絶縁層２４とが、同時に圧着、形成される。そのため、すでに積層、一体化された第２番目の絶縁層２２の上面及び下面に、圧着時に、表面のプリプレグ２０から均等に熱応力を受ける。そのため、プリント配線板４１に反りが発生することはない。
また、最後の第３番目の導電層１３の表面は、絶縁層２３により被覆する。この状態では、第３番目の導電層１３から外部への電流の導出入はできない。しかし、その後、最外層の絶縁層２４に接合用孔３を孔明けして、該接合用孔３から外部接続端子７を露出させる。すると、この外部接続端子７を通じて、最後の第３番目の導電層１３から外部への電流の導出入を行う事ができる。
参考実施例２
本例のプリント配線板は、第１参考発明に関し、図１０に示すごとく、５層の導電層１１〜１５を積層している。
第１番目の導電層１１は、電子部品６１を搭載して電子部品６１に電流を導出入するための部品接続層である。
第２番目から第４番目の導電層１２〜１４は、プリント配線板４２の内部の電流を伝達するための電流伝達層である。
第５番目の導電層１５は、プリント配線板４２に流れる電流を外部に導出入するための外部接続端子７を接合する外部接続層である。第５番目の導電層１５の表面は、外部接続端子７を露出させた状態で、最外層である第５番目の絶縁層２５により被覆されている。
本例のプリント配線板４２を製造するに当たっては、参考実施例１と同様に、中心の第３番目の絶縁層２３に導電層１３、１４、導通用孔３３を形成する。次いで、導電層１３、１４の表面に、絶縁層２２、２４を積層するとともに、その表面に導電層１２、１５を形成する。次いで、絶縁層２２、２４に導通用孔３２、３４を形成し、内壁に金属めっき膜５を形成する。
次いで、導電層１２、１５の表面に、参考実施例１と同様に、第１番目の絶縁層２１、導電層１１、及び導通用孔３１を形成するとともに、第５番目の絶縁層２５、導電層１５、及び接合用孔３を形成する。
以上により、５層の導電層１１〜１５を有するプリント配線板４２が得られる。
その他は、参考実施例１と同様である。
本例においても、参考実施例１と同様の効果を得ることができる。
第１実施例
本発明の第１実施例にかかるプリント配線板につき、図１１を用いて説明する。
図１１に示すごとく、本例のプリント配線板１０１は、表面に導体回路１１５を設けた内部絶縁基板１１６と該内部絶縁基板１１６の表面に積層された内部絶縁層１１７と、該内部絶縁層１１７の表面に積層された外部絶縁層１１８とを有し、上記内部絶縁層１１７の表面には内部導体回路１２５を、上記外部絶縁層１１８の表面には外部導体回路１３５を設けてある。
そして、上記内部絶縁層１１７はガラスクロス入りプリプレグよりなり、上記外部絶縁層１１８は樹脂よりなる。
なお、上記内部絶縁層１１７はガラスクロスにエポキシ樹脂を含浸させたプリプレグよりなり、上記外部絶縁層１１８はエポキシ樹脂にて構成する。
次に、本例にかかるプリント配線板１０１の詳細について以下に説明する。
上記プリント配線板１０１における内部絶縁基板１１６の両表面には導体回路１１５が設けてある。上記内部絶縁基板１１６には半田１１１が充填された導通用孔１１０が設けてあり、該導通用孔１１０によって、内層導体回路１１間の導通が確保されている。
上記内層導体回路１１は銅箔パターン１１２と該銅箔パターン１１２の表面に設けためっき膜１１３とよりなる。
上記内部絶縁層１１７は上記内部絶縁基板１１６の両面にそれぞれ一層づつ設けてある。上記内部絶縁層１１７には壁面にめっき膜１２３が形成されたブラインドビアホール１２０が設けてある。
また、上記内部絶縁層１１７の表面には内部導体回路１２５が設けてある。上記内部導体回路１２５は銅箔パターン１２２とめっき膜１２３とよりなる。
上記外部絶縁層１１８は上記内部絶縁層１１７の表面にそれぞれ設けてある。上記外部絶縁層１１８には壁面にめっき膜１３３が形成されたビアホール１３０が設けてある。また、上記外部絶縁層１１８の表面には外部導体回路１３５が設けてある。上記外部導体回路１３５は銅箔パターン１３２とめっき膜１３３とよりなる。
なお、図示を略したが、上記外部絶縁層１１８５の表面は部分的にソルダーレジストにより被覆され、また半田ボール載置用のランドが設けられている。
次に、上記プリント配線板を作製する方法につき説明する。この製造方法は、ビルドアップ法及びアディティブ法を利用して、内部絶縁層１１７、外部絶縁層１１８を形成し、導体回路、導通用孔を形成する方法である。
即ち、まず、その表面に銅箔を有する銅張積層板を準備する。次に、上記銅箔をエッチングによりパターニングし、銅箔パターン１１２とする。その後、上記銅張積層板に対し導通用孔１１０を設ける。
次に、上記導通用孔１１０の壁面及び上記銅箔パターン１１２に対し無電解銅めっきによるめっき膜１１３を形成する。以上により、上記導通用孔１１０と導通した導体回路１１を得る。その後、上記導通用孔１１０に対し半田１１１を充填する。
次に、上記内部絶縁基板１１６の両面に対し、プリプレグ、銅箔を積層し、圧着する。これにより、内部絶縁基板１１６の表面に、内部絶縁層１１７を介して銅箔を積層する。
次に、上記銅箔をパターニングし、銅箔パターン１２２とする。その後、レーザー光を照射して、内部絶縁層１１７に対しブラインドビアホール１２０を形成する。なお、上記レーザー光としては、エキシマレーザー、波長２４８ｎｍ、出力５０Ｗを用いる。
次に、上記ブラインドビアホール１２０の壁面及び銅箔パターン１２２に無電解めっきを施す。これにより、めっき膜１２３を形成する。
次に、上記内部絶縁層１１７及び上記内部導体回路１２５を設けた場合と同様にして、上記内部絶縁層１１７の表面にビアホール１３０を設けた外部絶縁層１１８及び銅箔パターン１３２及びめっき膜１３３よりなる外部導体回路１３５を形成する。
以上によりプリント配線板１０１を得る。
次に、本例における作用効果につき説明する。
本例のプリント配線板１０１においては、内部絶縁層１１７をガラスクロス入りプリプレグより構成し、上記外部絶縁層１１８を樹脂より構成する。
このため、内部絶縁層１１７の吸水率が低下する。
よって、上記内部絶縁層１１７に含まれる水分の絶対量が減るため、層間に溜まる水蒸気の量も減少し、内部絶縁層１１７と内部絶縁基板１１６との間、内部絶縁層１１７と外部絶縁層１１との間の密着性を高めることができる。
つまり、本例のプリント配線板１０１は層間の剥離が生じ難く、信頼性の高い構造を有する。
以上のように、本例によれば、各層の剥離が生じ難く、より多層構造に構成した場合であっても高い信頼性を維持できる、プリント配線板１０１を提供することができる。
なお、本例において示したプリント配線板１０１は内部絶縁基板１１６の両面に内部絶縁層１１７を積層した構造を有するものであるが、該内部絶縁層を片面だけに積層した構造のプリント配線板を作製し、これの内部絶縁層をガラスクロス入りプリプレグで構成しても同様の作用効果を得ることができる。
また、本例のごとき６層基板以外プリント配線板、例えば８層基板、１０層基板等のより多層な構造についても同様の作用効果を得ることができる。
参考実施例３
第２参考発明に関する参考実施例３のプリント配線板の製造方法について、図１２〜図２４を用いて説明する。
本例により製造されるプリント配線板２０９は、図１３に示すごとく、第１〜第３絶縁層２１１〜２１３、及び該絶縁層の厚み方向に設けた２層の導電層２３１、２３３よりなる多層基板２０１と、第１〜第３絶縁層２１１〜２１３のすべてを貫通する貫通穴２１０、２２０、２３０と、該貫通穴を覆うよう多層基板２０１の上面側に設けた放熱金属板２０２とを有している。
貫通穴２１０、２２０、２３０と放熱金属板２０２とは、電子部品２９８を搭載するための搭載用凹部２１４を形成している。多層基板２０１には、導電層２３１、２３３に導通する導通用孔２１７、２１８が設けられている。
多層基板２０１における搭載用凹部２１４の開口側には半田ボール２５１、２５２が設けられている。一方の半田ボール２５１は、導通用孔２１７の下側開口部に接合されている。そして、半田ボール２５１は、導通用孔２１７を介して、多層基板２０１の内部に設けた導電層２３１と、マザーボード２９５との間を接続している。他方の半田ボール２５２は、多層基板２０１の下面側に設けた導電層２３３に接合されており、該導電層２３３とマザーボード２９５との間を接続している。
半田ボール２５１、２５２は、マザーボード２９５の表面に設けた端子２９６、２９７に溶融接合される。
次に、本例のプリント配線板の製造方法の概要について、図１２を用いて説明する。まず、Ｓ１工程において、ｎ枚の絶縁層２１１〜２１３に導電層２３１、２３３を形成する（図１６、図１８、図２１）。次いで、Ｓ２、Ｓ３工程において、絶縁層２１１〜２１３を積層し、圧着して、多層基板２０１となす（図２３）。次いで、Ｓ４工程において、多層基板２０１の導通用孔形成部分にレーザー光２０８を照射することにより導通用孔２１７、２１８を孔明けするとともにその底部を導電層２３１、２３３に至らしめる（図２４）。次いで、Ｓ５工程において、導通用孔２１７の内部に半田２５１、２５２を充填する（図５１）。
次に、上記プリント配線板２０９の製造方法の詳細について、図１４〜図２４を用いて説明する。
まず、ガラス繊維入りエポキシ系材料からなるフレキシブルフィルムを絶縁層として準備する。フレキシブルフィルムは、厚み０．０５ｍｍ、幅２．５〜１５ｃｍの可撓性を有する帯状のフィルムである。このフレキシブルフィルムは、予めロール状に巻回しておき、複数のロール体を形成しておく。
次いで、上記ロール体から絶縁層としてのフレキシブルフィルムを引き出す。そして、図１４に示すごとく、引き出した絶縁層２１１の下面側に、熱可塑性のガラス繊維入りエポキシ系材料からなる絶縁性接着剤２６２を接着する。次いで、図１５に示すごとく、パンチング加工により、絶縁層２１１の略中央部分に貫通穴２１０を穿設する。次いで、図１５に示すごとく、絶縁層２１１の下面側に、上記絶縁性接着剤２６２を介して、厚み３５μｍの銅箔２３０を接着する。
次いで、図１６に示すごとく、露光法、エッチング法により、上記銅箔より導電層２３１を形成する。次いで、導電層２３１の表面に、Ｎｉ／Ａｕめっき膜を被覆する。これにより、多層基板の上層となる第１絶縁層２１１を得る。
次に、図１７に示すごとく、別個のロール体から引き出した絶縁層２１２としてのフレキシブルフィルムの上面側及び下面側に、上記絶縁性接着剤２６２と同じ料料からなる絶縁性接着剤２６３、２６４を接着する。次いで、図１８に示すごとく、パンチング加工により、絶縁層２１２の略中央部分に貫通穴２２０を穿設する。これにより、多層基板の中層となる第２絶縁層２１２を得る。
次に、図１９に示すごとく、別個のロール体から引き出した絶縁層２１３としてのフレキシブルフィルムの下面側に、上記絶縁性接着剤２６２と同じ材料からなる絶縁性接着剤２６５を接着する。次いで、パンチング加工により、絶縁層２１３の略中央部分に貫通穴２３０を穿設する。
次いで、図２０に示すごとく、絶縁層２１３の下面側を銅箔２３０により被覆する。
次いで、図２１に示すごとく、露光法、エッチング法により、銅箔２３０よりパターン形成を行い導体層２３３を形成する。次いで、導電層２３３の表面に、Ｎｉ／Ａｕめっき膜を被覆する。
次いで、図２２に示すごとく、絶縁層２１３の下面側に、ソルダーレジスト２６６を被覆する。これにより、多層基板の下層となる第３絶縁層２１３を得る。
次いで、図２３に示すごとく、上記の第１絶縁層２１１、第２絶縁層２１２、第３絶縁層２１３を、積層して、上記絶縁性接着剤２６２〜２６４により熱圧着する。これにより、３層からなる多層基板２０１が得られる。
次いで、多層基板２０１の上面側に、銅製の厚み１．０ｍｍの放熱金属板２０２を、絶縁性接着剤２６１を介して熱圧着する。これにより、貫通穴２１０、２２０、２３０とその上面側を被覆する放熱金属板２０２とよりなる搭載用凹部２１４が形成される。
次に、多層基板２０１の導通用孔形成部分にレーザー光２０８を照射する。レーザー光２０８としては、炭酸ガスレーザーを用いる。これにより、図２４に示すごとく、多層基板２０１に導通用孔２１７、２１８を孔明けするとともに、導通用孔２１７、２１８の底部を導電層２３１、２３３に至らしめる。
次いで、図１３に示すごとく、深い導通用孔２１７の内部に、半田２５４を充填する。次いで、導通用孔２１７の下面側開口部及び浅い導通用孔２１８の下面側開口部に、半田ボール２５１、２５２を溶融接合する。
これにより、上記プリント配線板２０９が得られる。
その後、図１３に示すごとく、搭載用凹部２１４に、例えば銀ペースト、半田等のダイボンド用の接着剤２６９により、電子部品２９８を搭載する。次いで、電子部品２９８と導電層２３１、２３３の先端とを、ワイヤー２８１により接続する。次いで、搭載用凹部２１４の内部を封止用樹脂２０６により被覆する。
次に、本例の作用及び効果について説明する。
本例においては、図２３、図２４に示すごとく、第１〜第３絶縁層２１１〜２１３を積層した後に、レーザー光２０８を照射して、導通用孔２１７、２１８を形成している。そのため、１回の孔明け操作で、各絶縁層２１２、２１３を貫通する導通用孔２１７、２１８を形成することができる。また、各絶縁層ごとに導通用孔形成用の貫通孔を形成する必要がない。ゆえに、導通用孔を容易に形成することができる。
また、１回の孔明け操作で、深さの異なる導通用孔２１７、２１８を孔明けすることができる。
また、従来のように、貫通孔を連結するための各絶縁層の位置決めが不要となる。更に、狭小化した導通用孔であっても、正確に形成することができる。
また、導電層２３１、２３３の厚みは３５μｍであるため、レーザー光２０８の照射によって導電層３１、３３に孔を明けることなく、導通用孔２１７、２１８を形成することができる。
参考実施例４
第３参考発明に関する参考実施例４のプリント配線板について、図２５〜図３２を用いて説明する。
本例のプリント配線板３０５は、図２５に示すごとく、絶縁基板３０７を貫通する導通用孔３０２を有する。導通用孔３０２の一方の開口部は、被覆パッド３１１により被覆されており、他方の開口部は、開口したままその周縁に導体回路３１６を設けている。
被覆パッド３１１と導体回路３１６との間は、導通用孔３０２の内壁を被覆する金属めっき膜３２２を通じて電気的に接続されている。
被覆パッド３１１の表面には、外部接続用の半田ボール３０３が接合されている。半田ボール３０３は、導通用孔３０２の中心軸線Ａ上に配置されている。
絶縁基板３０７の表面はソルダーレジスト３０６により被覆されているとともに、導通用孔３０２の内部にはソルダーレジスト３０６が充填されている。
また、図２６、図２７に示すごとく、絶縁基板３０７の上面には、導通用孔３０２の周縁にリング状に設けたランド３１２と、電子部品３５０を搭載するための搭載用パッド３５５を設けている。搭載用パッド３０５の周囲には、電子部品３５０と接続するボンディングワイヤー３５１を接合するためのボンディングパッド３１７を設けている。電子部品３５０及びボンディングワイヤー３５１は、封止用樹脂３５９により保護されている。
一方、図２６、図２８に示すごとく、絶縁基板３０７の下面には、半田ボール３０３を接合するための多数の被覆パッド３１１が、導通用孔３０２と同一軸線上に設けられている。半田ボール３０３は、相手部材３０８のパッド３８１に対して溶融接合される。
次に、上記プリント配線板の製造方法について説明する。
まず、エポキシ系、ポリイミド系、又はビスマレイミドトリアジン系の樹脂とガラスファイバー若しくはガラスクロスからなる補強材とからなる絶縁基板を準備する。絶縁基板３０７の表面に、銅箔を貼着する。
次いで、露光、エッチング等の処理を行うことにより、図２９、図２６に示すごとく、銅箔３２１のパターンニングを行い、導体回路３１６、ボンディングパッド３１７及び搭載用パッド３５５を形成するとともに、絶縁基板３０７の一方の片面には、その導通用孔形成部分３２０を被覆する被覆パッド３１１を形成し、また他方の片面には、導通用孔形成部分３２０の周縁を囲むリング状のランド３１２を形成する。
次いで、図２９に示すごとく、絶縁基板３０７における導通用孔形成部分３２０にレーザー光３４１を照射する。レーザー光３４１は、レーザー発振装置３４２から、絶縁基板３０７の平面方向に移動し、導通用孔形成部分３２０の位置においてスポット的に発振される。レーザー光３４１としては、出力エネルギーが大きい炭酸ガスレーザー、熱影響の少ないエキシマレーザー等を用いることが好ましい。
レーザー光３４１の照射による導通用孔３０２の形成は、絶縁基板３０７をその高いエネルギーによって、気化除去させていき、順次絶縁基板３０７の内方へ穴をあけていく。そして、レーザー光３４１の先端が底部を被覆する被覆パッド３１１に到達したときに、この銅箔からなる被覆パッド３１１によって反射され、ここでレーザー光３４１の照射を停止する。導通用孔３０２の直径は、例えば０．１ｍｍとする。
次いで、図３０に示すごとく、金属めっき膜を形成すべき部分、即ちパターニングされた銅箔３２１及び導通用孔３０２の内壁に、厚み１μｍ程度の薄い化学銅めっき膜３２１を形成する。次いで、絶縁基板３０７を洗浄する。
次いで、図３１に示すごとく、導通用孔３０２の内壁を含めて絶縁基板３０７の表面に、電気銅めっき処理を行う。電気銅めっき処理は、化学銅めっき膜を電気リード３１９を通じてカソードに接続した状態で、絶縁基板をアノードとともに電気めっき浴に浸漬する。電気めっき浴には、硫酸銅が含まれており、浴温は６０℃とする。この状態で、化学めっき膜３２３に電流密度０．８〜１．４Ａ／ｄｍ2の電流を２０分間流す。
これにより、カソードの表面から銅が溶出し、アノードとして働く化学めっき膜の表面に銅が析出する。これにより、銅からなる金属めっき膜３２２が、導通用孔３０２の内壁に形成されるとともに、被覆パッド３１１、導体回路３１６、ランド３１２、ボンディングパッド３１７及び搭載用パッド３０５の表面を被覆する（図２７参照）。なお、電気リード３１９は、めっき処理後エッチング、レーザ照射等により除去する。
導通用孔３０２の穿設の際に、レーザー光のエネルギーは中心部で高く周縁部で低いため、図３２に示すごとく、被覆パッド３１１の中心部に微小な穴３１３があくことがある。この穴３１３は、後述するように、めっき液の上下間の流通路となり、めっき液が導通用孔の内外に十分に行き来するため、導通用孔３０２の内壁に金属めっき膜３２２を均一に形成できる。
次いで、図２６に示すごとく、絶縁基板３０７の表面に、ソルダーレジスト３０６を被覆する。このとき、導通用孔３０２の内部にソルダーレジスト３０６を充填する。一方、被覆パッド３１１の半田ボール接合部、ボンディングパッド３１７及び搭載用パッド３０５の表面は、ソルダーレジストから露出させておく。
次いで、絶縁基板３０７の被覆パッド３１１を形成した片面を上方に向けた状態で、被覆パッド３１１の表面に、半田ボール３０３を供給する。次いで、半田ボール３０３を加熱溶融させて、被覆パッド３１１に接合する。
その後、搭載用パッド３０５の表面に、銀ペースト等の接着材を用いて電子部品３５０を搭載し、電子部品３５０とボンディングパッド３１７との間をボンディングワイヤー３５１により接続する。次いで、電子部品３５０及びボンディングワイヤー３５１を、封止用樹脂３５９により封止する。
以上により、図２５〜図２８に示すプリント配線板３０５が得られる。
次に、本例の作用及び効果について説明する。
本例のプリント配線板３０５においては、導通用孔３０２の一方の開口部を被覆パッド３１１により被覆し、被覆パッド３１１の表面に半田ボール３０３を接合している。そのため、半田ボール接続用の被覆パッド３１１を、導通用孔３０２とほぼ同じ位置に設けることができる。
それゆえ、導通用孔に必要な領域と半田ボール接合に必要な領域とを重複して設けることができる。このため、導通用孔３０２と半田ボール３０３とを高密度に実装することができる。
また、導通用孔３０２と半田ボール３０３に必要な領域の狭小化ができ、これにより絶縁基板３０７の表面に余剰領域が生まれる。従って、この余剰領域に導体回路等を設けることができ、絶縁基板の表面実装の高密度化を図ることができる。
また、図２９に示すごとく、導通用孔３０２は、レーザー光３４１の照射により形成しているため、微小な導通用孔３０２を容易にかつ正確に形成することができ、更なる高密度実装を実現できる。
参考実施例５
本例は、第３参考発明に関する。
本例のプリント配線板３０５においては、図３３に示すごとく、半田ボール３０３が、導通用孔３０２からずれた位置に配置されている。
図３４に示すごとく、導通用孔３０２の一方の開口部は、長円状の被覆パッド３１４により被覆されている。被覆パッド３１４の表面には、導通用孔３０２の中心軸からずれた位置に、半田ボール３０３が接合されている。半田ボール３０３は、導通用孔３０２の開口部と一部重複した位置に配置されている。
その他は、参考実施例４と同様である。
本例においては、半田ボール３０３が、導通用孔３０２の中心軸からずれた位置に配置されているため、半田ボール接合用及び導通用孔形成用の領域を、参考実施例４よりは多く必要とする。しかし、本例においては導通用孔３０２の開口部を被覆する被覆パッド３１４の一部に半田ボール３０３を接合しているため、従来のように半田ボール接合用領域と導通用孔形成用領域とを全く別個に形成する必要がない。従って、本例によれば、従来よりも高密度の導通用孔及び半田ボールを実装できるとともに、絶縁基板表面の高密度配線が可能である。
参考実施例６
本例は、第３参考発明に関する。
本例のプリント配線板３０５においては、図３５に示すごとく、半田ボール３０３が、導通用孔３０２からわずかに離れた位置に接合されている。
図３６に示すごとく、半田ボール３０３は、長円状の被覆パッド３１５の表面に、導通用孔３０２に隣接した位置に接合されている。
その他は、参考実施例５と同様である。
本例においては、半田ボール３０３が、導通用孔３０２に隣接した位置に接合されているため、半田ボール接合用及び導通用孔形成用の領域を、従来よりは多く必要とする。しかし、本例においては導通用孔３０２の開口部を被覆する被覆パッド３１５の一部に半田ボール３０３を接合しているため、参考実施例５と同様に、従来よりも高密度に実装できるとともに、絶縁基板表面の高密度配線が可能である。
参考実施例７
本例は、第３参考発明に関する。
本例のプリント配線板３０５は、図３７に示すごとく、複数の絶縁基板３０７を積層してなる多層基板３７０である。
プリント配線板３０５は、多層基板３７０の各層間を電気的に接続するための導通用孔３０２を有する。導通用孔３０２の一方の開口部は、該開口部に対する位置がそれぞれ異なる被覆パッド３１１、３１４、３１５により被覆されている。導通用孔３０２の他方の開口部は開口したままであり、その周縁には導体回路３１６が設けられている。なお、導通用孔３０２には、多層基板３７０を貫通するものや、貫通しないものもある。
被覆パッド３１１、３１４、３１５と導体回路３１６との間は、導通用孔３０２の内壁を被覆する金属めっき膜３２２を通じて電気的に接続されている。被覆パッド３１１の表面には、相手部材３０８のパッド３８１に接続するための半田ボール３０３が接合されている。
被覆パッド３１１の表面には、導通用孔３０２の中心軸線Ａ上に、半田ボール３０３が接合されている（図２５参照）。また、他の被覆パッド３１４の表面には、導通用孔３０２の中心軸線からずれた位置であって、その一部が導通用孔３０２に重複した位置に、半田ボール３０３が接合されている（図３４参照）。また、更に他の被覆パッド３１５の表面には、導通用孔３０２の中心軸線からずれた位置であって、その一部が導通用孔３０２とは重複しない位置、即ち導通用孔と隣接した位置に、半田ボール３０３が接合されている（図３６参照）。
プリント配線板３０５は、その略中央に階段状に開口した搭載用凹部３５８が設けられている。搭載用凹部３５８の底部には、電子部品３５０が搭載されている。電子部品３５０は、ボンディングワイヤー３５１によって、階段状の搭載用凹部３５８に露出しているボンディングパッド３１７に電気的に接続されている。搭載用凹部３５８の内部は、封止用樹脂３５９により封止されている。
各絶縁基板３０７の表面には、導体回路３１６が形成されている。各絶縁基板３０７は、その表面がソルダーレジスト３０６により被覆されている。導通用孔３２４、３２５の内部には、ソルダーレジスト３０６が充填されている。また、各絶縁基板３０７の間は、プリプレグ等の接着材３７９により接着されている。
その他は、参考実施例４と同様である。
本例においては、複数の絶縁基板３０７を積層してなる多層基板３７０に、各層間を電気的に接続するための、貫通又は未貫通の導通用孔３０２を形成している。そのため、更に多層状に高密度に導体回路３１６を形成できる。また、より多くの導通用孔及び被覆パッドを形成でき、より多くの半田ボール３０３の接合をすることができる。
参考実施例８
本例は、第４参考発明に関する。
本例のプリント配線板３０５は、図３８に示すごとく、導通用孔３０２の一方の開口部の周縁にリング状パッド３１３を設け、その表面に半田ボール３０３を接合している。
即ち、導通用孔３０２の一方の開口部は、開口したままであり、その周縁にはリング状パッド３１３が設けられている。一方、導通用孔３０２の他方の開口部は、被覆パッド３１４により被覆されている。被覆パッド３１４は、導体回路３１６と接続されている。
半田ボール３０３は、導通用孔３０２の中心軸線Ａ上に配置されている。導通用孔３０２の内部は、半田ボール３０３の下部の半田３３０により充填されている。この半田３３０は、半田ボール３０３の溶融接合時に半田ボール３０３が溶融してその一部が導通用孔３０２の内部に侵入したものである。
導通用孔３０２の内部には、その全体に半田３３０が充填されていることが好ましい。これにより、導通用孔３０２の上下間の電気導通を確実に行うことができる。導通用孔３０２の内部全体に半田３３０を充填するためには、半田ボール３０３の加熱溶融の前に導通用孔３０２の内壁に形成した金属めっき膜３２１表面にフラックスを塗布するか又は、予め導通用孔３０２内に半田ペーストを塗布しておくとよい。絶縁基板３０７の表面は、ソルダーレジスト３０６により被覆されている。その他は、参考実施例４と同様である。
本例においては、導通用孔３０２の一方の開口部の周縁にリング状パッド３１３を設け、その表面に半田ボール３０３を接合しているため、半田ボール３０３を、導通用孔３０２とほぼ同じ位置に設けることができる。それゆえ、導通用孔３０２に必要な領域と半田ボール３０３接合に必要な領域とを重複して設けることができる。このため、導通用孔及び半田ボールを高密度に形成することができる。
また、導通用孔３０２及び半田ボール３０３に必要な領域の狭小化によって、絶縁基板３０７の表面に余剰領域が生まれ、そこに導体回路等を設けることができる。従って、プリント配線板の表面実装の高密度化を図ることができる。
また、導通用孔３０２の内部には、半田ボール３０３の一部である半田３３０が充填されているため、導通用孔３０２と半田ボール３０３との電気的接続信頼性も高い。
その他、参考実施例４と同様の効果を得ることができる。
参考実施例９
本例は、第４参考発明に関する。
本例のプリント配線板３０５においては、図３９に示すごとく、半田ボール３０３が、導通用孔３０２に隣接する位置に接合されている。
導通用孔３０２の一方の開口部の周縁には、図４０に示すごとく、長円状のリング状パッド３１０が設けられている。リング状パッド３１０の表面には、導通用孔３０２の中心軸からずれた位置に、半田ボール３０３が接合されている。
その他は、参考実施例４と同様である。
本例においては、半田ボール３０３が、導通用孔３０２の中心軸からずれた位置に配置されているため、半田ボール接合用及び導通用孔形成用の領域を、参考実施例８よりは多く必要とする。
しかし、本例においては導通用孔３０２の開口部周縁に設けたリング状パッド３１０の一部に半田ボール３０３を接合しているため、従来のように半田ボール接合用領域と導通用孔形成用領域とを全く別個に形成する必要がない。従って、本例によれば、従来よりも高密度の導通用孔及び半田ボールを実装できるとともに、プリント配線板表面の高密度配線が可能である。
その他は、参考実施例８と同様である。
参考実施例１０
本例は、第４参考発明に関する。
本例のプリント配線板３０５は、図４１に示すごとく、複数の絶縁基板３０７を積層してなる多層基板３７０である。
プリント配線板３０５は、多層基板３７０の各層間を電気的に接続するための、貫通又は未貫通の導通用孔３０２を有する。導通用孔３０２の一方の開口部は、開口したままで、その周縁には、それぞれ形状の異なるリング状パッド３１３、３１０が設けられている。導通用孔３０２の他方の開口部は、被覆パッド３１４により被覆されている。被覆パッド３１４は導体回路３１６と接続している。
リング状パッド３１３、３１０と被覆パッド３１４との間は、導通用孔３２５の内壁を被覆する金属めっき膜３２２を通じて電気的に接続されている。リング状パッド３１３、３１０の表面には、相手部材３０８のパッド３８１に接続するための半田ボール３０３が接合されている。
リング状パッド３１３の表面には、導通用孔３０２の中心軸線Ａ上に、半田ボール３０３が接合されている（図３８参照）。また、他のリング状パッド３１０の表面には、導通用孔３０２の中心軸線からずれた位置であって、その一部が導通用孔３０２とは重複しない位置、即ち導通用孔３０２と隣接した位置に、半田ボール３０３が接合されている（図３９、図４０参照）。
多層基板３７０の半田ボール３０３接合側と反対側に、放熱板３０４がプリプレグ等の接着剤３９０により接着されている。放熱板３０４は、多層基板３７０に階段状に開口した搭載穴３５７を被覆し、その表面には半田ペースト等の接着剤３７９により電子部品３５０を接着している。
その他は、参考実施例７と同様である。
本例においては、複数の絶縁基板３０７を積層してなる多層基板に、各層間を電気的に接続するための導通用孔３０２を設けている。そのため、参考実施例８と同様に、導体回路３１６、導通用孔３０２及び半田ボール３０３の高密度実装化を実現できる。
参考実施例１のプリント配線板の断面図。 参考実施例１のプリント配線板の製造方法における、絶縁層の断面図。 図２に続く、導通用孔を明けた第２番目の絶縁層の断面図。 図３に続く、導通用孔の内壁に金属めっき膜を形成した、第２番目の絶縁層の断面図。 図４に続く、黒化皮膜を形成した、第２番目の絶縁層の断面図。 図５に続く、プリプレグ及び銅箔を積層した、第２番目の絶縁層の断面図。 図６に続く、第１番目から第３番目の絶縁層の断面図。 図７に続く、第１番目の導電層を形成した、第１番目から第３番目の絶縁層の断面図。 図８に続く、導通用孔及び接合用孔を明けた、第１番目から第３番目の絶縁層の断面図。 参考実施例２のプリント配線板の断面図。 第１実施例にかかる、プリント配線板の断面説明図。 参考実施例３にかかる、プリント配線板の製造方法の説明図。 参考実施例３にかかる、プリント配線板の断面図。 参考実施例３にかかる、第１絶縁層の製造方法を示すための絶縁層の断面図。 図１４に続く、銅箔を貼着した絶縁層の断面図。 図１５に続く、導電層を形成した絶縁層の断面図。 参考実施例３における、第２絶縁層の製造方法を示すための、絶縁層の断面図。 図１７に続く、搭載用凹部形成用の貫通穴を形成した絶縁層の断面図。 参考実施例３における、第３絶縁層の製造方法を示すための、絶縁層の断面図。 図１９に続く、銅箔を貼着した絶縁層の断面図。 図２０に続く、導電層を形成した絶縁層の断面図。 図２１に続く、ソルダーレジストを被覆した絶縁層の断面図。 第１絶縁層、第２絶縁層、第３絶縁層及び放熱金属板を積層、圧着してなる多層基板の断面図。 図２３に続く、導通用孔を孔明けしてなる多層基板の断面図。 参考実施例４における、プリント配線板の要部断面図。 参考実施例４における、プリント配線板の断面図。 参考実施例４における、プリント配線板の平面図。 参考実施例４における、プリント配線板の裏面図。 参考実施例４における、絶縁基板に導通用孔を穿設する方法を示す説明図。 参考実施例４における、絶縁基板に化学銅めっき処理を施す方法を示すための説明図。 参考実施例４における、絶縁基板に電気銅めっき処理を施す方法を示すための説明図。 参考実施例４における、被覆パッドにめっき液流通用の穴があいた場合の、めっきの形成状態を示す説明図。 参考実施例５における、プリント配線板の要部断面図。 参考実施例５における、被覆パッドの説明図。 参考実施例６における、プリント配線板の要部断面図。 参考実施例６における、被覆パッドの説明図。 参考実施例７における、多層のプリント配線板の断面図。 参考実施例８における、プリント配線板の要部断面図。 参考実施例９における、プリント配線板の要部断面図。 参考実施例９における、リング状パッドを示す説明図。 参考実施例１０における、多層のプリント配線板の断面図。 従来例における、偶数の導電層からなるプリント配線板の断面図。 従来例のプリント配線板の製造方法を示すための、最外層に導電層を形成する方法を示す説明図。 図４３に続く、導通用孔を孔明けする方法を示す説明図。 従来例における、奇数の導電層からなるプリント配線板の断面図。 従来例における、奇数の導電層からなるプリント配線板の製造方法を示すための、第２〜第５番目の導電層を形成してなる絶縁層の説明図。 図４６に続く、第５番目の導電層を除去してなる絶縁層の説明図。 図４７に続く、第２番目の絶縁層に導通用孔を形成してなる絶縁層の説明図。 図４８に続く、第１〜第５番目の導電層を形成してなる絶縁層の説明図。 図４９に続く、最外層に導通用孔を形成してなる絶縁層の説明図。 他の従来例におけるプリント配線板の製造方法を示すための説明図。
符号の説明
１１、１２、１３、１４、１５ 導電層
２ 樹脂
２１、２２、２３、２４、２５ 絶縁層
３ 接合用孔
３１、３２、３３、３４ 導通用孔
４１、４２ プリント配線板
５ 金属めっき膜
６１ 電子部品
７ 外部接続端子
８ マザーボード
１０１ プリント配線板
１１５ 導体回路
１１６ 内部絶縁基板
１１７ 内部絶縁層
１１８ 外部絶縁層
１２５ 内部導体回路
１３５ 外部導体回路
２０１ 多層基板
２０２ 放熱金属板
２０８ レーザー光
２０９ プリント配線板
２１１ 第１絶縁層
２１２ 第２絶縁層
２１３ 第３絶縁層
２１４ 搭載用凹部
２１７、２１８ 導通用孔
２１０、２２０、２３０、２５０ 貫通穴
２３１、２３３ 導体回路
２５１、２５２ 半田ボール
２５４ 半田
２６１〜２６５ 絶縁性接着剤
２６６ ソルダーレジスト
２９５ マザーボード
２９８ 電子部品
３０２ 導通用孔
３０３ 半田ボール
３０５ プリント配線板
３０６ ソルダーレジスト
３０７ 絶縁基板
３１０、３１３ リング状パッド
３１１、３１４、３１５ 被覆パッド
３１２ ランド
３１６ 導体回路
３１７ ボンディングパッド
３２１ 銅箔
３２２ 金属めっき膜

Claims (2)

  1. 表面に導体回路を設けた内部絶縁基板と該内部絶縁基板の表面に積層された少なくとも一層の内部絶縁層と、該内部絶縁層の表面に積層された外部絶縁層とを有し、上記内部絶縁層の表面には内部導体回路を、上記外部絶縁層の表面には外部導体回路を設けたプリント配線板において、
    上記内部絶縁層は、ガラスクロスを３０〜７０重量％含有する、ガラスクロス入りプリプレグよりなり、
    また、該内部絶縁層の吸水率は０．１〜０．３％であり、
    かつ、上記外部絶縁層は樹脂よりなることを特徴とするプリント配線板。
  2. 請求項１において、上記内部絶縁層は二層以上であることを特徴とするプリント配線板。
JP2004351404A 1997-03-13 2004-12-03 プリント配線板 Expired - Lifetime JP4207885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004351404A JP4207885B2 (ja) 1997-03-13 2004-12-03 プリント配線板

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8204097 1997-03-13
JP8221397 1997-03-15
JP17101697 1997-06-11
JP17768797 1997-06-17
JP2004351404A JP4207885B2 (ja) 1997-03-13 2004-12-03 プリント配線板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10041399A Division JPH1174651A (ja) 1997-03-13 1998-02-05 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005094032A JP2005094032A (ja) 2005-04-07
JP4207885B2 true JP4207885B2 (ja) 2009-01-14

Family

ID=34382207

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2004351404A Expired - Lifetime JP4207885B2 (ja) 1997-03-13 2004-12-03 プリント配線板
JP2004351405A Pending JP2005064543A (ja) 1997-03-13 2004-12-03 プリント配線板の製造方法
JP2004351406A Expired - Lifetime JP4131261B2 (ja) 1997-03-13 2004-12-03 プリント配線板
JP2006119247A Pending JP2006237637A (ja) 1997-03-13 2006-04-24 プリント配線板及びその製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2004351405A Pending JP2005064543A (ja) 1997-03-13 2004-12-03 プリント配線板の製造方法
JP2004351406A Expired - Lifetime JP4131261B2 (ja) 1997-03-13 2004-12-03 プリント配線板
JP2006119247A Pending JP2006237637A (ja) 1997-03-13 2006-04-24 プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (4) JP4207885B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
KR101351188B1 (ko) 2008-02-29 2014-01-14 삼성테크윈 주식회사 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2011176067A (ja) * 2010-02-24 2011-09-08 Nec Tokin Corp 固体電解コンデンサ
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
KR102284123B1 (ko) * 2014-05-26 2021-07-30 삼성전기주식회사 회로기판, 전자부품 및 회로기판 제조방법
KR102311677B1 (ko) 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
KR101876159B1 (ko) * 2018-01-19 2018-07-06 주식회사 테라닉스 인쇄 회로 기판, 그 인쇄 회로 기판을 이용한 발광 소자 모듈 및 그 인쇄 회로 기판의 제조 방법

Also Published As

Publication number Publication date
JP4131261B2 (ja) 2008-08-13
JP2006237637A (ja) 2006-09-07
JP2005094032A (ja) 2005-04-07
JP2005064543A (ja) 2005-03-10
JP2005094033A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
KR100572143B1 (ko) 프린트배선판 및 그 제조방법
JP3395621B2 (ja) プリント配線板及びその製造方法
WO1998031204A1 (en) Printed wiring board and method of manufacturing the same
JP2006237637A (ja) プリント配線板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
KR20160090626A (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR100691297B1 (ko) 프린트배선판및 그 제조방법
JP4423023B2 (ja) 配線基板
JPH09148739A (ja) 多層回路板およびその製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP3610769B2 (ja) 多層電子部品搭載用基板
JP2007208298A (ja) プリント配線板
JP2010123799A (ja) 回路基板および多層回路基板
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP3540809B2 (ja) 高密度多層プリント配線板用片面回路基板および高密度多層プリント配線板
JP2005057298A (ja) プリント配線板及びその製造方法
JP2020092209A (ja) プリント配線板及びその製造方法
KR20090121163A (ko) 메탈코어 패키지 기판 및 이의 제조방법
JPH1051139A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2001168527A (ja) 多層配線基板の製造方法及び多層配線基板
JP2007201515A (ja) プリント配線板の製造方法
KR20080043207A (ko) 능동 소자 내장형 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term