JP2005057298A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2005057298A JP2005057298A JP2004276675A JP2004276675A JP2005057298A JP 2005057298 A JP2005057298 A JP 2005057298A JP 2004276675 A JP2004276675 A JP 2004276675A JP 2004276675 A JP2004276675 A JP 2004276675A JP 2005057298 A JP2005057298 A JP 2005057298A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- printed wiring
- wiring board
- conduction
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】導体回路6を有する絶縁基板7の表面に,熱硬化型樹脂からなるソルダーレジストを印刷する。次いで,ソルダーレジストを熱硬化させて,低い熱膨張係数を有する絶縁被膜1を形成する。次いで,絶縁被膜における開口部形成部分にレーザー2を照射して,開口部形成部分の絶縁被膜を焼き切り開口部10を形成して,導体回路6を露出させる。開口部は,その内壁に金属めっき膜を形成して導通用孔としてもよい。また,開口部を被覆するようにして外部接続用パッドを形成することが好ましい。金属めっき膜は,電気めっきリードを用いて形成するが,電気めっき後にはレーザで切断除去することが好ましい。
【選択図】図2
Description
図29に示すごとく、絶縁基板97の表面は、パッド部961及びボンディングパッド部969を除いて、絶縁被膜91により被覆されている。換言すれば、この絶縁被膜91は、パッド部961及びボンディングパッド部969の上方に開口部910を設けることにより、これらを露出させている。
まず、図30に示すごとく、銅箔を貼着した絶縁基板97を用い、これに搭載穴971を穿設する。次いで、銅箔をエッチングして、パッド部961及びボンディングパッド部969を有する導体回路96を形成する。
次いで、図28に示すごとく、絶縁基板97の表面に、熱硬化型樹脂からなるソルダーレジストを印刷する。このとき、上記のパッド部961及びボンディングパッド部962の表面は、ソルダーレジストを印刷しないで、露出させたままとする。
その後、搭載穴971の一方を覆うように、絶縁基板97の表面に、接着材981を用いて放熱板98を接着する。
以上により、プリント配線板9が得られる。
即ち、上記ソルダーレジストを、パッド部961の部分を残して部分的に印刷する方法では、図31に示すごとく、絶縁被膜91に微小な開口部910を形成することができない。そのため、導体回路96における微小な部分だけを露出させることができない。その結果、高密度実装を向上させることができない。
また、上記の光は散乱光を有するため、上記の光遮断が充分に行えず、開口部910をシャープな状態に形成できない。そのため、例えば0.60mm以下という微細な開口部の形成は不可能に近い。それ故、高密度実装を向上させることができない。
更に、導通用孔の周辺に種々の導電部材を形成することがある。具体的には、かかる導電部材としては、導通用孔の周囲を囲むランド、半田ボールを接合するための外部接合用パッド、電気めっき形成用のめっきリード等がある。これらの導電部材を形成するに当たっても高密度であることが望まれる。
次いで、上記絶縁基板の表面に、熱硬化型樹脂からなるソルダーレジストを印刷し、
次いで、該ソルダーレジストを熱硬化させて、100ppm/℃以下の熱膨張係数を有する絶縁被膜を形成し、
次いで、該絶縁被膜における開口部形成部分にレーザーを照射して、上記開口部形成部分の絶縁被膜を焼き切り開口部を形成することにより、導体回路を露出させることを特徴とするプリント配線板の製造方法である。
第1の発明においては、絶縁基板の表面全体に絶縁被膜を被覆し、開口部を形成させるべき部分にレーザーを照射している。レーザーを照射した部分は、レーザーにより高いエネルギーを与えられて、非常に高温となり、照射部分は焼き切られる。それ故、絶縁被膜に微細な開口部を形成することができる。
また、レーザーは平行光であるため、光散乱がない。そのため、大きさが0.05〜0.60mm程度の微小な開口部を、所望する位置に、所望する大きさに形成することができる。従って、小スペースに多数の開口部を形成することができ、高密度実装を実現できる。
一方、熱膨張係数が100ppm/℃を越える場合には、温度サイクル試験等によりソルダーレジストの応力が高くなるという問題がある。
更に好ましくは、ソルダーレジストに用いる熱硬化型樹脂の熱膨張係数は30〜50ppm/℃である。
導通用孔は、絶縁基板を貫通して設けられており、該導通用孔の下端部は下面パターンにより閉塞されている。一方、導通用孔の上端部の周囲には、上面パターンが設けられている。そのため、導通用孔の内部に金属充填材を形成することにより、該金属充填材を介して、上面パターンと下面パターンとを電気的に導通させることができる。
特にレーザー光は、局所的に穿孔できるので、細径の導通用孔を正確に設けることができる。
外部接続用パッドは、導通用孔の底部を形成するように配置されている。そのため、導通用孔と外部接続用パッドとを接続する導体パターンが不要となる。従って、絶縁基板の表面に余剰面積が生まれ、その部分に更に他の導体パターン等を設ける事ができ、高密度表面実装を実現することができる。また、各導通用孔の間隙を狭くすることができ、高密度に導通用孔を形成することができる。
上記絶縁層としては、合成樹脂単体、合成樹脂と無機フィラーとよりなる樹脂基材、合成樹脂と無機質クロスとよりなるクロス基材、プリプレグ等がある。上記合成樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリブタジエン樹脂、弗化樹脂等がある。
それ故、絶縁層の下面には、外部接続用パッドの狭小化に伴って余剰領域が生まれることになる。その余剰領域には、更に、他の外部接続用パッド、導電層等を高密度に実装することができる。
レーザー光は、絶縁層に高いエネルギーを与えることにより、順次絶縁層の内方に孔を明けていく。そして、レーザー光は、その先端が下面銅箔に到達したときに、該下面銅箔により反射される。そのため、ここでレーザー光の照射を中止すると、一方の開口部が下面銅箔により被覆された非貫通の導通用孔が形成される。
レーザー光は、位相のそろったコヒーレント光が得られるため、指向性が良い。そのため、レーザー光の照射によって微小部分に高いエネルギーを与えることができる。それ故、めっきリードを微小化した場合にも、めっきリードの周囲に設けた導体パターンに損傷を与えることなく、めっきリードだけを溶断することができる。従って、めっきリードを微小なパターンに形成することができ、これにより導体パターンの間を最小0.3mmまで狭小化することができる。従って、本発明によれば、導体パターンの高密度実装化を実現することができる。
レーザー光は、めっきリードを溶断するに十分で、かつめっきリードの下方の絶縁基板に損傷を与えない程度のエネルギー強度であることが好ましい。かかるエネルギー強度としては、例えば、波長20nm〜10μm、出力30〜300W、照射時間0.1〜1.0秒がある。
レーザー光によるめっきリードの溶断状態は、レーザー光のエネルギー強度、照射時間などで調整する。
上記絶縁基板としては、合成樹脂単体、合成樹脂と無機フィラーとよりなる樹脂基材、合成樹脂と無機質クロスとよりなるクロス基材等がある。上記合成樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリブタジエン樹脂、弗化樹脂等がある。これらの絶縁基板は、プリプレグ等の接着材を介在させて他の絶縁基板を積層して、多層のプリント配線板を構成することができる。
上記化学めっき膜は、一般的な化学めっき法により形成することができる。
また、導体パターンの表面には、上記と同様に一般的な電気めっき法により電気めっき膜を形成することができる。
なお、上記導体パターン及びめっきリードを形成する工程は、スルーホールを穿設する工程の前又は後、或いは上記化学めっき膜を形成する工程の前又は後に行ってもよい。
第1の発明の実施例にかかるプリント配線板の製造方法について、図1〜図3を用いて説明する。
まず、その概要を説明する。即ち、導体回路106を有する絶縁基板107の表面に、導体回路106の表面も含めて、熱硬化型樹脂からなるソルダーレジストを印刷し、熱硬化させて、低い熱膨張係数を有する絶縁被膜101を形成する(図1(a))。次いで、絶縁被膜101における開口部形成部分にレーザー102を照射して、その開口部形成部分を焼き切り、開口部110を形成して、導体回路106の一部を露出させる(図1(b))。
まず、ガラスエポキシ系樹脂からなる絶縁基板に、厚み18μmの銅箔を貼着する。次いで、絶縁基板107に電子部品搭載用の搭載穴(図28参照)を穿設する。次いで、図1(a)に示すごとく、銅箔をエッチングして、絶縁基板107の表面に導体回路106を形成する。
次いで、絶縁基板107を加熱炉に入れて、ソルダーレジストを熱硬化させて、絶縁被膜101とする(図1(a))。この絶縁被膜101は、50ppm/℃の低い熱膨張係数を有している。
これにより、開口部110から導体回路106が露出する。
その後、絶縁基板107の表面に、接着材を用いて放熱板を接着して、プリント配線板を得る(図28参照)。
本例においては、図1(b)に示すごとく、絶縁基板107の表面全体に絶縁被膜101を被覆し、開口部を形成させるべき部分にレーザー102を照射している。レーザー102を照射した部分は、レーザー102により高いエネルギーを与えられて、非常に高温となり、焼き切られる。それ故、絶縁被膜101に微細な開口部110を形成することができる。
従って、小スペースに多数の開口部を形成することができ、高密度実装を実現できる。
第1参考発明の実施例に係るプリント配線板について、図4〜図7を用いて説明する。
本例のプリント配線板208は、図4に示すごとく、絶縁基板207の上面に形成した上面パターン201と、絶縁基板207の下面に形成した下面パターン202と、絶縁基板207を貫通するとともに下面パターン202の上面228に達する導通用孔203とを有している。導通用孔203の内部には、上面パターン201と下面パターン202とを電気的に導通させる半田を充填して金属充填材205が設けられている。上面パターン201は、導通用孔203の周囲を残して、レジスト膜261により被覆されている。
プリント配線板208は、その中央部には電子部品を搭載するための搭載部が形成されている(図示略)。
まず、ガラスエポキシ樹脂からなる絶縁基板を準備する。絶縁基板の上面及び下面に、銅箔を貼着する。次いで、銅箔の不要部分をエッチング除去して、図6に示すごとく、上面パターン201及び下面パターン202を形成する。上面パターン201は、絶縁基板207の上面において、導通用孔形成部分230の周囲に形成する。また、下面パターン202は、絶縁基板207の下面において、導通用孔形成部分230を覆うように形成する。
また、絶縁基板207の下面に、レジスト膜262を被覆する。下面に形成したレジスト膜262は、導通用孔形成部分230も含めて、絶縁基板207の下面を被覆する。
以上により、上記プリント配線板208が得られる。
図4に示すごとく、導通用孔203は、絶縁基板207を貫通して設けられ、その内部には金属充填材205が形成されている。導通用孔203の下端部232は下面パターン202により被覆されている。一方、導通用孔203の上端部31の周囲には、上面パターン201が設けられている。そのため、導通用孔203の内部の金属充填材205を介して、上面パターン201と下面パターン202とを電気的に導通させることができる。
本例は第1参考発明の実施例である。本例は、導通用孔の内部への金属の充填を、印刷法により行った点が、実施例2と相違する。
即ち、上記実施例2と同様に導通用孔を形成した後、絶縁基板の上面側に、導通用孔に対応する部分に開口孔を設けてなる印刷用のマスクを配置する。次いで、マスクの上に、半田ペーストを載置し、これをローラーにより押圧する。すると、半田ペーストが、マスクの開口孔から、導通用孔の内部に移行する。これにより、導通用孔の内部に半田が充填されて、金属充填材が形成される。
その他は、実施例2と同様である。
本例においても、実施例2と同様の効果を得る事ができる。
第2の発明の実施例に係るプリント配線板について、図8〜図16を用いて説明する。
本例のプリント配線板341は、図8に示すごとく、2層の絶縁層351、352からなる絶縁基板305と、絶縁基板305の最外層に設けた外部接続用パッド301と、最外層と異なる他の層に設けた導体パターン325、326と、外部接続用パッド301と導体パターン325、326とを電気的に接続してなる導通用孔331、332とを有している。
外部接続用パッド301の直径Aは0.2〜0.4mmであり、導体用孔331の開口直径Bは0.1〜0.3mmとほぼ同じ大きさである。
まず、ガラスエポキシ基板からなる絶縁層を準備する。次いで、図10に示すごとく、絶縁層351の上面及び下面に上面銅箔321及び下面銅箔322を貼着する。
次いで、図11に示すごとく、上面銅箔321における導通用孔形成部分338に対応する部分をエッチングにより除去して、開口孔328を形成する。
なお、図9に示すごとく、この金属めっき膜323は、下面銅箔322の表面にも形成される。
以上により、プリント配線板341を得る。
図8に示すごとく、外部接続用パッド301は、導通用孔331の底部を形成するように配置されている。そのため、導通用孔331と外部接続用パッド301とを接続する導体パターンが不要となる。従って、絶縁基板305の表面に余剰面積が生まれ、その部分に更に他の導体パターン等を設けることができ、高密度表面実装を実現できる。また、図15に示すごとく、各導通用孔331の間隙を狭くすることができ、従来の導通用孔よりも高密度に設けることができる。
そのため、下面銅箔322は、導体用孔331の底部において、金属めっき膜323と強く密着する。従って、外部接続用パッド301を導体用孔331とほぼ同じ大きさにまで狭小化することができ、高密度実装化を実現することができる。
本例は第2の発明の実施例である。本例のプリント配線板342は、図17に示すごとく、絶縁基板305が1層の絶縁層351からなる。
絶縁層351の表面は、絶縁基板305の最外層となり、その一方には電子部品307が搭載され、他方には半田ボール310が接合されている。
その他は、実施例4と同様である。
本例においても、実施例4と同様の効果を得ることができる。
第3の発明の実施例に係るプリント配線板の製造方法について、図18〜図27を用いて説明する。
本例により製造されるプリント配線板403は、図18〜図20に示すごとく、絶縁基板407の表面に電子部品搭載用の搭載部406及び導体パターン401を有するとともに、その上下間の電気導通を行うスルーホール405が設けられている。
スルーホール405は、絶縁基板407の周縁部に多数設けられている。
まず、図21に示すごとく、ガラスエポキシ基板からなる絶縁基板407を準備し、その両面に銅箔415を貼着する。次いで、図22に示すごとく、エッチングにより銅箔415の不要部分を除去して、導体パターン401を形成するとともに、各導体パターン401を電気的に接続するめっきリード402を形成する。めっきリード402を介在させた導体パターン401の間隙は、最小0.3mmとする。
次いで、図23に示すごとく、ドリル、ルーター等を用いて、絶縁基板407のスルーホール形成部分450を孔明けして、スルーホール405を穿設する。
以上により、図18〜図20に示すプリント配線板403を得る。
レーザー光は、位相のそろったコヒーレント光であるため、指向性が高い。そのため、図26に示すごとく、レーザー光408の照射によって微小部分に高いエネルギーを与えることができる。それ故、めっきリード402を微小化した場合にも、導体パターン401に損傷を与えることなく、めっきリード402だけを溶断することができる。従って、めっきリード402を微小なパターンに形成することができ、これにより導体パターン401の間、スルーホール405の間を狭小化することができる。従って、本例によれば、導体パターン401の高密度実装化を実現することができる。
110 開口部
102 レーザー
106 導体回路
107 絶縁基板
201 上面パターン
202 下面パターン
203 導通用孔
205 金属充填材
261、262 レジスト膜
207 絶縁基板
208 プリント配線板
301 外部接続用パッド
310 外部接続端子
321 上面銅箔
322 下面銅箔
323 金属めっき膜
325、326 導体パターン
327 ボンディングパッド
331、332 導通用孔
341、342 プリント配線板
305 絶縁基板
351、352 絶縁層
306 ソルダーレジスト
307 電子部品
370 搭載部
308 相手部材
401 導体パターン
402 めっきリード
403 プリント配線板
404 電流
405 スルーホール
406 搭載部
407 絶縁基板
408 レーザー光
Claims (13)
- 絶縁基板の表面に導体回路を形成し、
次いで、上記絶縁基板の表面に、熱硬化型樹脂からなるソルダーレジストを印刷し、
次いで、該ソルダーレジストを熱硬化させて、100ppm/℃以下の熱膨張係数を有する絶縁被膜を形成し、
次いで、該絶縁被膜における開口部形成部分にレーザーを照射して、上記開口部形成部分の絶縁被膜を焼き切り開口部を形成することにより、導体回路を露出させることを特徴とするプリント配線板の製造方法。 - 請求項1において、上記ソルダーレジストは、エポキシ樹脂、トリアジン樹脂、ポリイミド樹脂、又はそれらの変性物のいずれかからなることを特徴とするプリント配線板の製造方法。
- 請求項1又は2において、上記絶縁被膜における開口部形成部分にレーザーを照射した後には、露出した導体回路の表面に金属めっき膜を形成することを特徴とするプリント配線板の製造方法。
- 請求項1〜3のいずれか1項において、上記レーザーを照射した後には、露出した導体回路の表面にデスミア処理を施すことを特徴とするプリント配線板の製造方法。
- 請求項4において、上記ソルダーレジストは、熱硬化性樹脂からなることを特徴とするプリント配線板の製造方法。
- 1層又は2層以上の絶縁層からなる絶縁基板と、該絶縁基板の最外層に設けた外部接続用パッドと、上記最外層と異なる他の層に設けた導体パターンと、上記外部接続用パッドと上記導体パターンとを電気的に接続してなる導通用孔とを有するプリント配線板において、
上記外部接続用パッドは、導通用孔の最外層側の開口部を閉塞して該導通用孔の底部を形成してなり、かつ、上記導通用孔の内部には、該導通用孔の内壁及び底部を連続して被覆する金属めっき膜が設けられていることを特徴とするプリント配線板。 - 請求項6において、上記外部接続用パッドの表面には、導通用孔の中心位置に、外部接続端子が接合されていることを特徴とするプリント配線板。
- 請求項6において、上記外部接続端子は、半田ボール、プローブ、導電性接着剤、導電性ワイヤー等のいずれかであることを特徴とするプリント配線板。
- 絶縁層の上面には導体パターンを、下面には外部接続用パッドを設けてなり、上記導体パターンと外部接続用パッドとの間は導通用孔により電気的に接続されてなるプリント配線板を製造する方法において、
まず、絶縁層の上面及び下面に上面銅箔及び下面銅箔を貼着し、
次いで、上記上面銅箔における導通用孔形成部分に対応する部分をエッチングにより除去して、開口孔を形成し、
次いで、上記上面銅箔の開口孔から露出している絶縁層に導通用孔を形成するとともに、該導通用孔の底部を上記下面銅箔に至らしめ、
次いで、導通用孔の内壁に化学めっき膜を形成し、
次いで、導通用孔の内部に、該導通用孔の内壁及び底部を連続して被覆する電気めっき膜を形成し、
次いで、上記上面銅箔及び下面銅箔をエッチングして、上面銅箔からは上記導通用孔と電気的に接続する導体パターンを形成し、また上記下面銅箔からは上記導通用孔の開口部を閉塞する外部接続用パッドを形成することを特徴とするプリント配線板の製造方法。 - 請求項9において、上記導体パターン及び外部接続用パッドを形成した後には、上記外部接続用パッドを最外層に配置した状態で、該外部接続用パッドを設けた上記絶縁層に対して、1層又は2層以上の他の絶縁層を積層することを特徴とするプリント配線板の製造方法。
- 請求項9又は10において、上記外部接続用パッドの表面には、導通用孔の中心位置に、外部接続端子を接合することを特徴とするプリント配線板の製造方法。
- 絶縁基板の表面に、電気めっき膜により被覆された導体パターンを設けてなるプリント配線板の製造方法において、
絶縁基板の表面に導体パターンを形成するとともに、該導体パターンと電気的に接続するめっきリードを形成する工程と、
上記めっきリードを通じて導体パターンに電流を流して、該導体パターンの表面を電気めっき膜により被覆する工程と、
上記めっきリードにレーザー光を照射して、めっきリードを溶断する工程とを有することを特徴とするプリント配線板の製造方法。 - 絶縁基板の表面に設けた導体パターンと、上記絶縁基板を貫通するスルーホールとを有するとともに、上記導体パターンの表面及びスルーホールの内壁は電気めっき膜により被覆されてなるプリント配線板の製造方法において、
絶縁基板にスルーホールを穿設する工程と、
上記スルーホールの内壁に化学めっき膜を形成する工程と、
上記絶縁基板の表面に、導体パターンを形成するとともに、該導体パターン及びスルーホール内の上記化学めっき膜と電気的に接続するためのめっきリードを形成する工程と、
上記めっきリードを通じて導体パターン及び上記化学めっき膜に電流を流して、該導体パターン及び上記化学めっき膜の表面を電気めっき膜により被覆する工程と、
上記めっきリードにレーザー光を照射して、めっきリードを溶断する工程とを有することを特徴とするプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276675A JP2005057298A (ja) | 1997-01-10 | 2004-09-24 | プリント配線板及びその製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1463597 | 1997-01-10 | ||
JP5248197 | 1997-02-19 | ||
JP6213197 | 1997-02-28 | ||
JP6550997 | 1997-03-03 | ||
JP2004276675A JP2005057298A (ja) | 1997-01-10 | 2004-09-24 | プリント配線板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36196197A Division JP3633252B2 (ja) | 1997-01-10 | 1997-12-09 | プリント配線板及びその製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007126333A Division JP2007201515A (ja) | 1997-01-10 | 2007-05-11 | プリント配線板の製造方法 |
JP2007126332A Division JP2007208298A (ja) | 1997-01-10 | 2007-05-11 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057298A true JP2005057298A (ja) | 2005-03-03 |
Family
ID=34382206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004276675A Pending JP2005057298A (ja) | 1997-01-10 | 2004-09-24 | プリント配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057298A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7594320B2 (en) | 1997-01-10 | 2009-09-29 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
JP2012212912A (ja) * | 2012-06-20 | 2012-11-01 | Princo Corp | 多層基板の表面処理層の構造及びその製造方法 |
CN114501814A (zh) * | 2022-01-27 | 2022-05-13 | 深圳市景旺电子股份有限公司 | 印刷电路板镀金引线的去除方法及金手指的制作方法 |
-
2004
- 2004-09-24 JP JP2004276675A patent/JP2005057298A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7594320B2 (en) | 1997-01-10 | 2009-09-29 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
US7765692B2 (en) | 1997-01-10 | 2010-08-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
JP2012212912A (ja) * | 2012-06-20 | 2012-11-01 | Princo Corp | 多層基板の表面処理層の構造及びその製造方法 |
CN114501814A (zh) * | 2022-01-27 | 2022-05-13 | 深圳市景旺电子股份有限公司 | 印刷电路板镀金引线的去除方法及金手指的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633252B2 (ja) | プリント配線板及びその製造方法 | |
KR100572143B1 (ko) | 프린트배선판 및 그 제조방법 | |
US6590165B1 (en) | Printed wiring board having throughole and annular lands | |
JP2006237637A (ja) | プリント配線板及びその製造方法 | |
JP3855768B2 (ja) | プリント配線板及びその製造方法 | |
KR100691297B1 (ko) | 프린트배선판및 그 제조방법 | |
JP2014150091A (ja) | 配線基板およびその製造方法 | |
KR20010024616A (ko) | 다층 프린트배선판과 그의 제조 방법 | |
JP2007208298A (ja) | プリント配線板 | |
JP2005057298A (ja) | プリント配線板及びその製造方法 | |
JP3925192B2 (ja) | プリント配線板及びその製造方法 | |
JP2007201515A (ja) | プリント配線板の製造方法 | |
JP2002237679A (ja) | プリント配線板及びその製造方法 | |
JP2002237680A (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071029 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071207 |