KR100691297B1 - 프린트배선판및 그 제조방법 - Google Patents

프린트배선판및 그 제조방법 Download PDF

Info

Publication number
KR100691297B1
KR100691297B1 KR1019997006199A KR19997006199A KR100691297B1 KR 100691297 B1 KR100691297 B1 KR 100691297B1 KR 1019997006199 A KR1019997006199 A KR 1019997006199A KR 19997006199 A KR19997006199 A KR 19997006199A KR 100691297 B1 KR100691297 B1 KR 100691297B1
Authority
KR
South Korea
Prior art keywords
hole
external connection
pattern
printed wiring
wiring board
Prior art date
Application number
KR1019997006199A
Other languages
English (en)
Other versions
KR20000069984A (ko
Inventor
타카다마사루
코바야시히로유키
치하라켄지
미노우라히사시
츠카다키요타카
콘도미츠히로
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP36196197A external-priority patent/JP3633252B2/ja
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20000069984A publication Critical patent/KR20000069984A/ko
Application granted granted Critical
Publication of KR100691297B1 publication Critical patent/KR100691297B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

도체회로(106)를 가지는 절연기판(107)의 표면에 열경화형수지로 이루어지는 솔더레지스터를 인쇄하고, 열경화시켜, 낮은 열팽장계수를 가지는 절연피막(101)을 형성한다. 절연피막(101)에서의 개구부 형성부분에 레이저(102)를 조사해서 그 개구부 형성부분을 달구어 끊어, 개구부(110)를 형성하고 도체회로(106)의 일부를 노출시킨다. 이 개구부(110)는 그 내부 표면에 금속도금막을 형성함에 의하여 도전용공으로서 형성된다.외부접속패드가 개구부를 덮기 위하여 형성되는 것이 바람직하다. 금속도금막이 전기도금이 끝난뒤 레이저에 의하여 절단되는 전기도금리드에 의하여 형성된다.
프린트배선판

Description

프린트배선판 및 그 제조방법{Printed wiring board and method of manufacturing the same}
본 발명은 프린트배선판 및 그 제조방법에 관한 것이며, 특히 미소한 개구부, 도통용공의 형성이 가능하며, 동시에 고밀도실장이 가능한 프린트배선판, 절연기판의 상면 및 하면 사이의 전기적 도통방법, 외부접속용패드와 도통용공과의 전기적 접속, 전기도금을 행하는 경우에 사용하는 도금리드에 관한 것이다.
종래, 프린트배선판으로는, 도 28, 도 29 에 도시하는 바와 같이, 절연기판(97)에 전자부품탑재용의 탑재부(970)와, 그 주위로 설치된 도체회로(96)을 가지는 것이 있다. 탑재부(970)의 부근에는, 도체회로(96)의 선단인 본딩패드부(969)가 형성되어 있다. 또한, 도체회로(96)에는, 땜납볼등을 접합하기 위한 패드부(961)가 형성되어 있다.
탑재부(970)는 절연기판(97)에 형성된 탑재공(971)과, 상기 탑재공(971)의 한 쪽을 덮는 방열판(98)에 의해 둘러싸인 요부로 형성된다.
도 29 에서 도시하는 바와 같이, 절연기판(97)의 표면은 패드부(961)및 본딩패드부(969)를 제외하고, 절연피막(91)에 의해 피복되어져 있다. 환언하면, 이 절연피막(91)은 패드부(961) 및 본딩패드부(969)의 상방으로 개구부(910)를 설치함에 의하여 이들을 노출시키고 있다.
다음으로, 상기 프린트배선판의 제조방법에 대해 설명하겠다.
우선, 도 30 에서 도시하는 바와 같이, 동박을 첩착(貼着)한 절연기판(97)을 사용해 여기에 탑재공(971)을 천공설치한다. 계속해서 동박을 에칭해서 패드부(961) 및 본딩패드부(969)를 가지는 도체회로(96)를 형성한다.
이어서, 도 28 에서 도시하는 바와 같이, 절연기판(97)의 표면에 열경화형수지로 형성되는 솔더레지스터를 인쇄한다. 이 때, 상기의 패드부(961)및 본딩패드부(962)의 표면은 솔더레지스터를 인쇄하지 않고, 노출시킨 채로 둔다.
계속해서, 솔더레지스터를 열경화시켜서 절연피막(91)을 형성한다.
그 후, 탑재공(971)의 한 쪽을 피복하도록 절연기판(97)의 표면으로 접착제(981)을 사용해서 방열판(98)을 접착한다.
이상에 의해, 프린트배선판(9)이 얻어진다.
하지만, 상기 종래의 프린트배선판(9)의 제조방법에 있어서는 이하의 문제가 있다.
즉, 상기 솔더레지스터를 패드부(961)의 부분을 남기고 부분적으로 인쇄하는 방법으로는, 도 31 에서 나타내는 것과 같이 절연피막(91)에 미소한 개구부(910)를 형성할 수가 없다. 이 때문에 도체회로(96)의 미소한 부분만을 노출시킬 수는 없다. 그 결과, 고밀도실장을 향상시킬수가 없다.
한편, 도 32 에서 도시하는 바와 같이, 도체회로(96)를 형성한 절연기판(97)의 표면전체에 광경화형수지로 형성되는 솔더레지스터(912)를 피복하고, 개구부형 성부분의 상방에 광차단성의 마스크(94)를 배치한 상태에서, 솔더레지스터(912)를 노광하는 방법이 제안되어져 있다.
이 방법에서는, 마스크(94)에 의해 빛(940)이 차단된 부분의 솔더레지스터 (912)는 경화함이 없이 그대로의 상태로 노광한 부분의 솔더레지스터가 경화해서 절연피막으로 된다. 이어서, 절연기판(97)을 현상액에 침지해서, 경화하지 않은 부분의 솔더레지스터를 제거한다. 이에 따라, 경화한 절연피막(91)에 개구부(910)를 형성해서 도체회로(96)의 일부를 노출시킨다.
그러나, 이 방법에서는 솔더레지스터로써 사용하고 있는 광경화형수지가 흡습하는 성질을 가지기 때문에 절연피막으로는 부적당하다.
또한, 상기의 빛은 산란광을 가지기 때문에, 상기의 광차단이 충분히 행해지지 않으며, 개구부(910)를 샤프한 상태로 형성할 수 없다. 그 때문에, 예를들면 0.60 mm 이하의 미세한 개구부의 형성은 불가능에 가깝다. 이로 인하여 고밀도실장을 향상시키는 것도 불가능한 것이다.
또한, 드릴을 사용해서 도통용공을 천공설치하는 방법이 있다. 이 경우에도 미소한 도통용공의 형성이 곤란하다.
또한, 도통용공의 주변으로 여러가지 도전부재를 형성하는 것이 있다. 구체적으로는, 사용되는 도전부재로서는 도통용공의 주위를 에워싸는 랜드, 땜납볼을 접합하기 위한 외부접합용 패드, 전기도금형성용의 도금리드등이 있다. 이들 도전부재를 형성하기에 있어서도 고밀도인 것이 요망된다.
본 발명은 이러한 종래의 문제점을 감안하여, 미소한 개구부를 가지는 절연 피막을 형성할 수 있고, 고밀도실장이 가능한 프린트배선판 및 그 제조방법을 제공하기 위한 것이다.
제 1 발명은, 절연기판의 표면에 도체회로를 형성하고,
이어서, 상기 절연기판의 표면에 열경화형수지로 형성되는 솔더레지스터를 인쇄하며,
계속해서, 그 솔더레지스터를 열경화시켜, 100 ppm/℃ 이하의 열팽장계수를 가지는 절연피막을 형성하고,
이어 그 절연피막에서의 개구부형성부분에 레이저를 조사해서, 상기 개구부형성부분의 절연피막을 달구어 끊은 개구부를 형성하는 것에 의해, 도체회로를 노출시키는 것을 특징으로하는 프린트배선판의 제조방법이다.
제 1 발명의 작용 및 효과에 대해서 설명하겠다.
제 1 발명에 있어서는, 절연기판의 표면전체에 절연피박을 피복하고, 개구부를 형성시켜야 할 부분에 레이저를 조사하고 있다. 레이저를 조사한 부분은, 레이저에 의해 높은 에너지를 부여받아 상당한 고온이 되며, 조사 부분은 달구어져 끊어진다. 이로 인해, 절연피막에 미세한 개구부를 형성하는 것이 가능하다.
또한, 레이저는 평행광이기 때문에 광산란이 없다. 때문에 크기가 0.05 ~ 0.06 mm 정도의 미세한 개구부를 소망하는 위치에, 소망하는 크기로 형성할 수가 있다. 따라서, 작은 스페이스에 다수의 개구부를 형성하는 것이 가능하고, 고밀도실장을 실현할 수 있다.
또한, 솔더레지스터에 사용하는 열경화형수지는 100 ppm/℃ 이하의 저팽장률을 가진다. 그 때문에, 온도사이클 시험등에 의해 솔더레지스터의 응력발생이 저감하는 성질을 가진다. 따라서, 솔더레지스터와 도체회로와의 밀착성이 향상한다.
한편, 열팽장계수가 100 ppm/℃ 를 넘는 경우에는, 온도 사이클 시험등에 의해 솔더레지스터의 응력이 높아진다고 하는 문제가 있다.
또한, 열경화형수지의 열팽장계수의 하한(下限)은, 0 ppm/ ℃를 포함하지만, 바람직하기는 본 발명의 상기 효과를 보다 효과적으로 발휘시키기 위해 1 ppm/℃ 이다.
더욱 바람직하기로는, 솔더레지스터에 사용하는 열경화형수지의 열팽장계수는 30 ~ 50 ppm/℃ 이다.
상기의 솔더레지스터는 에폭시 수지, 트리아진 수지, 폴리이미드 수지, 또는 이들의 변성물의 어느 것으로 형성되는 것이 바람직하다. 이에 따라, 솔더레지스터와 도체회로 사이의 내열밀착성이 향상된다. 또한, 솔더레지스터의 열경화에 의해 흡수률이 낮은 절연기판이 얻어진다.
상기 절연피막에서의 개구부형성부분에 레이저를 조사한 후에는, 노출한 도체회로의 표면에 금속 도금막을 형성하는 것이 바람직하다. 이에 따라, 도체회로표면의 땜납의 친화성이 향상한다. 또한, 도체회로의 부식을 방지할 수있다.
상기 레이저를 조사한 후에는, 노출한 도체회로의 표면에 데스미어처리를 행하는 것이 바람직하다. 데스미어처리라는 것은, 노출한 도체회로의 표면에 남은 솔더레지스터의 잔유물을 약재에 의해 용해제거하는 것을 말한다. 이에 따라, 노출한 도체회로의 표면이 세정되어, 금속 도금막의 접착강도가 향상된다. 데스미어처리용의 약제로서는 예를들면, 농유산, 크롬산 또는 이들의 혼합산에, 또는 과망간산나트륨이나 과망간산칼륨을 첨가한 것이 있다.
데스미어처리를 행하면, 절연피막을 형성하는 솔더레지스터의 종류에 의하여 개구부주연에서 절연피막이 절연기판과의 경계면에 있어서 박리해 버리는 것이 있다. 그래서 데스미어처리를 행하는 경우에는, 상기 솔더레지스터는 열경화성수지로 형성되는 것이 바람직하다. 열경화성수지는 데스미어처리에 사용되는 강산에 내성이 있다. 이 때문에, 솔더레지스터로써 열경화성수지를 사용함에 의하여 개구부주연에서의 절연피막의 박리를 방지할 수 있다. 상기 열경화성수지로는, 예를 들면 에폭시 수지, 폴리이미드 수지, 트리아진 수지등이 있다.
제 2의 발명은 절연기판의 상면에 형성한 상면패턴과, 상기 절연기판의 하면에 형성한 하면패턴과, 상기 절연기판을 관통함과 동시에 상기 하면패턴의 상면에 이르는 도통용공을 설치하며, 또한, 상기 도통용공의 내부에는 상기 상면패턴과 상기 하면패턴을 전기적으로 도통시키는 금속을 충전하여 되는 금속충전재가 설치되어 있으며, 또한, 상기 상면패턴은 상기 도통용공의 주위에 있어서 폭 0.05 ~ 0.2 mm 로 설치되어져 있는 것을 특징으로 하는 프린트배선판이다.
제 2발명에 있어서 가장 주목해야 할 것은, 도통용공의 내부에 상면패턴과 하면패턴을 전기적으로 도통시키는 금속충전재를 설치한 것이다.
제 2의 발명의 작용 및 효과에 대해 설명한다.
도통용공은 절연기판을 관통하여 설치되어 있으며, 상기 도통용공의 하단부 는 하면패턴에 의해 폐색되어 있다. 한편, 도통용공의 상단부 주위에는 상면패턴이 설치되어져 있다. 이 때문에, 도통용공의 내부에 금속충전재를 형성함에 의하여 상기 금속충전재를 개재하여, 상면패턴과 하면패턴을 전기적으로 도통시키는 것이 가능하다.
또한, 도통용공 내부의 금속충전재는 적어도 그 상단부의 측면에 있어서, 상면패턴과 접합되어 있다. 이 때문에 상면패턴은 그 폭의 대소에 관계없이 금속충전재와 접합가능하며, 상면패턴과 도통용공과의 확실한 전기적 도통을 실현할 수 있다.
이로 인해, 종래와 같이 도통용공에 도금막을 형성하기 위해 도금부착영역분의 폭을 상면패턴에 설치할 필요가 없다. 따라서, 본 발명에 의하면, 도통용공의 주변에 설치하는 상면패턴의 폭을 0.05 ~ 0.2 mm 까지 협소화 할 수 있다. 또한, 상면패턴의 폭을 협소화한 분 만큼 절연기판의 표면에 잉여영역이 발생한다. 따라서, 이 잉여영역에 재차 다른 상면패턴, 전자부품 탑재부등을 형성할 수가 있고, 고밀도실장화를 달성할 수 있다.
제 2의 발명은, 1 장의 절연기판으로 이루어지는 프린트배선판뿐만 아니라, 2 장 이상의 절연기판을 적층하여 이루어지는 다층 프린트배선판에 대해서도 적용할 수 있다. 다층의 프린트배선판의 경우에는, 상면패턴과 하면패턴을 전기적으로 도통시키는 도통용공은 각 절연기판마다 관통하여 설치하는 것이 가능하고, 또한 복수장의 절연기판을 연속해서 관통하여 설치하는 것도 가능하다. 다층의 프린트배선판에 있어서, 상면패턴 또는 하면패턴이 내층 패턴이 되는 경우가 있고, 외층 패 턴이 되는 경우도 있다.
상기 금속충전재는 땜납으로 형성되는 것이 바람직하다. 이에 따라 땜납은 낮은 온도에서 용융하기 때문에, 도통용공의 내부로의 충전이 용이하게 이루어진다. 또한, 땜납재료는 싸기 때문에 저비용으로 접합할 수 있다.
상기 금속충전재는 상기 도통용공의 내부에 있어서 상기 하면패턴상에 도금층을 퇴적해서 이루어지는 도금퇴적물인 것이 바람직하다. 도금퇴적물은, 도통용공의 내부에 있어서의 하면패턴의 상면 및 / 또는 도통용공의 벽면으로부터 금속이 순차 석출함에 따라, 도통용공의 내부에 금속충전재가 형성된다. 이에 따라, 금속충전재를 도통용공의 내부로 용이하게 형성할 수가 있다.
특히, 도금퇴적물은 전기도금 방법을 사용해서 형성하는 것이 바람직하다. 전기도금법은 화학도금법보다도 금속의 석출속도가 빠르기 때문에, 신속하게 금속충전재를 형성할 수가 있기 때문이다. 특히, 절연기판의 두께가 얇고, 도통용공의 깊이가 얕은 경우에, 전기도금법을 사용하는 것이 바람직하다. 그 이유는, 하면패턴의 상면에서부터 퇴적하는 두께가 얇아야 좋기 때문에, 신속하게 금속충전재을 형성하는 것이 가능하기 때문이다.
상기 상면패턴은 상기 도통용공의 주위를 남기고, 레지스터막에 의해 피복되어 있는 것이 바람직하다. 이에 따라, 도통용공 주변부근의 상면패턴에 금속충전재 형성용 금속이 부착하는 것 없이, 도통용공 내에 금속을 충전하는 것이 가능하다.
상기 제 2 의 발명인 프린트배선판을 제조하는 방법으로써는, 절연기판의 상면에 도통용공 형성부분을 에워싸도록 그 주위로 상면패턴을 형성함과 동시에, 상 기 절연기판의 하면에 상기 도통용공 형성부분을 피복하도록 하면패턴을 형성하고, 이어서 상기 절연기판의 도통용공 형성부분에, 상기 절연기판을 관통하고 동시에 상기 하면 패턴의 상면에 도달하는 도통용공을 형성하고, 계속해서 상기 도통용공의 내부에 금속을 충전해서 금속충전재를 형성함에 따라, 상기 금속충전재를 개재하여 상기 상면패턴과 상기 하면패턴을 전기적으로 도통시키는 것을 특징으로 하는 프린트배선판의 제조방법이다.
이 제조방법에 있어서는, 절연기판에 상면패턴 및 하면패턴을 형성한 후에, 도통용공의 하단을 하면패턴에 의하여 피복하여 비관통 공으로 한 상태에서, 그 내부에 금속충전재를 형성하고 있다. 그 때문에, 금속충전재를 개재하여 상면패턴과 하면패턴을 전기적으로 도통시킬 수 있다.
또한, 도통용공의 내부에 형성한 금속충전재에 의해서 전기적도통을 행하고 있기 때문에, 상면패턴에는 도통용공에 도금막을 형성하기 위한 도금 부착영역분의 폭을 설치할 필요가 없다. 따라서, 도통용공의 주변에 설치하는 상면패턴의 폭을 종래보다도 협소화할 수가 있고, 그만큼 상면패턴, 전자부품 탑재부등을 형성하는 것이 가능하며, 고밀도실장화를 달성할 수가 있다.
상기 도통용공의 형성은 절연기판의 도통용공 형성부분에 레이저광을 조사하는 것이 바람직하다. 이에 따라, 도통용공 형성부분에 용이하게 비관통 공인 도통용공을 형성하는 것이 가능하다.
특히, 레이저광은 국소적으로 천공할 수 있기 때문에, 세밀한 직경의 도통용공을 정확하게 설치하는 것이 가능하다.
상기 도통용공의 내부에 금속을 충전하기 전에는, 상기 절연기판의 상면에 상기 도통용공을 제외하고 레지스터막을 피복하는 것이 바람직하다. 이에 따라, 도통용공의 내부에 금속을 충전할 때에, 상면패턴을 금속의 부착등으로서 오염시키는 일이 없다.
상기 도통용공의 내부에 충전하는 금속은 땜납인 것이 바람직하다. 또한, 상기 도통용공의 내부로의 금속의 충전은, 상기 도통용공의 내부에 있어서, 상기 하면 패턴의 상면에 도금층을 퇴적시키는 것에 의해 행하는 것이 바람직하다. 이에 따라, 상기와 같이 도통용공의 내부에 용이하게 금속을 충전하는 것이 가능하다.
또한, 제 2 의 발명은 접속신뢰성이 높이 요구되는 다층 프린트배선판, 예를 들어 메모리 모듈, 멀티칩 모듈, 마더보드, 도터 보드, 플라스틱 패키지등에 이용 가능하다.
제 3 의 발명은 1 층 또는 2 층 이상의 절연층으로 형성되는 절연기판과, 그 절연기판의 가장 바깥층에 설치한 외부접속용패드와, 상기 가장 바깥층과 다른 타층에 설치한 도체패턴과, 상기 외부접속용패드와 상기 도체패턴을 전기적으로 접속하여 이루어지는 도통용공을 가지는 프린트배선판에 있어서, 상기 외부접속용패드는 도통용공의 가장 바깥층측의 개구부를 폐색해서 그 도통용공의 저부를 형성하여 이루어지며, 또한 상기 도통용공의 내부에는, 그 도통용공의 내벽 및 저부를 연속해서 피복하는 금속 도금막이 설치되어져 있는 것을 특징으로 하는 프린트배선판이다.
제 3 의 발명의 작용 및 효과에 대해 설명하겠다.
외부접속용패드는 도통용공의 저부를 형성하도록 배치되어져 있다. 그 때문에, 도통용공과 외부접속용패드를 접속하는 도체패턴이 불요하게 된다. 따라서, 절연기판의 표면에 잉여 면적이 생겨, 그 부분에 재차 다른 도체패턴등을 설치하는 것이 가능하고, 고밀도표면실장을 실현하는 것이 가능하다. 또한, 각 도통용공의 간극을 좁게 하는 것이 가능하고, 고밀도로 도통용공을 형성하는 것이 가능하다.
또한, 외부접속용패드는 도통용공의 가장 바깥층측의 개구부를 폐색해서 도통용공의 저부를 형성하고 있다. 그 때문에, 외부접속용패드는 적어도 도통용공의 개구부분의 면적을 가지고 있는 것이 된다. 게다가 외부접속용패드는 외부접속단자의 접합에 충분한 접합면적을 확보하는 것이 가능하고, 외부접속단자와의 접합강도가 뛰어나다.
또한, 도통용공의 내부에는, 그 내벽 및 저부를 연속해서 피복하는 금속 도금막이 설치되어져 있다. 그 때문에, 저부인 외부접속용패드는 금속 도금막에 대해서 강하게 접합되어, 도통용공에 대한 접합강도가 향상한다. 게다가, 외부접속용패드를 도통용공의 개구부에 근접한 크기까지 협소화하는 것이 가능하다.
따라서, 외부접속용패드의 고밀도실장화 및 절연기판 표면실장의 고밀도화를 실현하는 것이 가능하다.
상기 도체패턴은, 예를 들어 배선회로, 패드, 단자, 랜드등의 절연기판의 표면에 형성하여 얻는 일체의 도전성 패턴을 말한다. 도체패턴은 예를 들면, 금속박의 에칭, 금속 도금등에 의해 형성한다.
상기 절연층으로는 합성수지단체, 합성수지와 무기필러로 이루어지는 수지기 재, 합성수지와 무기질 크로스로 이루어지는 크로스기재, 프리플레그등이 있다. 상기 합성수지로는 에폭시수지, 페놀수지, 폴리이미드수지, 폴리부타디엔수지,불화수지등이 있다.
또한, 제 3의 발명은 접속신뢰성이 높이 요구되는 다층 프린트배선판, 예를 들면 메모리 모듈, 멀티칩 모듈, 마더보드, 도터 보드, 플라스틱 패키지등에 이용 가능하다.
상기 외부접속용패드의 표면에는 도통용공의 중심위치에 외부접속단자가 접합되어져 있는 것이 바람직하다. 이에 따라, 외부접속용패드의 표면에 안정하게 외부접속단자를 접합하는 것이 가능하다.
상기 외부접속단자는 땜납볼, 프로브, 도전성 페이스트, 또는 도전성 와이어의 어느 것인 것이 바람직하다. 이들 외부접속단자는 외부접속용패드에 전달된 전기정보를 정확하게 도출입하는 것이 가능하기 때문이다.
상기 제3의 발명인 프린트배선판을 제조하기에 있어서는, 절연층의 상면에는 도체패턴을, 하면에는 외부접속용패드를 설치하며, 상기 도체패턴과 외부접속용패드와의 사이는 도통용공에 의해 전기적으로 접속되는 프린트배선판을 제조하는 방법에 있어서, 우선 절연층의 상면 및 하면에 상면동박 및 하면동박을 첩착하고, 이어서 상기 상면동박에서의 도통용공 형성부분에 대응하는 부분을 에칭에 의해 제거해서 개구공을 형성하고, 계속해서 상기 상면동박의 개구공으로부터 노출해 있는 절연층에 도통용공을 형성함과 동시에, 그 도통용공의 저부를 상기 하면 동박에 이르게 하고, 이어서 도통용공의 내벽에 화학도금막을 형성하고, 계속해서 도통용공 의 내부에 그 도통용공의 내벽 및 저부를 연속해 피복하는 전기도금막을 형성하며, 이어서 상기 상면동박 및 하면동박을 에칭해서 상면동박으로부터는 상기 도통용공과 전기적으로 접속하는 도체패턴을 형성하고 또한 상기 하면 동박으로부터는 상기 도통용공의 개구부를 폐색하는 외부접속용패드를 형성하는 것을 특징으로 하는 프린트배선판의 제조방법이 있다.
이 제조방법에 있어서 가장 주목해야 할 것은, 도통용공을 형성하고 그 내벽 및 저부를 금속 도금막에 의해 피복한 후에, 도통용공의 저부를 구성하고 있는 하면동박을 에칭해서 외부접속용패드를 형성하고 있는 것이다.
도통용공에는, 그 저부가 하면 동박에 도달하도록 형성한 후, 그 내벽 및 저부를 연속해서 피복하는 전기도금막을 형성하고 있다. 전기도금막은 도통용공의 저부인 하면동박에 밀착한다. 그 때문에, 하면동박의 에칭에 의해 도통용공과 거의 같은 크기까지 외부접속용패드를 협소화해도, 외부접속용패드는 도통용공 내의 전기도금막에 대해서 강하게 밀착하는 것이 가능하다.
이로 인해, 절연층의 하면에는 외부접속용패드의 협소화로 인해 잉여 영역이 발생하게 된다. 그 잉여영역에는 재차 다른 외부접속용패드, 도전층등을 고밀도로 실장하는 것이 가능하다.
상기 절연층에 도통용공을 형성하는 방법으로는, 예를 들면 절연층의 도통용공 형성부분에 레이저광을 조사하는 방법이 있다.
레이저광은 절연층에 높은 에너지를 부여하는 것에 의해, 순차적으로 절연층의 내방에 구멍을 뚫어간다. 그리고, 레이저광은 그 선단이 하면동박에 도달했을 때에, 그 하면동박에 의해 반사된다. 이 때문에 여기에서 레이저광의 조사를 중지하면, 한 쪽의 개구부가 하면동박에 의해 피복된 비관통의 도통용공이 형성된다.
여기에서 주목해야 할 것은, 레어저 광의 조사에 의해 하면동박에 도달하는 비관통 공이 형성가능하다는 것이다. 이같은 비관통 공을 형성하기에는, 종래는 드릴, 루터에 의해 절연층에 구멍을 뚫은 후에 그 개구부를 동박으로 피복할 필요가 있었다. 그러나, 레이저광의 조사에 의해, 하면동박에 도달하는 비관통 공을 형성할 수 있기 때문에, 구멍을 뚫은 후의 개구부의 피복작업이 불요하게 된다. 이 때문에, 제조 공정수가 감소해서 제조 코스트를 줄이는 것이 가능하다.
절연층의 상면에 설치하는 도체패턴 및 하면에 설치하는 외부접속용패드는, 상면동박 및 하면동박의 에칭에 의해 동시에 형성하는 것이 가능하다. 따라서, 효율적이고 쉽게 프린트배선판을 제조할 수 있다.
상기 도체패턴 및 외부접속용패드를 형성한 후에는 상기 외부접속용패드를 가장 바깥층에 배치한 상태에서, 그 외부접속용패드를 설치한 상기 절연층에 대해서, 1층 또는 2층 이상의 다른 절연층을 적층하는 것이 바람직하다. 이에 따라, 프린트배선판의 고밀도실장화를 실현하는 것이 가능하다.
상기 외부접속용패드의 표면에는 도통용공의 중심위치에 외부접속단자를 접합하는 것이 바람직하다. 이에 따라, 상술의 청구범위 2의 발명과 같이, 외부접속단자를 외부접속용패드에 대해 안정한 상태에서 접합할 수가 있다.
제 4의 발명은, 절연기판의 표면에 전기도금막에 의해 피복된 도체패턴을 설치하게 되는 프린트배선판의 제조방법에 있어서, 절연기판의 표면에 도체패턴을 형 성함과 동시에, 그 도체패턴과 전기적으로 접속하는 도금리드를 형성하는 공정과, 상기 도금리드를 통해서 도체패턴에 전류를 흘려보내어 그 도체패턴의 표면을 전기도금막에 의해 피복하는 공정과, 상기 도금리드에 레이저광을 조사해서, 도금리드를 용융절단하는 공정을 가지는 것을 특징으로 하는 프린트배선판의 제조방법이다.
제 4의 발명에 있어서 가장 주목해야 할 것은, 도체패턴의 표면에 도금리드를 사용해서 전기도금막을 형성한 후에 도금리드를 레이저광으로 융용절단하는 것이다.
제 4의 발명의 작용 및 효과에 대해 설명하겠다.
레이저광은 위상이 갖추어진 코히어런트광이 얻어지기 때문에, 지향성이 좋다. 그 때문에, 레이저광의 조사에 의해 미소부분에 높은 에너지를 부여하는 것이 가능하다. 게다가, 도금리드를 미소화한 경우에도 도금리드의 주위에 설치한 도체패턴에 손상을 주지않고 도금리드만을 용융절단하는 것이 가능하다. 따라서, 도금리드를 미소한 패턴으로 형성하는 것이 가능하며, 이에 따라 도체패턴 사이를 최소 0.3 mm 까지 협소화 하는 것이 가능하다. 따라서, 본 발명에 따르면 도체패턴의 고밀도실장화를 실현하는 것이 가능하다.
상기 레이저광으로써는, 엑시머레이저, 탄산가스레이저등을 사용하는 것이 바람직하다.
레이저광은 도금리드를 용융절단하기에 충분하고, 또한 도금리드 하방의 절연기판에 손상을 부여하지 않는 정도의 에너지 강도인 것이 바람직하다. 여기에서 말하는 에너지 강도로써는 예를 들면 파장 20nm ~ 10㎛, 출력 30 ~ 300W, 조사시간 0.1 ~ 0 초가 있다.
레이저광에 의한 도금리드의 용융절단상태는, 레이저광의 에너지 정도, 조사시간등으로 조정한다.
상기 전기도금막은, 일반적인 전기도금법에 의해 형성하는 것이 가능하다. 예를 들면, 전기도금조에 절연기판을 침지한 상태에서 도체패턴에 도금리드를 통해서 전류를 흘려보내는 것에 의해, 도체패턴의 표면에 금속을 석출시켜, 전기도금막을 형성하는 것이 가능하다.
상기 도체패턴은 예를 들면, 배선회로, 패드, 단자, 랜드등의 절연기판의 표면에 형성하여 얻는 일체의 전기성 패턴을 말한다. 도체패턴은 예를 들면, 금속박의 에칭, 금속 도금등에 의해 형성한다.
상기 절연기판으로써는 합성수지단체, 합성수지와 무기 필러로부터 이루어지는 수지기재, 합성수지와 무기질 크로스로부터 이루어지는 크로스기재등이 있다. 상기 합성수지로써는 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리부타디엔 수지, 불화수지등이 있다. 이들의 절연기판은 프리플레그등의 접착재를 개재시켜 다른 절연기판을 적층해서 다층의 프린트배선판을 구성하는 것이 가능하다.
상기 제 4의 발명을 이용해서 도체패턴의 표면뿐만 아니라, 스루홀의 내벽에도 전기도금막을 형성하는 프린트배선판의 제조방법이 있다. 이 제조방법은 절연기판의 표면에 설치한 도체패턴과, 상기 절연기판을 관통하는 스루홀을 가짐과 동시에, 상기 도체패턴의 표면 및 스루홀의 내벽은 전기도금막에 의해 피복되는 프린트배선판의 제조방법에 있어서, 절연기판에 스루홀을 천공설치하는 공정과, 상기 스 루홀의 내벽에 화학도금막을 형성하는 공정과, 상기 절연기판의 표면에 도체패턴을 형성함과 동시에 그 도체패턴 및 스루홀내의 상기 화학도금막과 전기적으로 접속하기 위한 도금리드를 형성하는 공정과, 상기 도금리드를 통해 도체패턴 및 상기 화학도금막에 전류를 흘려보내어, 그 도체패턴 및 상기 화학도금막의 표면을 전기도금막에 의해 피복하는 공정과, 상기 도금리드에 레이저광을 조사해서, 도금리드를 용융절단하는 공정을 가지는 것을 특징으로 하는 프린트배선판의 제조방법이다.
스루홀 내벽에 전기도금막을 형성하기에 있어서는, 스루홀을 천설한 후에 그 내벽에 화학도금법에 의해 화학도금막을 형성한다. 이에 따라 스루홀의 내벽으로 도전성을 부여한다. 그리고, 절연기판을 전기도금조의 안에 침지한 상태에서, 스루홀의 내벽을 피복하는 화학도금막에 도금리드를 개재하여 전류를 흘려보낸다. 이에 따라, 화학도금막의 표면으로 금속이 석출하여 전기도금막이 형성된다.
이 제조방법에 있어서도, 상기 제 4의 발명과 같이 스루홀 및 도체패턴과 접속해 있는 도금리드는 전기도금막을 형성한 후에, 레이저광의 조사에 의해 용융절단한다. 그 때문에, 도금리드를 미소화하는 것이 가능하고, 스루홀 사이, 도체패턴 사이를 최소 0.3 mm 정도까지 협소화하는 것이 가능하다. 따라서, 스루홀 및 도체패턴의 고밀도실장화를 실현하는 것이 가능하다.
상기 스루홀은 절연기판을 관통하는 관통스루홀 또는 절연기판을 관통하지 않는 비관통 스루홀이다.
상기 화학도금막은 일반적인 화학도금법에 의해 형성하는 것이 가능하다.
또한, 도체패턴의 표면에는 상기와 같이 일반적인 전기도금법에 의해 전기도 금막을 형성하는 것이 가능하다.
상기 레이저광으로써는, 엑시머레이저, 탄산가스레이저등을 사용하는 것이 가능하다.
또한, 상기 도체패턴 및 도금리드를 형성하는 공정은 스루홀을 천공설치하는 공정 전 또는 후, 혹은 상기 화학도금막을 형성하는 공정 전 또는 후에 행하여도 좋다.
제 4의 발명의 프린트배선판은, 접속신뢰성이 높이 요구되는 다층의 프린트배선판, 예를 들어 메모리 모듈, 멀티칩모듈, 마더모드, 도터 보드, 플라스틱 패키지등에 이용 가능하다.
도 1
실시형태예 1 에서의 절연피막에 의해 피복한 절연기판의 단면도(도 1(a)) 및 절연피막에 개구부를 형성하는 방법을 나타내는 절연기판의 단면도 (도 1(b)).
도 2
실시형태예 1 에서의 도체회로의 표면에 도금막을 형성한 절연기판의 단면도.
도 3
실시형태예 1에서, 도체회로와 거의 같은 형상으로 개구한 개구부(도 3(a)) 및 도체회로의 주연까지 개구한 개구부 (도 3(b))를 나타내기 위한 절연기판의 단면도.
도 4
실시형태예 2 에서의 프린트배선판의 단면도.
도 5
실시형태예 2 에서, 도통용공의 상단 주위를 도시하는 설명도.
도 6
실시형태예 2 에서의 도통용공의 형성방법을 보여주는 설명도.
도 7
실시형태예 2 에서의 도통용공을 형성한 절연기판의 설명도.
도 8
실시형태예 4 의 프린트배선판의 단면도.
도 9
실시형태예 4 의 프린트배선판의 요부단면도.
도 10
실시형태예 4 의 프린트배선판의 제조방법을 설명하기 위한, 동박을 첩착한 절연층의 설명도.
도 11
도 10 에 이어 도통용공의 형성방법을 나타내기 위한 절연층의 설명도.
도 12
도 11 에 이어 도통용공을 설치한 절연층의 설명도.
도 13
도 12 에 이어 도통용공의 내부에 금속 도금막을 형성한 절연층의 설명도.
도 14
도 13 에 이어 도체패턴 및 외부접속용패드를 형성한 절연층의 설명도.
도 15
실시형태에 4 의 외부접속용패드의 배치위치를 나타내는 절연기판의 이면설명도.
도 16
실시형태예 4 에서 칩사이즈 패키지로써 사용한 프린트배선판의 단면도.
도 17
실시형태예 5 의 프린트배선판의 단면도.
도 18
실시형태예 6 의 프린트배선판의 단면도.
도 19
실시형태예 6 에서의 프린트배선판의 평면도.
도 20
실시형태예 6 에서의 프린트배선판의 이면도.
도 21
실시형태예 6 의 프린트배선판의 제조방법의 동박을 첩착한 절연기판의 단면설명도.
도 22
도 21 에 이어 도체패턴 및 도금리드를 형성한 절연기판의 단면설명도.
도 23
도 22 에 이어 스루홀 및 화학도금막을 형성한 절연기판의 단면설명도.
도 24
도 23 에 이어 전기도금막을 형성한 절연기판의 단면설명도.
도 25
도 23 에 이어 전기도금막을 형성한 절연기판의 평면설명도.
도 26
도 25 에 이어 도금리드의 용융절단방법을 나타내는 단면설명도.
도 27
도 26 에 이어 도금리드를 제거한 절연기판의 단면설명도.
도 28
종래예에서의 프린트배선판의 단면도.
도 29
종래예에서의 프린트배선판의 부분평면도.
도 30
종래예에서의 도체회로를 형성한 절연기판의 단면도.
도 31
종래예에서의 솔더 레지스터를 인쇄한 절연기판의 단면도.
도 32
다른 종래예에서의 절연피막에 개구부를 형성하는 방법을 나타내는 절연기판의 단면도.
도 33
다른 종래예에서의 절연피막에 개구부를 형성한 절연기판의 단면도.
부호의 설명
101... 절연피막,
110... 개구부,
102... 레이저,
106... 도체회로,
107... 절연기판,
201... 상면패턴,
202... 하면 패턴,
203... 도통용공,
205... 금속충전재,
261, 262... 레지스터 막,
207... 절연기판,
208... 프린트배선판,
301... 외부접속용패드,
310... 외부접속단자,
321... 상면동박,
322... 하면동박,
323... 금속 도금막,
325, 326... 도체패턴,
327... 본딩패드,
331, 332... 도통용공,
341, 342... 프린트배선판,
305... 절연기판,
351, 352... 절연층,
306... 솔더레지스터,
307... 전자부품,
370... 탑재부,
308... 상대부재,
401... 도체패턴,
402... 도금리드,
403... 프린트배선판,
404... 전류,
405... 스루홀,
406... 탑재부,
407... 절연기판,
408... 레이저광,
발명을 실시하기 위한 최량의 형태
{제 1 실시예}
제 1의 발명의 실시형태예에 있어서의 프린트배선판의 제조방법에 대해서, 도 1 ~ 도 3 로서 설명한다.
우선, 그 개요를 설명한다. 즉, 도체회로(106)를 가지는 절연기판(107)의 표면에 도체회로(106)의 표면도 포함하여 열경화형수지로 이루어지는 솔더레지스터를 인쇄하고, 열경화시켜, 낮은 열팽장계수를 가지는 절연피막(101)을 형성한다. (도 1(a)). 계속해서, 절연피막(101)에서의 개구부 형성부분에 레이저(102)를 조사해서 그 개구부 형성부분을 달구어 끊어, 개구부(110)를 형성하고 도체회로(106)의 일부를 노출시킨다. (도 1(b))
이하, 상기 프린트배선판의 제조방법을 상세하게 설명한다.
우선, 유리에폭시계 수지로 된 절연기판에, 두께 18 ㎛ 의 동박을 첩착한다. 이어서, 절연기판(107)에 전자부품 탑재용의 탑재공(도 28참조)을 천설한다. 또한, 도 1(a)에서 도시한 바와 같이, 동박을 에칭해서 절연기판(107)의 표면에 도체회로(106)를 형성한다.
계속해서, 절연기판(107)의 표면전체에 열경화형수지로 된 솔더레지스터를 인쇄한다. 열경화형수지로는, 필러를 함침시킨 에폭시계 수지를 사용한다. 인쇄 두께는 40 ㎛ 이다.
계속해서, 절연기판(107)을 가열로에 넣어서, 솔더레지스터를 열경화시켜 절 연피막(101)으로 한다.(도 1(a)). 이 절연피막(101)은, 50 ppm/℃ 의 낮은 열팽장계수를 가지고 있다.
계속해서, 절연피막(101)에서의 개구부 형성부분에 레이저(102)를 조사해서 그 개구부 형성부분을 달구어 끊어, 도 1(b)에서 나타내는 것과 같이, 절연피막(101)에 개구부(110)를 형성한다. 레이저로는 일반적인 CO2 레이저를 사용한다.
이에 따라, 개구부(110)로부터 도체회로(106)가 노출된다.
계속해서, 농유산등의 강산에 과망간산 또는 중크롬산을 용해한 약제를 사용해서 도체회로(106)에 대해 데스미어처리를 행한다.
다음으로, 도 2 에 도시하는 바와 같이, 노출한 도체회로(106)의 표면으로 전기도금법에 의한 Ni-Au 도금막(131)을 형성하고, 이어서 그 표면에 전기도금법에 의한 Au 도금막(132)을 형성한다.
그 후, 절연기판(107)의 표면에 접착재를 사용해서 방열판을 접착해 프린트배선판을 얻는다 (도 28 참조).
또한, 레이저 조사에 의해 형성되는 개구부(110)는, 도 1(b)에 나타내는 것과 같이 도체회로(106)의 상면의 일부만을 노출시키는 것이어도 좋지만, 도 3 에 도시하는 바와 같이, 도체회로(106)의 상면 및 측면의 일부 (도 3(a)), 또는 도체회로(106) 및 그 주연의 절연기판(107)을 노출시키는 것이어도 좋다.
다음으로, 본 예의 작용 및 효과에 대해 설명하겠다.
본 예에서는, 도 1(b)에서 나타내는 것과 같이, 절연기판(107)의 표면전체에 절연피막(101)을 피복하고 개구부를 형성시켜야 할 부분에 레이저(102)를 조사하고 있다. 레이저(102)를 조사한 부분은, 레이저(102)에 의해 높은 에너지를 부여받아 상당히 고온이 되어 달구어 끊어진다. 이로 인해, 절연피막(101)에 미세한 개구부(110)를 형성하는 것이 가능하다.
또한, 레이저의 조사는 평행광이기 때문에 광산란이 없다. 그 때문에, 크기가 0.05 ~ 0.60 mm 정도의 미소한 개구부를 소망하는 위치에 소망하는 크기로 형성하는 것이 가능하다.
따라서, 작은 스페이스에 다수의 개구부를 형성하는 것이 가능하고, 고밀도실장을 실현할 수 있다.
또한, 절연피막(101)은 열경화성의 에폭시수지로 이루어진다. 그 때문에, 도 1(b)에서 나타내는 것과 같이, 데스미어 처리에 의해서도 개구부(110)의 주연(108)에서, 절연피막(101)이 절연기판(107)으로부터 박리하는 일은 없다.
{제 2 실시예}
제 2의 발명의 실시형태예의 프린트배선판에 대해서, 도 4 ~ 도 7로서 설명한다.
본 예의 프린트배선판(208)은, 도 4에서 도시하는 바와 같이, 절연기판(207)의 상면에 형성한 상면패턴(201)과, 절연기판(207)의 하면으로 형성한 하면 패턴(202)과, 절연기판(207)을 관통함과 동시에 하면패턴(202)의 상면(228)에 이르는 도통용공(203)을 가지고 있다. 도통용공 (203)의 내부에는 상면패턴 (201)과 하 면패턴(202)을 전기적으로 도통시키는 땜납을 충전해서 금속층전재(205)가 설치되어져 있다. 상면패턴(201)은, 도통용공(203)의 주위을 남기고, 레지스터 막(261)에 의해 피복되어져 있다.
절연기판의 두께는 0.1 mm 로 한다. 도 5 에 도시하는 바와 같이, 도통용공 (203)의 직경(A)은 0.3 mm 이다. 도통용공(203)의 상단부(231)는 폭(B)이 0.025mm 인 상면패턴(201)에 의해 둘러싸여 있다. 한편, 도통용공(203)의 하단부(232)는 그 저부를 덮어씌우는 것처럼 해서 하면패턴(202)에 의해 피복되어져 있다.
프린트배선판(208)은, 그 중앙부에는 전자부품을 탑재하기 위한 탑재부가 형성되어져 있다 (도시생략).
다음으로, 상기 프린트배선판의 제조방법에 대해서 설명하겠다.
우선, 유리에폭시수지로 이루어지는 절연기판을 준비한다. 절연기판의 상면 및 하면으로, 동박을 첩착한다. 이어서, 동박의 불요부분을 에칭제거해서, 도 6 에서 나타내는 것과 같이, 상면패턴(201)및 하면패턴(202)을 형성한다. 상면패턴 (201)은 절연기판(207)의 상면에 있어서, 도통용공형성부분(230)의 주위에 형성한다. 또한, 하면패턴(202)은 절연기판(207)의 하면에 있어서, 도통용공형성부분(230)을 덮도록 형성한다.
계속해서, 절연기판(207)의 상면에 레지스터막(261)을 피복한다. 상면에 형성한 레지스터막(261)은 도통용공형성부분(230)의 절연기판(207)을 개구시키는 개구공(263)을 형성한다.
또한, 절연기판(207)의 하면에 레지스터막(262)을 피복한다. 하면에 형성한 레지스터막(262)은 도통용공 형성부분(230)도 포함해서 절연기판(207)의 하면을 피복한다.
이어서, 도통용공형성부분(30)에 레이저광(204)을 조사한다. 레이저광(204)으로는 탄산가스 레이저를 사용한다. 이에 따라, 도 7 에 도시한 바와 같이, 하면 패턴(202)을 남긴 상태에서 도통용공형성부분(230)의 절연기판(207)을 관통하고 동시에 하면패턴(202)의 상면에 달하는 도통용공(203)을 형성한다.
계속해서, 절연기판(207)을 땜납도금조에 침지한 상태에서, 하면 패턴(202)에 전기를 흘려보내는 전기도금법을 행한다. 이에 따라, 도 4 에서 나타내는 것과 같이, 도통용공(203)의 내부에 있어 하면패턴(202)의 상면으로부터 땜납이 석출해서 도통용공(203)의 내부전체에 충전되어 금속충전재(205)가 형성된다.
이상에 따라, 상기 프린트배선판(208)이 얻어진다.
다음으로, 본 예의 작용 및 효과에 대해서 설명하겠다.
도 4 에서 나타내는 것과 같이, 도통용공(203)은 절연기판(207)을 관통하여 설치되어져, 그 내부에는 금속충전재(205)가 형성되어져 있다. 도통용공(203)의 하단부(232)는 하면패턴(202)에 의해 피복되어져 있다. 한편, 도통용공(203)의 상단부(31)의 주위에는 상면패턴(201)이 설치되어져 있다. 그 때문에, 도통용공(203)의 내부의 금속충전재(205)를 개재하여 상면패턴(201)과 하면패턴(202)을 전기적으로 도통시키는 것이 가능하다.
또한, 도통용공(203)의 내부에 형성한 금속총전재(205)는 그 상단부(231)의 측면에 있어서, 상면패턴(201)과 접합되어져 있다. 그 때문에, 상면패턴(201)은 그 폭의 대소에 관계없이, 금속충전재(205)와 접합가능하며, 상면패턴(201)과 금속충전재(205)와의 확실한 전기적 도통을 실현할 수 있다. 이로 인해, 종래와 같이 도통용공(203)에 도금막을 형성하기 위한 도금부착영역분의 폭을 상면패턴(201)에 설치할 필요가 없다.
따라서, 본 예에 따르면 도통용공(203)의 주변에 설치하는 상면패턴(201)의 폭을 종래보다도 협소화하는 것이 가능하다. 또한, 상면패턴(201)의 폭을 협소화한 분만큼, 절연기판(207)의 표면에 잉여영역이 발생한다. 따라서, 그 잉여영역에 재차 다른 상면패턴, 전자부품 탑재부등을 형성하는 것이 가능하고, 고밀도 실장화를 달성하는 것이 가능하다.
{제 3 실시예}
본 예는 제 2 의 발명의 실시형태예이다. 본 예는, 도통용공의 내부로의 금속의 충전을 인쇄법에 의해 행한 점이, 실시형태예 2와 상이하다.
즉, 상기 실시형태예 2 와 같이 도통용공을 형성한 후, 절연기판의 상면측에 도통 공에 대응하는 부분에 개구공을 설치하여 형성되는 인쇄용 마스크를 배치한다. 이어서, 마스크 상에 땜납페이스트를 재치하고, 이것을 로울러에 의해 압압한다. 그러면, 땜납페이스트가 마스크의 개구공으로부터 도통용공의 내부로 이행한다. 이에 따라, 도통용공의 내부에 땜납이 충전되어, 금속충전재가 형성된다.
그 외는, 실시형태예 2와 같다.
본 예에 있어서도, 실시형태예 2 와 같은 효과를 가지는 것이 가능하다.
{제 4 실시예}
제 3 의 발명의 실시형태예에 관계하는 프린트배선판에 대해서, 도 8 내지 도 16 로서 설명한다.
본 예의 프린트배선판(341)은, 도 8 에 도시하는 바와 같이, 2 층의 절연층(351),(352)로 이루어지는 절연기판(305)과 절연기판(305)의 가장 바깥층에 설치한 외부접속용패드(301)와, 가장 바깥층과 다른 타 층에 설치한 도체패턴(325), ,326)과, 외부접속용패드(301)와 도체패턴(325),(326)을 전기적으로 접속하여 형성되는 도통용공(331),(332)을 가지고 있다.
외부접속용패드(301)는, 도 9 에서 나타내는 바와 같이, 도통용공(331)의 가장 바깥층측의 개구부(339)를 폐색해서 도통용공(331)의 저부를 형성하고 있다. 도통용공(331)의 내벽및 저부는 금속도금막(323)에 의해 피복되어져 있다.
도 15 에 나타내는 것과 같이, 외부접속용패드(301)의 표면에는 도통용공(331)의 중심위치에 외부접속단자(310)가 접합되어져 있다. 외부접속단자(310)는 프린트배선판(341)을, 마더보드등의 상대부재(308)에 접합하기 위한 땜납볼이다.
외부접속용패드(301)의 직경(A)은 0.2 ~ 0.4 mm이며, 도통용공(331)의 개구직경(B)은 0.1 ~ 0.3 mm 로 거의 같은 크기이다.
절연기판(305)은 외부접속용패드(301)를 설치한 측과 반대측의 가장 바깥층에 전자부품(307)을 탑재하기 위한 탑재부(370)를 설치하고 있다. 탑재부(370)는 전자부품(307) 하부의 거의 전면에 설치되어 있다. 전자부품(307)은 은페이스트등의 접착제(372)에 의해 탑재부(370)에 접착되어져 있다. 탑재부(370)의 주위에는 본딩와이어(371)를 접합하기 위한 본딩패드(327)가 다수 설치되어져 있다.
각 절연층(351), (352)의 표면은, 솔더레지스터(306)에 의해 피복되어져 있다. 도통용공(331), (332)의 내벽 및 저부는 금속도금막(323)에 의해 피복되어져 있다. 도통용공(331), (332)의 내부에는, 솔더레지스터(306)의 일부가 진입해 있다.
다음으로, 상기 프린트배선판의 제조방법에 대해 설명하겠다.
우선, 유리에폭시 기판으로 된 절연층을 준비한다. 이어서, 도 10 에서 나타내는 것과 같이, 절연층(351)의 상면 및 하면에 상면동박(321) 및 하면동박(322)을 첩착한다.
계속해서, 도 11 에서 나타내는 것과 같이, 상면동박(321)에서 도통용공 형성부분(338)에 대응하는 부분을 에칭에 의해 제거해서 개구부(328)를 형성한다.
계속해서, 상면동박(321)의 상방으로부터, 도통용공형성부분(338)에 레이저광(388)을 조사한다. 이에 따라, 도 12 에서 나타내는 것과 같이, 상면동박 (321)의 개구공(328)으로부터 노출해 있는 절연층(351)에 도통용공(331)을 형성함과 동시에, 도통용공(331)의 저부를 하면동박(322)에 이르게 한다.
계속해서, 도 13 에서 나타내는 것과 같이, 도통용공(331)의 내벽 및 저부에 화학도금법 및 전기도금법을 행함에 의하여, 금속도금막(323)을 형성한다.
또한, 도 9 에서 나타내는 것과 같이, 이 금속도금막(323)은 하면동박(322)의 표면에도 형성된다.
계속해서, 상면동박(321) 및 하면동박(322)를 에칭해서, 도 14 에 나타내는 것과 같이, 상면동박(321)으로부터는 도통용공(331)과 전기적으로 접속하는 도체패턴(325)을 형성한다. 또한, 하면동박(322)으로부터는 도통용공(331)의 개구부를 폐색하는 외부접속용패드(301)를 형성한다.
계속해서, 도 9 에서 나타내는 것과 같이, 절연층(351)의 표면을 솔더레지스터(306)로서 피복함과 동시에, 솔더레지스터(306)의 일부를 도통용공(331)의 내부로 진입시켜 그 내부의 구멍을 메운다.
계속해서, 도 8 에 나타내는 것과 같이, 절연층(351)의 상면에, 다른 절연층(352)을 적층해서 절연기판(305)을 얻는다. 즉, 절연층(351)의 상면으로 프리플레그, 동박을 적층, 압착한다. 계속해서, 동박을 에칭해서 도체패턴(326), 본딩패드(327)및 탑재부(370)를 형성한다. 이어서, 절연층(352)에 레이저광을 조사해서, 도통용공(332)을 형성한다. 이 때, 도통용공(332)의 저부는 내부의 도체패턴(325)에 이르게 한다. 이어서, 화학도금법 및 전기도금법을 행함으로서 도통용공(332)의 내벽 및 저부에 금속도금막(323)을 형성한다.
계속해서, 절연층(352)의 표면을 솔더레지스터(306)로서 피복함과 동시에, 솔더레지스터(306)의 일부를 도통용공(332)의 내부로 진입시켜 구멍을 메운다. 이 때, 본딩패드(327)는 노출시킨 채로 한다.
이상에 의해, 프린트배선판(341)을 얻는다.
다음으로, 본 예의 작용 및 효과를 설명하겠다.
도 8 에 나타내는 것과 같이, 외부접속용패드(301)는 도통용공(331)의 저부를 형성하도록 배치되어져 있다. 그 때문에, 도통용공(331)과 외부접속용패드(301) 를 접속하는 도체패턴이 불요하게 된다. 따라서, 절연기판(305)의 표면에 잉여 면적이 발생해, 그 부분에 재차 다른 도체패턴등을 설치하는 것이 가능하며, 고밀도 표면실장을 실현할 수 있다. 또한, 도 15 에서 나타내는 것과 같이, 각 도통용공(331)의 간극을 좁게 하는 것이 가능하며, 종래의 도통용공보다도 고밀도로 설치할 수가 있다.
또한, 도 9 에서 나타내는 것과 같이, 외부접속용패드(301)는 도통용공(331)의 가장 바깥층측의 개구부를 폐색해서 도통용공(331)의 저부를 형성하고 있다. 그 때문에, 외부접속용패드(301)는 적어도 도통용공(331)의 개구부분의 면적을 가지고 있는 것이 된다. 이로 인해, 외부접속용패드(301)는 외부접속단자(310)의 접합에 충분한 접합면적을 확보하는 것이 가능하며, 외부접속단자(310)와의 접합강도도 우수하다.
또한, 도통용공(331)의 내부에는, 그 내벽 및 저부를 연속해서 피복하는 금속도금막(323)이 설치되어져 있다. 그 때문에, 저부인 외부접속용패드(301)는 금속 도금막(323)에 대해 강하게 접합되어져, 도통용공(331)에 대한 접합강도가 향상된다. 이로 인해, 외부접속용패드(301)를 도통용공(331)의 개구부에 근접한 크기까지 협소화하는 것이 가능하다. 따라서, 외부접속용패드(301)의 고밀도실장화 및 절연기판(305)의 표면실장의 고밀도화를 실현하는 것이 가능하다.
또한, 상기 프린트배선판의 제조방법에 있어서는, 도 13, 도 14 에 나타내는 것과 같이, 도통용공(331)의 내벽및 저부에 금속도금막(323)을 형성한 후에, 하면 동박(322)의 에칭에 의해 외부접속용패드(301)를 형성하고 있다.
그 때문에, 하면동박(322)은 도통용공(331)의 저부에 있어서, 금속도금막(323)과 강하게 밀착한다. 따라서, 외부접속용패드(301)를 도통용공(331)과 거의 같은 크기까지 협소화하는 것이 가능하며, 고밀도실장을 실현하는 것이 가능하다.
또한, 도 11 에서 나타내는 것과 같이, 절연층(351)의 도통용공형성부분(338)에 레이저광(388)을 조사한다. 이 때, 레이저광(388)은, 절연층(351)에 높은 에너지를 부여함에 의하여, 순차적으로 절연층(351)의 내방에 구멍을 뚫어 간다. 그리고, 레이저광(388)은 그 선단이 하면동박(322)에 도달했을 때에, 하면동박(322)에 의해 반사된다. 그 때문에, 여기에서 레이저광(388)의 조사를 중지하면, 도 12 에 나타내는 것과 같이, 한쪽의 개구부(339)가 하면동박(322)에 의해 피복된 비관통의 도통용공(331)이 형성된다.
여기에서 주목해야 할 것은 레이저광(388)의 조사에 의해 비관통공의 형성이 가능하다는 것이다. 이처럼 비관통공을 형성하기에는 종래에는 드릴, 루터에 의해 절연층에 구멍을 뚫은 후에 그 개구부를 동박에 의해 피복할 필요가 있었다. 그러나, 레이저광의 조사에 의해, 하면동박(322)에 도달하는 비관통공을 형성할 수 있기 때문에, 구멍을 뚫은 후의 개구부의 피복작업이 불요하게 된다. 그 때문에, 제조 공정수가 감소해서 제조 코스트를 낮게할 수 있다.
또한, 다른 절연층(352)에 도통용공(332)을 형성하는 경우에도, 레이저광을 사용하고 있다. 그 때문에, 도통용공(332)의 저부가 내부의 도체패턴(325)에 이르는 도통용공(332)을 용이하게 형성하는 것이 가능하다.
또한, 절연층(351)의 상면에 설치하는 도체패턴(325) 및 하면에 설치하는 외부접속용패드(301)는, 상면동박(321) 및 하면 동박(322)의 에칭에 의해 동시에 형성하는 것이 가능하다. 그 때문에, 효율적이고 용이하게 프린트배선판(341)을 제조할 수 있다.
또한, 상기와 같이, 도통용공(331), 외부접속용패드(301)의 고밀도실장화에 대응하는 것이 가능하기 때문에, 도 16 에서 나타내는 것과 같이, 본딩패드(327)와 접속하는 도체패턴(326)을 탑재부(370)의 내부에 둘러쳐 형성함에 의해, 전자 부품(307)과 거의 같은 크기의 칩사이즈 패키지를 얻는 것이 가능하다. 또한, 이 경우에는 탑재부(370)의 내부로 끌어 넣는 도체패턴(326)은 탑재부(370)와의 절연성을 확보할 필요가 있다. 탑재부(370)는 도체패턴(326)을 끌어들인 상태에서 전자부품(307)의 하부의 거의 전면에 설치한다.
{제 5 실시예}
본 예는 제 3의 발명의 실시형태예이다. 본 예의 프린트배선판(342)은 도 17 에 나타내는 것과 같이, 절연기판(305)이 1 층의 절연층(351)으로부터 이루어진다.
절연층(351)의 표면은 절연기판(305)의 가장 바깥층이 되며, 그 한 쪽에는 전자부품(307)이 탑재되고, 다른 쪽에는 땜납볼(310)이 접합되어 있다.
그 외에는 실시형태예 4와 같다.
본 예에 있어서도, 실시형태예 4와 같은 효과를 얻을 수가 있다.
{제 6 실시예}
제 4의 발명의 실시형태예의 프린트배선판의 제조방법에 대해서, 도 18 내지 도 27 로서 설명한다.
본 예에 의해 제조되는 프린트배선판(403)은, 도 18 ~ 도 20 에 나타내는 것과 같이, 절연기판(407)의 표면에 전자부품탑재용의 탑재부(406)및 도체패턴(401)을 가짐과 동시에 그 상하간의 전기도통을 행하는 스루홀(405)이 설치되어 있다.
도체패턴(401)은 스루홀(405)의 랜드(411)와, 전자부품(60)과 접속하는 본딩와이어(461)를 접합하기 위한 단자(413)와, 랜드(411)와 단자(413)와의 사이를 전기적으로 접속하는 배선회로(412)와, 땜납볼(4)을 접합하기 위한 패드(414)로 이루어진다.
스루홀(405)은 절연기판(407)의 주연부에 다수 설치되어져 있다.
다음으로, 본 예의 프린트배선판의 제조방법에 대해 설명하겠다.
우선, 도 21 에 나타내는 것과 같이, 유리에폭시기판으로 된 절연기판(407)을 준비하고, 그 양면에 동박(415)을 첩착한다. 이어서, 도 22 에 도시하는 바와 같이, 에칭에 의해 동박(415)의 불요부분을 제거해서, 도체패턴(401)을 형성함과 동시에 각 도체패턴(401)을 전기적으로 접속하는 도금리드(402)를 형성한다. 도금리드(402)를 개재시킨 도체패턴(401)의 간극은 최소 0.3 mm 으로 한다.
계속해서, 도 23 에 도시하는 바와 같이, 드릴, 루터등을 사용해서 절연기판(407)의 스루홀형성부분(450)을 천공하여 스루홀(405)를 천공설치한다.
계속해서, 도체패턴(401)의 표면 및 스루홀(405)의 내벽에 화학도금막(416)을 형성한다. 화학도금막(416)은 동으로 이루어지며, 그 두께는 2 ㎛ 이다. 이어서, 도 24, 도 25 에 나타내는 것과 같이, 절연기판(407)을 전기도금조에 침지한 상태에서 도금리드(402)를 통해 도체패턴(401) 및 화학도금막(416)에 전류(404)를 흘려 보내어, 도체패턴(401) 및 화학도금막(416)의 표면을 전기도금막(417)에 의해 피복한다. 전기도금막(417)은 동으로 이루어지며, 그 두께는 10 ㎛이다.
계속해서, 도 26 에 나타내는 것과 같이, 도금리드(402)에 레이저광(408)을 조사해서, 도금리드(402)를 용융절단한다. 레이저광(408)으로써는, 파장 248 nm, 출력 50W의 엑시머레이저를 사용한다. 이에 따라, 도 27 에서 나타내는 것과 같이, 각 도체패턴(401) 사이의 절연을 도모한다.
이상에 의하여 도 18 내지 도 20 의 프린트배선판(403)을 얻는다.
다음으로, 본 예의 작용 및 효과에 대해서 설명하겠다.
레이저광은 위상을 갖춘 코히어런트광이기 때문에 지향성이 높다. 그 때문에, 도 26 에 나타내는 것과 같이, 레이저광(408)의 조사에 의해 미소부분에 높은 에너지를 부여하는 것이 가능하다. 이로 인해, 도금리드(402)를 미소화한 경우에도 도체패턴(401)에 손상을 주는 일 없이, 도금리드(402)만을 용융절단하는 것이 가능하다. 따라서, 도금리드(402)를 미소한 패턴으로 형성하는 것이 가능하며, 이에 따라 도체패턴(401)의 사이, 스루홀(405)의 사이를 협소화하는 것이 가능하다. 따라서, 본 예에 의하면, 도체패턴(401)의 고밀도실장화를 실현하는 것이 가능하다.
이상과 같이, 본 발명에 따르면 협소한 개구부를 가지는 절연피막을 형성할 수 있는 프린트배선판 및 그 제조방법을 제공하는 것이 가능하다.

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 절연기판의 상면에 형성한 상면패턴과, 상기 절연기판의 하면에 형성한 하면패턴과, 상기 절연기판을 관통함과 동시에 상기 하면패턴의 상면에 달하는 도통용공을 설치하여 되고, 상기 하면패턴이 그 도통용공의 하단부를 덮어씌우듯이 하고, 또한 그 도통용공의 내부에는 상기 상면패턴과 상기 하면패턴을 전기적으로 도통시키는 금속을 그 도통용공의 내부전체에 충전하여 형성되는 금속충전재가 설치되어져 있고,
    상기 금속충전재는 상기 도통용공의 내부에 있어서 상기 하면패턴의 상부에 전기도금 방법으로 형성된 도금층을 퇴적시켜 형성된 도금퇴적물이고,
    또한, 상기 상면패턴은 상기 도통용공의 주위에 있어서 폭 0.05 ~ 0.2 mm로 설치되어져 있는 것을 특징으로 하는 프린트배선판.
  7. 삭제
  8. 삭제
  9. 제 6 항에 있어서,
    상기 상면패턴은, 상기 도통용공의 주위를 남기고, 레지스터막에 의해 피복되어져 있는 것을 특징으로 하는 프린트배선판.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 1층 또는 2층 이상의 절연층으로부터 형성되는 절연기판과, 그 절연기판의 가장 바깥층에 설치한 외부접속용패드와, 상기 가장 바깥층과 다른 타 층에 설치한 도체패턴과, 상기 외부접속용패드와 상기 도체패턴과를 전기적으로 접속해서 형성되는 도통용공을 가지는 프린트배선판에 있어서,
    상기 절연층은 합성수지단체, 합성수지와 무기필러로 되는 수지기재, 합성수지와 무기질크로스로 되는 크로스기재, 프리플레그로부터 선택되고,
    상기 절연층을 레이저로 개구하여 도통용공이 형성되고,
    상기 외부접속용패드는 도통용공의 가장 바깥층측의 개구부를 폐색하여 그 도통용공의 저부를 형성하며, 또한, 상기 도통용공의 내부에는 그 도통용공의 내벽 및 저부를 연속해서 피복하는 금속도금막이 설치되어져 있는 것을 특징으로 하는 프린트배선판.
  16. 제 15 항에 있어서,
    상기 외부접속용패드의 표면에는 도통용공의 중심위치에 외부접속단자가 접합되어져 있는 것을 특징으로 하는 프린트배선판.
  17. 제 15 항에 있어서,
    상기 외부접속단자는 땜납볼, 프로브, 도전성접착제, 도전성와이어등의 어느 것인 것을 특징으로 하는 프린트배선판.
  18. 절연층의 상면에 도체패턴을, 하면에 외부접속용패드를 설치하며, 상기 도체패턴과 외부접속용패드와의 사이는 도통용공에 의해 전기적으로 접속되어지는 프린트배선판을 제조하는 방법에 있어서,
    우선, 상기 절연층은 합성수지단체, 합성수지와 무기필러로 되는 수지기재, 합성수지와 무기질크로스로 되는 크로스기재, 프리플레그로부터 선택되고,
    절연층의 상면 및 하면에 상면동박 및 하면동박을 첩착하고,
    계속해서, 상기 상면동박에서의 도통용공형성부분에 대응하는 부분을 에칭에 의해 제거해서 개구공을 형성하고,
    이어서, 상기 상면동박의 개구공으로부터 노출해 있는 절연층에 레이저로 도통용공을 형성함과 동시에, 그 도통용공의 저부를 상기 하면동박에 이르게 하고,
    이어서, 도통용공의 내벽에 화학도금막을 형성하고,
    또한, 도통용공의 내부에 그 도통용공의 내벽및 저부를 연속해서 피복하는 전기도금막을 형성하며,
    이어서, 상기 상면동박 및 하면동박을 에칭해서, 상면동박으로부터는 상기 도통용공과 전기적으로 접속하는 도체패턴을 형성하고, 또한 상기 하면동박으로부터는 상기 도통용공의 개구부를 폐색하는 외부접속용패드를 형성하는 것을 특징으로 하는 프린트배선판의 제조방법.
  19. 제 18 항에 있어서,
    상기 도체패턴 및 외부접속용패드를 형성한 후에는 상기 외부접속용패드를 가장 바깥층에 배치한 상태에서, 그 외부접속용패드를 설치한 상기 절연층에 대해서 1층 또는 2층 이상의 타 절연층을 적층하는 것을 특징으로 하는 프린트배선판의 제조방법.
  20. 제 18 항 또는 19 항에 있어서,
    상기 외부접속용패드의 표면에는 도통용공의 중심위치에 외부접속단자를 접합하는 것을 특징으로 하는 프린트배선판의 제조방법.
  21. 삭제
  22. 삭제
  23. 제 6 항에 있어서,
    상기 도통용공의 형성은 절연기판의 도통용공 형성부분에 레이저광을 조사하여 구성된 프린트배선판.
  24. 제 15 항에 있어서,
    상기 금속도금막은 전기도금방법에 의해 형성된 프린트배선판.
  25. 제 15 항에 있어서,
    상기 합성수지는 에폭시수지, 페놀수지, 폴리이미드수지, 폴리부타디엔수지, 불화수지로부터 선택된 프린트배선판.
  26. 제 18 항에 있어서,
    상기 합성수지는 에폭시수지, 페놀수지, 폴리이미드수지, 폴리부타디엔수지, 불화수지로부터 선택된 프린트배선판의 제조방법.
KR1019997006199A 1997-02-28 1998-01-05 프린트배선판및 그 제조방법 KR100691297B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP??????9-62131 1997-02-28
JP6213197 1997-02-28
JPJP-P-1997-00062131 1997-02-28
JP6550997 1997-03-03
JP??????9-65509 1997-03-03
JPJP-P-1997-00065509 1997-03-03
JP??????9-361961 1997-12-09
JP36196197A JP3633252B2 (ja) 1997-01-10 1997-12-09 プリント配線板及びその製造方法
JPJP-P-1997-00361961 1997-12-09
PCT/JP1998/000007 WO1998031204A1 (en) 1997-01-10 1998-01-05 Printed wiring board and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020067017008A Division KR100873835B1 (ko) 1997-02-28 1998-01-05 프린트배선판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000069984A KR20000069984A (ko) 2000-11-25
KR100691297B1 true KR100691297B1 (ko) 2007-03-12

Family

ID=27297747

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019997006199A KR100691297B1 (ko) 1997-02-28 1998-01-05 프린트배선판및 그 제조방법
KR1020067017008A KR100873835B1 (ko) 1997-02-28 1998-01-05 프린트배선판 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020067017008A KR100873835B1 (ko) 1997-02-28 1998-01-05 프린트배선판 및 그 제조방법

Country Status (3)

Country Link
EP (2) EP1667502B1 (ko)
KR (2) KR100691297B1 (ko)
DE (1) DE69837840T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855529B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP2002359459A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法、プリント配線基板および実装構造体
KR100791353B1 (ko) * 2005-05-20 2008-01-07 삼성전기주식회사 영구보호피막의 형성방법 및 영구보호피막이 형성된인쇄회로기판
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
CN106856651A (zh) * 2016-12-20 2017-06-16 太仓市天丝利塑化有限公司 一种环保型高上粉性液晶显示器金属外壳及静电喷涂工艺
CN112911819A (zh) * 2019-11-19 2021-06-04 同扬光电(江苏)有限公司 线路板及其制作方法、发光装置及其制作方法
CN112055458A (zh) * 2020-10-13 2020-12-08 深圳光富照明有限公司 一种led电路板制造方法
CN113660790B (zh) * 2021-08-13 2022-09-13 博敏电子股份有限公司 一种采用激光烧蚀返工阻焊显影不良的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3385773A (en) * 1965-05-28 1968-05-28 Buckbee Mears Co Process for making solid electrical connection through a double-sided printed circuitboard
US4290195A (en) * 1978-09-01 1981-09-22 Rippere Ralph E Methods and articles for making electrical circuit connections employing composition material
FR2498873A1 (fr) * 1981-01-23 1982-07-30 Sev Alternateurs Procede de fabrication de circuits imprimes
DE3430290A1 (de) * 1984-08-17 1986-02-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur selektiven metallisierung
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JPH03173497A (ja) * 1989-12-01 1991-07-26 Hitachi Cable Ltd 多層配線基板およびその製造方法
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
JPH05152750A (ja) * 1991-09-26 1993-06-18 Nec Corp 多層配線基板の製造方法
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
EP0568313A2 (en) * 1992-05-01 1993-11-03 Nippon CMK Corp. A method of manufacturing a multilayer printed wiring board
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5567295A (en) * 1994-01-11 1996-10-22 Dell Usa L.P. Method and apparatus for making staggered blade edge connectors
GB9401869D0 (en) * 1994-02-01 1994-03-30 Heinze Dyconex Patente Improvements in and relating to printed circuit boards
JP3400067B2 (ja) * 1994-03-16 2003-04-28 富士通株式会社 印刷配線板の導体切断方法及び装置
JPH08279678A (ja) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
KR100873835B1 (ko) 2008-12-15
EP1667502B1 (en) 2013-03-13
EP0966185A1 (en) 1999-12-22
EP0966185B1 (en) 2007-05-30
EP0966185A4 (en) 2004-08-25
KR20060103351A (ko) 2006-09-28
EP1667502A3 (en) 2007-07-25
DE69837840D1 (de) 2007-07-12
DE69837840T2 (de) 2008-01-24
EP1667502A2 (en) 2006-06-07
KR20000069984A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
JP3633252B2 (ja) プリント配線板及びその製造方法
KR100572143B1 (ko) 프린트배선판 및 그 제조방법
JP3395621B2 (ja) プリント配線板及びその製造方法
JP2006237637A (ja) プリント配線板及びその製造方法
JP3855768B2 (ja) プリント配線板及びその製造方法
KR100691297B1 (ko) 프린트배선판및 그 제조방법
JP2007208298A (ja) プリント配線板
JP3925192B2 (ja) プリント配線板及びその製造方法
JP2005057298A (ja) プリント配線板及びその製造方法
JP2002237679A (ja) プリント配線板及びその製造方法
JP2007201515A (ja) プリント配線板の製造方法
JP2002237680A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
G170 Publication of correction
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 11

EXPY Expiration of term