KR100855529B1 - 다층프린트배선판 및 그 제조방법 - Google Patents

다층프린트배선판 및 그 제조방법 Download PDF

Info

Publication number
KR100855529B1
KR100855529B1 KR1020077015080A KR20077015080A KR100855529B1 KR 100855529 B1 KR100855529 B1 KR 100855529B1 KR 1020077015080 A KR1020077015080 A KR 1020077015080A KR 20077015080 A KR20077015080 A KR 20077015080A KR 100855529 B1 KR100855529 B1 KR 100855529B1
Authority
KR
South Korea
Prior art keywords
layer
resin
conductor circuit
hole
copper
Prior art date
Application number
KR1020077015080A
Other languages
English (en)
Other versions
KR20070086859A (ko
Inventor
나오히로 히로세
코우타 노다
히로시 세가와
혼진 엔
키요타카 츠카다
나오토 이시다
코우지 아사노
아츠시 쇼우다
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP24938298A external-priority patent/JP2000077851A/ja
Priority claimed from JP28194098A external-priority patent/JP2000091742A/ja
Priority claimed from JP28194298A external-priority patent/JP2000091750A/ja
Priority claimed from JP30324798A external-priority patent/JP2000114727A/ja
Priority claimed from JP04351499A external-priority patent/JP4127441B2/ja
Priority claimed from JP04351599A external-priority patent/JP4127442B2/ja
Priority claimed from JP6024099A external-priority patent/JP2000261149A/ja
Priority claimed from JP11624699A external-priority patent/JP4137279B2/ja
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20070086859A publication Critical patent/KR20070086859A/ko
Application granted granted Critical
Publication of KR100855529B1 publication Critical patent/KR100855529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0773—Dissolving the filler without dissolving the matrix material; Dissolving the matrix material without dissolving the filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/121—Metallo-organic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

개구가 수지(20)에 레이저에 의하여 형성되고 그에 따라 바이어홀이 형성된다. 이때에 열전도율을 낮추기 위하여 에칭에 의하여 그 두께가 3 ㎛ 로까지 처리된 동박(22)이 콘포멀마스크로서 사용된다. 따라서 펄스형의 레이저빔의 조사수가 감소하여도 수지(20)에 개구(20a)가 형성된다. 따라서, 수지층의 층간절연을 수행하는 수지(20)의 언더컷의 발생이 방지된다. 그에 따라 바이어홀의 연결성의 신뢰도가 향상되는 것이다.
다층프린트배선판

Description

다층프린트배선판 및 그 제조방법{Multilayer printed wiring board and method for manufacturing the same}
도 1(A), 도 1(B), 도 1(C), 도 1(D)는, 본 발명의 제 1실시형태에 관계하는 프린트배선판의 제조공정도이다.
도 2(E), 도 2(F), 도 2(G), 도 2(H)는, 본 발명의 제 1실시형태에 관계하는 프린트배선판의 제조공정도이다.
도 3(I), 도 3(J), 도 3(K), 도 3(L)은, 본 발명의 제 1실시형태에 관계하는 프린트배선판의 제조공정도이다.
도 4(M), 도 4(N), 도 4(O), 도 4(P)는, 본 발명의 제 1실시형태에 관계하는 프린트배선판의 제조공정도이다.
도 5(M'), 도 5(N'), 도 5(O'), 도 5(P')는, 본 발명의 제 1실시형태의 제 1 변형예에 관계하는 프린트배선판의 제조공정도이다.
도 6(Q), 도 6(R)은, 본 발명의 제 1실시형태에 관계하는 프린트배선판의 제조공정도이다.
도 7(A), 도 7(B), 도 7(C)는, 본 발명의 제 2실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 8(D), 도 8(E), 도 8(F)는, 제 2실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 9(G), 도 9(H), 도 9(I)는, 제 2실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 10(J), 도 10(K), 도 10(L)은, 제 2실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 11(M), 도 11(N)은, 제 2실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 12(A), 도 12(B), 도 12(C)는, 제 2실시형태의 제 1 변형예에 관계하는 다층프린트배선판의 제조공정도이다.
도 13은, 제 2실시형태의 제 1 변형예에 관계하는 다층프린트배선판의 제조공정도이다.
도 14는, 본 발명의 제 3 실시형태에 관계하는 기판 상의 도체회로에, 본 발명의 조화처리방법에 의해 조화면을 형성한 때의 조화면의 일례를 도시하는 평면도이다.
도 15는, 도 14에 도시한 도체회로표면의 A-A선 종단면도이다.
도 16은, 도 14에 도시한 도체회로표면의 다른 부분의 종단면도이다.
도 17(A), 도 17(B), 도 17(C), 도 17(D)는, 본 발명의 제 3실시형태에 관계하는 다층프린트배선판의 제조공정의 일부를 도시하는 종단면도이다.
도 18(A), 도 18(B), 도 18(C), 도 18(D)는, 본 발명의 제 3실시형태에 관계하는 다층프린트배선판의 제조공정의 일부를 도시하는 종단면도이다.
도 19(A), 도 19(B), 도 19(C), 도 19(D)는, 본 발명의 제 3실시형태에 관계하는 다층프린트배선판의 제조공정의 일부를 도시하는 종단면도이다.
도 20은, 본 발명의 제 3 실시형태에 관계하는 프린트배선판에 있어서 바이어홀용 개구의 사시도이다.
도 21은, 본 발명의 제 3 실시형태에 관계하는 프린트배선판에 있어서 조화 후의 바이어홀용 개구의 단면도이다.
도 22(A), 도 22(B), 도 22(C), 도 22(D)는, 본 발명의 제 4 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 23(E), 도 23(F), 도 23(G), 도 23(H)는, 본 발명의 제 4 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 24(I), 도 24(J), 도 24(K), 도 24(L)은, 본 발명의 제 4 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 25(M), 도 25(N), 도 25(O), 도 25(P)는, 본 발명의 제 4 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 26(Q), 도 26(R), 도 26(S)는, 본 발명의 제 4 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 27은, 본 발명의 제 4 실시 형태에 관계하는 다층프린트배선판의 단면도이다.
도 28은, 본 발명의 제 4 실시 형태에 관계하는 다층프린트배선판의 단면도이다.
도 29는, 도 24(I)의 C부의 확대도이다.
도 30(A)는 층간수지절연층에 천공설치한 관통공의 확대사진의 스케치에서 관통공을 비스듬이 위에서 본 상태를, 도 30(B)는 바로 위에서 본 상태를 도시하고 있다.
도 31(A)는 도 26(R)의 A부의 확대도이고, 도 31(B)는 도 26(R)의 B부의 확대도이다.
도 32(A)는 솔더레지스트에 천공설치한 관통공 (상측) 의 확대사진의 스케치에서, 관통공을 비스듬이 위에서 본 상태를, 도 32(B)는 바로 위에서 본 상태를 도시하고 있다.
도 33(A)는 솔더레지스트에 천공설치한 관통공 (하측) 의 확대사진의 스케치로서 바로 위에서 본 상태를, 도 33(B)는 관통공의 측벽을 측방에서 본 상태를, 도 33(C)는 관통공을 비스듬이 위에서 본 상태를 도시하고 있다.
도 34는, 관통공을 형성하는 레이저장치의 설명도이다.
도 35(A), 도 35(B), 도 35(C), 도 35(D)는, 제 5 실시형태의 제 1 변형예에 관계하는 스루홀형성기판의 제조공정도이다.
도 36(A), 도 36(B), 도 36(C), 도 36(D)는, 제 5 실시형태의 제 2 변형예에 관계하는 스루홀형성기판의 제조공정도이다.
도 37(A), 도 37(B), 도 37(C), 도 37(D)는, 제 5 실시형태의 제 3 변형예에 관계하는 스루홀형성기판의 제조공정도이다.
도 38(A), 도 38(B), 도 38(C), 도 38(D), 도 38(E), 도 38(F)는, 제 5 실시 형태의 제 4 변형예에 관계하는 다층프린트배선판의 제조공정도이다.
도 39(G), 도 39(H), 도 39(I), 도 39(J), 도 39(K)는, 제 5 실시형태의 제 4 변형예에 관계하는 다층프린트배선판의 제조공정도이다.
도 40(L), 도 40(M), 도 40(N), 도 40도(O), 도 40(P)는, 제 5실시형태의 제 4 변형예에 관계하는 다층프린트배선판의 제조공정도이다.
도 41(Q), 도 41(R), 도 41(S), 도 41(T)는, 제 5 실시형태의 제 4 변형예에 관계하는 다층프린트배선판의 제조공정도이다.
도 42(U), 도 42(V), 도 42(W)는, 제 5 실시형태의 제 4 변형예에 관계하는 다층프린트배선판의 제조공정도이다.
도 43은, 제 5 실시 형태의 제 4 변형예에 관계하는 다층프린트배선판의 단면도이다.
도 44는, 도 5 실시 형태의 제 6 변형예에 관계하는 다층프린트배선판의 단면도이다.
도 45(A), 도 45(B), 도 45(C), 도 45(D), 도 45(E), 도 45(E')는, 본 발명의 제 6 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 46(F), 도 46(G), 도 46(H), 도 46(I), 도 46(J), 도 46(K)는, 본 발명의 제 6 실시 형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 47(L), 도 47(M), 도 47(N), 도 47(O), 도 47(P)는, 본 발명의 제 6 실시형태에 관계하는 다층프린트배선판의 제조공정도이다.
도 48(Q), 도 48(R), 도 48(S), 도 48(T)는, 본 발명의 제 6 실시형태에 관 계하는 다층프린트배선판의 제조공정도이다.
도 49(U), 도 49(V)는, 본 발명의 제 6 실시 형태에 관계하는 다층프린트배선판의 단면도이다.
도 50은, 본 발명의 제 6 실시 형태에 관계하는 다층프린트배선판의 단면도이다.
도 51(A), 도 51(B), 도 51(C)는, 제 7 실시형태에 관계하는 프린트배선판의 제조에 이용되는 동장적층판의 부분 개략 단면도이다.
도 52(A), 도 52도(B)는, 제 7 실시형태에 관계하는 프린트배선판의 제조에 이용되는 동장적층판의 부분 개략 단면도이다.
도 53(A), 도 53(B)는, 제 7 실시 형태에 관계하는 프린트배선판의 제조에 이용되는 동장적층판의 부분 개략 단면도이다.
도 54는, 제 7 실시 형태의 제 1 변형예에 관계하는 다층프린트배선판의 부분 개략 단면도이다.
도 55는, 제 7 실시 형태의 제 1 변형예에 관계하는 다층프린트배선판의 부분 개략 단면도이다.
도 56은, 제 2 실시 형태와 비교예와의 비교를 도시하는 도면이다.
도 57은, 제 3 실시 형태와 비교예와의 비교를 도시하는 도면이다.
도 58은, 제 6 실시 형태와 비교예와의 비교를 도시하는 도면이다.
도 59는 화학식을 도시하는 도이다.
도 60은 화학식을 도시하는 도이다.
이 발명은, 다층프린트배선판 및 그 제조방법에 관한 것으로서, 특히 레이저에 의해 개구부를 천공설치하고, 상기 개구부에 도금막을 생성하는 것으로 바이어홀, 솔더레지스트층의 개구, 스루홀용 개구를 형성하는 다층프린트배선판의 제조 방법에 관한 것이다. 또, 본 발명은 코어로 되는 기판의 구성에 관한 것이다.
수지절연층의 표면에 도체층을 형성하고, 그 도체층의 일부에 에칭에 의해 개구를 설치하고, 이 개구에 레이저를 조사하여 수지절연층에 개구공을 개방하는, 소위 콘포멀마스크를 이용하는 다층프린트배선판의 제조방법으로서, 특개평9-130038 호가 제안되고 있다.
그러나, 앞에서 말한 기술에서는, 12㎛∼18㎛ 로 두께가 있는 동박을 콘포멀마스크로서 사용하기 때문에, 동박의 열전도율이 크고, 열이 확산하기 쉽기 때문에, 높은 출력의 레이저 혹은 펄스상의 레이저를 다수 회 조사하는 것이 필요하게 된다. 이 때문에 수지절연층에 개구공을 형성할 때에, 공이 횡방향으로 넓혀지는 언더컷이 발생하고, 상기 공에 전해동도금막 및 무전해동도금막을 배설하여 바이어홀을 형성해도, 전해동도금막 및 무전해동도금막의 박리가 발생하기 쉽게 되고, 접속 신뢰성이 낮아졌다.
또한 상기 기술에서는 파인피치의 도체회로를 형성하는 것은 불가능했다. 제조공정에 있어서, 전해동도금막을 형성한 후, 레지스트 하의 무전해동도금막(0.1∼ 5㎛) 및 동박(12∼18㎛)을 제거하지 않으면 안되기 때문에, 도체회로의 폭을 좁게 하는 것이 불가능했다.
마찬가지로, 두께가 있는 동박을 컨포멀마스크로서 사용하기 위해 미세한 개구공 직경의 바이어홀을 형성하는 것이 불가능했다. 즉 제조공정에 있어서, 레지스트 하의 무전해동도금막(2㎛) 및 동박(12㎛∼18㎛)을 제거하지 않으면 안되기 때문에, 바이어홀의 직경을 작게 하는 것이 곤란했다.
한편, 특개평 4-3676호에 개시하는 바와 같이, 「콘포멀마스크」를 이용하는 방법에서는 절연수지층 상에 금속층을 형성해두고, 바이어홀 형성 부분의 금속층을 에칭에 의해 제거하여 개구를 설치해 두고, 이 개구 부분에 레이저광을 조사하여 개구에 의하여 노출한 절연수지층 만을 제거한다. 이 기술에 의하면 절연수지층에 복수의 바이어홀용 개구를 설치하는 것이 가능하기 때문에 생산성이 뛰어나다.
그러나 본 발명자의 연구에 의하면, 이러한 기술에 있어서는 바이어홀용 개구에 수지가 잔존하고 냉열사이클에 의해 잔류수지가 팽창하여 바이어홀을 밀어 올려 버려, 상층과 하층의 사이를 전기적으로 절연한다고 하는 문제가 있는 것이 밝혀졌다.
또, 본 발명자의 연구에 의하면 개구 주연부의 수지가 쏟아 올라두 터워지고, 바이어홀이 단선해 버린다고 하는 문제가 보여졌다.
한편, 빌드업 다층프린트배선판으로서, 소위 RCC(RESIN COATED COPPER;수지부동박)를 사용한 다층화기술이 제안되고 있다. 이 기술은 RCC를 회로기판에 적층하고, 동박을 에칭제거하여 바이어홀 형성부위에 관통공을 설치하고, 이 관통공부 분의 수지층에 레이저광을 조사하여 수지층을 제거하는 것에 의해 개구부를 형성하고, 개구부를 도금 충전하는 것에 의해, 바이어홀을 형성하는 기술이다.
또한 특개평 9-36551호 공보에 기재되어 있는 바와 같은, 스루홀에 도전성 물질이 충전된 단면회로기판을 접착제층을 개재하여 적층하고 다층화하는 기술도 개발되어 있다.
이러한 다층프린트배선판에서는, 하층도체회로 표면과 층간수지절연층과의 접착성을 확보하기 위해, 하층도체회로표면의 조화처리를 행한다.
조화처리의 방법으로서는, 예를 들면 도체회로표면을 Cu-Ni-P 합금으로 되는 침상 또는 다공질의 도금층으로 피복하여 조화하는 방법(이하, Cu-Ni-P 도금처리법이라고 한다), 도체회로표면을 흑화(산화)-환원처리하는 것에 의해 조화하는 방법(이하, 흑화-환원처리법이라고 한다), 도체회로표면을 과산화수소-유산의 혼합수용액 등을 이용하여 소프트에칭하는 것에 의해 조화하는 방법(이하, 소프트에칭법이라고 한다), 도체회로표면에 샌드페이퍼 등에 의해 할퀸 상처를 부가하여 조화하는 방법(이하, 스크래치법이라고 한다) 등을 들 수 있다.
그러나, Cu-Ni-P 도금처리법 또는 흑화-환원처리법에 의해 도체회로를 조화한 후, 층간수지절연층을 형성하고 이어서 레어저광을 조사하여 층간수지절연층에 바이어홀용 개구를 형성하도록 하면, 레이저광의 조사에 의해 도체회로의 조화면이 소실하여 평탄화해 버리고, 그 위에 형성하는 바이어홀과의 접착성이 불량하게 된다고 하는 문제가 있었다.
이것은 상기 처리에 의해 형성된 조화면은 착색되어 있기 때문에, 레이저광 을 흡수해 버리기 때문이다.
또, 소프트에칭법과 스크래치법에 의해, 도체회로에 조화면을 형성한 경우에는, 조화면은 레이저광을 흡수하지 않는다. 그러나, 조화면이 충분하게 조화되어 있지 않기 때문에, 도체회로와 층간수지절연층과의 밀착성이 충분하지 않다는 문제가 있다.
한편, 종래 기술에서 바이어홀은, 층간수지절연층에 관통공을 천공설치하고 상기 관통공에 금속막을 배설하는 것에 의해 형성된다. 종래, 상기 관통공은 층간수지절연층으로서 감광성수지를 이용하여 관통공에 상당하는 위치에 흑원이 그려진 마스크를 개재하여 노광하여 상기 층간수지절연층을 감광시키고, 흑원 위치에 상당하는 미감광부분을 용해하는 것으로 형성하고 있다.
그러나 상기 포토리소그라피에 의한 방법에서는, 최소경의 관통공으로서 직경 80㎛ 정도가 한계이고, 다층프린트배선판의 고밀도화의 요구에 응할 수 없게 되기도 한다. 이 때문에 본 발명자는 레이저에 의한 관통공을 형성하는 것의 착상을 얻고, 실험을 행한 결과, 80㎛ 경 이하의 관통공을 형성할 수 있는 것을 판명했다.
그러나 80㎛ 이하의 관통공에 의해 바이어홀을 형성할 때에, 바이어홀의 신뢰성이 낮아지는 것을 알았다. 이 원인을 연구한 바, 관통공과 무전해도금막과의 밀착성에 문제가 있는 것을 알아냈다. 즉 무전해도금막을 석출시켜 바이어홀로 하지만, 레어저로 천공설치한 소경의 관통공과 무전해도금막과의 밀착성이 낮고 관통공으로부터 무전해도금막이 박리하는 것으로 단선이 발생한다는 것이 판명되었다.
한편, 종래 기술의 포토리소그라피는 노광·현상에 의해 통공을 천공설치하 고 있기 때문에 감광성의 재료밖에 이용할 수 없고, 다층프린트배선판에 요구되는 기능을 만족시킬 수 없는 경우가 있다.
또, 종래 기술의 다층프린트배선판에서는 납땜범프의 접속 신뢰성이 낮았다. 이 원인을 연구한 바, 관통공과 금속막과의 밀착성에 문제가 있는 것을 알았다. 즉 개구 하의 도체회로에 니켈도금막을 석출시킨 위에 납땜을 충전하여 납땜범프로 하지만, 상기 도체회로와 니켈도금막과의 밀착성이 낮고, 도체회로로부터 니켈도금막이 박리하는 것으로 납땜범프의 단선이 생기고 있는 것이 판명되었다.
한편, 코어기판에 설치된 스루홀은 미세화가 요구되어지고, 직경 100㎛ 미만의 스루홀은 드릴에 의한 절삭천공은 지극히 곤란하고, 동장적층판에 레이저가공함에 의해 삭공한다.
사용된 레어저광으로는 탄산가스레이저가 가격도 싸고, 공업생산용으로는 최적이다. 그러나 탄산레이저광에서는 동박 표면에서 반사되어버려, 레어저가공에 의해 직접 동장적층판에 관통공을 형성하는 것은 불가능하다고 하는 것이 기술적인 상식이었다. 이 때문에 동장적층판의 동박표면을 흑화처리(산화처리)하여 레어저광을 조사하는 기술이 특개 S61-99596호로서 제안되고 있다.
그러나 이러한 기술에 있어서는, 최초로 흑화처리가 필요하고 공정이 길어진다고 하는 문제가 있다.
본 발명자들은 예의 연구한 결과, 동박을 얇게 하는 것에 의해, 표면에서의 반사에도 불구하고 동박에 개구를 형성할 수 있다고 하는 의외의 사실을 발견했다.
한편, 근래의 고밀도 다층화의 요구에 의해, 빌드업 다층프린트배선판이 주 목받고 있다. 이 다층배선판은 코어기판 상에 도체회로와 층간수지절연층이 교호로 적층된 다층배선판이고, 각 층의 도체회로가 바이어홀로 접속되어 있다.
이러한 빌드업 다층배선판의 코어기판으로서는, 종래로 부터, FR-4등급의 그래스에폭시기판이 채용되어 왔다.
그러나 이러한 FR-4등급의 그래스에폭시기판은, HAST시험과 스팀시험 등으로 도금스루홀 사이의 절연저항치가 저하하거나 히트사이클 시험에 의해 도금스루홀체인의 저항치가 크게 변화해 버린다고 하는 문제가 발생했다. 즉, 장기 사용할 때의 신뢰성이 저하했다.
이러한 문제를 해결하기 위해, BT(비스머레이미드트리아진)수지를 이용한 코어기판이 제안되고 있지만, 가격이 높은 문제가 있다.
본 발명자들은, BT수지와 같은 가격이 높은 수지가 아니라, 에폭시수지와 같은 저가의 수지에 의해, 스루홀 사이의 절연저항치의 저하, 스루홀 사이를 접속하는 도체회로 저항치의 변동을 억제할 수 없을까 생각하여, 이러한 문제는 수지의 Tg점에 기인한다고 하는 의외의 사실을 알기에 이르렀다.
한편, 프린트배선판의 제작방법은 서브트랙티브법(Subtractive Process)과, 어디티브법(Additive Process)으로 크게 구별된다. 서브트랙티브법은 에칭법이라고도 불리고, 동장적층판의 표면동박을 화학적으로 부식하는 것을 특징으로 한다. 여기에서 프린트배선판(양면판)을 서브트랙티브법에 의해 제조하는 방법을 간단히 설명한다.
우선, 절연기재의 양면에 두께 수십㎛ 의 동박을 첩착하여 되는 동장적층판 을 준비한다. 이 동장적층판의 소정의 개소에, 드릴링 등에 의해 스루홀 형성용공을 형성한다. 천공 공정을 행하면 스루홀 형성용공 내에 스미어가 생기기 때문에, 그것을 용해하여 제거하야 하는 데스미어액으로 동장적층판을 처리한다. 데스미어공정 후, 동박에 유래하는 하지층의 전체 및 스루홀 형성용공의 내벽 면에 무전해동도금에 의해서 박부(薄付)도금층을 형성한다. 이러한 도금공정 후, 박부도금층 상에 마스크를 형성한다.
그리고 마스크의 개구부로부터 노출되어 있는 장소에 전해동도금에 의해 후부(厚付)도금층을 형성한다. 이러한 도금공정의 후, 마스크를 박리하고, 납땜도금 등에 의해 후부도금층 상에 에칭레지스트를 형성한 상태에서 에칭을 행한다. 이 에칭에 의해 박부도금층 및 하지층을 제거하고 도체패턴끼리를 분단한다. 그리고 최후에 에칭레지스트를 박리하면, 소정의 프린트배선판이 완성된다.
그러나 이러한 방법에서는 형상이 좋은 파인패턴을 정확하게 형성하는 것이 불가능하고, 에칭의 특성상 하부 쪽이 상부보다도 길게 되는, 즉 끝단이 긴 형상의 도체패턴으로 되기 쉬웠다. 따라서 파인화·고정도화가 요구되는 부분(예를 들면 본딩패드부분)의 패턴을 형성하는 것이 곤란했다.
본 발명은, 앞에서 말한 과제를 해결하기 위한 것으로서, 그 목적으로 하는 것은 콘포멀마스크를 이용하면서도 언더컷이 발생하지 않는 다층프린트배선판의 제조방법을 제안하는 것이다.
본 발명은, 바이어홀부에 있는 접속 신뢰성이 보다 한층 향상한 다층프린트 배선판을 얻는 것을 목적으로 한다.
본 발명은, 이러한 종래 기술의 문제점을 해결하기 위한 것으로 그 목적은 도체회로 상에 형성하는 층간수지절연층과의 밀착성이 뛰어난 것과 함께, 층간수지절연층에 바이어홀을 형성하기 위해 레어저광을 조사한 때에도 도체회로표면의 조화층이 평탄화되지 않고 하층의 도체회로와의 밀착성이 뛰어난 바이어홀(도체회로)이 형성된 다층프린트배선판 및 그 제조 방법을 제공하는 것이다.
본 발명은, 앞에서 말한 과제를 해결하기 위한 것으로 그 목적은 높은 신뢰성의 소경바이어홀을 형성할 수 있는 다층프린트배선판 및 그 제조방법을 제공하는 것이다.
본 발명은 앞에서 말한 과제를 해결하기 위한 것으로 그 목적은 솔더레지스트에 고성능의 재료를 선택할 수 있는 다층프린트배선판 및 그 제조방법을 제공하는 것이다.
또 본 발명의 목적은 높은 신뢰성의 납땜범프를 형성할 수 있는 다층프린트배선판 및 그 제조방법을 제공하는 것이다.
본 발명은 앞에서 말한 과제를 해결하기 위한 것으로, 그 목적으로 하는 것은, 동장적층판을 직접 레어저에서 천공할 수 있는 기술과 함께, 이러한 방법에서 얻어진 스루홀형성기판 및 다층프린트배선판을 제안하는 것이다.
본 발명은 저가로 HAST시험과 스팀시험 등으로 스루홀 사이의 절연저항치가 저하하거나, 히트사이클시험에 의해 스루홀 사이를 접속하는 도체회로의 저항치의 변동이 없는 다층프린트배선판을 제안한다.
본 발명은 상기의 과제에 감안한 것으로, 그 목적은 형상이 좋은 파인한 도체패턴을 형성하는 것이 가능한 프린트배선판의 제조방법 등을 제공하는 것이다.
다층프린트배선판의 제조방법은, 상기 목적을 달성하기 위해 이하의 (1)∼(5)의 공정을 포함하는 것을 기술적 특징으로 한다.
(1) 도체회로형성기판에, 금속막을 형성한 층간수지절연층 형성용수지를 압착하는 공정.
(2) 상기 금속막을 에칭에 의해 얇게 하는 공정.
(3) 상기 금속막에 개구를 설치하는 공정.
(4) 레이저를 조사하여 개구에서 노출하는 층간수지절연층 형성용수지를 제거하여 바이어홀형성용의 개구를 설치하는 공정.
(5) 상기 바이어홀 형성용의 개구에 도금도체를 석출하고, 바이어홀을 형성하는 공정.
에칭에 의해 박막화하고 열전도율을 저하시킨 금속막을 콘포멀마스크로서 이용하기 위해, 소출력의 레이저로 개구를 형성할 수 있고, 층간수지절연층을 형성하는 수지에 언더컷을 발생시키는 경우가 없다.
*또, 다층프린트배선판의 제조방법은, 이하의 (1)∼(8)의 공정을 포함하는 것을 기술적 특징으로 한다.
(1) 도체회로형성기판에 금속막을 형성한 층간수지절연층 형성용 수지를 압 착하는 공정.
(2) 상기 금속막을 에칭에 의해 얇게 하는 공정.
(3) 상기 금속막에 개구를 설치하는 공정.
(4) 레이저를 조사하여 개구에서 노출하는 층간수지절연층 형성용 수지를 제거하여 바이어홀형성용의 개구를 설치하는 공정.
(5) 무전해도금막을 상기 도체회로형성기판에 형성하는 공정.
(6) 상기 도체회로형성기판에 도금레지스트를 형성하는 공정.
(7) 상기 도금레지스트 비형성부에 전해도금을 실시하는 공정.
(8) 상기 도금레지스트를 제거하고, 도금레지스트 하의 금속막 및 무전해동도금막을 에칭하여 제거하는 공정.
또, 에칭에 의해 박막화하고 열전도율을 저하시키는 금속막을 콘포멀마스크로서 이용하기 위해, 소출력의 레이저로 개구를 형성할 수 있고, 층간수지절연층을 형성하는 수지에 언더컷을 발생시키는 경우가 없다.
또 바이어홀용 개구를 설치한 후, 금속막 상에 무전해도금막을 형성하고 또한 무전해도금막의 위에 전해도금막을 설치한다. 도체회로 및 바이어홀을 형성하는 때에, 레지스트 하층의 무전해도금층을 에칭으로 제거하지만, 금속막, 무전해도금층이 얇은 막이어서 용이하게 제거할 수 있기 때문에, 상기 에칭 할 때에 도체회로 및 바이어홀을 형성하는 전해도금층을 침식하는 경우가 없다. 이 때문에 파인피치한 배선 및 미세한 공경의 바이어홀을 형성하는 것이 가능하게 된다.
다층프린트배선판의 제조방법에서는, 상기 금속막이 동박인 것을 기술적 특 징으로 한다.
다층프린트배선판의 제조방법에서는, 상기 금속막을 에칭으로 얇게 하는 공정에 있어서 금속막의 두께를 5∼0.5㎛로 하는 것을 기술적 특징으로 한다.
금속막의 두께를 5∼0.5㎛로 한다. 이것은 금속막의 두께가 5㎛를 넘으면 언더컷이 발생하고, 다른 한편 0.5㎛이하에서는 콘포멀마스크로서의 역할을 다할 수 없기 때문이다.
도체회로형성기판에 두께 5∼0.5㎛의 금속막을 형성한 층간수지절연층 형성용 수지를 압착하는 것이다.
이 발명에서는, 미리 얇은 금속막을 형성한 수지필름을 압착하기 때문에, 가요성이 뛰어나고 도체회로형성기판에 압착하기 쉽다.
본 발명은, 기판 상에 하층 도체회로가 형성되어 그 하층 도체회로 상에 절연수지층과 상층 도체회로를 설치할 수 있고, 상기 하층 도체회로와 상기 상층 도체회로가 바이어홀에서 접속되어진 다층프린트배선판을 얻는 것에 해당하는 상기 기판 상에 상기 하층도체회로를 형성하고, 이어서 상기 하층도체회로 상에 상기 절연수지층을 설치하고 또한 상기 절연수지층의 표면에 조화면을 형성하는 것과 함께, 상기 조화면 상에 상기 조화면의 일부를 노출하는 것 같은 개구를 설치한 금속층을 형성하고, 상기 개구에서 노출한 상기 조화면에 레이저광을 조사하여 절연수지층을 제거하여 바이어홀용 개구를 형성한 후, 상기 상층도체회로 및 바이어홀을 설치하는 것을 특징으로 하는 다층프린트배선판의 제조방법에 관계하는 것이다.
또 본 발명은 기판 상에 하층도체회로가 형성되어 그 하층도체회로 상에 절 연수지층과 상층도체회로가 설치되어 상기 하층도체회로와 상기 상층도체회로가 바이어홀에서 접속되게 되는 다층프린트배선판을 얻는 것에 해당하는 상기 기판 상에 상기 하층도체회로를 형성하고 이어서 한쪽 면에 조화층을 설치하게 되어 그 조화층 상에 상기 절연수지층을 형성한 금속박을 상기 절연수지층이 상기 하층도체회로와 접속하도록 적층, 가열압축하는 것에 의해 일체화하고 또한 상기 금속박의 일부를 에칭하여 개구를 설치하여 상기 절연수지층의 조화면을 노출시키고 상기 개구에서 노출한 상기 조화면에 레이저광을 조사하여 상기 절연수지층을 제거하여 바이어홀용 개구를 형성한 후, 상기 상층도체회로 및 상기 바이어홀을 설치하는 것을 특징으로 하는 다층프린트배선판의 제조방법에 관계하는 것이다.
본 발명자들은 예의연구한 결과, 바이어홀용 개구의 잔사의 원인이 레이저조사면이 경면으로 되어 있고, 레이저광이 반사하여 절연수지층이 완전하게 제거되지 않기 때문인 것을 알았다.
본 발명에서는, 이러한 지견에 기초하여 레이저조사면을 조화면으로서 두는 것에 의해, 레이저광의 반사를 억제한 것이다.
본 발명에서는, 레이저광에 대한 레지스트로서 금속층 혹은 금속박을 이용하여 금속층 혹은 금속박에 개구를 설치한다. 이 개구에 개구경보다도 큰 스폿경의 레이저광을 조사하여 절연수지층에 바이어홀용 개구를 형성한다.
본 발명에서는, 금속층 등의 개구에서 노출하는 절연수지층 표면이 조화면으로 되어 있기 때문에, 레이저광의 반사를 억제할 수 있고, 절연수지층을 완전하게 제거할 수 있다. 또 절연수지층의 주연부의 두터워짐(쏟아오름)을 억제할 수 있기 때문에 바이어홀의 단선도 없다.
쏟아오름(두터워짐)을 억제할 수 있는 이유는 명확하지 않지만, 조화면의 레이저광의 흡수율이 높고, 수지가 프라즈마화하기 쉽기 때문이 아닐까하고 추정하고 있다.
본 발명자들은 상기 목적의 실현을 향해 예의 연구한 결과, 제 2 동착체와 유기산을 포함하는 에칭액을 이용하여 도체회로를 에칭처리하는 것에 의해, 도체회로표면에 레이저광을 조사한 때에도 평탄화되지 않고, 동시에 도체회로 상에 형성하는 층간수지절연층과 바이어홀과의 밀착성이 뛰어난 조화면을 형성하는 것이 가능한 것을 발견하여, 이하에 도시하는 내용을 요지 구성으로 하는 본 발명에 생각이 미쳤다.
기판 상에 도체회로가 형성되어 상기 도체회로 상에 층간수지절연층이 설치되어지는 것과 함께, 상기 층간수지절연층에 바이어홀용 개구가 형성되고 또한 상기 층간수지절연층 상에 바이어홀을 포함하는 다른 도체회로가 형성되어진 다층프린트배선판에 있어서,
상기 도체회로표면은 제 2 동착체와 유기산을 함유하는 에칭액을 이용하여 조화처리되어진 것과 함께,
상기 바이어홀용 개구의 내벽에는, 호상의 요철이 형성되어진 것을 특징으로 하는 다층프린트배선판에 있다.
또한, ①도체회로를 형성하는 공정, ②상기 도체회로 상에 층간수지절연층을 설치하는 공정, ③레이저광을 조사하는 것에 의해 상기 층간수지절연층에 바이어홀 용 개구를 설치하는 공정, 및 ④상기 층간수지절연층 상에 바이어홀을 포함하는 다른 도체회로를 형성하는 공정을 포함하는 다층프린트배선판의 제조방법에서,
상기 ②의 공정의 전에, 제 2 동착체와 유기산을 함유하는 에칭액을 이용하여 상기 도체회로 표면을 조화처리하는 다층프린트배선판의 제조방법이다.
상기 다층프린트배선판의 제조방법에 있어서는, 상기 제 2 동착체와 유기산을 함유하는 에칭액을 상기 도체회로 표면에 스프레이 하는 것에 의해, 또는 버블링 조건 하에서 상기 에칭액에 상기 도체회로를 침적하는 것에 의해 상기 도체회로 표면을 조화처리하는 것이 바람직하다.
층간수지절연층와 도체층을 교호로 적층하고, 상기 층간수지절연층에 형성한 관통공에 금속막을 형성하게 되는 바이어홀로 도체층 사이를 접속하는 다층프린트배선판에 있어서,
상기 관통공의 측벽에 호상의 요철을 형성한 것을 기술적 특징으로 한다.
관통공의 측벽에 호상의 요철을 형성하는 것으로 금속막과의 접속면적이 증가하고 있기 때문에 밀착성이 높게 되고, 높은 신뢰성의 바이어홀을 형성하는 것이 가능하다.
또 공방향에 따라서 호상의 요철을 설치하기 위해 바이어홀의 상하방향에 힘을 가해도 바이어홀이 박리하거나 하지 않기 때문에, 바이어홀용의 관통공에 수지가 나머지로서 남고, 가열로 이 나머지가 팽창하여 바이어홀을 밀어 올린 경우에도 박리가 생기지 않고 접속 신뢰성을 확보할 수 있다.
또, 바이어홀에 범프 형성하지만, IC칩과 같이 수지와는 열팽창율이 다른 부 품을 탑재하면 히트사이클에 의해 바이어홀의 상하방향에 힘이 증가한다. 이러한 경우에도 공방향에 따라서 호상의 요철을 설치하기 위해 바이어홀이 박리하거나 하지 않는 것이다.
호상의 요철은, 볼록한 부분과 볼록한 부분(또는 오목한 부분과 오목한 부분)과의 간격이 1∼20㎛이 바람직하다. 너무 작거나 너무 크더라도 금속막과의 밀착효과가 저하해 버리기 때문이다. 이 간격은 레이저광의 파장의 1/2로 대체로 일치한다.
바이어홀을 구성하는 금속막은, 관통공 측벽에 가까운 측에서 무전해도금막, 전해도금막의 순으로 형성되어 있는 것이 바람직하다. 무전해도금막은 전해도금막에 비해서 단단하고, 또 호상의 요철이 의사적인 조면으로 되어 있기 때문에, 잡아당기는 힘이 가해진 경우에도 금속막의 파단에 의해 바이어홀이 관통공에서 박리하는 경우가 없다.
또한 상기 호상의 요철의 표면에 평균표면 조도 Ra가 0.05∼5㎛정도의 조화면이 형성되어 있는 것(도 31(A)의 확대도)이 최적이다. 밀착성 또한 개선할 수 있기 때문이다.
관통공 측벽의 조화면을 복잡하게 하면, 고주파수의 신호선을 전송시킨 경우, 표피효과에 의해 전송지연과 노이즈가 발생하지만 본 발명의 호상의 요철은 1∼20㎛의 간격이고, 표피효과는 거의 문제가 되지 않고 게다가 밀착성을 개선할 수 있다.
관통공이 이르는 도체회로표면은 전해도금막이 최적이다. 전해도금막은 무전 해도금막에 비해서 결정입자가 작고 광택성이 뛰어나며 레이저광을 반사시키기 쉽고, 후술하는 바와 같이 레이저광의 입사광과 반사광을 간섭시키는 경우에는 최적이다.
상기 관통공이 이르는 도체회로 표면은, 금속조화층을 가지는 것이 바람직하다.
도체회로 표면에 금속조화층을 설치하는 것에 의해 금속조화층 표면에서 레이저광이 반사하여 레이저광의 입사파와 반사파를 간섭시키는 것이 가능하고, 층간수지절연층의 관통공의 벽면에, 공방향에 따라서 호상에 요철을 설치하는 것이 가능하다.
또 조화층에 의해 레이저광의 반사를 일정 한도 이하로 억제할 수 있기 때문에, 도체회로 표면의 수지 잔류의 발생을 방지할 수 있는 것이다. 또한 조화층에 의해 층간수지절연층과의 밀착을 확보할 수 있기 때문에 레이저광의 열충격에 의한 열화로 층간수지절연층이 박리하는 것을 방지할 수 있다.
또한 조화층을 설치하지 않는 경우는, 반사율이 너무 높아서 수지의 응고가 발생하기 쉽고, 또 산화(흑화)처리에 의해 조화층을 설치해도, 레이저광을 흡수해 버려서 반사시키는 것이 불가능하다.
조화층의 Rj는 0.05㎛∼20㎛가 바람직하다. 0.05㎛미만에서는 이면이 흑색으로 되어 레이저광을 흡수해버리고, 20㎛를 넘으면 레이저광이 산란하여 어느 쪽이든, 입사파와 반사파를 간섭시키는 것이 불가능하기 때문이다.
이러한 조화층으로서는 연마처리 등의 물리적 조화, 산화(흑화)-환원처리, 유산-과산화수소수용액처리, 제 2 동착체와 유기산으로 되는 에칭액에 의한 산소 공존 하에서의 조화처리 등의 비산화성의 화학적 조화, Cu-Ni-P, Cu-Co-P 등의 합금도금을 실시하는 도금처리 등으로 얻어진 조화층이 바람직하다. 이것들은 어느 것이든 금속조화층이고, 레이저광을 반사할 수 있기 때문이다.
상기 Cu-Ni-P의 도금으로서는 예를 들면 유산강(0.1×10-2∼25×10-2㏖/l),유산니켈(0.1×10-3∼40×10-3㏖/l), 구연산(1×10-2∼25×10-2㏖/l), 차아인산나트륨(1×10-1∼10×10-1㏖/l), 호우산(1×10-1∼10.0×10-1㏖/l), 계면활성제(일신화학공업사제, 사피놀 465)(0.1∼10g/l)의 수용액으로 된 pH=9의 무전해도금액을 사용할 수 있다.
또 본원 발명에 이용하는 제 2동착체는, 아졸류의 제 2동착체가 좋다. 이 아졸류의 제 2동착체는 금속동 등을 산화하는 산화제로서 사용한다. 아졸류로서는 디아졸, 트리아졸, 테트라졸이 좋다. 그 중에서도 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-운다실이미다졸 등이 좋다. 아졸류의 제 2 동착체의 첨가량은, 1∼15중량%가 좋다. 용해성 및 안정성이 뛰어나고 또 촉매핵을 구성하는 Pd 등의 귀금속도 용해시키는 것이 가능하기 때문이다.
또 산화동을 용해시키기 위해서, 유기산을 아졸류의 제 2 동착체에 배합한다.
구체적인 예로서는 기산, 초산, 프로피온산, 악산, 길초산, 카프론산, 아크릴산, 크롬산, 슈우산, 마론산, 코하크산, 구르타르산, 마레인산, 안식향산, 그리 콜산, 유산, 사과산, 스르파민산으로 된 군에서 선택되는 적어도 1종이 좋다. 유기산 함유량은 0.1∼30 중량% 가 좋다. 산화된 동의 용해성을 유지하고 동시에 용해안정성을 확보하기 위한 것이다.
발생한 제 1 동착체는, 산의 작용으로 용해하고, 산소와 결합하여 제 2 동착체로 되어, 다시 동의 산화에 기여한다.
또 동의 용해와 아졸류의 산화작용을 보조하기 위하여, 할로겐이온, 예를 들면 불소이온, 염소이온, 취소이온 등을 에칭액에 첨가해도 좋다. 본 발명에서는 염산, 염화나트륨 등을 첨가하여 할로겐이온을 공급하는 것이 가능하다. 할로겐이온량은 0.01∼20 중량% 가 좋다. 형성된 조화면과 층간수지절연층과의 밀착성이 뛰어나기 때문이다.
아졸류의 제 2 동착체와 유기산(필요에 따라서 할로겐이온)을 물에 용해하여 에칭액을 조정한다.
산화-환원처리로서는, NaOH 1∼100g/l, NaClO2 1∼100g/l, Na3PO4 1∼50g/l 의 산화욕과 NaOH 1∼100g/l, NaBH4 1∼50g/l 의 환원욕을 사용할 수 있다.
상기 금속조화층은 또한 Ti, Al, Cr, Zn, Fe, In, Tl, Co, Ni, Sn, Pb, Bi, 귀금속에서 선택할 수 있는 적어도 1종류 이상의 금속으로 피복되어 있어도 좋다. 광택도 확보와 솔더레지스트와의 밀착성을 개선하기 위한 것이다. 이들의 금속은 그 두께가 0.01∼10㎛ 인 것이 바람직하다.
본 발명에서는, 특히 바이어홀용의 관통공은 그 직경이 80㎛ 이하인 것이 바 람직하다. 이러한 미세한 바이어홀은, 바이어홀을 구성하는 금속막과 바이어홀용 관통공의 측벽과의 접촉 면적이 작고, 극히 박리하기 쉽다. 이 때문에 종래의 조화면의 형성에서는, 박리를 충분하게 방지할 수 없기 때문이다. 또 조화면을 너무 복잡하게 하면 전술한 표피효과에 의해 전송지연, 노이즈의 문제가 발생한다. 본 발명은 이러한 모순된 문제를 해결하는 것이 가능하다.
또, 상기 층간수지절연층이 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체로 되는 것을 기술적 특징으로 한다.
층간수지절연층이 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체로 이루어지기 때문에, 레이저의 간섭에 의해 호상의 요철을 용이하게 형성하는 것이 가능하다. 또한 열가소성수지만에서는 수지가 용융하여 명확한 호상의 요철을 형성할 수 없다.
또한, 아크릴계 모노머를 포함하는 것을 기술적 특징으로 한다.
층간수지절연층이 아크릴계 모노머를 포함하는 것이 바람직하다. 수지잔류가 저감할 수 있기 때문이다.
아크릴계 모노머는 열경화성수지(일부 감광화된 것을 포함한다)의 모노머 또는 오리고머를 가교한다.
아크릴계 모노머는 레이저광에 의해 비교적 분해하기 쉽기 때문에, 이러한 아크릴계 모노머를 분자쇄 중에 가지고 있으면, 레이저광에 의해 아크릴계 모노머가 분해하고 열경화성수지를 저분자화하며, 또한 저분자로 된 수지를 레이저광으로 분해하기 위해, 프라즈마화가 용이하게 수지잔류가 거의 없어지는 것으로 추정된 다.
아크릴계 모노머로서는 각종 시판품을 사용하는 것이 가능한데 예를 들면 일본화약제 DPE-6A, KAYAMAER PM-2, PM-21, 공영사화학제 R-604, 동아합성제 아로닉스M-315, M-325, M-215 등이다.
DPE-6A는 도 59에 도시하는 화학식 1에, R-604는 화학식 2에 아로닉스M-315는 화학식 3에, M-215는 도 60에 도시하는 화학식 4에, KAYAMAER PM-2, PM-21은 화학식 5 에 각각 개시한다.
또 적어도 (a)∼(d)의 공정을 가지는 것을 특징으로 하는 다층프린트배선판의 제조방법이다;
(a) 도체회로를 형성하는 공정,
(b) 상기 도체회로 상에 수지를 도포하는 공정,
(c) 탄산가스레이저를 상기 수지에 조사하고, 도체회로로 이르는 관통공을 형성하는 공정에서, 상기 탄산가스레이저를 수지 하의 도체회로에 수직으로 조사하고, 상기 도체회로에서의 반사파와 입사파와의 간섭을 생기게 하는 것으로, 상기 관통공의 측벽에 호상의 요철을 형성하는 공정,
(d) 상기 관통공에 금속을 피복하여 바이어홀을 형성하는 공정.
탄산가스레이저수지 하의 도체회로에 수직에 조사하여 도체회로에서의 반사파와 입사파와의 간섭을 생기게 하기 위해, 관통공의 측벽에 호상의 요철을 형성하는 것이 가능하게 된다. 이 때문에 금속과의 밀착성이 높아지고, 높은 신뢰성의 바이어홀을 형성할 수 있다.
상기 수지는 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체로 되는 것을 기술적 특징으로 한다.
층간수지절연층이 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체로 이루어지기 때문에, 레이저광에 의해 호상의 요철을 용이하게 형성하는 것이 가능하다.
상기 바이어홀을 형성하는 공정은 관통공에 무전해동도금막을 실시한 후, 레지스트를 형성하고 무전해도금막을 개재하여 통전하고, 상기 레지스트 비형성부에 전해도금막을 형성하는 공정을 포함하는 것을 기술적 특징으로 한다.
관통공에 무전해동도금막을 실시한 후, 레지스트를 형성하고 무전해도금막을 개재하여 통전하고, 상기 레지스트 비형성부에 전해도금막을 형성하는 것으로 바이어홀을 형성한다. 관통공의 측벽에 레이저 간섭에 의한 호상의 요철을 형성한 후 무전해도금막을 형성하기 때문에, 상기 무전해도금막과 층간수지절연층의 관통공과의 밀착성이 높아지고 높은 신뢰성의 바이어홀을 형성하는 것이 가능하다.
상기 층간수지절연층은 아크릴계 모노머를 포함하는 것을 기술적 특징으로 한다.
상기 목적을 달성하기 위해 적어도 이하의 (a), (b)의 공정을 포함하는 것을 특징으로 하는 프린트배선판의 제조방법이다:
(a) 도체회로가 형성된 기판의 표면에 솔더레지스트층을 형성하는 공정,
(b) 상기 솔더레지스트층에 레이저를 조사하여 상기 도체회로에 이르는 관통공을 천공설치하는 공정.
솔더레지스트층에 레이저로 관통공을 천공설치하기 위해, 감광성수지에 한정되는 것이 아니라 솔더레지스트층으로서 여러 가지의 재료를 이용하는 것이 가능하게 된다.
또 솔더레지스트의 수지잔류에 의한 도통불량을 줄이는 것이 가능하다.
도체회로표면은 전해도금막이 최적이다. 전해도금막은 무전해도금막에 비해서 결정입자가 크고, 광택성이 뛰어나며 레이저광을 반사시키기 쉽고, 후술하는 바와 같은 레이저광의 입사광과 반사광을 간섭시키는 경우에는 최적이다.
또 상기 도체회로 표면은 금속조화층을 가지는 것을 기술적 특징으로 한다.
도체회로표면은 금속조화층을 가지는 것이 특징이다.
도체회로표면에 금속조화층을 설치하기 위해 금속조화층 표면에서 레이저광이 반사하고, 후술하는 바와 같이 레이저광의 입사파와 반사파를 간섭시키는 것이 가능하고 솔더레지스트층의 관통공의 벽면에, 공방향에 따라서 호상에 요철을 설치하는 것이 가능하다.
상기 공정 (b)의 후에, (c) 상기 관통공에 저융점 금속으로 이루어진 범프를 설치하는 공저을 행하는 것을 기술적 특징으로 한다.
솔더레지스트층 관통공에 저융점 금속으로 이루어진 범프를 형성한다. 이러한 범프에 IC칩의 전극을 접속시키거나 혹은 이러한 범프를 이용하여 프린트기판을 다른 프린트기판으로 실장하는 것이 가능하다.
또 상기 관통공을 형성하는 공정에 있어서, 싱글모드의 레이저를 조사하는 것으로, 직경 300㎛∼650㎛의 관통공을 형성하는 것을 기술적 특징으로 한다.
빔 지름을 크게 하는 것이 가능한 싱글모드의 레이저를 조사하기 위해 직경 300㎛∼650㎛의 관통공, 즉 다른 프린트배선판(예를 들면 마더보드)으로의 접속용 범프를 형성하기 위한 관통공을 솔더레지스트층에 형성하는 것이 가능하게 된다.
상기 관통공을 형성하는 공정에 있어서, 멀티모드의 레이저를 조사하는 것으로, 직경 50㎛∼300㎛의 관통공을 형성하는 것을 기술적 특징으로 한다.
빔 지름을 작게 할 수 있는 멀티모드의 레이저를 조사하기 위해 직경 50㎛∼300㎛의 관통공, 즉 IC칩으로의 접속용 범프를 형성하기 위해 관통공을 솔더레지스트층을 형성하는 것이 가능하게 된다.
상기 관통공을 형성하는 공정에 있어서, 탄산가스레이저를 솔더레지스트층 하의 상기 도체회로에 수직으로 조사하고, 도체회로에서의 반사파와 입사파와의 간섭을 생기게 하는 것으로, 상기 관통공의 측벽에 호상으로 요철을 형성하는 것을 기술적 특징으로 한다.
관통공을 형성하는 공정에 있어서 탄산가스레이저의 반사파와 입사파와의 간섭을 생기게 하는 것으로, 상기 관통공의 측벽에 호상의 요철을 형성하기 때문에 상기 관통공에 금속막을 형성하는 때에 상기 관통공에 밀착시키는 것이 가능하다.
상기 범프를 형성하는 공정에서는, 측벽에 호상으로 요철을 형성한 관통공에 금속막을 설치한 후, 저융점 금속을 충전하는 것을 기술적 특징으로 한다.
측벽에 형성한 관통공에 금속막을 형성한 후, 저융점 금속을 충전하는 것으로 범프를 형성하기 때문에, 금속막을 호상의 요철이 형성된 관통공에 밀착시키는 것으로, 범프를 강고하게 도체회로에 접속시키는 것이 가능하다.
도체회로가 배설된 기판의 표면에 솔더레지스트층을 형성하게 되는 프린트배선판에서,
상기 솔더레지스트층에 천공설치한 관통공의 측벽에, 호상으로 요철이 형성되게 되는 것을 기술적 특징으로 한다.
솔더레지스트층에 천공설치한 관통공의 측벽에 호상의 요철을 형성하고 있기 때문에, 상기 관통공에 금속막을 형성하는 때에, 상기 관통공에 밀착시키는 것이 가능하다.
또 히트사이클에 의해 금속막과 솔더레지스트층의 열팽창율이 서로 다른 것에 의해 솔더레지스트층에 크랙이 발생하는 경우가 있지만, 본 발명에서는 금속막과 솔더레지스트층의 관통공 측면이 밀착하기 때문에, 크랙이 발생하기 어렵다.
또 관통공 벽면에 공방향에 따라서 호상으로 요철을 설치한 것에 의해 벽면과 저융점 금속과의 접촉이 면접촉이 아니라 선접촉이 되기 때문에, 고온다습 조건 하에서 저융점 금속이 이온화하여 확산하는 현상(마이그레이션)을 억제할 수 있다.
사용된 저융점 금속, 금속막은 앞에서 말한 것과 같다. 상기 도체회로 표면은 전해도금막이 최적이다. 전해도금막은, 무전해도금막에 비해서 결정입자가 작고 광택성이 뛰어나며 또 도금 그을음이라고 불리는 변색이 적기 때문에 레이저광을 반사시키기 쉽고, 벽면에 공방향에 따라서 호상으로 요철을 설치하는 것이 가능하기 때문이다.
호상의 요철은, 볼록한 부분과 오목한 부분(혹은 오목한 부분과 볼록한 부분)과의 간격이 1∼20㎛이 바람직하다. 너무 작거나 너무 커도 금속막과의 밀착효 과가 저하하고, 또 면접촉과 거의 변하지 않게 되기 때문에, 앞에서 말한 효과를 얻을 수 없기 때문이다. 이 간격은 레이저광의 파장의 1/2에 대체로 일치한다.
저융점금속으로서는 Sn/Pb, Ag/Sn, Ag/Sn/Cu 등의 납땜을 사용하는 것이 가능하다. 또 이러한 범프는 Ni/Au, Ni/Pd/Au, Cu/Ni/Au, Cu/Ni/Pd/Au 등의 금속막을 개재하여 형성하는 것이 가능하다. Cu, Ni층은 0.1∼10㎛, Pd, Au층은 0.01∼10㎛로 조정된다.
상기 관통공 내에 금속막을 개재하여 저융점 금속으로 이루어지는 범프가 형성되어진 것을 기술적 특징으로 한다.
관통공에 금속막을 개재하여 저융점금속을 충전하는 것으로, 범프를 형성하기 위해 상기 금속막을 호상의 요철이 형성된 관통공에 밀착시키는 것으로, 범프를 강고하게 도체회로에 접속시키는 것이 가능하다.
상기 솔더레지스트층으로서 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체로 이루어지는 것을 기술적 특징으로 한다.
솔더레지스트층이 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체로 이루어지기 때문에, 레이저에 의해 관통공 측면에 호상의 요철을 형성하기 쉬운 것이다. 또한 열가소성수지만의 경우는, 수지가 용융해 버리고 명확한 요철형상의 형성이 곤란하다.
상기 도체회로표면에 조화층이 형성되어진 것을 기술적 특징으로 한다.
도체회로표면은 금속조화층을 가지는 것이 특징이다.
도체회로 표면에 금속조화층을 설치하기 위해, 금속조화층 표면에서 레이저 광이 반사하고 후술하는 바와 같이, 레이저광의 입사파와 반사예를 간섭시키는 것이 가능하고, 솔더레지스트층의 관통공의 벽면에, 공방향에 따라서 호상에 요철을 설치하는 것이 가능하다.
본 발명에서는 상기 층간수지절연층으로서 무전해도금용 접착제를 이용하는 것이 바람직하다. 이 무전해도금용 접착제는 경화처리된 산 혹은 산화제에 가용성의 내열성수지입자가, 산 혹은 산화제에 난용성의 미경화 내열성수지 중에 분산되어진 것이 최적이다.
산, 산화제로 처리하는 것에 의해, 내열성수지입자가 용해 제거되어 표면에 문어덫 형상의 앵커로 이루어지는 조화면을 형성할 수 있다.
상기 무전해도금용 접착제에 있어서 특히 경화처리된 상기 내열성수지입자로서는, ①평균입경이 10㎛이하의 내열성수지분말, ②평균입경이 2㎛이하의 내열성수지분말을 응집시킨 응집분자, ③평균입경이 2∼10㎛의 내열성분말수지분말과 평균입경이 2㎛ 이하의 내열성수지분말과의 혼합물, ④평균입경이 2∼10㎛의 내열성수지분말의 표면에 평균입경이 2㎛이하의 내열성수지분말 또는 무기분말 어느 것이든 적어도 1 종을 부착시켜서 이루어지는 의사입자, ⑤평균입경이 0.1∼0.8㎛의 내열성분말수지분말과 평균입경이 0.8㎛를 넘으면, 2㎛미만의 내열성수지분말과의 혼합물, ⑥평균입경이 0.1∼1.0㎛의 내열성분말수지분말을 이용하는 것이 바람직하다. 이것들은, 보다 복잡한 앵커를 형성할 수 있기 때문이다.
조화면의 깊이는, Rj=0.01∼20㎛ 가 좋다. 밀착성을 확보하기 위한 것이다. 특히 세미아디티브법에서는 0.1∼5㎛가 좋다. 밀착성을 확보하면서 무전해도금막을 제거할 수 있기 때문이다.
상기 산 혹은 산화제에 난용성의 내열성수지로서는, 「열경화성수지 및 열가소성수지로 이루어지는 수지복합체」 또는 「감광성수지 및 열가소성수지로 이루어지는 수지복합체」로 이루어지는 것이 바람직하다. 전자에 있어서는 내열성이 높다.
상기 열경화성수지로서는, 에폭시수지, 페놀수지, 폴리이미드수지 등을 사용할 수 있다. 특히 에폭시수지의 아크리레이트가 최적이다.
에폭시수지로서는, 페놀노볼락형, 크레졸노볼락형 등의 노볼락형 에폭시수지, 디시크로페타디엔 변성한 지환식 에폭시 수지 등을 사용하는 것이 가능하다.
열가소성수지로서는, 포리에테르설펀(PES), 포리설펀(PSF), 포리페니렌설(PPS), 폴리페니렌설파이드(PPES), 포리페니렌에텔(PPE), 폴리에텔이미드(PI) 등을 사용할 수 있다.
열경화성수지(감광성수지)와 열가소성수지의 혼합비율은, 열경화성수지(감광성수지) /열가소성수지 = 95/5 ~ 50/50 가 좋다. 내열성을 손상하지 않고 높은 인성 값을 확보할 수 있기 때문이다.
상기 내열성수지입자의 혼합중량비는, 내열성수지매트릭스의 고형분에 대하여 5 ~ 50 중량 %, 바람직하게는 10 ~ 40 중량 % 가 좋다.
내열성수지입자는 아미노수지(메라민수지, 요소수지, 구아나민수지), 에폭시수지 등이 좋다. 또한, 접착제는 조성이 다른 2 층에 의해 구성하여도 좋다.
또한 다층빌드업프린트배선판의 표면에 부가하는 솔더레지스트층으로서는, 열경화성수지 또는 열경화성수지와 열가소성수지와의 혼합체를 사용할 수 있고, 예를 들면, 비스페놀A형 에폭시수지, 비스페놀A형 에폭시수지의 아크리레이트, 노볼락형에폭시수지, 노볼락형에폭시수지의 아크리레이트를 아민계 경화제나 이미다졸경화제 등으로 경화시킨 수지를 사용하는 것이 가능하다.
한편, 이러한 솔더레지스트층은 강한 골격을 가지는 수지로서 구성되기 때문에 박리가 발생하는 일이 있다. 이 때문에 보강층을 설치하는 것으로서 솔더레지스트층의 박리를 방지하는 것이 가능하다.
여기에서, 상기 노불락형에폭시수지의 아크리레이트로서는, 페놀노볼락이나, 크레졸노볼락의 그리시딜에텔을 아크릴산이나 메타크릴산 등으로 반응시킨 에폭시수지 등을 사용하는 것이 가능하다.
상기 이미다졸 경화제는 25 도 섭씨에서 액상인 것이 바람직하다. 액상이라면 균일한 혼합이 가능하기 때문이다.
이러한 액상 이미다졸 경화제로서는, 1·벤질-2·에틸-4-메틸이미다졸(품명:1B2MZ), 1·시아노에틸-2·에틸-4·메틸이미다졸(품명:2E4MZ-CN), 4·메틸-2·에틸이미다졸(품명:2E4MZ)을 이용하는 것이 가능하다.
이 이미다졸경화제의 첨가량은 상기 솔더레지스트조성물의 총 고형분에 대하여 1 ~ 10 중량 %로 하는 것이 바람직하다. 그 이유는 첨가량이 이 범위 내에서 있다면 균일한 혼합이 쉽게 이루어지기 때문이다.
상기 솔더레지스트의 경화전 조성물은 용매로서는 그리콜에텔계의 용제를 사용하는 것이 바람직하다.
이러한 조성물을 사용한 솔더레지스트층은, 유리산이 발생하지 않고, 동패드 표면을 산화시키지 않는다. 또한, 인체에 대한 유해성도 적다.
이러한 그리콜에틸계 용매로서는, 하기 구조식의 것으로서, 특히 바람직하게는 디에틸렌그리콜디메틸에텔(DMDG) 및 트리에틸렌그리콜디메틸에틸(DMTG)로부터 선택하는 어느 것이든 적어도 1 종을 사용한다. 이들 용제는 30 ~ 50 도 섭씨 정도의 가온에 의하여 반응 개시제인 벤조페논이나 미히라케톤을 완전하게 용해시키는 것이 가능하기 때문이다.
CHO3 - (CH2 CH2 O)n - CH3 ( n=1 - 5)
이 그리콜에텔계의 용매는 솔더레지스트 조성물의 전 중량에 대하여 10 ~ 70 중량 % 가 좋다.
*이상 설명한 바와 같은, 솔더레지스트조성물에는 그 외에, 각종 소포제나 레벨링제, 내열성이나 내염기성의 개선과 가요성 부여를 위하여 열경화성수지, 해상도 개선을 위해서 감광성모노머 등을 첨가하는 것이 가능하다.
예를 들면, 레벨링제로서는 아크릴산에시텔의 중합체로 되는 것이 좋다. 또, 개시제로서는 시바기이기제의 이루가큐어 I907, 감증감제로서는 일본화학제의 DETX-S가 좋다.
또한, 솔더레지스트 조성물에는 색소나 안료를 첨가하여도 좋다. 배선패턴을 은닉하는 것이 가능하기 때문이다. 이 색소로서는 프타로시아닌그린을 사용하는 것 이 바람직하다.
첨가성분으로서의 상기 열경화성수지로서는, 비스페놀형에폭시수지를 사용하는 것이 가능하다. 이 비스페놀형에폭시수지에는 비스페놀A형에폭시수지와 비스페놀F형에폭시수지가 있고, 내염기성을 중시하는 경우에는 전자가, 저점도화가 요구되는 경우(도포성을 중시하는 경우)에는 후자가 좋다.
첨가성분으로서의 상기 감광성모노머로서는, 다가아크릴계모노머를 이용하는 것이 가능하다. 다가아크릴계모노머는 해상도를 향상시키는 것이 가능하기 때문이다. 예를 들면 다가아크릴계모노머로서는 일본화학제의 DPE-6A, 공영사화학제의 R-604를 이용하는 것이 가능하다.
또, 이들의 솔더레지스트조성물은 25도 섭씨, 5 ~ 10 Pa·s , 더욱 바람직하게는 1 ~ 10 Pa·s 가 좋다. 롤코터로서 도포하기 쉬운 점도이기 때문이다.
또 다층프린트배선판의 제조방법은, 양면동장적층판에 레이저가공에 의해 관통공을 설치하고, 그 내벽을 도전화하여 스루홀을 형성하여 코아기판으로 하고,
상기 코어기판 상에 층간수지절연층 및 도체회로를 형성하는 다층배선판의 제조방법에 있어서,
*상기 양면동장적층판의 동박의 두께를 12㎛미만으로 하는 것을 기술적 특징으로 한다.
또한, 스루홀 형성기판은, 양면동장적층판에 괸통공이 설치되어 그 내벽을 도전화하여 스루홀이 형성된 기판에 있어서,
상기 관통공에는 테이퍼가 형성되어진 것을 기술적 특징으로 한다.
또 다층프린트배선판은 양면동장적층판에 관통공이 설치되고, 그 내벽을 도전화하여 스루홀이 형성된 기판의 적어도 한쪽 면에 층간수지절연층 및 도체회로가 형성되어진 다층프린트배선판에 있어서,
상기 관통공에는 테이퍼가 형성되어진 것을 기술적 특징으로 한다.
본 발명자들은 예의 연구한 결과, 탄산가스레이저광에 의해 12㎛이상의 동박에 천공할 수 없는 이유는, 표면에서의 반사가 아니라 동박이 두껍게 되는 것에 의해 열전도하기 쉽게 되고 레이저광의 에너지가 열로 되어 전송해 버리기 때문이라고 하는 것을 알았다.
또한 동박의 두께를 12㎛미만, 바람직하게는 1∼10㎛정도로 하는 것에 의해, 레이저광의 에너지가 열로 되어 전달하는 것을 억제하고, 레이저광에 의한 천공을 실현했다.
본 발명에서 사용되는 동장적층판은, 그래스포에폭시수지, 그래스포비스머레이미드트리아딘수지, 그래스포불소수지 등의 프리프레그에 동박을 첩부한 동장적층판을 사용하는 것이 가능하다.
동박의 두께는 1∼10㎛가 바람직하다. 10㎛이하라면 레이저광으로 천공하기 쉽고 다른 한편 1㎛미만에서는 쏟아오름(부풀어 오름) 등이 생기기 쉽기 때문이다.
동박의 두께의 조정은 에칭에 따라 행한다. 구체적으로는 유산-과산화수소수용액, 과유산암모늄, 염화제2동, 염화제2철의 수용액을 이용한 화학에칭, 이온빔에칭 등의 물리에칭으로 행한다.
동장적층판의 두께는, 0.5∼1.0㎜가 바람직하다. 지나치게 두꺼우면 천공할 수 없고, 지나치게 얇으면 휘어짐이 발생하기 쉽기 때문이다.
본 발명에서 사용되는 탄산가스레이저는 20∼40mJ, 10-4∼10-8초의 단펄스레이저인 것이 바람직하다.
쇼트수는 5∼100쇼트이다.
형성되는 관통공의 직경은 50∼150㎛이 바람직하다. 50㎛미만에서는 도금 등에 의해 벽면을 도전화할 수 없고, 또 150㎛을 넘으면 드릴가공 쪽이 유리하기 때문이다.
관통공의 직경이 100㎛를 넘으면 관통공에 테이퍼가 생긴다. 레이저광의 입사 측에 관통공의 직경이 크게 되는 듯한 테이퍼가 생긴다.
또 레이저광을 표면 및 이면에서 조사하면 단면이 제방형의 관통공이 생긴다.
이 관통공을 도전화한다. 도전화의 방법으로서는 전기도금, 무전해도금, 스팟타, 증착, 도전성페이스트의 충전 등의 방법에 의한다.
도전성페이스트를 충전하는 경우에는, 관통공에는 테이퍼가 형성되어져 있는 것이 바람직하다. 페이스트를 충전하기 쉽기 때문이다.
전기도금, 무전해도금, 스팟타, 증착 등에 의해 내벽면을 금속화하는 것에 의해 스루홀을 형성한 경우에도, 이 스루홀에 충전제를 충전하는 것이 가능하다.
또 금속화된 스루홀 내벽은 조화되어있어도 좋다.
스루홀 내벽을 금속화하는 경우는, 동박 및 금속화층(예를 들면 무전해도금층)의 두께는 10∼30㎛인 것이 바람직하다.
충전제로서는 비스페놀F형에폭시수지 및 실리카, 알루미나 등의 무기입자로 이루어지는 것, 또 금속입자 및 수지로 이루어지는 것 등 각종 것을 사용할 수 있다.
이렇게 해서 형성된 스루홀형성기판에 도체회로를 설치한다. 도체회로는 에칭처리에 의해 형성한다.
도체회로 표면은 밀착성 개선을 위해 조화 처리하는 것이 바람직하다.
이어서 절연수지로 이루어지는 층간수지절연층을 설치한다.
상기 절연수지는 열경화성수지, 열가소성수지, 혹은 이들의 복합수지를 이용할 수 있다. 본 발명에서는, 층간수지절연층은 무전해도금용 접착제로도 좋다. 이러한 층간수지절연층은, 레이저광과 노광, 현상처리로 개구를 설치하는 것이 가능하다.
스루홀 및 도체회로가 설치되어진 기판 상에 층간수지절연층 및 도체회로가 교호로 적층 형성되어지고, 다른 층의 도체회로끼리가 층간수지절연층에 설치되어진 바이어홀에서 전기적으로 접속되어진 빌드업다층배선판에 있어서,
상기 기판은 Tg점 190도 섭씨 이상의 에폭시수지를 사용한 그래스에폭시기판인 것을 특징으로 하는 다층프린트배선판이다.
본 발명자들은 예의 연구한 결과, HAST시험과 스팀시험 등으로 스루홀 사이의 절연저항치가 저하하는 것은, 스루홀을 구성하는 동 등의 금속이 이온화하여 스 루홀 사이를 이동(마이그레이션)하고, 절연저항치를 저하시켜 버리기 때문인 것을 알았다.
또 히트사이클시험에 의해 스루홀 사이를 접속하는 도체회로의 저항치가 변동하는 것은, 열팽창수축에 의해 도체회로 또는 도금 스루홀이 파단하기 때문인 것도 아울러 알게 되었다.
마이그레이션과 열팽창수축을 저감시키기 위해서는, 에폭시수지의 가교밀도를 올리고, Tg점을 높이면 좋은 것으로 서로 통했다.
에폭시수지의 Tg점이 190도 섭씨 이상이라면 이들의 문제를 억제 할 수 있다. 이것에 의해 도금스루홀을 구성하는 동 등의 금속이 이온화하여 스루홀 사이를 이동(마이그레이션)하고, HAST시험과 스팀실험 등으로, 도금스루홀 사이의 절연저항치를 저하시키는 것이 없어진다. 또 히트사이클시험으로 열팽창수축에 의해, 도체회로 또는 도금스루홀이 파단하는 것에 의한 저항치 변동이 없어진다.
또 에폭시수지는 BT수지에 비해서 저비용이다.
Tg점이 190도 섭씨 (DMA법(승온; 2도 C/분))의 그래스에폭시기판으로서는, 마스라미네이션방식의 다층배선판용으로 개발된 기존의 기판을 유용할 수 있다.
예를 들면 삼릉와사화학 HL 830 (Tg점 217도 섭씨) HL 830 FC(Tg점 212도 섭씨) 일립화성공업 MCL-E-679 LD (Tg점 205∼217도 섭씨) 송하전공 R-5715(Tg점 190도 섭씨) 등이다.
이러한 그래스에폭시기판 혹은 이 동장적층판에 레이저와 드릴로 공을 뚫고, 전기도금, 무전해도금, 스패터, 증착 등에 의해 내벽면을 금속화하는 것에 의해 스 루홀을 형성한다. 이 스루홀에 충전재를 충전하는 것이 가능하다.
또 금속화된 스루홀 내벽은 조화되어 있어도 좋다.
충전재로서는, 비스페놀F형 에폭시수지 및 실리카, 알루미나 등의 무기입자로 이루어진 것, 또 금속입자 및 수지로 이루어진 것 등 각종의 것을 사용할 수 있다.
이렇게 해서 형성된 스루홀형성기판에 도체회로를 설치한다. 도체회로는 에칭처리에 의해 형성한다.
도체회로 표면은 밀착성 개선을 위해 조화처리하는 것이 바람직하다.
이어서 층간수지절연층을 설치한다. 절연수지는 열경화성수지, 열가소성수지, 혹은 이들의 복합수지를 이용할 수 있다.
상기의 문제를 해결하기 위해, 서브트랙티브법에 의해 형성된 도금스루홀 및 도체패턴을 구비하는 프린트배선판의 제조방법에 있어서, 절연기재의 양면에 두께 0.5㎛∼7.0㎛의 도전성금속박을 첩착하게 되는 금속장적층판의 소정의 장소에, 스루홀형성용 공을 형성하는 천공 공정과, 상기 스루홀형성용 공내에 있는 스미어를 용해제거하는 데스미어공정과, 상기 도전성 금속박으로 유래하는 하지층 및 상기 스루홀형성용 공의 내벽면에 박부도금층을 형성하는 제 1의 도금공정과, 상기 박부도금층 상에 마스크를 형성하는 것과 함께 동마스크의 개구부로부터 노출하고 있는 장소에 후부도금층을 형성하는 제 2의 도금공정과, 상기 마스크를 박리하고 난 후 에칭을 행하는 것에 의해, 동마스크 하에 있어서 상기 박부도금층 및 하지층을 제거하여 도체패턴끼리를 분단하는 것을 특징으로 하는 프린트배선판의 제조방법을 그 요지로 한다.
천공 공정 시에 발생한 스미어는, 데스미어공정을 거치는 것에 의해서 용해 제거되는 것과 함께, 이 때 도전성 금속박도 용해 제거되고 또한 얇게 된다. 그리고 제 1의 도금공정에 의해 박부도금층이 형성되고 또한 제 2의 도금공정에 의해서 후부도금층이 형성되는 것에 의해, 후에 도체패턴으로 되어야 하는 부분만이 선택적으로 두껍게 된다. 이 후, 에칭을 행하여 마스크 하에 있어서 박부도금층 및 하지층을 제거하는 것에 의해 도체패턴끼리가 분단된다. 본 발명의 경우, 박부도금층 및 하지층은 동시에 얇기 때문에, 도체패턴분단공정에 있어서 에칭에 의해 제거해야할 두께 분도 상당히 작다. 따라서 분단되어 완성된 도체패턴이 끝 부분이 넓어지는 형상으로 되기 어렵고, 형상이 좋은 파인패턴을 정확하게 형성하는 것이 가능하다.
도전성금속박은 동, 알루미늄, 주석, 금, 은, 백금, 니켈을 이용하는 것이 가능하고, 그 중에서도 동 혹은 동을 주로 하는 금속인 것이 바람직하다.
상기 제 1의 도금공정에서는 무전해도금용을 이용할 수 있고, 상기 제 2의 도금공정에서는 전해도금용을 이용할 수 있도록 했다.
스루홀형성용 공의 내벽면에 도금층을 형성할 때만 무전해도금용을 이용하고, 그 후는 저가인 도금 석출속도가 빠른 전해도금용을 이용하고 있다. 이로 인해, 비용성 및 산업성을 향상시키는 것이 가능하다.
상기 제 1의 도금공정에서는 무전해동도금용을 이용해 두께 0.2㎛∼2.5㎛의 박부동도금층이 형성되어 상기 제 2의 도금공정에서는 전해동도금용을 이용하여 두 께 8.0㎛이상의 후부동도금층이 형성되도록 했다.
스루홀 형성용 공의 내벽면에 도금층을 형성할 때만 무전해동도금용을 이용하고, 그 후는 극히 저가인 도금석출속도가 빠른 전해동도금용을 이용하고 있다. 이로 인해 비용성 및 산업성을 보다 한층 향상시키는 것이 가능하다. 또 제 1의 도금공정에 있어서 극히 얇은 동도금층이 형성되는 것으로부터, 도체패턴분단공정에 있어서 에칭에 의해 제거해야 할 두께 분도 극히 적게 된다. 이 때문에 형상이 좋은 파인패턴을 보다 한층 정확하게 형성하는 것이 가능하다.
상기 에칭에 의한 도체패턴분단공정은, 상기 제 2의 공정에 의해 형성되는 후부도금층 상에 에칭레지스트를 설치하지 않는 상태에서 행해지도록 했다.
도체패턴 분석공정에 있어서 에칭레지스트를 형성·박리하는 공정이 불필요하게 되는 결과, 공수가 줄고 산업성이 향상한다. 또 이 때의 에칭에 따라서 후부도금층이 제거되는 두께 분도 극히 적고, 패턴형성정도 등에 특히 악영향을 미치는 경우도 없다.
예를 들면 서브트랙티브법 등에 의해 형성된 도체패턴을 구비하는 프린트배선판에 있어서, 상기 도체패턴은 절연기재에 설치되어진 두께 0.2㎛∼3.0㎛의 금속 하지층과, 상기 금속 하지층 상에 형성된 도금층을 포함하여 구성되어 있는 것을 특징으로 하는 프린트배선판을 그 요지로 한다.
예를 들면 서브트랙티브법 등에 의해 형성된 도체패턴을 구비하는 프린트배선판에 있어서 상기 도체패턴은 절연기재에 설치된 굳기 0.2㎛∼2.5㎛의 금속하지층과, 상기 금속하지층 상에 형성된 두께 0.2㎛∼2.5㎛의 도금층과, 상기 도금층 사에 형성된 두께 8.0㎛이상의 도금층을 포함하여 구성되어 있는 것을 특징으로 하는 프린트배선판을 그 요지로 한다.
[제 1 실시형태]
이하, 본 발명의 제 1 실시 형태에 관계하는 다층프린트배선판의 제조방법에 있어서 도를 참조하여 설명한다.
(1) 두께 1㎜의 그래스에폭시 수지 또는 BT(비스머레이미드트리아진)수지 로 이루어지는 기판(30)의 양면에 18μm 의 동박(32)이 라미네이트되어 있는 동장(copper-clad:銅張)적층판(30A)을 출발재료로 한다 (제 1도(A) 참조). 우선, 이 동장적층판(30A)을 드릴로 천공하고, 무전해도금처리를 실시하고, 패턴형상으로 에칭하는 것에 의해, 기판(30)의 양면에 내층동패턴(34)과 스루홀(36)을 형성한다 (도 1 (B)).
(2) 내층동패턴(34) 및 스루홀(36)을 형성한 기판(30)을 물로 씻고, 건조시킨 후, 산화욕 (흑화욕) 으로서, NaOH(10g/1), NaCIO2(40g/1), Na3PO4(6g/1), 환원욕으로써, NaOH(10g/1), NaBH4(6g/1)를 사용한 산화 - 환원 처리에 의해, 내층동패턴(34) 및 스루홀(36)의 표면에 조화층(38)을 설치한다 (도 1(C) 참조).
(3) 하기의 수지충전제 조제용의 원료조성물을 혼합,혼련하여 수지충전제를 얻는다.
[수지조성물①]
비스페놀F형 에폭시모노머(유화셸제, 분자량 310, YL983U) 100 중량부, 표면 에 시란카푸링제가 코팅된 평균입경 1.6??m의 SiO2 구상입자 (어드머텍제, CRS 1101-CE, 여기서, 최대입자의 크기는 후술하는 내층동패턴의 두께(15㎛)이상으로 한다) 170 중량부, 레벨링제(산놉코제, 페레놀S4) 1.5 중량부를 교반, 혼합하는 것에 의해, 그 혼합물의 점도를 23±1℃ 에서 45,000 ∼ 49,000 cps로 조정하여 얻는다.
[경화제조성물②]
이미다졸 경화제(서국화성제, 2E4MZ-CN) 6.5 중량부.
(4) 상기 (3)에서 얻은 수지충전제(40)를, 조제 후 24 시간이내에 기판(30)의 양면에 롤코터를 이용하여 도포하는 것에 의해, 도체회로(내층동패턴)(34)와 도체회로(34)와의 사이 및 스루홀(36)내에 충전하여 70°C, 20분간 건조시키고, 다른 방향의 면에 있어서도 동일하게 하여 수지충전제(40)를 도체회로(34) 사이 혹은 스루홀(36)내에 충전하고, 70°C, 20분간 가열 건조시킨다 (도 1(D) 참조).
(5) 상기 (4)의 처리를 마친 기판(30)의 한쪽 면을, #600의 벨트연마지(삼공리화학제)를 이용한 벨트샌더연마에 의해, 내층동패턴(34)의 표면과 스루홀(36)의 랜드(36a) 표면에 수지충전제(40)가 남지 않도록 연마하고, 이어서 상기 벨트샌더연마에 의한 손상을 제거하기 위해 버프연마를 행했다. 이러한 일련의 연마를 기판의 다른 방향의 면에 있어서도 동일하게 행한다 (도 2(E) 참조).
이어서, 100°C에서 1시간, 120°C에서 3시간, 150°C에서 1시간, 180°C에서 7시간의 가열처리를 행하여 수지충전제(40)를 경화했다.
(6) 도체회로(34)를 형성한 기판(30)에 알카리 탈지하여 스프트에칭하고 이어서 염화팔라디움과 유기산으로 이루어지는 촉매용액으로 처리하여, Pd촉매를 부여하고, 이 촉매를 활성화한 후, 유산동 3.2×10-2mol/l, 유산니켈 3.9×10-3mol/l, 착화제 5.4×10-2mol/l, 차아인산나트륨 3.3×10-1mol/l, 호우산 5.0×10-1mol/l, 계면활성제(일신화학공업제, 사-필 465) 0.1g/l, PH=9로 된 무전해도금액에 침적하고 침지 1분 후에, 4 초당 1회로 나누어서 종 또는 횡 진동시키고 도체회로(34) 및 스루홀(36)의 랜드(36a)의 표면에 구리-니켈-인으로 되는 침상 합금의 피복층과 조화층(42)을 설치한다 (도 2(F) 참조).
또한, 호우불화주석 0.1mol/l, 치오요소 1.0mol/l, 온도 35도 섭씨, pH = 1.2 의 조건으로서 구리-주석 치환반응시켜 조화층의 표면에 두께 0.3 μm 의 주석층(도시하지 않음)을 설치한다.
(7) 계속하여, 수지부착동박 ( 일립화성공업제 ; 상품명 MCF-6000E 수지(20)의 두께가 60㎛, 동박(22)의 두께가 12㎛)(20A)을, 상기 두께 0.8㎜의 기판(30)의 양면에 진공프레스에 의해 압착한다(도 2(G)). 여기에서, 진공프레스는 175°C?? 90min 압력 30㎏/㎠, 진공도〈 50tor r에서 행한다.
(8) 다음에, 표면의 동박(22)을, 에칭액(삼릉와사화학제 ; 상품명 SE-07)을 이용하여, 두께가 3㎛로 될 때까지 전면에칭을 한다.(도 2(H))
(9)드라이필름레지스트(일합모톤제 ; 상품명 NIT-215)를 동박(22)에 붙이고, 마스크를 재치하여 100mJ/㎠ 로 노광, 0.8% 탄산나트륨으로 현상처리하고 바이어홀 형성부에 개구(43a)를 가지는 에칭레지스트(43)를 설치한다 (도 3(I)).
(10) 상기 개구(43a)의 동박(22)을 염산 제2동에칭액에서 제거한 후 (도 3(J)), 에칭레지스트(43)를 수산화나트륨수용액으로 박리하고, 콘포멀마스크로 이루어지는 동박(22)을 완성한다 (도 3(K)).
(11) 탄산가스레이저 조사장치 (삼릉전기제 ; 상품명 605 GTX)를 이용하여, 동박의 개구(22a) 마다에 2 쇼트의 단펄스의 레이저를 조사하고, 층간수지절연층(수지)(20)에 60㎛Ø 의 통공(20a)을 형성한다 (도 3(L)). 즉, 두께 3㎛의 동박(22)을 콘포멀마스크로서 이용하고, 레이저에 의해 개구(22a)를 천공설치한다. 여기에서 상기 탄산가스레이저의 조사는, 상술한 바와 같이, 각각의 동박(22)의 개구(22a)를 향해서, 한 구멍마다에 조사하는 것도, 혹은 프린트배선판 전체를 주사하도록 레이저를 조사하고, 동박(22)의 각 개구(22a) 하의 수지(20)를 제거하는 것도 가능하다.
또 빔경은, 개구경의 1.3배 이상이 좋다. 또한 개구(20a)를 형성한 후, 여분 제거를 행하도 좋다. 예를 들면, 크롬산, 과망간산, 칼륨의 수용액에 침적하거나, O2프라즈마, CF4프라즈마, 혹은 O2와 CF4혼합가스의 프라즈마를 사용하여, 수지여분을 제거할 수 있다. 특히 불소수지를 층간수지절연층으로서 사용한 경우는, 프라즈마처리가 최적이다.
(12) 우선 기판(30)의 표면에 통상의 무전해도금에 의해 무전해동도금막(52)을 형성한 후(도 4(M)), 또한 유산동도금에 의해 10㎛ 의 전해동도금막(56)을 형성 한다 (도 4(N)).
(13) 드라이필름레지스트(일합모톤제 ; 상품명 NIT-215)를 동박(22)에 붙이고, 소정의 위치에 패턴이 형성된 마스크(도시하지 않음)를 재치하여, 100mJ/㎠ 로 노광한다. 그 후, 0.8% 탄산나트륨으로 현상처리하고, 바이어홀형성부 및 회로형성부를 덮는 Line/Space:30/30㎛ 의 에칭레지스트(54)를 설치한다 (도 4(O)).
(14) 그 후, 염화제2동을 이용하여 패턴에칭을 행하고, 거기에 2% 의 NaOH에서, 에칭레지스트(54)를 박리하여 바이어홀(60) 및 도체회로(58)를 형성한다 (도 4(P)).
또한, 상술한 (12)~(14)에서는, 전해동도금막(56)을 형성한 후에 레지스트(54)를 형성하지만, 이 대신에 레지스트(54)의 형성 후에 전해동도금막(56)을 형성하는 것도 가능하다. 이 제 1 변형예에 관계하는 제조공정을 도 5를 참조하여 설명한다.
우선, 도 3(L)에 도시하는 수지(20)에 개구(20a)를 형성한 기판(30)을 이하의 조성의 무전해동도금용 중에 기판(20)을 침적하여, 두께 0.5㎛의 무전해동도금막(52)을 형성한다 (도 5(M')).
[무전해 도금수용액]
EDTA 150 g/1
유산동 20 g/1
HCHO 30 ㎖/1
NaOH 40 g/1
α, α'-비피리딜 80 ㎎/1
PEG 0.1 g/1
[무전해도금조건]
70 도 섭씨의 액온도에서 30 분
드라이필름레지스트 (일합모톤제 : 상품명 NIT-215 )(54)를 동박(22)에 붙이고, 소정 위치에 패턴이 형성된 마스크(도시하지 않음)를 재치하고, 100mJ/㎠ 로 노광한다. 그 후, 0.8% 탄산나트륨으로 현상처리하고, 바이어홀 형성부 및 회로형성부에 개구(54a)를 가지는 에칭레지스트(54)를 설치한다(도 5(N')).
이어서, 이하의 조건에서 전해동도금을 실시하고, 두께 20㎛ 의 전해동도금막(56)을 형성한다 (도 5(O')).
[전해도금 수용액]
유산 180g/l
유산동 80g/l
첨가제 (어트택재팬사제, 커버라시드GL)
1ml/l
[전해도금조건]
전류밀도 1 A/d㎡
시간 30분
온도 실온
도금레지스트(54)를 5% KOH로 박리제거하고, 그 후 유산과 과산화수소혼합액 으로 에칭을 행하고, 도금레지스트(54)의 하측에서 무전해동도금막(52), 동박(22)을 용해 제거하여 동박(20), 무전해동도금막(30, 40)과 전해동도금막(44)으로 이루어지는 두께 18㎛의 도체회로(58), 바이어홀(60)을 형성한다 (도 5(P')).
(15) 마지막으로, 상술한 (6)과 동일한 처리를 행하고, 도체회로(58) 및 바이어홀(60)의 표면에 Cu-Ni-P으로 이루어지는 조화면(62)을 형성하고, 또한 그 표면에 Sn치환을 행한다 (도 6(Q) 참조).
(16) 상기 (7)~(15)의 공정을 반복하는 것에 의해, 또한 상층의 도체회로(88) 및 바이어홀(90)을 형성하고, 다층배선기판을 얻는다 (도 6(R) 참조).
단, 상기 도체회로(88) 및 바이어홀(90)의 표면에 형성한 조화면에서는, Sn치환을 행하지 않는다.
이 제 1 실시형태에서는, 에칭에 의해 동박(3㎛)화하여 열전도율을 저하시킨 금속막(동박)(22)을 콘포멀마스크로서 이용하기 때문에, 소출력의 레이저에서 개구(20a)를 형성할 수 있다. 구체적으로는, 종래 기술의 제조방법에서는, 상술한 탄산가스 레이저 장치에서 수지(20)에 하나의 개구(20a)를 설치하는 때에, 3회 단펄스 레이저를 조사할 필요가 있는 것에 대하여, 제 1 실시형태에서는, 2회의 단펄스 레이저에서 개구(20a)를 형성하는 것이 가능하다.
또, 제 1 실시형태에서는, 상술한 바와 같이 소출력의 레이저 혹은 펄스레이저의 조사회수를 작게 하여 개구(20a)를 형성할 수 있기 때문에, 층간수지절연층을 형성하는 수지(20)에 언더컷을 발생시키는 경우가 없다 (도 3(L)). 따라서 바이어홀의 접속 신뢰성을 높이는 것이 가능하다. 또한 금속막의 두께는, 에칭에 의해 5 ∼0.5㎛ 까지 얇게 하는 것이 바람직하다. 이것은 금속막의 두께가 5㎛ 를 넘으면 언더컷이 발생하고, 다른 한편, 0.5㎛ 이하에서는, 콘포멀마스크로서의 역할을 다할 수 없기 때문이다.
또 도체회로형성기판에, 금속막을 형성한 층간수지절연층 형성수지를 압착한 후 에칭하는 경우는, 압착하기까지는 두꺼운 금속막이 보강재로서 존재하게 되어 조작성이 뛰어나다.
또한, 이 실시 형태에서는, 금속막을 형성한 층간수지절연층 형성수지를 압착한 후 에칭하지만, 두께 5∼0.5㎛ 의 두꺼운 금속막을 형성한 층간수지절연층 형성기판을 압착해도 좋다.
이 제 1 실시형태에서는, 콘포멀마스크에 이용하는 금속막을 에칭을 행하여 얇게 한다. 도체회로(58) 및 바이어홀(60)을 형성하는 때에, 불요부분의 콘포멀마스크(30)를 에칭하여 제거하는데, 얇게 형성되어 있기 때문에 용이하게 제거 할 수 있고, 상기 에칭 시에 도체회로(58) 및 바이어홀(60)을 형성하는 전해동도금막(56)을 크게 침식하는 경우가 없다. 이 때문에 파인피치한 배선 및 미세한 통공의 바이어홀을 형성하는 것이 가능하게 된다. 즉, 종래 기술의 제조방법에서는, 배선의 형성능력이 75㎛ 인 것에 대하여, 본 제 1 실시형태에서는 50㎛ 까지 향상된다. 또한 콘포멀마스크의 형성능력이 상기 종래 기술에서는 50??㎛ 인 것에 대하여, 제 1 실시형태에서는 13??㎛ 의 개구를 설치하는 것이 가능하게 되어, 미세경의 바이어홀을 형성할 수 있다.
계속하여, 제 1 실시형태의 제 2 변형예에 관계하는 다층프린트배선판의 제 조방법에 있어서 설명한다. 이 제 2 변형예는, 사용되는 기재를 제거하여 제 1 실시형태의 제조방법과 거의 동일한 공정을 사용하고 있기 때문에 도 1∼도 6을 참조하여 설명을 행한다.
앞에서 말한 (1)∼(6)의 공정에 의해 도 2(F)에 도시하는 두께 0.4㎜ 의 코어기판(30)을 형성한다. 계속해서 수지부착동박(송하전자공업제 ; 상품명 ARCC R-0880 수지(20)의 두께가 60㎛, 동박(22)의 두께가 12㎛)(20A)을, 기판(30)의 양면에 진공프레스에 의해 압착한다(도 2(G)). 여기에서 진공프레스는 130°C?? 30min으로, 또한 175°C에서 90min 압력 30㎏/㎠, 진공도〈 50 torr 에서 행한다.
다음에 표면의 동박(22)을, 에칭액(삼릉와사화학제 ; 상품명 SE-07)을 이용하여, 두께가 3㎛ 로 될 때까지 전면에칭을 한다 (도 2(H)).
드라이필름레지스트(일랍모톤제 : 상품명 NIT-215)를 동박(22)에 붙이고, 마스크를 재치하여 100mJ/㎠ 로 노광, 0.8% 탄산나트륨으로 현상처리하고, 바이어홀 형성부에 개구(44a)를 가지는 에칭레지스트(44)를 설치한다 (도 3(I)).
상기 개구(44a) 내의 동박(22)을 염화제2동에칭액에서 제거한 후 (도 3(J)), 에칭레지스트(44)를 수산화나트륨수용액으로 박리하고, 콘포멀마스크로 되는 동박(22)을 완성한다 (도 3 도(K)).
탄산가스레이저 조사장치 (삼릉전기제 ; 상품명 605 GTX)를 이용하여, 동박의 개구(22a) 마다에 2 쇼트의 단펄스의 레이저를 조사하고, 층간수지절연층(수지)(20)에 60㎛ ?? 의 통공(20a)을 형성한다 (도 3(L)).
기판(30)의 표면에 통상의 무전해도금에 의해 무전해동도금막(52)을 형성한 후(도 4(M)), 또한 유산동도금에 의해 10㎛의 전해동도금막(56)을 형성한다 (도 4(N)).
드라이필름레지스트(일합모톤제 ; 상품명 NIT-215)를 동박(22)에 붙이고, 소정의 위치에 패턴이 형성된 마스크(도시하지 않음)를 재치하여 노광한다. 그 후, 0.8% 탄산나트륨으로 현상처리하고, 바이어홀형성부 및 회로형성부를 덮는 Line/Space:50/50㎛의 에칭레지스트(54)를 설치한다 (도 4(O)).
그 후, 염화제2동을 이용하여 패턴에칭을 행하고, 거기에 2% 의 NaOH에서, 에칭레지스트(54)를 박리하여 바이어홀(60) 및 도체회로(58)를 형성한다 (도 4(P)). 또한, 동일한 공정을 반복하여, 양면 6 층의 프린트배선판을 완성한다 (도 6(R)).
계속해서, 제1실시형태의 제3변형예에 관계하는 다층프린트배선판의 제조방법에 대하여 설명한다. 이 제3변형예는 사용하는 기재를 제외하고 제1실시형태의 제조방법과 거의 동일한 공정을 채택하고 있기 때문에도 1∼도 6을 참조하여 설명을 행한다.
앞에서 말한 (1)∼(6)의 공정에 의해 도 2(F)에 도시하는 두께 0.6㎜ 의 코어기판(30)을 형성한다. 계속해서 그래스크로스입의 수지부착동박(송하전자공업제 ; 상품명 CCL-HL830LS 그래스크로스/수지(20)의 두께가 60㎛, 동박(22)의 두께가 12㎛)(20A)을, 기판(30)의 양면에 진공프레스에 의해 압착한다(도 2(G)). 여기에서 진공프레스는 150°C?? 30min으로, 또한 175°C에서 120min 압력 30㎏/㎠, 진공도〈 50 torr 에서 행한다.
다음에 표면의 동박(22)을, 에칭액(삼릉와사화학제 ; 상품명 SE-07)을 이용하여, 두께가 3㎛ 로 될 때까지 전면에칭을 한다 (도 2(H)).
드라이필름레지스트(일랍모톤제 : 상품명 NIT-215)를 동박(22)에 붙이고, 마스크를 재치하여 100mJ/㎠ 로 노광, 0.8% 탄산나트륨으로 현상처리하고, 바이어홀 형성부에 개구(44a)를 가지는 에칭레지스트(44)를 설치한다 (도 3(I)).
상기 개구(44a) 내의 동박(22)을 염화제2동에칭액에서 제거한 후 (도 3(J)), 에칭레지스트(44)를 수산화나트륨수용액으로 박리하고, 콘포멀마스크로 되는 동박(22)을 완성한다 (도 3 도(K)).
탄산가스레이저 조사장치 (삼릉전기제 ; 상품명 605 GTX)를 이용하여, 동박의 개구(22a) 마다에 2 쇼트의 단펄스의 레이저를 조사하고, 층간수지절연층(수지)(20)에 60㎛ ?? 의 통공(20a)을 형성한다 (도 3(L)).
기판(30)의 표면에 통상의 무전해도금에 의해 무전해동도금막(52)을 형성한 후(도 4(M)), 또한 유산동도금에 의해 10㎛ 의 전해동도금막(56)을 형성한다 (도 4(N)).
드라이필름레지스트(일합모톤제 ; 상품명 NIT-215)를 동박(22)에 붙이고, 소정의 위치에 패턴이 형성된 마스크(도시하지 않음)를 재치하여 노광한다. 그 후, 0.8% 탄산나트륨으로 현상처리하고, 바이어홀형성부 및 회로형성부를 덮는 Line/Space:50/50㎛의 에칭레지스트(54)를 설치한다 (도 4(O)).
*그 후, 염화제2동을 이용하여 패턴에칭을 행하고, 거기에 2% 의 NaOH에서, 에칭레지스트(54)를 박리하여 바이어홀(60) 및 도체회로(58)를 형성한다 (도 4(P)). 또한, 동일한 공정을 반복하여, 양면 6 층의 프린트배선판을 완성한다 (도 6(R)).
또한, 앞에서 말한 실시형태에서는, 미리 수지에 동박이 부착된 것을 이용하지만, 수지에 동박 등의 금속막을 뒤에서 접착시켜서 이용하는 것도 가능하다. 또한 제 1, 제 2 변형예에서는, 수지에 동박이 부착된 것을 이용하고, 제 3 변형예에서는, 그래스크로스를 포함하는 수지에 동박이 부착된 것을 이용하는데, 수지에 여러 가지의 재질(예를 들면 부직포 등)이 첨가되어진 것을 이용할 수 있다.
이상과 같이, 제 1 실시형태에 의하면, 소출력의 레이저 혹은 펄스레이저의 조사회수를 적게 하여 바이어홀용의 개구를 형성할 수 있기 때문에, 층간수지절연층을 형성하는 수지에 언더컷을 발생시키는 경우가 없어지고, 바이어홀의 접속 신뢰성을 높이는 것이 가능하다.
[제 2 실시형태]
이하, 본 발명의 제 2 실시형태에 관계하는 다층프린트배선판 및 그 제조방법에 대하여 설명한다.
제 2 실시형태에서 사용되는 기판으로서, 그래스시에폭시기판, 그래스포비스머레이미드트리아진수지기판, 그래스포불소수지기판 등의 수지기판, 이들의 수지기판에 동박을 첩부한 동장적층판, 금속기판, 세라믹기판 등을 사용하는 것이 가능하다.
기판 상에 도체회로를 설치한다. 도체회로는 무전해도금, 전해도금 혹은 동 장적층판의 경우는, 에칭처리에 의해 형성하는 것이 가능하다.
이어서 절연수지층을 설치하는데 제 2 실시 형태에서는, 절연수지층에 레이저광을 주사하여 바이어홀용 개구부를 형성한다. 이 때문에 이러한 절연수지층에는, 레이저광을 조사하는 것으로서, 개구부가 설치되어지도록 재료가 선택된다.
이러한 재료에는 열경화성수지, 열가소성수지 혹은 이들의 복합수지가 이용되어진다.
예를 들면 열경화성수지를 기제로 하는 무전해도금용접착제를 이용하는 것이 가능하다. 열경화성수지로서는 에폭시수지, 페놀수지, 폴리이미드수지 등이 이용되어진다. 또 열가소성수지로서는, 폴리에테르설펀(PES), 폴리설펀(PSF), 폴리페니렌설펀(PPS), 폴리페니렌설파이드(PPES), 폴리페니렌에텔(PPE), 폴리에텔이미드(PI), 불소수지 등을 사용할 수 있다.
제 2 실시형태에서는, 금속층 혹은 금속박에서 노출한 절연수지의 조화면은, 다음과 같은 방법으로 형성된다.
구체적으로는, 절연수지층 중에 미리 산, 산화제 등에 의해 용해하는 입자를 포함시켜 두고, 이 입자를 산과 산화제에서 용해하는 것으로, 절연수지층의 표면에 형성하는 것이 가능하다. 이 경우는, 조화면을 형성한 후, 금속층을 설치할 필요가 있다.
이러한 내열성수지입자로서는, 아미노수지(메라민수지, 요소수지, 구아나민수지 등), 에폭시수지(비스페놀형에폭시수지를 아민계 경화제에서 경화시킨 것이 최고), 비스머레이미드트리아진수지 등으로 이루어진 내열성수지입자를 이용하는 것이 가능하다.
또 이러한 무전해도금용접착제에는, 특히 경화처리된 내열성수지입자, 무기입자와 섬유질필러 등을, 필요에 의해 포함시키는 것이 가능하다.
이러한 내열성수지입자에는, (1)평균입경이 10㎛이하의 내열성수지분말, (2)평균입경이 2㎛ 이하의 내열성수지분말을 응집시킨 응집입자, (3)평균입경이 2∼10㎛의 내열성수지분말과 평균입경이 2㎛ 미만의 내열성수지분말과의 혼합물, (4)평균입경이 2∼10㎛의 내열성수지분말의 표면에 평균입경 2㎛ 이하의 내열성수지분말 또는 무기분말 어느 것이든 적어도 1 종을 부착시킨 의사입자, (5)평균입경이 0.8㎛를 넘고 2㎛ 미만의 내열성수지분말과 평균입자경이 0.1∼0.8㎛ 의 내열성수지분말과의 혼합물, 및 (6)평균입경이 0.1∼1.0㎛의 내열성분말수지분말로 이루어진 군에서 선택되는 적어도 1종의 입자를 이용하는 것이 바람직하다. 이들 입자는, 보다 복잡한 조화면을 형성하기 있기 때문이다.
또 제 2 실시형태에 이러한 절연수지층의 조화면은, 소위 RCC(RESIN COATED COPPER;수지부동박)등의 조화면이 형성된 금속막을 이용하여 형성하는 것이 가능하다. 이 경우는 금속박의 한쪽 편에 조화층을 설치하고, 조화층 상에 절연수지층을 설치하여 금속박을 제작한다.
이러한 금속표면의 조화층은, 각종의 조화처리를 이용하여 형성하는 것이 가능하다. 이러한 조화처리로서는 예를 들면, 매트처리, 산화처리, 산화환원처리, 흑화-환원처리, 유산-과산화수소처리, 제 2 동착체와 유기산을 함유하는 용액에 의한 처리 등의 에칭처리 등, 동-니켈-인의 침상합금도금 등의 도금처리 등을 들 수 있다.
이렇게 해서 제작된 금속박은 코아기판에 설치되어져 있는 하층도체회로 상에 적층한다. 이 때 절연수지층의 면과 하층도체회로를 접촉시켜 코어기판과 금속박을 가열압축하면 이들을 일체화시키는 것이 가능하다.
상기 금속박을 에칭 제거하는 것에 의해, 절연수지층 상에 노출한 절연수지층의 표면에, 조화층에서 유래하는 조화면을 전사하는 것이 가능하다.
동박의 경우 에칭액으로서는, 유산-과산화수소수용액, 과유산암모늄수용액, 염화제2철 등을 사용할 수 있다.
절연수지층의 표면에 형성되는 조화면 또는 동박 표면에 형성되는 조화층은, 0.01∼5㎛ 의 최대조도(Rj)를 가지는 것이 바람직하다. 0.01㎛ 미만의 최대조도에서는, 절연수지층의 표면에 형성되는 조화면 또는 절연수지층 표면에 전사되는 조화면이 레이저광을 반사하기 쉽게 되고, 절연수지층을 충분히 제거하는 것은 불가능하게 된다. 또 5㎛를 초과하는 최대조도에서는, 조화층이 에칭제거하기 어렵게 된다.
제 2 실시형태에서는, 이렇게 하여 형성된 조화면에 레이저광을 조사하여 절연수지층을 제거하고 바이어홀용 개구부를 형성하며, 이러한 개구부를 도금하여 바이어홀을 형성하는 것이 가능하다.
이러한 레이저광에는, 탄산가스레이저광, 자외선레이저, 엑시머레이저 등을 이용하는 것이 가능하다. 특히 탄산가스레이저광은, 저가인 장치로 발생시키는 것이 가능하여 좋다.
제 2 실시형태에서는, 하층도체회로와 절연수지층의 밀착성과 하층도체회로와 바이어홀도체와의 밀착성을 향상시키기 위해, 하층도체회로의 표면에, 조화면이 설치되어져 있는 것이 바람직하다.
이러한 조화면은, 각종 조화처리를 이용해서 형성하는 것이 가능하다. 이러한 조화처리로서는, 예를 들면 산화처리, 산화환원처리, 흑화-환원처리, 유산-과산화수소처리, 제 2동착체와 유기산을 함유하는 용액에 의한 처리 등의 에칭처리와 동-니켈-인 합금도금 등의 도금처리 등을 들 수 있다.
이러한 하층도체회로에서는, 바이어홀용 개구부를 설치하는 때, 조화면에 수지가 잔재하기 쉽지만 제 2 실시형태의 방법에서는 절연수지층의 표면에 조화면을 설치하기 때문에, 이 조화면에 레이저광을 조사하면 하층도체회로의 조화면에 수지를 남기는 것 없이, 절연수지층을 제거하는 것이 가능하다.
다음에 Pd촉매 등의 무전해도금용의 촉매를 부여하고 바이어홀용 개구 내를 도금하여 바이어홀을 설치하고 또 절연수지층 표면에 도체회로를 설치한다. 무전해도금막을 개구 내벽, 절연수지층 표면전체에 형성하여 도금레지스트를 설치한 후, 상기도금하여 도금레지스트를 제거하고 에칭에 의해 도체회로를 형성한다.
계속해서, 제 2 실시형태에 관계하는 다층프린트배선판의 제조방법에 대하여, 도 7∼도 11를 참조하여 설명한다.
무전해도금용접착제의 조제
(1) 크레졸로볼락형에폭시수지(일본화약제, 분자량2500)의 25중량 % 아크릴화물을 35중량부, 감광성 모노머(동아합성제:상품명 아로닉스 M315) 3.15 중량부, 소포제(산놉코제, S-65) 0.5 중량부, N-메틸필로리돈 (NMP) 3.6 중량부를 교반, 혼합하였다.
(2) 폴리에텔술폰(PES) 12 중량부, 에폭시수지입자(삼양화성제:상품명 폴리머 폴)의 평균입경 1.0 μm 의 것을 7.2 중량부, 평균입경 0.5 μm 의 것을 3.09 중량부를 혼합한 후, 다시 NMP30 중량부를 첨가하고, 비즈밀로 교반 혼합하였다.
(3) 이미다졸경화제(서국화성제:상품명 2E4MZ-CN) 2 중량부, 광개시제(시바가이기제: 이라큐어 I-907) 2 중량부, 광증감제(일본화약제, DETX-S) 0.2 중량부, NMP 1.5 중량부를 교반 혼합하였다.
(4) 혼합물 (1)∼(3)을 혼합하여, 무전해도금용 접착제조성물을 얻었다.
수지충전제의 조정
(1) 비스페놀F형 에폭시모노머(유화셸제: 분자량 310, 상품명 YL983U) 100 중량부와 평균입경 1.6??m 로 표면에 시란커플링제가 코팅된 SiO2 구상입자 (어드머텍제: CRS 1101-CE, 여기서, 최대입자의 크기는 후술하는 내층동패턴의 두께(15㎛)이상으로 한다) 170 중량부, 레벨링제(산놉코제: 상품명 페레놀S4) 1.5 중량부를 3개의 롤로서 혼련하고, 그 혼합물의 점도를 23±1℃ 에서 45,000 ∼ 49,000 cps로 조정하였다.
(2) 이미다졸경화제(서국화성제, 상품명: 2E4MZ-CN) 6.5 중량부.
(3) 혼합물 (1)과 (2)를 혼합하여 수지충전제를 조제하였다.
프린트배선판의 제조
(1) 도 7(A)에 도시하는 바와 같이, 제 2 실시형태에서는 두께 1㎜의 그래스에폭시수지 또는 비스머레이미드트리아진(BT)수지로 이루어지는 기판(230)의 양면에 18㎛의 동박(232)이 라미네이트되어 있는 동장적층판(230A)을 출발재료로 하였다.
(2) 우선 이 동장적층판(230A)에, 도 7(B)에 도시하는 바와 같은 드릴공(233)을 천공하고, 무전해도금, 전해도금을 실시하고 거기에 동박(232)을 통상의 방법에 따른 패턴형상으로 에칭하는 것에 의해, 기판(230)의 양면에 두께 25㎛의 내층동패턴(하층도체회로)(234) 및 스루홀(236)을 형성하였다.
다음에 내층동패턴(234)의 표면과 스루홀(236)의 랜드 표면과 내벽에 각각 조화면(238)을 설치하고, 도 7(B)에 도시하는 바와 같은 기판(230)을 제조하였다. 조화면(238)은, 앞에서 말한 기판을 수세하고 건조한 후, 에칭액을 기판의 양면에 스프레이로 뿜어서, 내층동패턴(234)의 표면과 스루홀(236)의 랜드표면과 내벽을 에칭하는 것에 의해서 형성하였다. 에칭액에는, 이미다졸동(II)착체 10 중량부, 그리콜산 7 중량부, 염화칼륨 5 중량부, 이온교환수 78 중량부를 혼합한 것을 이용하였다.
(3) 이어서 도 7(C)에 도시하는 바와 같은 수지층(240)을 배선기판(230)의 내층동패턴(234) 사이와 스루홀(236)내에 설치하였다. 수지층(240)은, 미리 조제한 수지충전제를 롤코터에 의해 배선기판(230)의 양면에 도포하고 내층동패턴(234)의 사이와 스루홀(236)내에 충전하고, 100°C로 1시간, 120°C에서 3시간, 150°C에서 1시간, 180°C에서 7시간, 각각 가열 처리하는 것에 의해 경화시켜서 형성하였다.
(4) (3)의 처리에서 얻은 기판의 한쪽 면을, 벨트샌더연마하였다. 이 연마에서 #600의 벨트연마지(삼공리화학제)를 이용한 벨트샌더연마에 의해, 내층동패턴(234)의 조화면(7)과 스루홀(236)의 랜드 표면에 수지충전제가 남지 않도록 하였다. 이어서 벨트샌더연마에 의한 손상을 제거하기 위해 버프연마를 행했다. 이러한 일련의 연마를 기판의 다른 방향의 면에 있어서도 동일하게 행하고, 도 7(C)에 도시하는 바와 같은 배선기판(230)을 얻었다.
얻어진 배선기판(230)은, 내층동패턴(234) 사이에 수지층(240)이 설치되고, 스루홀(236) 내에 수지층(240)이 설치되어 있다. 내층동패턴(234)의 조화면(238)과 스루홀(236)의 랜드 표면의 조화면(238)이 제거되어 있고, 기판 양면이 수지충전제에 의해 평활화되어 있다. 수지층(240)은 내층동패턴(234)의 측면의 조화면(238a) 또는 스루홀(236)의 랜드부 측면의 조화면(238a)와 밀착하고, 또 수지층(240)은 스루홀(236)의 내벽의 조화면(238)과 밀착하고 있다.
(5) 다음에, 도 8(D)에 도시하는 바와 같이, 노출한 내층동패턴(234)과 스루홀(236)의 랜드 상면을 (2)의 에칭처리에서 조화하여 깊이 3㎛ 의 조화면(242)을 형성하였다.
이 조화면(242)을 주석치환도금하여, 0.3㎛ 의 두께의 Sn층을 설치하였다. 치환도금은, 호우불화주석 0.1㏖/l, 치오요소 1.0㏖/l, 온도 50°C, pH=1.2의 조건에서, 조화면(242)을 Cu-Sn 치환 반응시켰다 (Sn층에 대하여서는 도시하지 않는다).
(6) 얻어진 배선기판의 양면에, 무전해도금용 접착제를 롤코터를 이용하여 도포하였다. 이 접착제는 기판을 수평상태에서 20분간 방치한 후, 60°C에서 30분간 건조하고, 도 8(E)에 도시하는 바와 같은 두께 35㎛ 의 접착제층(250)을 형성하였다.
(7) 얻어진 배선기판의 양면을 초고압수은등에 의해 500mJ/㎠ 에서 노광하여, 150°C에서 5시간 가열하였다.
(8) 얻어진 기판을 크롬산에 1분간 침적하고 접착제층(250)의 표면에 존재하는 에폭시수지입자를 용해 제거하였다. 이 처리에 의해 도 8(F)에 도시하는 바와 같은 조화면(250a)을, 접착제층(250)의 표면에 형성하였다. 그 후, 얻어진 기판을 중화용액(시프레이사제)에 침척한 후 수세하였다.
(9) 이어서 도 9(G)에 도시하는 바와 같이 기판의 전면에 두께 0.6㎛ 의 무전해동도금막(251)을 행하였다.
(10) 얻어진 기판에 에칭레지스트를 설치하고, 유산-과산화수소수용액으로 에칭하여, 도 9(H)에 도시하는 바와 같이, 바이어홀형성부분에 50㎛ 의 개구(251a)를 설치하였다.
(11) 개구(251a) 상에서 단펄스(10-4초)의 레이저광(삼능전기 ML 605GTL)을 조사하고, 도 9(I)에 도시하는 바와 같이, 접착제층(250)에 개구(248)를 설치하였다.
또한, 조면화 처리한 배선기판의 표면에, 팔라디움촉매(아트텍크제)를 부여하는 것에 의해, 무전해도금막(251)의 표면 및 바이어홀용 개구(248)의 조화면에 촉매핵을 붙인다.
(12) 얻어진 기판을 제 1 실시형태와 동일한 조건의 무전해동도금용 중에 침적하고 도 10(J)에 도시하는 바와 같은 두께 1.6㎛ 의 무전해동도금막(252)을 조화면 전체에 형성한다.
(13) 다음에, 도 10(K)에 도시하는 바와 같이, 시판의 감광성드라이필름(254)을 무전해동도금막(252)에 붙이고, 패턴(255A)이 인쇄된 마스크필름(255)을 재치하였다. 이 기판을 100mJ/㎠ 에서 노광하고, 그 후 0.8% 탄산나트륨으로 현상처리하여, 도 10(L)에 도시하는 바와 같이 두께 15㎛ 의 도금레지스트(254)를 설치하였다.
(14) 이어서, 얻어진 기판에 제 1 실시형태와 같은 조건에서 전기동도금을 실시하고, 두께 15㎛ 의 전해동도금막(256)을 형성하였다.
(15) 도금레지스트(254)를 5% KOH로 박리 제거한 후, 유산과 과산화수소혼합액으로 에칭하고, 도금레지스트(254) 하의 무전해동도금막(252)을 용해제거하고, 도 11(N)에 도시하는 바와 같은 무전해동도금막(252)과 전해동도금막(25)으로 이루어진 두께 18㎛ 의 도체회로(258)(바이어홀(260)을 포함한다)를 얻었다.
또한 70°C에서 80g/L의 크롬산에 3분간 침적하여 도체회로(258) 사이의 무전해도금용 접착제층(250)의 표면을 1㎛ 에칭처리하고, 표면의 팔라디움촉매를 제거하여 도 11(N)에 도시하는 바와 같은 다층프린트배선판을 제조하였다.
계속하여 제 2 실시형태의 제 1 변형예에 있어서 도 12 내지 도 13 을 참조하여 설명한다.
제 1 실시형태의 (1) 및 (2)의 공정을 실시하여, 도 7(B)에 도시하는 바와 같은 하층도체회로표면이 조화된 코어기판(230)을 제작하였다. 그 한편, 도 12(A)에 도시하는 바와 같은 수지부동박(229)을 제작하였다.
이 수지부동박(229)은, 두께가 12㎛ 의 동박(232)의 한쪽 면을, 제 2 실시형태의 (2)에서 도시하는 것과 같은 에칭처리로 조화하고, 깊이 3㎛ 의 조화층(232a)을 형성하였다. 이 조화면에 에폭시수지(220)를 도포하고, 60°C에서 3시간 가열하여 B스테이지로 하였다.
도 12(B)에 도시하는 바와 같이, 2장의 수지부동박(229)을 코어기판(230)의 양면에 재치하여, 150°C에서 10㎏/㎠ 의 압력으로 가압하여 일체화하고, 도 12(C)에 도시하는 바와 같은 기판을 얻었다. 이 때, 도 12(A)에 도시하는 수지부동박의 에폭시수지로 이루어지는 접착제층(220)이 코어기판(230)의 하층도체회로(234)와 접촉하도록 하였다.
다음에 이 기판(230)을, 제 2 실시형태의 (10)의 처리와 동일하게 하여, 동박(232)의 표면에 드라이필름을 첩부하고, 자외선으로 노광현상처리하고, 에칭레지스트를 설치하여 유산-과산화수소로 이루어지는 수용액을 이용하여 바이어홀 형성 예정부분의 동박(232)을 에칭제거하여 도 13에 도시하는 바와 같은 개구(233)를 설치하였다. 이에 의해 동박(232)의 조화층(232a)의 형상이 전사된 조화면(220a)을 접착제층(220)의 표면에 노출시킨다.
이 조화면에, 제 2 실시형태의 (11)와 동일하게 하여, 탄산가스레이저광을 조사하여, 직경 50㎛ 의 바이어홀용 개구부를 형성하고, 이 적층기판 상에, 제 2 실시형태의 (13)∼(15)과 동일한 조건에서 무전해도금막, 전해도금막을 형성하여, 패턴 형상으로 무전해도금막을 용해제거하고 무전해동도금막과 전해동도금막으로 이루어지는 바이어홀을 포함하는 다층프린트배선판을 제조하였다.
비교예 1.
접착제층의 표면에 조화면을 설치하지 않고 레이저광을 조사한 이외, 제 2 실시형태와 동일하게 하여 다층프린트배선판을 제조하였다.
비교예 2.
수지부착동박표면에 조화층을 설치하지 않았다.
가열시험 및 히트사이클시험
제 2 실시형태 및 제 2 실시형태의 변형예, 비교예 1에서 얻어진 배선판에 있어서, -55°C∼125°C에서 500회의 히트사이클시험을 실시하였다. 각 시험 후에 바이어홀 부분의 저항변화율을 측정하였다. 또 개구주연부의 수지의 쏟아오름(부풀어오름)의 유무를 광학현미경으로 확인하였다. 그 결과를 도 56중에 도시한다.
제 2 실시형태의 제조방법에 의하면, 바이어홀 접속부의 하층도체회로의 표면에 수지가 잔존하지 않는다. 이 때문에 제 2 실시형태에 의하면 히트사이클 시에 있어서도, 하층도체회로와 바이어홀도체가 박리하지 않고, 바이어홀부에 있어서 접속불량이 발생하지 않으며 접속 신뢰성이 뛰어난 다층프린트배선판을 얻는 것이 가능하다.
[제 3 실시형태]
계속해서 본 발명의 제 3 실시형태에 관계하는 다층프린트배선판 및 그 제조 방법에 있어서 설명한다. 제 3 실시형태의 다층프린트배선판의 제조방법에서는, ①도체회로를 형성하는 공정, ②상기 도체회로 상에 층간수지절연층을 설치하는 공정, ③레이저광을 조사하는 것에 의해 상기 층간수지절연층에 바이어홀용 개구를 설치하는 공정, 및 ④상기 층간수지절연층 상에 바이어홀을 포함하는 다른 도체회로를 형성하는 공정을 포함하는 다층프린트배선판의 제조방법에 있어서, 상기 ②의 공정의 전에, 제 2 동착체와 유기산을 함유하는 에칭액을 이용하여 상기 도체회로 표면을 조화처리하는 다층프린트배선판의 제조방법이다.
이러한 제조방법에 의해 얻어진 다층프린트배선판은, 도체회로 표면이 제 2 동착제와 유기산을 함유하는 에칭액을 이용하여 조화처리되게 되는 것과 함께, 그 도체회로 상에 층간수지절연층을 설치할 수 있고, 또한 상기 층간수지절연층에 바이어홀용 개구를 가지고 그 개구의 내벽에는 호상(縞狀:물결모양)의 요철이 형성되게 되는 것이다.
이러한 제 3 실시형태의 구성에 의하면, 상기 제 2동착체와 유기산을 함유하는 에칭액을 이용하여 도체회로 표면을 조화처리하는 것으로, 상기 도체회로 표면에는, 도 14∼도 16에 도시하는 바와 같은, 복잡한 형상의 조화면을 형성할 수 있다. 이 조화면은, 그 위에 형성된 층간수지절연층과의 말착성이 뛰어나다. 또 이 조화면은, 레이저광을 반사하고 레이저광의 조사에 의해서도 그 형상은 변화하지 않고 평탄화되지 않는다. 따라서 도체회로 상에 층간수지절연층을 형성한 후, 레이저광을 조사하는 것에 의해, 상기 도체회로를 평탄화시키지 않고, 바이어홀용 개구를 형성하는 것이 가능하다.
또 상기 제 2 동착체와 유기산을 함유하는 에칭액을 이용하여 형성된 조화면은, 레이저광에 의해 개구한 경우에도 수지의 응고가 적다. 이 때문에 가열 시에 남은 수지가 팽창하여 바이어홀과의 접속을 파괴하는 경우도 없다.
또한 레이저광을 반사시키기 쉽게 되기 때문에, 레이저광의 입사광과 반사광을 간섭시키는 것이 가능하고, 바이어홀용 개구의 내벽에 호상의 요철을 형성하기 쉽다고 하는 이점을 가진다.
개구의 내벽에 호상의 요철을 형성하면, 바이어홀을 구성하는 금속이 접하는 면은 모두 앵커효과를 가지게 되고, 바이어홀의 접속 신뢰성을 향상시키는 것이 가능하다.
따라서 제 3 실시형태의 다층프린트배선판은, 바이어홀 부분을 포함하는 도체회로와 층간수지절연층과의 밀착성이 뛰어난 것과 함께, 도체회로와 그 위에 형성된 바이어홀(도체회로)과의 밀착성도 뛰어나다.
도 14는, 제 3 실시형태의 조화처리방법에 의해 형성된 도체회로의 조화면을 모식적으로 도시한 평면도이고, 도 15는, 도 14에 있어서 A-A선 종단면도이고, 도 16는, 다른 부분에 있어서의 종단면도이다. 또 도 중, (321)은 에칭되지 않은 표면부분이 남아 있는 부분(이하, 묘상(닻모양)부라고 한다), (322)는 오목한 부(322)와 오목한 부(322)와의 사이에 형성된 능선을 도시한다.
제 3 실시형태의 조화처리방법을 이용하면, 예를 들면 도 14∼도 16에 도시한 바와 같은 형상의 조화면이 형성된다. 즉, 묘상부(321)에서는 상부의 폭이 하부의 폭보다도 큰 부분도 다수 존재한다.
또 제 3 실시형태에 있어서 바이어홀용 개구의 내벽에는 도 20에 도시하는 바와 같이 호상의 요철이 형성되게 된다.
요철의 벽면방향의 깊이는 0.1∼5㎛, 요철의 간격은 1∼20㎛ 가 바람직하다. 너무 크거나 너무 작아도 바이어홀을 구성하는 금속과의 밀착성이 낮기 때문이다.
또 도 21에 도시하는 바와 같이, 이 호상의 요철의 표면에 또한 평균 조도 Ra=0.05∼5㎛ 정도의 조화면이 형성되어 있어도 좋다. 앵커효과가 증가하여 바이어홀과의 밀착성이 뛰어나기 때문이다.
이러한 조화면을 가지는 도체회로 상에 바이어홀을 형성하면, 조화면의 묘상부(321) 등에 있어서 앵커효과가 생기고 그 결과 하층의 도체회로와의 밀착성이 뛰어난 바이어홀을 형성하는 것이 가능하다. 특히, 도금에 의해 바이어홀을 형성하면, 조화면으로의 도금의 말려들어감이 좋기 때문에, 오목한 부분(322)과 묘상부(321) 등에도 확고하게 도금층이 형성되어, 하층의 도체회로와 보다 밀착성이 뛰어난 바이어홀을 형성하는 것이 가능하다.
또 레이저광으로 개구한 경우, 수지의 응고도 적은 조화구조로 되기 때문에, 바이어홀의 접속 신뢰성도 뛰어나다.
다음에 제2동착체와 유기산을 함유하는 에칭액을 이용하여 상기 도체회로 표면을 조화처리하는 방법에 있어서 설명한다.
상기 제2동착제로서는 특히 한정되지 않지만, 아졸류의 제 2동착체가 바람직하다. 이러한 종류의 제 2동착체는, 금속동 등을 산화하는 산화제로서 사용한다.
아졸류로서는, 디아졸, 트리아졸, 테트라졸이 바람직하다. 그 가운데서도 이 미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-운디실이미다졸 등이 좋다. 상기 제2동착체의 첨가량은, 1∼15중량% 가 바람직하다. 상기 범위의 첨가량에서는, 제2동착체의 용해성 및 안정성이 뛰어나기 때문이다.
유기산은, 산화동을 용해시키기 때문에 상기 제2동착체와 함께 배합한다. 아졸류의 제2동착체를 이용하는 경우에는, 유기산은, 기산, 초산, 프로피온산, 낙산, 길상산, 카프론산, 아크릴산, 크로톤산, 슈우산, 마론산, 코하크산, 그루타르산, 마레인산, 안식향산, 그리콜산, 유산, 사과산, 스르파민산으로 된 군에서 선택되는 적어도 1종이 좋다. 또 유기산 함유량은 0.1∼30 중량 % 가 좋다. 산화된 동의 용해성을 유지하고 동시에 용해안정성을 확보하기 위한 것이다.
상기 에칭액에는, 동의 용해와 아졸류의 산화작용을 보조하기 위해, 불소이온, 염소이온, 취소이온 등의 할로겐이온을 첨가해도 좋다. 상기 할로겐이온은 염산, 염화나트륨 등으로서 공급하는 것이 가능하다. 할로겐이온의 첨가량은, 0.01∼20 중량%가 바람직하다. 층간수지절연층과의 밀착성이 뛰어난 조화면을 형성하는 것이 가능하기 때문이다.
상기 에칭액은, 상기 제 2동착체와 유기산과 필요에 따라서 할로겐이온을, 물에 용해하는 것에 의해 조제하는 것이 가능하다. 또 시판의 에칭액으로서 예를 들면, 맥사제, 상품명「맥 에치본드」를 이용하는 것이 가능하다.
상기 에칭액을 이용하여 도체회로에 조화처리를 실시하는 때에는, 에칭액을 상기 도체회로 표면에 스프레이하는 것(이하, 스프레이법이라고 한다)에 의해, 또 는 버블링 조건 하에서 상기 에칭액에 상기 도체회로를 침적하는 것(이하, 버블링법이라고 한다)에 따라 행한다. 상기 처리로부터, 산소가 에칭액 중에 공존하게 되고, 하기의 (1)식 및 (2)식으로 도시하는 화학반응에 의해 에칭이 진행한다.
Cu+Cu(ⅠⅠ)An →2Cu(Ⅰ)An/2 · · · (1)
↓
2Cu(Ⅰ)An/2 + n/4O2 + nAH
→2Cu(ⅠⅠ)An + n/2H2O · · · (2)
(식중, A는 착화제(키레이트제로서 사용), n은 배위수를 도시한다.)
상기 화학식에서 도시하는 바와 같이, 발생한 제1동착체는, 산의 작용으로 용해하고, 산소에 의해 산화되어 제 2동착체로 되고, 다시 동의 산화에 기여한다.
상기 에칭액에 의한 에칭의 정도는, 에칭부의 깊이가 1∼10㎛로 되는 정도가 바람직하다. 에칭의 정도가 상기 범위를 넘으면 형성된 조화면과 바이어홀도체와의 접속불량을 일으키기 때문이다.
상기 방법에 의해 도체회로 표면의 조화처리를 행한 후, 상기 도체회로 상에 층간수지절연층을 형성한다.
제 3 실시형태에 있어서 형성하는 층간수지절연층은, 열경화성수지, 열가소성수지 또는 이들의 복합수지로 구성되어 있는 것이 바람직하다.
상기 열경화성수지로서는, 예를 들면, 열경화형 또는 열가소형의 폴리오레핀수지, 에폭시수지, 폴리이미드수지, 페놀수지, 비스머레이미드트리아진수지에서 선 택되는 적어도 1종 이상을 이용하는 것이 바람직하다.
상기 열가소성수지로서는 예를 들면 폴리메틸펜텐(PMP), 폴리스틸렌(PS), 폴리에테르설펀(PES), 폴리페니렌에텔(PPF), 폴리페니렌설파이드(PPS) 등의 엔지니어링플라스틱을 이용하는 것이 바람직하다.
제 3 실시형태에 있어서는, 층간수지절연층으로서, 상기 열경화형 또는 열가소형의 폴리오레핀계수지를 이용하는 것이 바람직하다.
상기 열경화형 또는 열가소형의 폴리오레핀계수지로서는 예를 들면 폴리에틸렌, 폴리프로필렌, 폴리이소프틸렌, 폴리부다디엔, 폴리이소프렌, 이들 수지의 공중합체 등을 들 수 있다.
상기 폴리오레핀계수지의 시판품으로서는, 예를 들면 스미토모3M사제의 상품명:1592 등을 들 수 있다. 또 융점이 200°C 이상의 열가소형 폴리오레핀계수지의 시판품으로서는, 예를 들면 삼정석유화학공업사제의 상품명:TPX (융점 240°C), 출광석유화학사제의 상품명:SPS(융점 270°C) 등을 들 수 있다.
이 층간수지절연층은, 미경화액을 도포하거나, 필름형상의 수지를 열압하여 라미네이트하는 것에 의해 형성된다.
이후, 층간수지절연층에 레이저광을 조사하는 것에 의해, 바이어홀용 개구를 설치한다. 이 때, 사용되는 레이저광으로서는, 예를 들면 탄산가스(CO2)레이저, 자외선레이저, 엑시머레이저 등을 들 수 있지만, 이들 중에서는 , 단펄스의 탄산가스레이저가 좋다. 단펄스의 탄산가스레이저는, 개구 내의 수지 여분이 적게 되고, 또 개구주연의 수지에 대한 손상이 적기 때문이다.
탄산가스레이저의 펄스 간격은, 10-4∼10-8초인 것이 바람직하다. 또 개구를 형성하기 위해 레이저를 조사하는 시간은, 10∼500μ 초인 것이 바람직하다.
또, 빔 직경은 1∼20㎜, 멀티모드(소위 탑핫트 모드를 포함한다)에서 1∼10쇼트에서 가공하는 것이 바람직하다. 멀티모드는 레이저광의 조사면의 에너지밀도가 균일하고, 큰 개구는 얻을 수 없지만, 진원에 가깝고, 수지잔여물이 적은 바이어홀용 개구를 형성할 수 있기 때문이다.
또한, 레이저광의 스폿형상을 진원으로 하기 위해, 레이저광을 마스크로 불리는 진원의 구멍을 투과시키고, 이 구멍의 지름은 0.1∼2㎜ 정도가 바람직하다.
탄산가스레이저광로 개구공을 형성한 경우는, 데스미어처리를 행하는 것이 바람직하다.
상기 데스미어처리는, 크롬산, 과망간산염 등의 수용액으로 이루어지는 산화제를 사용하여 행하는 것이 가능하고, 또 산소플라즈마, CF4와 산소의 혼합플라즈마와 코로나방전 등으로 처리하여도 좋다. 또 저압수은램프를 이용하여 자외선을 조사하는 것에 의해, 표면 개선하는 것도 가능하다.
이 후, 후술하는 바와 같은 무전해도금처리와 전기도금처리등을 실시하는 것에 의해 도체회로 상에 바이어홀을 포함하는 상층도체회로를 형성한다.
이하, 제 3실시형태에 관계하는 다층프린트배선판의 제조방법의 일례를 설명한다.
(1) 우선, 수지기판의 표면에 하층도체회로를 가지는 배선기판을 제작한다.
수지기판으로서는 무기섬유를 가지는 수지기판이 바람직하고, 구체적으로는 예를 들면 그래스포(布)에폭시기판, 그래스포폴리이미드기판, 그래스포비스머레이드트리아진수지기판, 그래스포불소수지기판 등을 들 수 있다.
또 상기 수지기판의 양면에 동박을 붙인 동장적층판을 이용하여도 좋다.
통상, 이 수지기판에 드릴로 관통공을 설치하고, 상기 관통공의 벽면 및 동박 표면에 무전해도금을 실시하여 스루홀을 형성한다. 무전해도금으로서는 동도금이 좋다. 또한 동박의 두께형성을 위해 전기도금을 행해도 좋다. 이 전기도금으로서는 동도금이 좋다.
이 후, 스루홀 내벽 등에 조화처리를 실시하고, 스루홀을 수지페이스트 등으로 충전하고 그 표면을 덮는 도전층을 무전해도금 혹은 전기도금으로 형성하여도 좋다.
상기 공정을 거쳐, 기판 상의 전면에 형성된 동의 베타패턴 상에 포토리소그라피의 수법을 이용하여 에칭레지스트를 형성하고 계속하여 에칭을 행하는 것에 의해 하층도체회로를 형성한다.
(2) 다음에 하층도체회로에 조화처리를 실시한다. 즉, 제 2동착체와 유기산을 함유하는 에칭액을 이용하고 스프레이법 또는 버블링법에 의해 하층도체회로에 조화면을 형성한다.
(3) 다음에 상기 (2)에서 제작한 하층도체회로를 가지는 배선기판의 양면에, 상기한 폴리오레핀수지 등에 의해 구성된 층간수지절연층을, 미경화액을 도포하는 것에 의해 또는 필름 형상의 수지를 열압하여 라미네이트하는 것에 의해 형성하고, 형성한 층간수지절연층에 하층도체회로와의 전기적 접속을 확보하기 위해 레이저광을 조사하는 것에 의해 바이어홀용 개구를 설치한다.
(4) 다음에 상기 층간수지절연층을 프라즈마 처리하거나 또는 산 등으로 처리하는 것에 의해 그 표면을 조화한다.
프라즈마처리를 행한 경우에는, 상층으로서 형성하는 도체회로와 층간수지절연층과의 밀착성을 확보하기 위해, 층간수지절연층과의 밀착성이 뛰어난 Ni, Ti, Pd 등의 금속을 중간층으로서 형성하여도 좋다. 상기 금속으로 이루어지는 중간층은, 스패터링 등의 물리적 증착법(PVD)에 의해 형성하는 것이 바람직하고, 그 두께는 0.1∼2.0㎛ 정도인 것이 바람직하다.
(5) 상기 (4)의 공정을 거친 기판에 무전해도금을 실시한다.
무전해도금으로서는 동도금이 최적이다. 또 무전해도금의 막두께는, 0.1∼5㎛ 가 좋다. 이러한 막두께로 하는 것은, 뒤에 행하는 전기도금의 도전층으로서의 기능을 손상하지 않고, 에칭 제거할 수 있도록 하기 위한 것이다. 또한 이 무전해도금처리는 필수가 아니라 생략하는 것도 가능하다.
(6) 상기 (5)에서 형성한 무전해도금막 상에 도금레지스트를 형성한다.
이 도금레지스트는 감광성드라이필름을 라미네이트한 후, 노광, 현상처리를 행하는 것에 의해 형성된다.
(7) 다음에, 무전해도금막 등을 도금리드로서 전기도금을 행하고, 도체회로를 두께형성한다. 전기도금막의 막두께는, 5∼30㎛가 좋다.
이 때, 바이어홀용 개구를 전기도금으로 충전하여 필드비어구조로 하여도 좋다.
(8) 전기도금막을 형성한 후, 도금레지스트를 박리하고 도금레지스트 하에 존재하고 있는 무전해도금막과 상기 중간층을 에칭에 의해 제거하고 독립한 도체회로로 한다. 상기 전기도금으로서는, 동도금을 이용하는 것이 바람직하다.
에칭액으로서는 예를 들면, 유산-과산화수소수용액, 과유산암모늄, 과유산나트륨, 과유산칼륨 등의 과유산염수용액, 염화제2철, 염화제2동의 수용액, 염산, 초산, 열희유산 등을 들 수 있다. 또 앞에서 말한 제2동착체와 유기산을 함유하는 에칭액을 이용하여 도체회로 사이의 에칭과 동시에 조화면을 형성하여도 좋다.
(9) 이 후, 상기 (2)의 경우와 동일하게 제2동착체와 유기산을 함유하는 에칭액을 이용하여 스프레이법 또는 버블링법에 의해 상층도체회로에 조화면을 형성한다.
(11) 또한 상기 (3)∼(9)의 공정을 반복하여 상층의 상층도체회로를 설치하고, 예를 들면 한쪽 면 3층의 6층 양면 다층프린트배선판을 얻는다.
이하, 도면을 참조하여 제 3 실시형태의 다층프린트배선판의 제조방법에 대하여 설명한다.
(1) 두께 1㎜의 그래스에폭시 수지 또는 BT(비스머레이미드트리아진)수지 로 이루어지는 기판(330)의 양면에 18μm 의 동박(332)이 라미네이트되어 있는 동장적층판을 출발재료로 하였다 (도 17(A) 참조). 우선, 이 동장적층판을 드릴로 천공하고, 이어서 도금레지스트를 형성한 후, 이 기판에 무전해도금처리를 실시하여 스루 홀(336)을 형성하고 또한 동박을 통상의 방법에 따른 패턴형상으로 에칭하는 것에 의해, 기판의 양면에 내층동패턴(하층도체회로)(334)을 형성하였다.
(2) 하층도체회로(334)를 형성한 기판을 물로 씻고, 건조시킨 후, 에칭을 기판의 양면에 스프레이로 뿜고, 하층도체회로(334)의 표면과 스루홀(336)의 랜드 표면과 내벽을 에칭하는 것에 의해, 하층도체회로(334)의 전표면에 조화면(338)을 형성하였다(도 17(B) 참조). 에칭액으로서, 이미다졸동(Ⅱ)착체 10중량부, 그리콜산 7 중량부, 염화칼륨 5중량부 및 이온교환수 78중량부를 혼합한 것을 사용하였다.
(3) 에폭시수지를 주성분으로 하는 수지충전제(340)를, 기판의 양면에 인쇄기를 이용하여 도포하는 것에 의해, 하층도체회로(334) 사이 또는 스루홀(336) 내에 충전하고 가열 건조를 행한다. 즉, 이 공정에 의해 수지충전제(340)가 하층도체회로(334)의 사이 혹은 스루홀(336) 내에 충전된다 (도 17(C) 참조).
(4) 상기 (3)의 처리를 마친 기판의 한쪽 면을, 벨트연마지(삼공리화학사제)를 이용한 벨트샌더연마에 의해, 하층도체회로(334)의 표면과 스루홀(336)의 랜드 표면에 수지충전제(340)가 남지 않도록 연마하고, 이어서 상기 벨트샌더연마에 의한 손상을 제거하기 위해 버프연마를 행했다. 이러한 일련의 연마를 기판의 다른 방향의 면에 있어서도 동일하게 행하였다. 그리고 충전한 수지충전제(340)를 가열 경화시켰다 (도 17(D) 참조).
(5) 다음에 상기 (4)의 처리를 마친 기판의 양면에, 상기 (2)에서 이용한 에칭액과 동일한 에칭액을 스프레이로 내뿜고, 일단 평탄화된 하층도체회로(334)의 표면과 스루홀(336)의 랜드 표면을 에칭하는 것에 의해, 하층도체회로(334)의 전표 면에 조화면(342)을 형성하였다 (도 18(A) 참조). 이 후, 이 조화면(342)을 주석치환도금하고, 표면에 두께 0.3㎛의 Sn층을 설치하였다. 단, Sn층에 대하여서는 도시하지 않는다.
*(6) 다음에 상기 공정을 거친 기판의 양면에, 두께 50㎛의 열경화형 폴리오레핀계수지시트(스미토모3M사제, 상품명:1592)를 온도 50∼180°C까지 승온하면서 압력 10㎏/㎠ 로 가열 프레스하여 적층하고, 폴리오레핀계수지로 이루어지는 층간수지절연층(350)을 설치하였다 (도 18(B) 참조).
(7) 다음에 파장 10.4㎛ 의 CO2가스레이저로, 빔 직경 5㎜, 톱핫트모드, 펄스폭 50μ초, 마스크의 구멍의 지름 0.5㎜, 3쇼트의 조건으로 폴리오레핀계수지로 이루어지는 층간수지절연층(350)에 직경 80㎛ 의 바이어홀용 개구(348)를 설치하였다 (도 18(C) 참조). 이 후, 산소프라즈마를 이용하여 데스미어처리를 행하였다.
(8) 다음에 일본진공기술주식회사의 SV-4540을 이용하여 프라즈마처리를 행하고, 층간수지절연층(350)의 표면을 조화하였다 (도 18(D) 참조). 이 때, 불활성가스로서는 아르곤가스를 사용하고 전력 200W, 가스압 0.6Pa, 온도 70°C의 조건에서 2분간 프라즈마처리를 실시하였다.
(9) 다음에 동일한 장치를 이용하여 내부의 아르곤가스를 교환한 후, Ni 를 타케트로 한 스패터링을 압력 0.6Pa, 온도 80°C, 전력 200W, 시간 5분간의 조건으로 행하여, 니켈금속층(351)을 폴리오레핀계 층간수지절연층(350)의 표면에 형성하 였다. 이 때 형성된 니켈금속층(351)의 두께는 0.1㎛ 로 하였다. 또 니켈금속층(351) 상에, 동일한 조건으로 두께 0.1㎛의 동금속층(352)을 스패터링에 의해 형성하였다.
(10) 또한 (9)에서 금속층(351) 및 중간금속층(352)이 형성된 기판에, 상기 (1)에 기재한 조건과 동일한 조건에서 무전해도금을 실시하고, 두께 0.7㎛의 무전해도금막(353)을 형성하였다 (도 19(A) 참조). 또한 도 19(B) 이하에 있어서는, 니켈금속층(351), 중간금속층(352) 및 무전해도금막(253)을 각각 명확하게 기재하는 것이 곤란하기 때문에, 이들 3층을 합쳐서 1층으로 도시하고, (352)의 부호를 붙이고 있다.
(11) 상기 처리를 마친 기판의 양면에, 시판의 감광성드라이필름을 붙이고, 포로마스크필름을 재치하여, 100mJ/㎠ 로 노광한 후, 0.8% 탄산나트륨으로 현상처리하여 두께 15㎛ 의 도금레지스트(354)의 패턴을 형성하였다(도 19(B) 참조).
(12) 다음에 제 1 실시형태와 동일한 조건에서 전기도금을 실시하고, 두께 15㎛ 의 전기도금막(356)을 형성하였다. 또한 이 전기도금막(356)으로부터, 후술하는 공정에서 도체회로(358)로 이루어지는 부분의 후부 및 바이어홀(360)로 이루어지는 부분의 도금충전 등이 행해지게 된다.
(13) 또한 염화니켈(30g/l), 차아인산나트륨(10g/l), 구연산나트륨(10g/l)의 수용액(90°C)의 무전해니켈용에 침적하고, 전기동도금막 상에 두께 1.2㎛ 의 니켈막(357)을 형성하였다(도 19(C) 참조).
(14) 그리고 또한, 도금레지스트(3)를 5% NaOH로 박리제거한 후, 이 도금레 지스트(3) 하에 존재하고 있는 니켈금속층(351), 중간금속층(352) 및 무전해도금막(353)을 초산 및 유산과 과산화수소와의 혼합액을 이용하는 에칭으로 용해제거하고, 전기동도금막(356) 등으로 이루어지는 두께 16㎛의 도체회로(358)(바이어홀(360)을 포함한다)를 형성하였다(도 19(D) 참조).
(15) 그 후, 도시하고 있지는 않지만, (5)∼(14)의 공정을 반복하는 것에 의해, 한쪽 면 3층의 다층화를 행하였다. 그 후, 개구를 가지는 솔더레지스트층의 형성, 니켈도금막 및 금도금막의 형성을 행한 후, 납땜범프를 형성하고, 납땜범프를 가지는 다층프린트배선판을 얻었다.
가열시험 및 히트사이클시험
얻어진 다층프린트배선판에 있어서, 128°C에서 48시간의 가열처리시험과, -55°C∼125°C에서 1000 회의 히트사이클시험을 실시하였다. 그리고 각 시험을 실시한 후, 층간수지절연층과 하층도체회로와의 박리, 바이어홀 부분의 저항변화율을 측정하였다. 결과를 도 57의 표에 도시하였다.
계속하여, 제 3 실시형태의 제 1 변형예에 대하여 설명한다.
(2)와 (5)의 공정에 있어서, 버블링법을 이용하고, 이하의 조건에서 하층도체회로(334)의 표면에 조화면을 형성한 이외는, 상기 제 3 실시형태와 동일하게 하여, 다층프린트배선판을 제조하여 얻어진 다층프린트배선판에 있어서 가열시험 및 히트사이클시험을 행하였다. 결과를 도 57의 표에 도시하였다.
조화층을 형성하는 때에는, 제 3 실시형태의 (2)와 (5)의 공정에 있어서 사용한 에칭액에 도체회로를 침적한 후, 공기를 버블링시키면서 조화처리를 행하였 다.
(비교예 3)
(2)와 (5)의 공정에 있어서, Cu-Ni-P도금처리법을 이용하여, 이하의 조건에서, 하층도체회로(334)의 표면에 Cu-Ni-P 합금으로 이루어지는 조화층을 형성한 이외는, 상기 제 3 실시형태와 동일하게 하여, 다층프린트배선판을 제조하여 얻어진 다층프린트배선판에 있어서 가열시험 및 히트사이클시험을 행하였다. 결과를 도 57 의 표에 도시하였다.
조화층을 형성하는 때에는, 먼저 기판을 알칼리탈지하여 소프트에칭하고 이어서 염화팔라디움과 유기산으로 이루어지는 촉매용액으로 처리하여, Pd촉매를 부여하고 이 촉매를 활성화하였다.
*다음에, 이 기판에 유산동(3.2×10-2㏖/1), 유산니켈(2.4×10-3㏖/1), 구연산(5.2×10-2㏖/1), 차아인산나트륨(2.7×10-1㏖/1), 호우산(5.0×10-1㏖/1), 계면활성제(일신화학공업사제, 사피놀465)(1.0g/l)의 수용액으로 이루어지는 pH=9의 무전해도금용으로 무전해도금을 실시하여 도체회로의 전표면에 Cu-Ni-P 합금으로 이루어지는 조화층을 형성하였다.
(비교예 4)
(2)와 (5)의 공정에 있어서, 흑화-환원처리법을 이용하여, 이하의 조건에서 도체회로 표면에 조화면을 형성한 이외는, 상기 제 3 실시형태와 동일하게 하여 다 층프린트배선판을 제조하여, 얻어진 다층프린트배선판에 있어서 가열시험 및 히트사이클시험을 행하였다. 결과를 도 57의 표에 도시하였다.
조화처리를 행하는 때에는 NaOH(10g/1), NaCIO2(40g/1), Na3PO4(6g/1)를 포함하는 수용액을 산화용(흑화용)으로 하고, NaOH(10g/1), NaBH4(6g/1)를 포함하는 수용액을 환원욕으로 하는 흑화환원처리를 행하여 깊이 3㎛ 의 조화면을 형성하였다.
(비교예 5)
(2)와 (5)의 공정에 있어서, 과산화수소와 유산과의 혼합수용액을 에칭액으로서 이용하는 스프트에칭법에 의해, 도체회로 표면에 조화면을 형성한 이외는, 상기 제 3 실시형태와 동일하게 하여 다층프린트배선판을 제조하고 얻어진 다층프린트배선판에 있어서 가열시험 및 히트사이클시험을 행하였다. 결과를 도 57의 표에 도시하였다.
(비교예 6)
(2)와 (5)의 공정에 있어서, 스크래칭법을 이용하여, 이하의 조건에서 도체회로 표면에 조화면을 형성한 이외는, 상기 제 3 실시형태와 동일하게 하여 다층프린트배선판을 제조하여 얻어진 다층프린트배선판에 있어서, 가열시험 및 히트사이클시험을 행하였다. 결과를 도 57 중의 표에 도시하였다.
조화처리를 행하는 때에는 알루미나연마재(평균입자 지름 5㎛)를 압력 1㎏/㎟ 로 깊이 2∼6㎛ 의 조화면을 형성하였다.
상기 표의 결과로부터 명확하게, 제 3 실시형태의 다층프린트배선판은, 가열 시험과 히트사이클시험을 행한 후도, 도체회로와 바이어홀과의 사이의 저항변화율은 적고, 도체회로와 층간수지절연층과의 박리는 나타나지 않은 것에 대하여, 비교예의 다층프린트배선판은 저항변화율이 크거나 또는 시험 후에 박리가 발생하고 있다.
이상 설명한 바와 같이 제 3 실시형태의 다층프린트배선판의 제조방법에 의하면, 층간수지절연층에 레이저광으로부터 바이어홀용 개구를 설치하여도, 도체회로와 그 위에 형성하는 층간수지절연층과의 밀착성이 크고, 또 도체회로 상에 형성하는 바이어홀과의 밀착성도 큰 다층프린트배선판을 제조하는 것이 가능하다.
*또 제 3 실시형태의 다층프린트배선판은, 바이어홀 부분을 포함하는 도체회로와 층간수지절연층과의 밀착성이 뛰어난 것과 함께, 도체회로와 그 위에 형성되는 바이어홀과의 밀착성도 뛰어나다.
*[제 4 실시형태]
본 발명의 제 4 실시형태에 관계하는 다층프린트배선판 및 그 제조방법에 대하여 도를 참조하여 설명한다.
우선 제 4 실시형태에 관계하는 다층프린트배선판(10)의 구성에 대하여, 도 27 , 도 28 을 참조하여 설명한다.
도 27 은 IC칩 탑재 전의 다층프린트배선판(10)의 단면도를 도시하고, 도 28 는 도 27 에 도시하는 다층프린트배선판(10)에 IC칩(90)을 재치하고 도터보드(94) 로 장치한 상태를 도시하고 있다.
도 27 도에 도시한 바와 같이, 다층프린트배선판(10)에서는 코어기판(30) 내에 스루홀(36)이 형성되고, 상기 코어기판(30)의 양면에는 도체회로(34)가 형성되어 있다, 또 상기 코어기판(30) 상에는, 바이어홀(60) 및 도체회로(58)이 형성된 하층층간수지절연층(50)이 배설되어 있다. 상기 하층층간수지절연층(50) 상에는, 바이어홀(160) 및 도체회로(158)가 형성된 상층층간수지절연층(150)이 배설되어 있다.
도 28에 도시하는 바와 같이 다층프린트배선판의 상면 측에는, 솔더레지스트(70)의 개구부(71U)에 IC칩(90)의 랜드(92)로 접속하기 위한 납땜범프(76U)가 배설되어 있다. 하면 측의 개구부(71D)에는 도터보드(94)의 랜드(96)로 접속하기 위한 납땜범프(76D)가 배설되어 있다, 상기 납땜범프(76U)는 층간수지절연층(150)에 형성된 바이어홀(160)을 개재하여 스루홀(36)로 접속되어 있다. 한편 상기 납땜범프(76D)는 층간수지절연층(150)에 형성된 바이어홀(160) 및 층간수지절연층(50)에 형성된 바이어홀(60)을 개재하여 스루홀(36)로 접속되어 있다.
바이어홀(60)은 층간수지절연층(50)에 관통공(48)을 천공설치하고 상기 관통공(48)에 무전해도금막(52) 및 전해도금막(56)을 석출시키는 것에 의해 형성하고 있다. 제 4 실시형태에서는 상기 관통공(48)을 탄산레이저로 천공설치하기 위해, 미세경(60㎛)으로 형성하는 것이 가능하다. 또한 레이저로 천공설치하는 때에, 후술하는 바와 같이 관통공(48)의 측벽에 레이저의 간섭에 의한 호상의 요철을 형성하기 때문에, 무전해도금막(52)을 밀착시키는 것이 가능하여 바이어홀의 신뢰성을 높이고 있다.
한편, 납땜범프(76U,76D)는 솔더레지스트(70)에 천공설치한 개구(71U,71D) 하의 도체회로(158) 및 바이어홀(160)에, 니켈도금층(72) 및 금도금층(74)을 개재하여 배설된다. 솔더레지스트(70)의 개구(71U, 71D)는 레이저에 의해 천공설치되어 있다. 즉 제 4 실시형태에서는 솔더레지스트(70)에 레이저로 개구를 천공설치하기 때문에 감광성수지에 한정되지 않고, 솔더레지스트로서 전기특성이 뛰어난 각종 재료를 이용하는 것이 가능하게 된다. 또, 레이저로 천공설치하는 때에는, 후술하는 바와 같이 관통공(개구(71U,71D))의 측벽에 레이저의 간섭에 의한 호상의 요철을 형성하기 때문에 니켈도금층(72)을 밀착시키는 것이 가능하여 납땜범프(76U,76D)의 접속 신뢰성을 높이고 있다.
이하, 제 4 실시형태에 관계하는 다층다층프린트배선판의 제조방법에 대하여 도를 참조하여 설명한다.
여기에서는 우선 층간수지절연층 및 솔더레지스트에 관통공을 천공설치하는 탄산가스레이저장치의 개략적 구성을 도시하고 있다. 이 레이저장치로서는, 삼릉전기제 ML505GT를 이용한다. 또 CO2레이저발신기(180)로서는, 층간수지절연층의 관통공(60㎛)(48)을 형성하는 때 및 솔더레지스트의 상측에 IC칩접속용의 관통공(133㎛)(71U)을 형성하는 때에는 삼능전기제 ML5003D를, 솔더레지스트의 하측에 마더보드 접속용의 관통공(650㎛)(71D)을 형성하는 때에는 삼능전기제 ML5003D2를 이용한다.
레이저발신기(180)로부터 나온 광은 기판 상의 초점을 선명하게 하기 위해 전사용 마스크(182)를 경유하여 갈바노헤드(170)로 입사한다. 갈바노헤드(170)는 레이저광을 X 방향으로 스캔하는 갈바노미러(174X)와 Y 방향으로 스캔하는 갈바노미러(174Y)의 2 매 1 조의 갈바노미러로 구성되어 있고, 이 미러(174X,174Y)는 제어용의 모터(172X,172Y)에 의해 구동된다. 모터(172X,172Y)는 도시하지 않는 제어장치로부터의 제어지령에 따라서, 미러(174X,174Y)의 각도를 조정하는 것과 함께, 내장되어 있는 엔코터로부터의 검출신호를 상기 컴퓨터 측으로 송출하도록 구성되어 있다.
레이저광은 갈바노미러(174X,174Y)를 경유하여 각각 X-Y방향으로 스캔되어 f-θ렌즈(176)를 통과하고, 기판(30)의 후술하는 층간수지절연층에 도달해 비어홀용의 개구(관통공)(48)를 형성한다. 마찬가지로 솔더레지스트(70)에 납땜범프용의 개구(관통공)(71U, 71D)를 형성한다. 기판(30)은 X-Y 방향으로 이동하는 X-Y테이블(190)에 설치되어 있다.
계속해서 다층프린트배선판의 제조방법에 대하여 설명을 계속한다. 여기에서는 제 4 실시형태의 다층다층프린트배선판의 제조방법에 이용하는 A. 무전해도금용접착제, B. 층간수지절연제, C. 수지충전제, D. 솔더레지스트조성물의 조성에 대하여 설명한다.
A. 무전해도금용접착제 조제용의 원료조성물 (상층용 접착제)
[수지조성물①]
크레졸로볼락형에폭시수지(일본화약제, 분자량2500)의 25% 아크릴화물을 80wt% 의 농도로 DMDG에 용해시킨 수지액을 35 중량부, 감광성 모노머(동아합성제, 아로닉스 M315) 3.15 중량부, 소포제(산놉코제, S-65) 0.5 중량부, NMP 3.6 중량부를 교반, 혼합하여 얻었다. 필요에 따라서 감광성모노머인 다가아크릴모노머(일본화약제, R604)를 혼합한다.
[수지조성물②]
폴리에텔술폰(PES) 12 중량부, 에폭시수지입자(삼양화성제, 폴리머 폴)의 평균입경 1.0 μm 의 것을 7.2 중량부, 평균입경 0.5 μm 의 것을 3.09 중량부를 혼합한 후, 거기에 NMP 30 중량부를 첨가하고, 비즈밀로 교반 혼합하여 얻었다.
[수지조성물③]
이미다졸경화제(서국화성제, 2E4MZ-CN) 2 중량부, 광개시제(시바가이기제, 이라큐어 I-907) 2 중량부, 광증감제(일본화약제, DETX-S) 0.2 중량부, NMP 1.5 중량부를 교반 혼합하여 얻었다.
B. 층간수지절연제조제용의 원료조성물 (하층용 접착제)
[수지조성물①]
크레졸로볼락형에폭시수지(일본화약제, 분자량2500)의 25% 아크릴화물을 80wt% 의 농도로 DMDG에 용해시킨 수지액을 35 중량부, 감광성 모노머(동아합성제, 아로닉스 M315) 4 중량부, 소포제(산놉코제, S-65) 0.5 중량부, NMP 3.6 중량부를 교반, 혼합하여 얻었다.
[수지조성물②]
폴리에텔술폰(PES) 12 중량부, 에폭시수지입자(삼양화성제, 폴리머 폴)의 평 균입경 0.5 μm 의 것을 14.49 중량부를 혼합한 후, 거기에 NMP 30 중량부를 첨가하고, 비즈밀로 교반 혼합하여 얻었다.
[수지조성물③]
이미다졸경화제(서국화성제, 2E4MZ-CN) 2 중량부, 광개시제(시바가이기제, 이라큐어 I-907) 2 중량부, 광증감제(일본화약제, DETX-S) 0.2 중량부, NMP 1.5 중량부를 교반 혼합하여 얻었다.
C. 수지충전제조제용의 원료조성물
제 2 실시형태와 동일한 조성물을 이용한다.
D. 솔더레지스트조성물
DMDG에 용해시킨 60중량% 의 크레졸노볼락형 에폭시수지 (일본화약제)의 에폭시기 50% 를 아크릴화한 감광성 부여의 오리고머 (분자량 4000)를 46.67g, 메틸에틸케톤에 용해한 80 중량% 의 비스페놀 A형 에폭시수지 ( 유화셀제, 에비코트 1001) 15.0g, 이미다졸경화제 (서국화성제,2E4MZ-CN)1.6g, 감광성모노머인 다가아크릴모노머 (일본화약제, R604) 3g, 같은 다가아크릴모너머 (공영사화약제, DPE6A) 1.5g, 분산계소포제 (산놉코사제, S-65) 0.71g를 혼합하고 또한 이 혼합물에 대해 광개시제로서의 벤조페논(관동화학제)을 2g, 광증감제로서의 미히라케톤(관동화학제)을 0.2g 첨가하여, 점도를 25도 섭씨에서 2.0Pa·s로 조정한 솔더레지스트조성물을 얻었다.
또한, 점도측정은 B형 점도계(동경계기, DVL-B형)로 60rpm의 경우는 로터 No.4, 6rpm의 경우는 로터 No.3에 따랐다.
계속해서, 제 4 실시 형태에 관계하는 다층프린트배선판의 제조공정에 대하여 도 22 내지 도 27를 참조하여 설명한다. 이 제 4 실시 형태에서는, 다층빌드업배선판을 세미아디티브법에 의해 형성한다.
(1) 도 22(A)에 도시하는 바와 같이, 두께 0.8㎜의 그래스에폭시 수지 또는 BT(비스머레이미드트리아진)수지로 이루어지는 기판(30)의 양면에 12 μm의 동박(32)이 라미네이트되어 있는 동장적층판(30A)을 출발재료로 하였다. 우선, 이 동장적층판(30A)을 드릴로 삭공하고, 무전해도금처리를 실시하고 패턴형상으로 에칭하는 것에 의해 스루홀(36) 및 도체회로(34)를 형성하고, 도 22(B)에 도시하는 코어기판(30)을 형성한다.
(2) 프레인층(34) 및 스루홀(36)을 형성한 기판(30)을 물로 씻고, 건조시킨 후, 산화욕(흑화욕)으로서, NaOH(10g/1), NaCIO2(40g/1), Na3PO4(6g/1), 환원욕으로서, NaOH(10g/1), NaBH4(6g/1)를 사용한 산화 - 환원 처리에 의해, 도체회로(34) 및 스루홀(36)의 표면에 조화층(38)을 설치하였다 (도 22(C) 참조).
(3) C의 수지충전제 조제용의 원료조성물을 혼합, 혼련해서 수지충전제를 얻었다.
(4) 전기 (3)에서 얻은 수지충전제(40)를, 조제 후 24 시간 이내에 기판(30)의 양면에 롤코터를 이용해서 도포하는 것에 의하여, 도체회로(34) 및 도체회로(34)의 사이, 및 스루홀(36)내에 충전하여, 70도 섭씨, 20분간 건조시키고 다른 면에 있어서도 똑같이 해서 수지충전제(40)를 도체회로(34)의 사이 혹은 스루 홀(36) 내에 충전하여, 70도 섭씨, 20분간 가열 건조시켰다 (도 22(D) 참조).
(5) 전기 (4)의 처리를 마친 기판(30)의 한쪽 면을, # 600 의 벨트연마지(상공이화학제)를 이용한 벨트샌더연마에 의하여, 도체회로(34)의 표면과 스루홀(36)의 랜드(36a)의 표면에 수지충전제(40)가 잔존하지 않도록 연마하고, 이어서 상기 벨트샌더연마에 의한 상처를 제거하기 위한 버프연마를 행하였다. 이러한 일련의 연마를 기판의 다른 면에 대하여서도 마찬가지로 행하였다 ( 도 23(E) 참조).
이어서, 100 도 섭씨에서 1 시간, 120 도 섭씨에서 3 시간, 150 도 섭씨에서 1시간, 180 도 섭씨에서 7시간의 가열처리를 행하여 수지충전제(40)를 경화시켰다.
이렇게 하여 스루홀(36) 등에 충전된 수지충전제(40)의 표층부 및 도체회로(34) 상면의 조화층(38)을 제거하고 기판(30)의 양면을 평활화한 후, 수지충전제(40)와 도체회로(34)의 측면이 조화층(38)을 개재하여 강고히 밀착하고 또 스루홀(36)의 내벽면과 수지충전제(40)가 조화층(38)을 개재하여 강고히 밀착한 배선기판을 얻었다. 즉, 이 공정에 의하여 수지충전제(40)의 표면과 도체회로(34)의 표면이 동일 평면으로 된다.
(6) 도체회로(34)를 형성한 기판(30)에 알칼리탈지하여 소프트에칭하고, 이어서 염화팔라디움과 유기산으로 된 촉매용액으로 처리하여 Pd 촉매를 부여하고, 이 촉매를 활성화시킨 후에, 유산동 3.2×10-2mol/l, 유산니켈 3.9×10-3mol/l, 착화제 5.4×10-2mol/l, 차아인산나트륨 3.3×10-1mol/l, 호우산 5.0×10-1mol/l, 계면활성제(일신화학공업제, 사필 465) 0.1g/l, pH=9로 되는 무전해도금액에 침적하고 침 지 1분 후에, 4초당 1회로 나누어서 종 또는 횡 진동시키고 도체회로(34), 스루홀(36)의 랜드(36a) 및 바이어홀의 저부(60a)의 표면에 구리-니켈-인 합금으로 되는 침상 합금의 피복층과 조화층(42)을 설치하였다 (도 23(F) 참조).
또한, 호우불화주석 0.1mol/l, 치오요소 1.0mol/l, 온도 35도 섭씨, pH = 1.2 의 조건으로서 구리-주석 치환반응시켜 조화층의 표면에 두께 0.3 μm 의 주석층(도시하지 않음)을 설치하였다.
(7) B의 층간수지절연제 조제용의 원료조성물을 교반·혼합하고, 점도 1.5 Pa·s로 조정하여 층간수지절연제(하층용)를 얻었다.
이어서, A의 무전해도금용 접착제 조제용의 원료조성물을 교반·혼합하여 점도 7 Pa·s로 조정하여 무전해도금용 접착제용액(상층용)을 얻었다.
(8) 상기 (6)의 기판의 양면에, 상기 (7)에서 얻어진 점도 1.5 Pa·s 의 층간수지절연제(하층용) (44)을 조제 후 24 시간 내에 롤코터로서 도포하고, 수평상태에서 20 분간 방치한 후에, 60도 섭씨에서 30 분의 건조(프리베이크)를 행하고, 이어서 상기 (7)에서 얻어진 점도 7 Pa·s의 감광성의 접착제용액(상층용)(46)을 조제 후, 24 시간 이내에 도포하고, 수평상태로 20 분간 방치한 후에, 60 도 섭씨에서 30분 건조(지촉 건조)를 행하여 두께 35 μm 의 접착제층(50α)을 형성하였다 (도 23(G) 참조).
(9) 상기 (8)에서 접착제층을 형성한 기판(30)의 양면에, PET필름(51)을 밀착시키고( 도 24(H)), 초고압수은등에 의해 500mJ/㎠ 로 노광하였다. 또한 상기 기판(30)을 초고압수은등 3000mJ/㎠로 노광하고, 100°C에서 1시간, 120°C에서 1시 간, 그 후 150°C에서 3시간의 가열처리(포스트베이크)를 하는 것에 의해, 두께 35㎛ 의 층간수지절연층(2층 구조)(50)을 형성하였다. 그 후, PET필름(51)을 박리하였다.
(10) 계속해서 층간수지절연층(50)을 형성한 기판(30)에 도 34를 참조하여 앞에서 말한 레이저장치의 X-Y테이블(190)에 재치하고, 탄산가스레이저를 조사하는 것에 의해 관통공(48)을 형성하였다 (도 24(I)). 또한 바이어홀로 되는 관통공(48)에는 주석도금층(도시하지 않음)을 부분적으로 노출시킨다.
여기에서는 지경 60㎛의 관통공을 형성하기 위해, 레이저장치의 레이저발신기로서 ML5003D를 이용하여, 1펄스에너지 0.3mJ, 펄스폭 50μsec, 마스크경 0.5㎜, 펄스모드로서 바스트로, 멀티모드로 파장 10.6㎛의 탄산가스레이저를 3쇼트 조사하였다.
여기에서 도 24(I) 중 C부를 확대하여 도 29를 도시한다. 제 4 실시형태의 다층프린트배선판에 있어서는, 탄산가스레이저를 충간수지절연층(50) 하의 도체회로(34)에 대하여 수직으로 조사하고, 상기 도체회로로부터의 반사파와 입사파를 간섭시키는 것으로 관통공(48)에 무전해도금(48)의 측벽(48a)에 호상의 요철(49)을 형성하고 있다. 즉, 탄산가스레이저의 반파장(5㎛)마다에, 파복의 중량하는 부분이 가능하고, 상기 부분에 있어서는 상대적으로 높은 열이 발생하여, 링형상으로 측벽(48a)을 도려낼 수 있다. 이 도려낸 부분의 깊이 D는 0.1∼5㎛정도이다.
층간수지절연층(50)에 탄산가스레이저로 천공설치한 관통공(48)의 확대사진의 스케치를 도 30(A) 및 도 30(B)에 도시한다. 여기에서 도 30(A)는 관통공의 비 스듬이 위에서 본 상태를, 도 30(B)는 바로 위에서 본 상태를 도시하고 있다.
여기에서 층간수지절연층으로서는 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체인 것이 바람직하다. 이것은 레이저의 간섭에 의한 호상의 요철을 용이하게 형성하는 것이 가능하기 때문이다. 또 상기 열경화성수지 또는 열경화성수지와 열가소성수지의 복합체에는, 아크릴계모노머를 포함하는 것이 적당하다. 즉 아크릴계모노머를 넣는 것으로 용이하게 프라즈마화할 수 있고, 관통공 내의 수지여분의 발생을 억제하는 것이 가능하게 된다.
(11) 계속해서, 관통공이 형성된 기판을 크롬산에 19 분간 침적하고, 층간수지절연층(50)의 표면에 존재하는 에폭시수지입자를 용해제거함에 의하여, 해당 층간수지절연층(50)의 표면을 조화하고 (도 24(J) 참조), 그 후에 중화용액(시프레이사제품)에 침적한 후, 수세하였다.
(12) 상기 (10)의 공정으로 표면을 조화한 기판(30)의 표면에 팔라디움촉매(어트텍사제품)를 부여함에 의하여 층간수지절연층(50)의 표면에 촉매핵을 붙인다. 그 후, 제 1 실시형태와 동일한 조건의 무전해동도금 수용액 중에 기판(30)을 침적하고, 전체에 두께 0.6 μm의 무전해동도금막(52)을 형성한다 (도 24(K) 참조).
제 4 실시형태에서는, 층간수지절연층(50)의 관통공(48)의 측벽(48a)에 레이저의 간섭에 의한 호상의 요철을 형성하고 있기 때문에, 측벽(48a)에 무전해도금막(52)을 밀착시키는 것이 가능하다.
(13) 상기 (11)에서 형성한 무전해동도금막(52) 상에 시판의 감광성 드라이 필름을 부착시키고, 마스크를 재치하고 100 mJ/cm2 로서 노광, 0.8 % 탄산나트륨으로 현상처리하고, 두께 15 μm 의 도금레지스트(54)를 설치하였다 (도 24(L) 참조).
(14) 이어서, 레지스트 비형성 부분에 제 1 실시형태와 동일한 조건에서 전해동도금을 실시하고, 두께 15μm의 전해동도금막(56)을 형성하였다 (도 25(M) 참조)
(15) 도금레지스트(54)를 5 % 수산화칼륨(KOH)으로서 박리제거한 후에, 그 도금레지스트 하의 무전해도금막(52)을 유산과 과산화수소의 혼합액으로 에칭처리하여 용해제거하고, 무전해동도금막(52)과 전해동도금막(56)으로 이루어지는 두께 18㎛의 도체회로(58) 및 바이어홀(60)을 형성하였다 (도 25(N)).
(16) (6)과 동일한 처리를 행하여 도체회로(58) 및 바이어홀(60)의 표면에 Cu-Ni-P로 이루어지는 조화면(62)을 형성하고 또한 그 표면에 Sn치환을 행하였다 (도 25(O) 참조).
(17) (7)∼(16)의 공정을 반복하는 것에 의해, 또한 상층의 층간수지절연층(150) 및 바이어홀(160), 도체회로(158)를 형성하는 것으로, 다층빌드업배선판을 완성한다 (도 25(P) 참조). 또한, 이 상층의 도체회로를 형성하는 공정에 있어서는 주석치환은 행하지 않았다. 또 Rj 는 3㎛ 였다.
(18) 그리고, 위에서 말한 다층프린트배선판에 납땜 범프를 형성한다. 상기 (16)에서 얻어진 기판(30) 양면에, 상기 D에서 설명한 솔더레지스트 조성물을 45㎛ 의 두께로 도포한다. 이어서 70 도 섭씨로 20 분간, 70 도 섭씨로 30 분간의 건조처리(지촉(指觸) 건조)를 행한 후, PET필름(도시하지 않음)을 밀착시키고, 1000 mJ/㎠ 의 자외선으로 노광하고, 그 위에 80 도 섭씨에서 1 시간, 100 도 섭씨에서 1 시간, 120 도 섭씨에서 1 시간, 150 도 섭씨에서 3 시간의 조건으로 가열처리하여 PET필름을 박리하고, 솔더레지스트층 (두께 20 ㎛)(70)을 형성한다. (도 26(Q) 참조)
(19) 그 후, 솔더레지스트(70)를 형성한 기판(30)에 도 34를 참조하여 상술한 레이저장치의 X-Y테이블(190)에 재치하여, 탄산가스레이저를 조사하는 것에 의하여 관통공(개구)(71U,71D)을 형성하였다 (도 26(R)).
여기에서는 상면측(IC칩으로의 접속측)에 직경 133㎛ 의 관통공(71U)을 형성하기 위하여, 레이저장치(ML505GT)에 레이저발신기로서 ML5003D를 이용하여, 1 펄스에너지 2.0mJ, 펄스폭 50μsec, 마스크경 2.0㎜, 펄스모드로서 바스트를, 멀티모드를 설정하고 파장 10.6㎛의 탄산가스레이저를 2쇼트 조사하였다.
여기에서 도 26(R) 중 A 부, 즉 IC칩 접속측의 관통공(71U)을 확대하여 도 31(A)에 도시한다. 제 4 실시형태의 다층프린트배선판에 있어서는, 탄산가스레이저를 솔더레지스트(70) 하의 도체회로(158)에 대하여 수직으로 조사하고, 상기 도체회로로부터의 반사파와 입사파의 간섭을 생기게 하는 것으로, 관통공(71U)의 측벽(71a)에 공의 공방향에 따라서 호상의 요철을 형성하고 있다. 즉, 탄산가스레이저의 반파장(5㎛)마다에, 파복의 중첩하는 부분이 가능하고, 상기 부분에 있어서는 상대적으로 높은 열이 발생하여, 링형상으로 측벽(71a)을 도려낼 수 있다. 이 도려 낸 부분의 깊이 D는 0.1∼5㎛정도이다. 또 요철의 간격(볼록-볼록 사이 거리)은, 사진의 스케치로부터 판별되듯이 약 5.5 ㎛이다. 제 4 실시형태에서는 빔 직경을 작게 할 수 있는 멀티모드의 레이저를 조사하기 때문에, IC칩으로의 접속용 범프를 형성하기 위한 상대적으로 작은 지름(50∼300㎛)의 관통공을 형성하는 것이 가능하다.
솔더레지스트(70)에 탄산가스레이저로 천공설치한 관통공(상측)(71U)의 확대사진의 스케치를 도 32(A) 및 도 32(B)에 도시한다. 여기에서 도 32(A)는 관통공을 비스듬이 위에서 본 상태를, 도 32(B)는 바로 위에서 본 상태를 도시하고 있다.
여기에서 도 26(R) 중의 B부, 즉 하측(마더보드 접속측)의 관통공(71D)을 확대하여 도 31(B)에 도시한다. 이 하면측에 직경 650㎛의 관통공(71D)을 형성하기 위하여 레이저장치에 (ML505GT)로 레이저발신기로서 ML5003D2를 이용하여, 1 펄스에너지 14mJ, 펄스폭 16μsec, 마스크경 10.0㎜, 펄스모드로서 바스트로 싱글모드, 파장 10.6㎛의 탄산가스레이저를 5쇼트 조사하였다.
제 4 실시형태의 다층프린트배선판에 있어서는 탄산가스레이저를 솔더레지스트층(70) 하의 도체회로(158)에 대하여 수직으로 조사하고, 상기 도체회로로부터의 반사파와 입사파의 간섭을 생기게 하는 것으로, 관통공(71D)의 측벽(71a)의 간섭에 의한 호상의 요철(간섭호라고 칭한다)을 형성하고 있다. 상기 간섭호의 도려내어진 부분의 깊이는, 0.1∼5㎛ 정도이다. 제 4 실시형태에서는 빔 직경을 크게 할 수 있는 싱글모드의 레이저를 조사하기 때문에, 마더보드로의 접속용 범프를 형성하기 위한 상대적으로 큰 지름 (300∼650㎛)의 관통공을 형성하는 것이 가능하다.
솔더레지스트(70)에 탄산가스레이저로 천공설치한 관통공(71D)(하측)의 확대사진의 스케치를 도 33(A), 도 33(B) 및 도 33(C)에 도시한다. 여기에서 도 33(A)는 바로 위에서 본 상태를, 도 33(B)는 관통공의 측벽을 측방에서 본 상태를, 도 33 (C)는 관통공을 비스듬이 위에서 본 상태를 도시하고 있다.
제 4 실시형태에서는 솔더레지스트에 레이저로 관통공을 천공설치하기 때문에 솔더레지스트로서 각종 재료를 이용하는 것이 가능하게 된다. 즉, 종래 기술에 있어서는 포토리소그라피에 의해 관통공을 천공설치하기 때문에 솔더레지스트로서 감광성수지밖에 사용할 수 없지만, 제 4 실시형태에서는, 레이저를 이용하기 때문에 전기특성이 뛰어난 각종 재질을 솔더레지스트에 이용하는 것이 가능하다. 또한 층간수지절연층과 같은 레이저장치를 이용하여 관통공을 형성할 수 있기 때문에, 다층프린트배선판을 염가로 제조하는 것이 가능하다. 또한 솔더레지스트로서는 열경화성수지 또는 열경화성수지와 열가소성수지와의 복합체를 이용하는 것이 바람직하다. 이것은 레이저간섭에 의해 호상의 요철을 용이하게 형성하는 것이 가능하기 때문이다.
(20) 다음에 염화니켈 2.31×10-1㏖/1, 차아인산나트륨 2.8×10-1㏖/1, 구연산나트륨 1.85×10-1㏖/1로 이루어지는 pH = 4.5 의 무전해니켈도금액에 상기 기판(30)을 20분간 침지하여, 개구부(71U, 71D)에 두께 5㎛ 의 니켈도금층(72)을 형성하였다. 또한 그 기판을 시안화금칼륨 4.1×10-2㏖/1, 염화암모늄 1.87×10-1㏖/1, 구연산나트륨 1.16×10-1㏖/1, 차아인산나트륨 1.7×10-1㏖/1로 이루어지는 무전해금도금액에 80 도 섭씨의 조건에서 7 분 20 초간 침지하고, 니켈도금층 상에 두께 0.03㎛ 의 금도금층(74)을 형성하는 것으로, 바이어홀(160) 및 도체회로(158)에 납땜범프(75)를 형성한다 (도 26(S) 참조).
(21) 그리고, 솔더레지스트층(70)의 개구부(71U,71D)에, 저융점금속으로서 납땜페이스트를 인쇄하여 200도 섭씨로 리프로하는 것에 의해, 납땜범프(납땜체)(76U, 76D)를 형성하여, 다층프린트배선판(10)을 완성하였다 (도 27 참조). 제 4 실시형태에서는 니켈도금층(72) 및 금도금층(74)을 개재하여, 납땜을 충전하는 것으로 납땜범프(76U,76D)를 형성하기 때문에, 상기 니켈도금층(72) 및 금도금층(74)을 호상의 요철이 형성된 관통공(71U,71D)에 밀착시키게 되어, 납땜범프(76U,76D)를 강고하게 도체회로(158)로 접속시키는 것이 가능하다.
완성한 다층프린트배선판(10)의 납땜범프(76U)에, IC칩(90)의 패드(92)가 대응하도록 재치하고 리프로를 행하여 IC칩(90)을 탑재한다. 이 IC칩(90)을 탑재한 다층프린트배선판(10)을, 도터보드(94) 측의 범프(96)에 대응하도록 재치하여 리프로를 행하여 도터보드(94)로 부착한다 (도 28 참조).
얻어진 프린트배선판에 있어서, 가열시험(온도 121°C에서 48시간 가열)을 실시, 바이어홀 부분의 저항변화율을 조절하였다.
또 IC칩을 실장하여 TS시험(-125°C에서 30분, 55°C에서 30분 방치하는 시험)을 1000 회 반복하여 바이어홀 부분의 저항변화율을 조절하였다.
또한, 비교를 위하여, 실시형태의 솔더레지스트를 자외선 노광하고, 디에틸렌그리콜디메틸에테르로 현상처리하여 관통공을 설치한 프린트배선판에 있어서도 동일한 시험을 행하였다.
그 결과, 제 4 실시형태의 프린트배선판에서는 가열시험, TS시험도 저항변화율은 1% 였다.
이것에 비하여 비교예에서는 5% 였다.
이상 설명한 바와 같이, 제 4 실시형태의 프린트배선판은 미세한 바이어홀의 접속 신뢰성이 뛰어나다.
한편, 얻어진 프린트배선판에 있어서 IC칩을 실장하고, HAST시험(상대온도 100%, 인가전압 1.3V, 온도 121°C 로 48 시간방치)을 실시하여 크로스커트를 형광X선 분석장치(Rigaku RIX2100)로부터 솔더레지스트층에 확산한 Pb 를 확인하였다.
또 TS시험(-125°C에서 30분, 55°C에서 30분 방치하는 시험)을 1000회 반복하고, Ni/Au 층의 박리, 솔더레지스트층의 크랙의 유무를 조사하였다.
또한, 비교를 위하여 실시형태의 솔더레지스트층을 자외선 노광하고, 디에틸렌그리콜디에틸에테르를 현상처리하여 관통공을 설치한 프린트배선판에 있어서도 동일한 시험을 행하였다.
그 결과, 제 4 실시형태의 프린트배선판에서는 Pb 마이그레이션은 거의 없었다.
이것에 비하여 비교예의 프린트배선판에서는, 쇼트에는 이르지 않았지만, Pb 마이그레이션이 확인되었다. 또 TS시험에서는 실시형태에서는 박리, 크랙은 확인되 지 않았다. 이에 비하여 비교예에서는, 범프가 Ni층과 같이 박리하거나, 솔더레지스트층에 크랙이 발생하고 있었다.
이상의 설명과 같이, 제 4 실시형태의 프린트배선판은 Ni 도금막의 박리방지 외에, 범프로부터의 금속이온확산을 방지하고 또 솔더레지스트층의 크랙을 억제할 수 있다.
[제 5 실시형태]
본 발명의 제 5 실시형태에 관계하는 다층프린트배선판에 대하여 설명한다.
제 1 변형예
(1) 기판(130)에 두께 12㎛의 동박(132)이 부착된 두께 0.6㎜의 양면동장적층판(마츠시타전공 R5715)(130A)을 준비하였다 (도 35 (A) 참조)
(2) 이 동박(132)을 유산-과산화수소수용액으로 에칭하여 두께 5㎛ 로 하였다 (도 35(B) 참조).
(3) 이 양면동장적층판(130A)에 탄산가스레이저(삼릉전기 ML605GTL)를 이용하여, 30mJ, 52×10-6초의 펄스조건에서 10쇼트로 직경 150㎛ (상경 D1:160㎛, 하경D2:140㎛의 테이퍼있음)의 공(116)을 설치하였다 (도 35(C)). 이렇게 레이저로 5㎛ 의 동박(132)을 관통하여 기판(130)에 공을 뚫는 것이 가능하다.
(3) 상기 공(116) 내에 무전해동도금을 행하고 도금스루홀(136)을 형성하였다 (도 35(D)).
제 2 변형예
(1) 기판(230)에 두께 12㎛ 동박(232)이 첩부된 두께 0.6㎜의 양면동장적층판(마츠시타전공 R5715)(230A)을 준비하였다 (도 36(A)).
(2) 이 동박(232)을 유산-과산화수소수용액으로 에칭하여 두께를 9㎛ 로 하였다 (도 36(B)).
(3) 이 양면동장적층판(230A)에 탄산가스레이저(삼릉전기 ML605 GTL)를 이용하여, 30mJ, 52×10-6초의 펄스조건에서 15쇼트로 직경 150㎛ (상경 D1:160㎛, 하경D2:140㎛의 테이퍼있음)의 공(216)을 설치하였다 (도 36(C)). 이렇게 레이저로 9㎛의 동박(132)을 관통하여 기판(130)에 공을 뚫는 것이 가능하다.
(4) 제 1 변형예와 동일하게 하여 무전해동도금을 실시하고 도금스루홀(236)을 형성하였다 (도 36(D)).
제 3 변형예
(1) 기판(330)에 두께 12㎛ 동박(332)이 첩부된 두께 0.6㎜의 양면동장적층판(마츠시타전공 R5715)(330A)을 준비하였다 (도 37(A)).
(2) 이 동박(332)을 유산-과산화수소수용액으로 에칭하여 두께를 5㎛로 하였다 (도 37(B)).
(3) 이 양면동장적층판(330A)에 탄산가스레이저(삼릉전기 ML605 GTL)를 이용하여, 30mJ, 52×10-6초의 펄스조건에서 15쇼트로 표면 및 이면에서 조사하여 직경 150㎛ (최대지름 D3 : 160㎛, 최소지름 D4 : 140㎛의 테이퍼있음)의 공(316)을 설치하였다. 공(316)의 단면은 둑 형상이다 (도 37(C)).
(4) 제 1 변형예와 동일하게 하여 무전해동도금을 실시하고 도금스루홀(336)을 형성하였다 (도 37(D)). 이 제 4 변형예에서는, 표면 및 이면에서 레이저를 조사하기 위하여, 기판의 두께가 두꺼워도 스루홀을 형성할 수 있다.
비교예 7
(1) 두께 12㎛ 동박이 첩부된 두께 0.6㎜의 양면동장적층판(마츠시타전공 R5715)을 준비하였다.
(2) 이 양면동장적층판에 탄산가스레이저(삼릉전기 ML 605 GTL)를 이용하여, 30mJ, 52×10-6초의 펄스조건에서 15쇼트의 조건으로 레이저를 조사하였지만 천공할 수 없었다. 이 예에서, 동박의 두께가 12㎛를 넘으면 스루홀을 형성할 수 없는 것을 알았다.
제 4 변형예
계속해서, 레이저에 의해 스루홀을 형성하여 다층프린트배선판을 제조하는 제 4 실시형태에 대하여, 도 38∼도 44를 참조하여 설명한다.
먼저 제 4 변형예에 관계하는 다층프린트배선판(10)의 구성에 있어서, 도 43 를 참조하여 설명한다. 다층프린트배선판(10)에서는 코어기판(30)의 표면 및 이면에 빌드업배선층(80A,80B)이 형성되어 있다. 상기 빌드업층(80A)은, 바이어홀(60) 및 도체회로(58)가 형성된 층간수지절연층(50)과, 바이어홀(160) 및 도체회로(158)가 형성된 층간수지절연층(150)으로 이루어진다. 또 빌드업배선층(80B)은, 바이어홀(60) 및 도체회로(58)가 형성된 층간수지절연층(50)과, 바이어홀(160) 및 도체회 로(158)이 형성된 층간수지절연층(150)으로 이루어진다.
다층프린트배선판(10)의 상면 측에는, IC칩의 랜드(도시하지 않음)로 접속하기 위하여 납땜범프(76U)가 배설되어 있다. 납땜범프(76U)는 바이어홀(160) 및 바이어홀(60)을 개재하여 스루홀(36)로 접속되어 있다. 한편, 하면 측에는, 도터보드의 랜드(도시하지 않음)에 접속하기 위하여 납땜범프(76D)가 배설되어 있다. 상기 납땜범프(76D)는, 바이어홀(160) 및 바이어홀(60)을 개재하여 스루홀(36)로 접속되어 있다.
계속해서 다층프린트배선판(10)의 제조방법에 대하여 설명한다.
프린트배선판의 제조
(1) 두께 0.6㎜의 그래스에폭시수지로 이루어지는 기판(30)의 양면에 12㎛의 동박(32)이 라미네이트되어 있는 동장적층판(30A)을 출발재료로 하였다 (도 38 (B)).
(2) 이 양면동장적층판(30A)에, 탄산가스레이저(삼릉전기 ML 605 GTL)를 이용하여, 30mJ, 52×10-6초의 펄스조건에서 15쇼트의 조건으로 레이저를 조사하여, 직경 110㎛ (상경 D1 : 110㎛, 하경 D2 : 90㎛의 테이퍼있음)의 관통공(16)을 설치하였다 (도 38(C)).
다음에 무전해도금, 전해도금을 실시하고(도 38(D)), 또한 동박을 보통의 방법에 따른 패턴형상으로 에칭하는 것에 의하여, 기판의 양면에 두께 15㎛의 내층동패턴(하층도체회로)(34) 및 스루홀(36)을 형성하였다 (도 38(E)).
다음에 내층동패턴(34)의 표면과, 스루홀(36)의 랜드(36A) 표면과 내벽에, 각각 조화면(38)을 설치하고 배선기판을 제조하였다 (도 38(F)). 조화면(38)은, 앞에서 말한 기판(30)을 수세하고 건조한 후, 에칭액을 기판의 양면에 스프레이로 뿜어서, 내층동패턴(34)의 표면과 스루홀(36)의 랜드(36a) 표면과 내벽을 에칭하는 것에 의해서 형성하였다. 에칭액에는, 이미다졸동(II)착체 10 중량부, 그리콜산 7 중량부, 염화칼륨 5 중량부, 이온교환수 78 중량부를 혼합한 것을 이용하였다.
(3) 이어서 수지층(40)을 배선기판의 내층동패턴(34) 사이와 스루홀(36)내에 설치하였다 (도 39(G)). 수지층(40)은, 미리 조제한 제 4 실시형태와 동일한 수지충전제를 롤코터에 의해 배선기판의 양면에 도포하고 내층동패턴의 사이와 스루홀 내에 충전하고, 가열 처리하는 것에 의해 경화시켜서 형성하였다.
(4) (3)의 처리에서 얻은 기판(30)의 한쪽 면을, 벨트샌더연마하였다. 이 연마에서 #600의 벨트연마지(삼공리화학제)를 이용하여, 내층동패턴(34)의 조화면(38)과 스루홀(36)의 랜드(36a) 표면에 수지충전제(40)가 남지 않도록 하였다 (도 39 (H)). 다음에 이 벨트샌더연마에 의한 손상을 제거하기 위하여 버프연마를 행했다. 이러한 일련의 연마를 기판의 다른 방향의 면에 있어서도 동일하게 행하였다.
(5) 게다가 노출한 내층동패턴(34)과 스루홀(36)의 랜드(36a) 상면을 (2)의 에칭처리로 조화하여, 깊이 3㎛의 조화면(42)을 형성하였다 (도 39(I)).
이 조화면(42)을 주석치환도금하여, 0.3㎛의 두께의 Sn층(도시하지 않음)을 설치하였다. 치환도금은, 호우불화주석 0.1㏖/L, 치오요소 1.0㏖/L, 온도 50°C, pH=1.2의 조건에서, 조화면을 Cu-Sn 치환 반응시켰다.
(6) 얻어진 배선기판(30)의 양면에, 제 4 실시형태의 무전해도금용접착제를 롤코터를 이용하여 도포하였다. 이 접착제는 기판을 수평상태에서 20분간 방치한 후, 60°C에서 30분간 건조하고, 두께 35㎛의 접착제층(50)을 형성하였다 (도 39(J)).
(7) 얻어진 배선기판(30)의 양면을 초고압수은등에 의해 500mJ/㎠로 노광하고, 150°C에서 5시간 가열하였다.
(8) 얻어진 기판(30)을 크롬산에 1분간 침적하고 접착제층(50)의 표면에 존재하는 에폭시수지입자를 용해 제거하였다. 이 처리에 의하여, 조화면을 접착제층(50)의 표면에 형성하였다. 그 후, 얻어진 기판(30)을 중화용액(시프레이사제)에 침척한 후 수세하였다 (도 39(K)).
(9) 이어서 기판(30)의 전면에 두께 0.6㎛의 무전해동도금(44)을 실시하였다 (도 40(L)).
(10) 에칭레지스트(도시하지 않음)를 설치하고, 유산-과산화수소수용액으로 에칭하여, 무전해동도금(44)의 바이어홀형성 부분에 ?? 50㎛의 개구(44a)를 설치하였다 (도 40(M)).
(11) 상기 무전해동도금(44)을 콘포멀마스크로서 이용하여, 단펄스(10-4초)의 레이저광(삼능전기 ML 605 GTL)에 의하여, 개구(44a) 하의 접착제층(50)을 제거하여 바이어홀용 개구(48)를 설치하였다 (도 40(N)).
또한, 배선기판(30)의 표면에, 팔라디움촉매(아트텍크제)를 부여하는 것에 의해, 무전해도금막(44) 표면 및 바이어홀용 개구(48)의 조화면에 촉매핵을 붙였다.
(12) 얻어진 기판(30)을 무전해동도금용 중에 침적하고, 두께 1.6㎛의 무전해동도금막(52)을 기판(30)의 전체에 형성하였다 (도 40(O)).
(13) 다음에, 시판의 감광성드라이필름(도시하지 않음)을 무전해동도금막(52)에 붙이고, 패턴이 인쇄된 마스크필름(도시하지 않음)을 재치하였다. 이 기판(30)을 100mJ/㎠로 노광하고, 그 후 0.8% 탄산나트륨으로 현상처리하여, 두께 15㎛의 도금레지스트(54)를 설치하였다 (도 40(P)).
(14) 이어서, 얻어진 기판에 전해동도금을 실시하고, 두께 15㎛ 의 전해동도금막(56)을 형성하였다 (도 41(Q)).
(15) 도금레지스트(54)를 5% KOH로 박리 제거한 후, 유산과 과산화수소혼합액으로 에칭하고, 도금레지스트 하의 무전해도금막(52)을 용해제거하고, 동박(32), 무전해도금(44), 무전해동도금막(52)과 전해동도금막(56)으로 이루어지는 두께 18㎛ (10㎛∼30㎛)의 도체회로(58) 및 바이어홀(60)을 얻었다 (도 41(R)). 여기에서 두께를 10㎛∼30㎛로 하는 것으로, 파인피치와 접속 신뢰성을 양립시킨다.
또한 70°C에서 80g/L의 크롬산에 3분간 침적하여, 도체회로(58) 사이의 무전해도금용 접착제층(50)의 표면을 1㎛ 에칭처리하고, 표면의 팔라디움촉매를 제거하였다.
(16) (5)과 동일한 처리를 행하고, 도체회로(58) 및 바이어홀(60)의 표면에 Cu-Ni-P으로 이루어지는 조화면(62)을 형성하고, 또한 그 표면에 Sn치환을 행하였다 (도 41(S) 참조).
(17) (6)~(16)의 공정을 반복하는 것에 의해, 또한 상층의 층간수지절연층(160)과 바이어홀(160) 및 도체회로(158)를 형성한다. 또한 바이어홀(160) 및 도체회로(158)의 표면에 조화층(162)을 형성하고, 다층프린트배선판을 완성한다 (도 40 (T)). 또한 이 상층의 도체회로를 형성하는 공정에 있어서는, Sn치환은 행하지 않았다.
(18) 그리고 앞에서 말한 다층프린트배선판에 납땜범프를 형성한다. 상기 (17)에서 얻어진 기판(30) 양면에, 제 4 실시형태와 동일한 솔더레지스트조성물을 45㎛ 의 두께로 도포한다. 이어서 70°C에서 20분간, 70°C에서 30분간의 건조처리를 행한 후, 원 패턴(마스크패턴)이 묘사된 두께 5㎜의 포토마스크필름(도시하지 않음)을 밀착시켜서 재치하고, 1000mJ/㎠의 자외선으로 노광하고, DMTG현상처리한다. 그리고 난 후에 80°C에서 1시간, 100°C에서 1시간, 120°C에서 1시간, 150°C에서 3시간의 조건으로 가열처리하고, 납땜패드부분(바이어홀과 그 랜드부분을 포함한다)에 개구(개구경 200㎛)(71)를 가지는 솔더레지스트층(두께 20㎛)(70)을 형성한다 (도 42(U)).
(19) 다음에 니켈도금층(72)을 형성하였다. 또한 니켈도금층 상에 두께 0.03㎛의 금도금층(74)을 형성하는 것으로, 바이어홀(160) 및 도체회로(158)에 납땜범프(75)를 형성한다 (도 42(V)).
(22) 그리고, 솔더레지스트층(70)의 개구부(71)에, 납땜페이스트를 인쇄하여 200°C로 리프로하는 것에 의해, 납땜범프(납땜체)(76U, 76D)를 형성하여, 다층프린트배선판(10)을 형성하였다 (도 42(W) 참조).
(제 5 변형예)
제 4 변형예와 동일하지만 제 3 변형예에서 얻어진 둑 모양 스루홀(336)을 가지는 스루홀형성기판(330)을 코어기판으로서 사용하였다.
(제 6 변형예)
도 44는, 제 6 변형예에 관계하는 다층프린트배선판의 구성을 도시하고 있다. 이 프린트배선판에 있어서는 스루홀(36)의 통공(16)의 직경(D)은 레이저에 의하여 100∼200㎛ 으로 형성되어 있다. 이 예에서는, 통공(16)에는 테이퍼가 설치되어있지 않다. 그리고 다층프린트배선판(10)에서는 코어기판(30)에 형성된 스루홀(36)의 통공(16)을 막도록 바이어홀(60)을 형성하는 것으로, 스루홀(36)의 바로 위에 바이어홀(60)을 배치하고 있다. 이 때문에 다층프린트배선판 내의 배선길이가 가장 짧게 되고, IC칩의 고속화에 대응할 수 있다.
또 스루홀(36) 바로 위의 영역을 내층패드로서 기능시키는 것으로서 데드스페이스가 없어진다. 게다가 스루홀(36)에서 바이어홀(60)에 접속하기 위하여 내층패드를 배선할 필요도 없기 때문에, 스루홀(36)의 랜드(36a)의 형상을 진원으로 하는 것이 가능하다. 그 결과 다층코어기판(30) 중에 설치되는 스루홀(36)의 배치밀도가 향상된다. 또한 본 실시형태에서는, 바이어홀(60)의 저면의 내의 20%∼50%가 스루홀(36)의 랜드(35a)와 접촉하고 있으면 충분한 전기적 접속을 달성할 수 있다.
이상 설명과 같이 제 5 실시형태에서는 직접동장적층판을 탄산가스레이저로 천공할 수 있기 때문에, 저비용으로 미세한 스루홀을 형성할 수 있다.
[제 6 실시형태]
이하, 본 발명의 제 6 실시형태에 관계하는 다층프린트배선판에 대하여 설명한다.
프린트배선판의 제조
(1) 두께 0.6㎜의 그래스에폭시로 이루어지는 기판(마츠시타전공 R5715 Tg:190°C)(30)의 양면에 12㎛ 의 동박(32)이 라미네이트되어 있는 동장적층판(30A)을 출발재료로 하였다 (도 45(A)). 이것을 에칭하여 두께를 5㎛ 로 조정하였다 (도 45(B)).
(2) 이 동장적층판(30A)에 탄산가스레이저(삼릉전기 ML605GTL)를 이용하여, 30mJ, 52×10-6초의 펄스조건에서 15쇼트의 조건으로 레이저를 조사하여, 직경D:100㎛의 관통공(16)을 설치하였다 (도 45(C)). 관통공(16)은 테이퍼상으로 되어 있지 않았다.
다음에 무전해도금, 전해도금을 실시하고(도 45(D)), 또한 동박을 보통의 방법에 따른 패턴형상으로 에칭하는 것에 의해, 기판의 양면에 두께 15㎛의 내층동패턴(하층도체회로)(34) 및 스루홀(36)을 형성하였다 (도 45(E)).
다음에, 내층동패턴(34)의 표면과 스루홀(36)의 랜드(36A) 표면과 내벽에 각각 조화면(38)을 설치하여 배선기판을 제조하였다 (도 46(F)). 조화면(38)은 앞에서 말한 기판(30)을 수세하고, 건조한 후, 에칭액을 기판의 양면에 스프레이로 뿜 어서, 내층동패턴(34)의 표면과 스루홀(36)의 랜드(36a) 표면과 내벽을 에칭하는 것에 의해서 형성하였다. 에칭액에는, 이미다졸동(II)착체 10 중량부, 그리콜산 7 중량부, 염화칼륨 5 중량부, 이온교환수 78 중량부를 혼합한 것을 이용하였다.
(3) 이어서 수지층(40)을 배선기판의 내층동패턴(34) 사이와 스루홀(236)내에 설치하였다 (도 46(G)). 수지층(40)은, 제 4 실시형태와 동일한 수지충전제를 롤코터에 의해 배선기판의 양면에 도포하고 내층동패턴의 사이와 스루홀내에 충전하고, 100°C로 1시간, 120°C에서 3시간, 150°C에서 1시간, 180°C에서 7시간, 각각 가열 처리하는 것에 의해 경화시켜서 형성하였다.
(4) (3)의 처리에서 얻은 기판(30)의 한쪽 면을, 벨트샌더연마하였다. 이 연마에서 #600의 벨트연마지(삼공리화학제)를 이용하여, 내층동패턴(34)의 조화면(38)과 스루홀(36)의 랜드(36a) 표면에 수지충전제(40)가 남지 않도록 하였다 (도 46(H)). 다음에 벨트샌더연마에 의한 손상을 제거하기 위하여 버프연마를 행했다. 이러한 일련의 연마를 기판의 다른 방향의 면에 있어서도 동일하게 행하였다.
(5) 또한, 노출한 내층동패턴(34)과 스루홀(36)의 랜드(36a) 상면을 (2)의 에칭처리로 조화하여 깊이 3㎛의 조화면(42)을 형성하였다 (도 46(I)).
이 조화면(42)을 주석치환도금하여, 0.3㎛의 두께의 Sn층(도시하지 않음)을 설치하였다. 치환도금은, 호우불화주석 0.1㏖/L, 치오요소 1.0㏖/L, 온도 50°C, pH=1.2의 조건에서, 조화면을 Cu-Sn 치환 반응시켰다.
(6) 얻어진 배선기판(30)의 양면에, 제 4 실시형태의 무전해도금용접착제를 롤코터를 이용하여 도포하였다. 이 접착제는 기판을 수평상태에서 20분간 방치한 후, 60°C에서 30분간 건조하고, 두께 35㎛의 접착제층(50)을 형성하였다 (도 46(J)).
(7) 얻어진 배선기판(30)의 양면을 초고압수은등에 의해 500mJ/㎠로 노광하고, 150°C에서 5시간 가열하였다.
(8) 얻어진 기판(30)을 크롬산에 1분간 침적하고 접착제층(50)의 표면에 존재하는 에폭시수지입자를 용해 제거하였다. 이 처리에 의해 조화면을, 접착제층(50)의 표면에 형성하였다. 그 후, 얻어진 기판(30)을 중화용액(시프레이사제)에 침척한 후 수세하였다 (도 46(K)).
(9) 이어서 기판(30)의 전면에 두께 0.6㎛의 무전해동도금(44)을 실시하였다 (도 47 도 (L)).
(10) 에칭레지스트(도시하지 않음)를 설치하고, 유산-과산화수소수용액으로 에칭하여, 무전해동도금(44)의 바이어홀형성 부분에 ?? 50㎛의 개구(44a)를 설치하였다 (도 47(M)).
*(11) 상기 무전해동도금(44)을 콘포멀마스크로서 이용하여, 단펄스(10-4초)의 레이저광(삼능전기 ML 605GTL)에 의하여, 개구(44a) 하의 접착제층(50)을 제거하여 바이어홀용 개구(48)를 설치하였다 (도 47(N)).
또한, 배선기판(30)의 표면에, 팔라디움촉매(어드텍제)를 부여하는 것에 의해, 무전해도금막(44) 표면 및 바이어홀용 개구(48)의 조화면에 촉매핵을 붙였다.
(12) 얻어진 기판(30)을 무전해동도금용 중에 침적하고, 두께 1.6㎛의 무전해동도금막(52)을 기판(30)의 전체에 형성하였다 (도 47(O)).
(13) 다음에, 시판의 감광성드라이필름(도시하지 않음)을 무전해동도금막(52)에 붙이고, 패턴이 인쇄된 마스크필름(도시하지 않음)을 재치하였다. 이 기판(30)을 100mJ/㎠로 노광하고, 그 후 0.8%탄산나트륨으로 현상처리하여, 두께 15㎛의 도금레지스트(54)를 설치하였다 (도 47(P)).
(14) 이어서, 얻어진 기판에 전해동도금을 실시하고, 두께 15㎛ 의 전해동도금막(56)을 형성하였다 (도 48(Q)).
(15) 도금레지스트(54)를 5% KOH로 박리 제거한 후, 유산과 과산화수소혼합액으로 에칭하고, 도금레지스트 하의 무전해도금막(52)을 용해제거하고, 동박(32), 무전해도금(44), 무전해동도금막(52)과 전해동도금막(56)으로 이루어지는 두께 18㎛(10㎛∼30㎛)의 도체회로(58) 및 바이어홀(60)을 얻었다 (도 48(R)). 여기에서 두께를 10㎛∼30㎛로 하는 것으로, 파인피치와 접속 신뢰성을 양립시킨다.
또한 70°C에서 80g/L의 크롬산에 3분간 침적하여, 도체회로(58) 사이의 무전해도금용 접착제층(50)의 표면을 1㎛ 에칭처리하고, 표면의 팔라디움촉매를 제거하였다.
(16) (5)과 동일한 처리를 행하고, 도체회로(58) 및 바이어홀(60)의 표면에 Cu-Ni-P으로 이루어지는 조화면(62)을 형성하고, 또한 그 표면에 Sn치환을 행하였다 (도 48(S) 참조).
(17) (6)~(16)의 공정을 반복하는 것에 의해, 또한 상층의 층간수지절연 층(160)과 바이어홀(160) 및 도체회로(158)를 형성한다. 또한 바이어홀(160) 및 도체회로(158)의 표면에 조화층(162)을 형성하고, 다층프린트배선판을 완성한다 (도 47 (T)). 또한 이 상층의 도체회로를 형성하는 공정에 있어서는, Sn치환은 행하지 않았다.
(18) 그리고 상술한 다층프린트배선판에 납땜범프를 형성한다. 상기 (17)에서 얻어진 기판(30) 양면에, 제 4 실시형태의 솔더레지스트조성물을 45㎛ 의 두께로 도포한다. 노광·처리하고 납땜범프 부분(바이어홀과 그 랜드 부분을 포함한다)에 개구(개구경 200㎛)(71)를 가지는 솔더레지스트층(두께 20㎛)(70)을 형성한다 (도 49(U)).
(19) 다음에 개구부(71)에 두께 5㎛의 니켈도금층(72)을 형성하였다. 또한 니켈도금층 상에 두께 0.03㎛ 의 금도금층(74)을 형성하는 것으로, 바이어홀(160) 및 도체회로(158)에 납땜범프(75)를 형성한다 (도 49(V)).
(22) 그리고, 솔더레지스트층(70)의 개구부(71)에, 납땜페이스트를 인쇄하여 200도 섭씨로 리프로하는 것에 의해, 납땜범프(납땜체)(76U,76D)를 형성하여, 다층프린트배선판(10)을 형성하였다 (도 50참조).
비교예 8
코어기판의 출발재료로서 마쯔시다전공제 R-1705 (FR-4 그레이드 : Tg점 165°C)로 이루어지는 양면동장적층판을 사용하여 앞에서 말한 제 6 실시형태와 동일하게 다층프린트배선판을 제조하였다.
제 6 실시형태의 다층프린트배선판과 비교예의 다층프린트배선판에 대하여 HAST, STEAM, TS시험을 실시하였다. 이 결과를 도 58중의 표에 도시한다.
여기에서 HAST시험에서는 10개의 다층프린트배선판에 대하여 조건 130°C, 85%Rh, 1.3atm 으로 1.8V 를 인가하고, 이 상태를 100시간 유지하여 도금스루홀 사이의 절연저항을 측정하였다.
한편, STEAM시험에서는 10개의 다층프린트배선판에 대하여 조건 121°C, 100%Rh, 2.1atm 의 상태를 336 시간 유지하여 도금스루홀 사이의 절연저항을 측정하였다.
다른 한편으로, TS시험에서는 10개의 다층프린트배선판에 대하여, -55°C에서 3분간, 125°C에서 3분간의 가열·냉각을 1000회 반복하고, 도금스루홀 체인의 저항변화를 측정하였다. 또한 도금스루홀 체인은, 도 45(E`)에 도시하는 바와 같이, 인접하는 스루홀(36)을 코어기판의 표면측 도체회로(34)와 이면측 도체회로(34)로 쇠사슬 모양으로 전기접속한 것을 말한다.
도 58중의 표를 결과와 같이, 비교예의 다층프린트배선판에서는, 절연성이 대폭 저하하고 있다.
또한 본 제 6 실시형태에서는 기판(30)으로서 마츠시타전공 R 5715 (Tg:190°C)를 이용하는 것으로, 다층프린트배선판으로서 요구되는 신뢰성을 얻었다. 이 제 6 실시형태와 동일하게 Tg점 190°C 이상의 다음의 그래스에폭시기판 (1)∼(4)에 대하여 상기 HAST, STEAM, TS시험을 실시한 바, 제 6 실시형태와 동일한 신뢰성을 얻을 수 있는 것이 판명되었다. 이 결과로부터 Tg : 190°C 이상의 그래스에폭시기판을 이용하는 것으로, 필요로 하게 되는 신뢰성을 얻을 수 있는 것이 판명되 었다.
(1) 삼능와사화학 HL 830 (Tg점 217°C)
(2) 삼능와사화학 HL 830 FC (Tg점 212°C)
(3) 일립화성공업 MCL-E-679LD (Tg점 205∼215°C)
(4) 일립화성공업 MCL-E-679F (Tg점 205∼217°C)
이상 설명과 같이, 제 6 실시형태에서는 염가인 그래스에폭시기판제의 코어재를 코어기판으로서 이용하고, 도금스루홀 사이의 절연저항성, 히트사이클특성으로서 충분한 성능을 얻는 것이 가능하다.
[제 7실시형태]
이하, 본 발명의 제 7 실시형태에 관계하는 프린트배선판 및 그 제조방법을 도를 참조하여 설명한다.
도 53(B)에 도시되는 바와 같이, 제 7 실시형태의 프린트배선판(701)은, 서브트랙티브법에 의해 형성된 도체패턴(702) 및 도금스루홀(703)을 절연기재(704)의 표리에 구비한, 소위 양면판이다. 즉 이 프린트배선판(701)은 도체층을 2층 가지는 것으로 되어있다. 절연기재(704)로서는 예를 들면 에폭시수지, 폴리이미드수지, BT(비스머레이미드트리아딘)수지 등을 그래스크로스기재에 함침한 기재(소위 그래스에폭시기재)를 선택하고 있다. 또한 이 절연기재(704)는 금속장적층판으로서의 동장적층재(705)에 유래한다.
절연기재(704)의 표리에 형성된 도체패턴(702)은, 두께 0.2㎛∼3.0㎛의 하지층으로서의 동하지층(706)과, 동하지층(706) 상에 형성된 박부동도금층(707)과, 박 부동도금층(707) 상에 형성된 후부동도금층(708)으로 이루어진다. 즉 전기 도체패턴(702)은 3층 구조로 되어 있다. 또한 동하지층(706)은, 극박의 도전성금속박인 극박의 동박(709)으로 유래한다. 여기에서는 인접하는 도체패턴(702) 사이의 스페이스는 약 35㎛로 설정되어, 도체패턴(702)의 라인폭(톱 부분의 폭)은 약 70㎛으로 설정되어 있다.
절연기재(704)의 표리에 형성된 도체패턴(702) 끼리는, 절연기재(704)를 관통하도록 형성된 도금스루홀(703)을 개재하여 전기적으로 접속되어 있다. 도금스루홀(703) 내의 도체층은 스루홀형성용공(710)의 내벽면에 형성된 박부동도금층(707)과, 박부동도금층(707) 상에 형성된 후부동도금층(708)으로 이루어진다. 즉 도금스루홀(703) 내의 도체층은 2층 구조로 되어있다. 도금스루홀(703)의 랜드(3a)는, 도체패턴(702)과 동일한 구조, 즉 3층 구조로 되어 있다.
다음에 제 7 실시형태의 프린트배선판(701)을 제조하는 순서를 설명한다.
먼저 금속장적층판으로서의 동장적층재(705)를 준비한다. 도 51(A)에 도시되는 바와 같이 동장적층재(705)의 절연기재(704)의 양면에는 극박의 동박(709)이 첩착되어 있다. 구체적으로 말하면 동박(709)의 두께는, 0.5㎛∼7.0㎛인 경우가 좋고, 특히 1.0㎛∼3.0㎛인 것이 좋다. 동박(709)을 너무 얇게 하면, 박 자체의 취급성이 나빠지고 접착작업이 곤란하게 된다. 역으로 동박(709)이 너무 두껍게 되면, 후술하는 도체패턴 분단공정에서의 에칭으로서 제거하여야 하는 두께분을 충분히 제거할 수없게 된다. 따라서 여기에서는 두께 3.0㎛의 동박(709)(순도 99.8% 이상의 전해동박)을 이용하고 있다.
동박(709) 이외의 금속박으로서는 예를 들면, 알루미늄박, 주석박, 금박, 은박, 백금박, 니켈박 등이 사용 가능하다. 단, 값이 싸고 에칭성도 뛰어나다고 하는 점을 고려하면 역시 제 7 실시형태와 같이 동박(709)을 선택하는 것이 좋다.
계속해서 천공 공정에서는 준비해둔 동장적층재(705)의 소정 장소에, 드릴가공에 의해 직경 0.1㎛∼0.2㎛의 스루홀형성용 공(710)을 형성한다 (도 51(B) 참조). 보다 작은 지름의 스루홀형성용 공(710)을 형성하고 싶은 경우, 드릴 가공을 대신하여 레이저가공을 실시하여도 좋다.
이러한 천공 공정을 행하면, 발열에 의해 스루홀형성용 공(710) 내에 스미어가 생긴다. 이 때문에 발생한 스미어를 용해하여 제거해야하고, 데스미어액으로 동장적층재(705)를 처리한다. 또한 프라즈마법에 의해 데스미어처리를 행하는 것도 가능하다.
상기 데스미어 공정에서는 극히 얇은 동박(709)이 소실하지 않는 정도의 조건 하에서, 구체적으로는 동박(709)의 두께가 당초의 1/10∼1/2로 감소하는 정도의 조건 하에서 데스미어액을 처리하는 것이 좋다. 이 경우 데스미어액으로서 유산, 크롬산, 알카리과망간산염 등의 용액을 이용할 수 있다. 제 7 실시형태에서는 산화력이 그다지 강하지 않은 과망간산나트륨용액을, 30°C∼70°C에서 5분∼20분 처리하였다. 이러한 데스미어 처리에 의하여 스미어를 거의 완전하게 제거하는 것과 함께, 동박(709)의 두께를 당초의 두께의 1/3 정도로 감소시켰다. 그 결과 도 51(B)에 도시되는 바와 같이, 극히 얇은 동박(709)에 유래하는 두께 약 1.0㎛의 하지층(706)을 형성하였다. 하지층(706)의 두께는 0.2㎛∼3.0㎛의 범위 내인 것이 좋 다.
데스미어 공정 후, 이어서 스루홀형성용 공(710)의 내벽면에 도금을 석출시키기 위하여 촉매핵 부여를 행하고 거기에 그 촉매핵을 활성화 처리한다. 촉매핵의 부여에는 귀금속이온이나 귀금속콜로이드 등이 이용되고, 일반적으로는 염화팔라디움이나 팔라디움콜로이드 등이 사용된다.
촉매핵 부여 및 그 활성화처리를 행한 후, 이어서 하지층(706)의 표면 전체 및 스루홀형성용 공(710)의 내벽면에, 무전해동도금에 의하여 박부동도금층(707)을 형성한다 (도 51(C) 참조).
제 1 도금공정에서는 무전해도금용의 일종인 무전해동도금용이 이용되어지는 것과 함께, 그것을 이용하여 두께 0.5㎛∼2.5㎛의 박부동도금층(707)이 형성된다. 제 7 실시형태에서는, 동층(707)의 두께를 약 1.0㎛로 설정하고 있다. 이 층(707)이 너무 얇으면, 후의 도금공정에 있어서 스루홀형성용 공(710)의 내벽면 전체에 전해도금을 확실하게 석출시키는 것이 불가능하게 될 우려가 있다. 따라서 도금스루홀(703)의 도통불량으로 연결되고, 충분히 신뢰성 향상을 도모하는 것이 불가능하게 될 우려가 있다. 역으로, 이 층(707)을 너무 두껍게 형성하면, 생산성의 저하와 비용의 향상으로 연결되는 것과 함께, 도체패턴 분석공정에 있어서 에칭에 의해 제거해야 할 두께 분을 충분히 줄이는 것이 불가능하게 될 우려가 있다.
제 1 도금공정의 후에 이어서 박부동도금층(707) 상에 도금레지스트로 이루어지는 소정의 마스크(711)를 형성한다. 이 경우 마스크(711)는 시판의 드라이필름포토레지스트를 이용하여 형성되는 것이 좋다. 감광성을 가지는 재료의 사용은, 패 턴형상 정도의 향상에 공헌하기 때문이다. 그리고 이러한 드라이필름포토레지스트를 라미네이트한 후, 상법에 따라서 노광·현상을 행한다. 그 결과 도 52(A)에 도시되는 바와 같이 소정 장소에 개구부(712)를 가지는 두께 35㎛의 마스크(711)가 형성된다.
마스크 형성공정 후에, 전해도금의 일종인 전해동도금용을 이용하여 개구부(712)로부터 노출하고 있는 장소에 후부동도금층(708)을 형성한다 (도 52(B) 참조). 이러한 후부동도금층(708)을 형성하면, 후에 도체패턴(702)으로 이루어져야할 부분만이 선택적으로 두껍게 된다. 전기 전해동도금용으로서 제 7 실시형태에서는 유산동도금용을 이용하고 있다. 제 2 도금의 결과, 노출장소에 위치하는 박부동도금층(707) 상에는 두께 15㎛∼50㎛ 정도의 후부동도금층(708)이 형성된다. 또한 동층(708)을 너무 얇게 하면, 최종적으로 얻어진 도체패턴(702)의 두께를 충분히 확보하는 것이 불가능하게 된다. 역으로 동층(708)을 너무 두껍게 하면, 생산성의 저하와 비용의 향상으로 연결될 우려가 있다. 제 7 실시형태에서는 후부동도금층(708)의 두께를 약 20㎛으로 설정하였다.
제 2 도금공정의 후에 불필요한 마스크(711)를 박리하고, 그 아래에 위치하고 있는 박부동도금층(707)을 노출시킨다 (도 53(A) 참조). 그리고 동을 용해할 수 있는 에천트를 이용하여 에칭처리를 행하고 상기 박부동도금층(707) 및 동하지층(706)을 완전하게 제거한다. 여기에서는 후부동도금층(708) 상에 특히 이칭레지스트를 설치하지 않은 상태에서 처리를 실시하고 있기 때문에, 후부동도금층(708)의 표층도 약 2㎛ 정도 에칭된다. 그리고 이상의 공정을 거치는 것에 의해 도체패 턴(702)끼리를 분단하고, 도 53(B)에 도시하는 프린트배선판(701)을 완성시켰다.
따라서 제 7 실시형태에 의하면 이하와 같은 효과를 얻는 것이 가능하다.
(1) 박부동도금층(707) 및 동하지층(706)이, 함께 지극히 얇게 형성된다. 그 때문에 도체패턴 분단공정에 있어서 에칭에 의해 제거해야 할 두께 분도, 약 2㎛로 종래에 비하여 상당히 작게 된다. 따라서 동 공정에 의해 분단되어 완성된 도체패턴(702)은, 아래가 넓은 형상으로 되기 어렵고, 형상이 좋은 파인패턴을 정확하게 형성하는 것이 가능하다.
(2) 제 1 도금공정에서 무전해동도금용을 이용하고 동시에 제 2 도금공정에서 전해동도금용을 이용하는 것에 의해, 프린트배선판(701)을 제조하고 있다. 바꾸어 말하면 스루홀형성용 공(710)의 내벽면에 도금을 석출시킬 때만 무전해동도금용을 이용하고, 그 후는 지극히 저가인 도금석출속도가 빠른 전해동도금용을 이용하고 있다. 이 때문에 비용성 및 생산성을 보다 한층 향상시키는 것이 가능하다.
또 지극히 얇은 박부동도금층(707)이 형성되는 것으로, 도체패턴 분단공정에 있어서 에칭에 의해 제거해야 할 두께 분도 지극히 적어지게 된다. 때문에 이들 도금욕의 선택은, 형상이 좋은 파인패턴을 보다 한층 정확하게 형성하는 데에 확실하게 공헌한다.
(3) 제 7 실시형태에 있어서 도체패턴분단공정은, 소뿔모양의 서부(犀付)동도금층(708) 상에 에칭레지스트를 설치하지 않은 에칭에 의해 행해진다. 따라서 상기 공정에 있어서 에칭레지스트를 형성·박리하는 공정은, 기본적으로 불필요하게 된다. 그 결과 전체의 공수가 줄고, 보다 한층 생산성을 향상시키는 것이 가능하 다. 또 이 때의 에칭에 따라서 후부동도금층(708)이 제거되는 두께 분은, 약 2㎛로 극히 작다. 따라서 상기 에칭을 실시하였다고 하여도, 패턴형성정도와 비용성에 특히 악영향을 미치는 경우는 없다.
(4) 상기 제조방법을 거쳐 얻어진 프린트배선판(701)은, 동박(709)으로부터 유래하는 두께 약 1.0㎛의 동하지층(706)과, 두께 약 1.0㎛의 박부동도금층(707)과, 두께 20㎛의 후부동도금층(708)으로 이루어지는 도체패턴(702)을 구비하고 있다. 또 이들 3층을 형성하는 금속은, 같은 종류의 것(즉 동)이다. 그리고 이러한 도체패턴(702)에는, 도전부분으로서 충분한 두께, 형상, 도전성 등이 확보되어 있는 외에, 높은 접속 신뢰성도 확보되어 있다고 하는 이점이 있다.
(5) 제 7 실시형태에서는, 절연기재(704)의 양면에 두께 0.5㎛∼7.0㎛의 동박(709)을 첩착하게 되는 동장적층재(705)를 이용하여, 프린트배선판(701)의 제조를 행하고 있다. 이러한 동장적층재(705)를 이용한 경우, 소프트한 데스미어처리에 의해 스미어를 거의 완전하게 제거할 수 있는 것과 함께, 적당한 두께의 동하지층(706)을 용이하게 동시에 확실하게 형성하는 것이 가능하다. 따라서 이 동장적층재(705)는, 상기의 제조방법에 의해 뛰어난 프린트배선판(701)을 얻는데 있어서 극히 적당한 재료라고 말할 수 있다.
또한 제 7 실시형태는 이하와 같이 변경하여도 좋다.
제 7 실시형태는 실시형태와 같은 양면판에 구체화되는 데에 그치지 않는다. 예를 들면 실시형태의 프린트배선판(701)을 코어기판으로서 이용하여 도 54에 도시되는 제 1 변형예와 같은 다층프린트배선판(21)을 제작하여도 좋다. 또 같은 프린 트배선판(701)을 베이스기판으로서 이용하여 도 9에 도시되는 제 2 변형예와 같은 빌드업다층프린트배선판(31)을 제작하여도 좋다.
동장적층재(705) 이외의 것, 예를 들면 알미늄박, 주석박, 금박, 은박, 백금박, 니켈박 등이 붙여진 각종 금속장적층판을 이용하여 프린트배선판(701)의 제조를 행하는 것도 가능하다.
제 7 실시형태에 있어서 논한 바와 같은 습식법 대신에, 예를 들면 프라즈마법 등으로 대표되는 건식법에 의한 데스미어공정을 행하여도 좋다.
제 1 도금공정에 있어서, 무전해동도금용 이외의 무전해도금용을 이용하는 것에 의해, 예를 들면 무전해납땜도금층, 무전해금도금층, 무전해팔라디움도금층 등을 얇게 형성하여도 좋다.
다음에, 특허청구의 범위에 기재된 기술적 사상 외에, 앞에서 말한 실시형태에 의하여 파악되는 기술적 사상을, 필요에 따라서 그 결과와 함께 이하에 열거한다.
(1) (예를 들면 서브트랙티브법 등에 의해 형성된) 도체패턴을 갖춘 프린트배선판에 있어서, 전기 도체패턴은 절연기재에 첩착된 두께 0.5㎛∼7.0㎛의 동박으로부터 유래하는 두께 0.2㎛∼2.5㎛의 동하지층과, 상기 동하지층 상에 형성된 두께 0.2㎛∼2.5㎛의 박부무전해동도금층과, 전기 박부무전해동도금층 상에 형성된 두께 8.0㎛ 이상의 후부전해동도금층에 의해 구성되어 있는 것을 특징으로 하는 프린트배선판. 따라서 이 기술적 사상 1에 기재의 발명에 의하면, 신뢰성, 비용성 및 패턴형성정도가 극히 뛰어나고, 고밀도로 배선된 프린트배선판을 제공할 수 있다.
(2) 기술적 사상 1의 어느 하나에 기재의 프린트배선판을 코어기판으로서 이용한 다층프린트배선판. 따라서 이 기술적 사상 2에 기재의 발명에 의하면, 신뢰성, 비용성 및 패턴형성정도가 뛰어나고 동시에 고기능·고밀도의 프린트배선판을 제공할 수 있다.
(3) 기술적 사상 1의 어느 하나에 기재의 프린트배선판을 베이스기판으로서 이용한 빌드업다층프린트배선판. 따라서 이 기술적 사상 3에 기재의 발명에 의하면 신뢰성, 비용성 및 패턴형성정도가 뛰어나고 동시에 고기능·고밀도의 프린트배선판을 제공할 수 있다.
(4) 절연기재의 양면에 두께 0.5㎛∼7.0㎛의 동박을 첩착하게 되는 동장적층판. 따라서 이 기술적 사상 4에 기재의 발명에 의하면, 상기의 제조방법을 실시하여 뛰어난 프린트배선판을 얻기에 적당한 재료를 제공할 수 있다.
(5) 에폭시수지, 폴리이미드수지 또는 BT수지를 함침한 그래스크로스기재의 양면에 두께 1.0㎛∼3.0㎛의 동박을 첩착하게 되는 동장적층판에 따라서 이 기술적 사상 5에 기재의 발명에 의하면, 상기의 제조방법을 실시하여 뛰어난 프린트배선판을 얻기에 적당한 재료를 제공할 수 있다.
*(6) 기술적 사상 1, 2의 어느 하나에 있어서, 상기 데스미어공정에서는 도전성금속박이 소실하지 않는 정도의 조건 하에서 데스미어액을 처리하는 것.
(7) 상기 데스미어공정에서는, 상기 도전성금속박의 두께가 당초의 1/10∼1/2로 감소하는 정도의 조건 하에서 데스미어액을 처리하는 것.
(8) 서브트랙티브법에 의해 형성된 도체패턴을 구비한 프린트배선판에 있어서, 상기 도체패턴은 절연기재에 첩착된 극박의 도전성금속박으로 유래하는 도께 0.2㎛∼2.0㎛의 하지층과, 상기 하지층 상에 형성된 도금층을 포함하여 구성되어 있는 것을 특징으로 하는 프린트배선판.
(9) 서브트랙티브법에 의해 형성된 도체패턴을 구비한 프린트배선판에 있어서, 상기 도체패턴은 절연기재에 첩착된 두께 0.5㎛∼5.0㎛의 도체성금속박으로 유래하는 두께 0.2㎛∼2.0㎛의 하지층과, 상기 하지층 상에 형성된 박부도금층과, 상기 박부도금층 상에 형성된 후부도금층을 포함하여 구성되어 있는 것을 특징으로 하는 프린트배선판.
이상과 같은 본 발명은 개구가 수지에 레이저에 의하여 형성되고 그에 따라 바이어홀이 형성되고, 이때에 열전도율을 낮추기 위하여 에칭에 의하여 그 두께가 3 ㎛ 로까지 처리된 동박이 콘포멀마스크로 사용되고, 펄스형의 레이저빔의 조사수가 감소하여도 수지에 개구가 형성됨으로서 수지층의 층간절연을 수행하는 수지의 언더컷의 발생이 방지되고 그에 따라 바이어홀의 연결성의 신뢰도가 향상되는 등의 많은 효과를 얻을 수 있다.

Claims (4)

  1. 기판 상에 도체회로가 형성되고, 상기 도체회로 상에 층간수지절연층이 설치되게 됨과 함께, 상기 층간수지절연층에 바이어홀용 개구가 형성되고 또한 층간수지절연층 상에 바이어홀을 포함하는 다른 도체회로가 형성되어 되는 다층프린트배선판에 있어서,
    상기 층간수지절연층이 열경화성수지와 열가소성수지와의 복합체로 되고,
    상기 도체회로표면은, 제 2 동착체와 유기산을 함유하는 에칭액을 이용하여 조화처리되게 됨과 함께,
    상기 바이어홀용 개구는 상기 층간수지절연층에 레이저를 조사함으로써 형성되고,
    상기 조화처리된 도체회로표면에서 상기 조사되는 레이저가 반사되고 간섭함으로 인하여,
    상기 바이어홀용 개구의 내벽에는 호상(물결형상)의 요철이 형성되게 되는 것을 특징으로 하는 다층프린트배선판.
  2. ①도체회로를 형성하는 공정, ②상기 도체회로 상에 층간수지절연층을 설치하는 공정, ③레이저광을 조사함에 의해 상기 층간수지절연층에 바이어홀용 개구를 설치하는 공정, 및 ④상기 층간수지절연층 상에 바이어홀을 포함하는 다른 도체회로를 형성하는 공정을 포함하는 다층프린트배선판의 제조방법에 있어서,
    상기 층간수지절연층이 열경화성수지와 열가소성수지와의 복합체로 되고,
    상기 ②의 공정의 전에, 제 2 동착체와 유기산을 함유하는 에칭액을 이용하여 상기 도체회로 표면을 조화처리하며,
    상기 ③ 의 공정에 의하여, 상기 조화처리된 도체회로표면에서 상기 조사되는 레이저가 반사되고 간섭함으로 인하여, 상기 바이어홀용 개구의 내벽에는 호상(물결형상)의 요철이 형성되게 되는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  3. 제 2 항에 있어서, 상기 제 2 동착체와 유기산을 함유하는 에칭액을 상기 도체회로 표면에 스프레이 하는 것에 의해, 또는 버블링 조건 하에서 상기 에칭액에 상기 도체회로를 침적하는 것에 의해 상기 도체회로 표면을 조화처리하는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  4. 제 1 항에 있어서,
    상기 호상요철의 표면에 조화면이 형성되어 있는, 다층프린트배선판.
KR1020077015080A 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법 KR100855529B1 (ko)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP24938298A JP2000077851A (ja) 1998-09-03 1998-09-03 多層プリント配線板の製造方法
JPJP-P-1998-00249382 1998-09-03
JPJP-P-1998-00281940 1998-09-16
JP28194098A JP2000091742A (ja) 1998-09-16 1998-09-16 プリント配線板の製造方法
JP28194298A JP2000091750A (ja) 1998-09-16 1998-09-16 スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JPJP-P-1998-00281942 1998-09-16
JPJP-P-1998-00303247 1998-10-09
JP30324798A JP2000114727A (ja) 1998-10-09 1998-10-09 多層プリント配線板
JPJP-P-1999-00043514 1999-02-22
JP04351499A JP4127441B2 (ja) 1999-02-22 1999-02-22 多層ビルドアップ配線板の製造方法
JPJP-P-1999-00043515 1999-02-22
JP04351599A JP4127442B2 (ja) 1999-02-22 1999-02-22 多層ビルドアップ配線板及びその製造方法
JP6024099A JP2000261149A (ja) 1999-03-08 1999-03-08 多層プリント配線板およびその製造方法
JPJP-P-1999-00060240 1999-03-08
JP11624699A JP4137279B2 (ja) 1999-04-23 1999-04-23 プリント配線板及びその製造方法
JPJP-P-1999-00116246 1999-04-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002801A Division KR20010088796A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070086859A KR20070086859A (ko) 2007-08-27
KR100855529B1 true KR100855529B1 (ko) 2008-09-01

Family

ID=27572302

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020077015085A KR20070086863A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020017002801A KR20010088796A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015081A KR20070086860A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015080A KR100855529B1 (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015087A KR20070086864A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015079A KR100855528B1 (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015082A KR100855530B1 (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015083A KR20070086862A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020077015085A KR20070086863A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020017002801A KR20010088796A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015081A KR20070086860A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020077015087A KR20070086864A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015079A KR100855528B1 (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015082A KR100855530B1 (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법
KR1020077015083A KR20070086862A (ko) 1998-09-03 1999-07-30 다층프린트배선판 및 그 제조방법

Country Status (6)

Country Link
US (5) US6591495B2 (ko)
EP (3) EP1843650B1 (ko)
KR (8) KR20070086863A (ko)
DE (1) DE69939221D1 (ko)
MY (2) MY139553A (ko)
WO (1) WO2000015015A1 (ko)

Families Citing this family (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407345B1 (en) 1998-05-19 2002-06-18 Ibiden Co., Ltd. Printed circuit board and method of production thereof
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US20030039106A1 (en) * 2000-04-14 2003-02-27 Tatsunori Koyanagi Double-sided wiring board and its manufacture method
US20030176585A1 (en) * 2000-06-28 2003-09-18 Hironobu Iyama Insulating resin composition, adhesive resin composition and adhesive sheeting
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
EP1915041A1 (en) 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
US6395625B1 (en) * 2001-10-12 2002-05-28 S & S Technology Corporation Method for manufacturing solder mask of printed circuit board
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
JP2003234572A (ja) * 2002-02-06 2003-08-22 Nitto Denko Corp 両面配線基板の製造方法
EP1491927B1 (en) * 2002-04-01 2013-02-27 Ibiden Co., Ltd. Ic chip mounting substrate, and ic chip mounting substrate manufacturing method
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
TWI290016B (en) * 2002-10-14 2007-11-11 Atotech Deutschland Gmbh A process and an apparatus for coating printed circuit boards with laser-structurable, thermally curable solder stop lacquers and electroresists
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector
JP4029759B2 (ja) 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
US6759318B1 (en) * 2003-04-15 2004-07-06 Kinsus Interconnect Technology Corp. Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
US7476813B2 (en) * 2003-05-14 2009-01-13 Rambus Inc. Multilayer flip-chip substrate interconnect layout
JP2004363478A (ja) * 2003-06-06 2004-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005101506A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置
WO2005025857A1 (ja) * 2003-09-10 2005-03-24 Zeon Corporation 樹脂複合フィルム
JP4226981B2 (ja) * 2003-09-24 2009-02-18 三井金属鉱業株式会社 プリント配線板の製造方法及びその製造方法で得られたプリント配線板
JP2005150552A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005158848A (ja) * 2003-11-21 2005-06-16 Nitto Denko Corp 配線回路基板の製造方法
EP1698215A4 (en) * 2003-12-05 2009-06-24 Commw Of Australia METHOD FOR PRODUCING AN ELECTRICAL COMPONENT
JP2005183720A (ja) * 2003-12-19 2005-07-07 Brother Ind Ltd 素子実装基板の製造方法及びプリント基板
US7622844B1 (en) * 2003-12-30 2009-11-24 Hipercon, Llc Metal fiber brush interface conditioning
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
TW200541434A (en) * 2004-04-30 2005-12-16 Hitachi Via Mechanics Ltd Printed circuit board and method for processing printed circuit board and method for manufacturing printed circuit board
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
US20060022339A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Solder ball opening protrusion for semiconductor assembly
JP4028863B2 (ja) * 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
JP4346541B2 (ja) * 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
JP2007103816A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 配線基板および電子回路装置
JP2007123531A (ja) * 2005-10-27 2007-05-17 Toshiba Corp プリント配線基板及びこれを用いたプリント回路基板
JP4287458B2 (ja) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． ペーストバンプを用いた印刷回路基板およびその製造方法
WO2007086568A1 (ja) * 2006-01-30 2007-08-02 Kyocera Corporation 樹脂フィルム、接着シート、配線基板および電子装置
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
KR100717909B1 (ko) * 2006-02-24 2007-05-14 삼성전기주식회사 니켈층을 포함하는 기판 및 이의 제조방법
JP2007307599A (ja) * 2006-05-20 2007-11-29 Sumitomo Electric Ind Ltd スルーホール成形体およびレーザー加工方法
JP4917361B2 (ja) * 2006-06-13 2012-04-18 株式会社ディスコ ビアホールの加工方法
KR100744005B1 (ko) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 금속 패턴 형성방법
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
KR100843368B1 (ko) * 2007-03-02 2008-07-03 삼성전기주식회사 다층 인쇄회로기판의 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5001368B2 (ja) * 2007-07-10 2012-08-15 イビデン株式会社 配線基板及びその製造方法
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
US8044306B2 (en) * 2007-07-11 2011-10-25 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
US20090114430A1 (en) * 2007-11-06 2009-05-07 Industry Academic Cooperation Foundation Of Kukmin University Method for patterning of conductive polymer
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
EP2187720A4 (en) 2008-03-10 2011-11-23 Ibiden Co Ltd FLEXIBLE PCB AND MANUFACTURING METHOD THEREFOR
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
KR101044103B1 (ko) * 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR20100133507A (ko) * 2008-05-01 2010-12-21 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 고밀도 주입된 레지스트의 제거를 위한 저 ｐｈ 혼합물
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
US7542302B1 (en) * 2008-07-14 2009-06-02 International Business Machines Corporation Minimizing thickness of deadfronted display assemblies
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8872329B1 (en) * 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US8410374B2 (en) * 2009-02-27 2013-04-02 Ibiden Co., Ltd. Printed wiring board
KR20120006012A (ko) * 2009-04-01 2012-01-17 스미토모 베이클리트 컴퍼니 리미티드 프린트 배선판의 제조방법, 프린트 배선판, 다층 프린트 배선판 및 반도체 패키지
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8525346B2 (en) * 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
JP5471987B2 (ja) * 2010-09-07 2014-04-16 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5447316B2 (ja) * 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
US8572840B2 (en) * 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US20120250330A1 (en) * 2011-03-31 2012-10-04 Fusion Optix, Inc. Optical element and collimating optical assembly
CN103534802A (zh) * 2011-06-01 2014-01-22 E.I.内穆尔杜邦公司 用于高频应用的低温共烧陶瓷结构及其制造方法
JP5953681B2 (ja) * 2011-09-09 2016-07-20 イビデン株式会社 プリント配線板の製造方法
US9101061B2 (en) 2011-09-22 2015-08-04 Hitachi Chemical Company, Ltd. Laminate body, laminate plate, multilayer laminate plate, printed wiring board, and method for manufacture of laminate plate
US9050780B2 (en) 2011-09-22 2015-06-09 Hitachi Chemical Company, Ltd. Laminate body, laminate plate, multilayer laminate plate, printed wiring board, and method for manufacture of laminate plate
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
JP6011074B2 (ja) 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
DE102012200915A1 (de) 2012-01-23 2013-07-25 Robert Bosch Gmbh Verfahren zur Herstellung eines strukturierten Mehrschichtsystems
CN103298247A (zh) * 2012-02-24 2013-09-11 宏恒胜电子科技（淮安）有限公司 电路板及其制作方法
TWI504322B (zh) * 2012-03-29 2015-10-11 Taiwan Green Point Entpr Co 雙面電路板及其製備方法
US20130293482A1 (en) * 2012-05-04 2013-11-07 Qualcomm Mems Technologies, Inc. Transparent through-glass via
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
US20140106179A1 (en) * 2012-10-17 2014-04-17 Raytheon Company Plating design and process for improved hermeticity and thermal conductivity of gold-germanium solder joints
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US10028394B2 (en) * 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
US9664509B2 (en) * 2012-12-18 2017-05-30 Bruker Nano Inc. Signal sectioning for profiling printed-circuit-bord vias with vertical scanning interferometry
US8953171B1 (en) * 2012-12-18 2015-02-10 Bruker Nano Inc Signal sectioning for profiling printed-circuit-board vias with vertical scanning interferometry
KR101396704B1 (ko) 2012-12-20 2014-05-16 삼성전기주식회사 회로 기판 및 그 제조 방법
CN103182608B (zh) * 2013-04-03 2015-12-23 大族激光科技产业集团股份有限公司 Pcb板开盖的加工方法
JP6162458B2 (ja) * 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
CN104378907B (zh) * 2013-08-12 2017-06-30 富葵精密组件(深圳)有限公司 电路板及其制作方法
KR101548421B1 (ko) * 2013-08-27 2015-08-28 삼성전기주식회사 다층인쇄회로기판의 제조방법
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
JP6316609B2 (ja) 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
CN105163520A (zh) * 2015-08-19 2015-12-16 深圳市迅捷兴电路技术有限公司 机械盲、埋孔精细线路印制电路板制作方法
JP6834121B2 (ja) * 2015-09-17 2021-02-24 味の素株式会社 配線板の製造方法
US10211071B2 (en) * 2016-01-29 2019-02-19 Nxp B.V. IC packaging method and a packaged IC device
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
WO2018043682A1 (ja) * 2016-09-01 2018-03-08 旭硝子株式会社 配線基板およびその製造方法
KR101952864B1 (ko) 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US10283445B2 (en) * 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
KR20180095350A (ko) * 2017-02-17 2018-08-27 삼성전기주식회사 기판 및 기판의 제조방법
US10892671B2 (en) * 2017-07-25 2021-01-12 GM Global Technology Operations LLC Electrically conductive copper components and joining processes therefor
JP7011946B2 (ja) * 2017-10-27 2022-01-27 京セラ株式会社 配線基板
US10405421B2 (en) 2017-12-18 2019-09-03 International Business Machines Corporation Selective dielectric resin application on circuitized core layers
CN108235591B (zh) * 2018-01-08 2020-08-18 昆山首源电子科技有限公司 5g通讯高频信号板镀金蚀刻工艺
TWI651991B (zh) * 2018-03-02 2019-02-21 李俊豪 導電線路之製作方法
JP7075481B2 (ja) * 2018-04-12 2022-05-25 株式会社Fuji プリント基板形成方法、およびプリント基板形成装置
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
KR102687513B1 (ko) * 2018-12-31 2024-07-22 엘지디스플레이 주식회사 마스크 및 이의 제조 방법
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
JP2022527389A (ja) 2019-04-08 2022-06-01 ナノ ディメンション テクノロジーズ，リミテッド Ｓｍｔ実装ソケットの付加製造のためのシステムおよび方法
JP2021036554A (ja) * 2019-08-30 2021-03-04 イビデン株式会社 プリント配線板の製造方法
DE102019132314B4 (de) * 2019-11-28 2022-03-03 Infineon Technologies Ag Package mit Einkapselung unter Kompressionsbelastung
TWI715458B (zh) * 2020-03-04 2021-01-01 金像電子股份有限公司 硬式電路板的製造方法
CN112363640A (zh) * 2020-11-12 2021-02-12 业成科技（成都）有限公司 触控感测模组与形成其之方法
US20240121888A1 (en) * 2021-01-18 2024-04-11 Vayyar Imaging Ltd. Systems and methods for improving high frequency transmission in printed circuit boards
WO2022246708A1 (zh) * 2021-05-26 2022-12-01 深南电路股份有限公司 一种线路板制备方法以及线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0085545A2 (en) * 1982-01-29 1983-08-10 Kabushiki Kaisha Toshiba Pattern recognition apparatus and method for making same
JPH07292483A (ja) * 1994-03-04 1995-11-07 Mec Kk 銅および銅合金の表面処理剤
JPH09186456A (ja) * 1995-12-28 1997-07-15 Hitachi Aic Inc 多層印刷配線板およびその製造方法
JPH09246732A (ja) * 1996-03-01 1997-09-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT310843B (de) 1966-06-28 1973-10-25 Photocircuits Corp Verfahren zur Herstellung einer gedruckten Leiterplatte
JPS5123266B2 (ko) * 1972-04-21 1976-07-15
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
JPS5746679A (en) 1980-09-01 1982-03-17 Toshiba Corp Power converter
FR2520147B1 (fr) * 1982-01-18 1985-10-25 Commissariat Energie Atomique Piece d'extremite d'assemblage combustible de reacteurs nucleaires dans laquelle les parois laterales sont elastiques
JPS6199596A (ja) 1984-10-22 1986-05-17 Hitachi Ltd 基板の穴あけ方法
JPS61207584A (ja) * 1985-03-11 1986-09-13 Sumitomo Electric Ind Ltd 回路基板の製造方法
JPS6273937A (ja) * 1985-09-26 1987-04-04 富士通株式会社 多層プリント板
JPS62237792A (ja) * 1986-04-09 1987-10-17 株式会社日立製作所 プリント基板のエツチング装置
JPS62239591A (ja) 1986-04-11 1987-10-20 キヤノン株式会社 プリント配線板の製造方法
JPS62272546A (ja) * 1986-05-20 1987-11-26 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JPS63283098A (ja) 1987-05-14 1988-11-18 Hitachi Plant Eng & Constr Co Ltd パタ−ン形成法
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
DE68923904T2 (de) * 1988-05-20 1996-03-14 Mitsubishi Gas Chemical Co Verfahren zur Herstellung eines mit einer dünnen Kupferfolie kaschierten Substrats für Schaltungsplatten.
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH0734505B2 (ja) * 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
JPH0332100A (ja) * 1989-06-29 1991-02-12 Yokohama Rubber Co Ltd:The 多層プリント配線板
US5063280A (en) * 1989-07-24 1991-11-05 Canon Kabushiki Kaisha Method and apparatus for forming holes into printed circuit board
US5412285A (en) * 1990-12-06 1995-05-02 Seiko Epson Corporation Linear amplifier incorporating a field emission device having specific gap distances between gate and cathode
JP3026580B2 (ja) 1990-04-20 2000-03-27 旭光学工業株式会社 データ信号復調装置
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
JPH05283866A (ja) * 1992-04-03 1993-10-29 Hitachi Ltd ポリマ−印刷抵抗内蔵多層配線板
JPH06112649A (ja) 1992-09-24 1994-04-22 Mitsubishi Gas Chem Co Inc 多層プリント板の層間接続の製造方法
JPH06120139A (ja) * 1992-10-05 1994-04-28 Ricoh Co Ltd 半導体材料製造装置
JPH06216488A (ja) 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH06314869A (ja) * 1993-04-30 1994-11-08 Eastern:Kk プリント配線板のスルーホール形成方法
JPH0828581B2 (ja) * 1993-05-31 1996-03-21 日本電気株式会社 多層印刷配線板およびその製造方法
US5446247A (en) * 1993-11-19 1995-08-29 Motorola, Inc. Electrical contact and method for making an electrical contact
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH07288386A (ja) 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板
JPH07307410A (ja) 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
US5536579A (en) 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
JPH08116174A (ja) 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 回路形成基板およびその製造方法
JPH08186376A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 高密度薄膜多層配線基板並びにその実装構造体及びその製造方法
JPH08242064A (ja) * 1995-03-01 1996-09-17 Ibiden Co Ltd プリント配線板
JPH0936551A (ja) 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH08316642A (ja) * 1995-05-19 1996-11-29 Toagosei Co Ltd インタースティシャルバイアホールを有する多層プリント配線板およびその製造方法
JP3458023B2 (ja) * 1995-08-01 2003-10-20 メック株式会社 銅および銅合金のマイクロエッチング剤
JP3115987B2 (ja) * 1995-09-14 2000-12-11 松下電工株式会社 多層配線板の製造方法
JP3172456B2 (ja) 1995-10-23 2001-06-04 イビデン株式会社 プリント配線板
JP3242009B2 (ja) 1995-10-23 2001-12-25 イビデン株式会社 樹脂充填剤
MY116680A (en) 1995-10-23 2004-03-31 Ibiden Co Ltd Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JP2773715B2 (ja) 1995-10-31 1998-07-09 日立エーアイシー株式会社 多層プリント配線板の製造方法
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
GB2307351A (en) * 1995-11-16 1997-05-21 Marconi Gec Ltd Printed circuit boards and their manufacture
WO1997024229A1 (fr) * 1995-12-26 1997-07-10 Ibiden Co., Ltd. Corps sur lequel est lie un film metallique, couche d'agent de liaison et agent de liaison
JPH09186460A (ja) * 1995-12-28 1997-07-15 C A D Prod:Kk 多層プリント基板の製造方法
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
AU2993997A (en) * 1996-05-01 1997-11-19 Allied-Signal Inc. New method of forming fine circuit lines
JP4212006B2 (ja) * 1996-05-28 2009-01-21 パナソニック電工株式会社 多層プリント配線板の製造方法
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JP3865083B2 (ja) * 1996-06-18 2007-01-10 日立化成工業株式会社 多層プリント配線板の製造方法
JPH1027960A (ja) * 1996-07-09 1998-01-27 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法
US5733468A (en) * 1996-08-27 1998-03-31 Conway, Jr.; John W. Pattern plating method for fabricating printed circuit boards
JP3296992B2 (ja) 1996-09-27 2002-07-02 イビデン株式会社 多層プリント配線板の製造方法
SG72752A1 (en) * 1996-10-31 2000-05-23 Hitachi Chemical Co Ltd Heat resistant resin composition and adhesive sheet using the same
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
WO1998020533A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
EP0841840A1 (en) * 1996-11-12 1998-05-13 Hewlett-Packard Company Method for the manufacture of micro solder bumps on copper pads
JP3853142B2 (ja) 1996-11-20 2006-12-06 イビデン株式会社 ソルダーレジスト組成物およびプリント配線板の製造方法
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
EP1667502B1 (en) * 1997-02-28 2013-03-13 Ibiden Co., Ltd. Method of manufacturing a printed wiring board
JPH10242654A (ja) 1997-03-03 1998-09-11 Hitachi Chem Co Ltd 多層プリント配線板およびその製造法
JPH10247784A (ja) 1997-03-04 1998-09-14 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JPH10323777A (ja) 1997-05-26 1998-12-08 Sumitomo Heavy Ind Ltd レーザによるプリント配線基板用穴あけ加工装置
JPH1187928A (ja) * 1997-07-08 1999-03-30 Ibiden Co Ltd 多層プリント配線板
JPH1168291A (ja) 1997-08-12 1999-03-09 Nippon Carbide Ind Co Inc プリント配線板及びその製造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
KR100328807B1 (ko) * 1998-05-08 2002-03-14 가네코 히사시 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
TW411737B (en) * 1999-03-09 2000-11-11 Unimicron Technology Corp A 2-stage process to form micro via
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3585796B2 (ja) * 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
US6986454B2 (en) * 2003-07-10 2006-01-17 Delphi Technologies, Inc. Electronic package having controlled height stand-off solder joint
JP2006100489A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0085545A2 (en) * 1982-01-29 1983-08-10 Kabushiki Kaisha Toshiba Pattern recognition apparatus and method for making same
JPH07292483A (ja) * 1994-03-04 1995-11-07 Mec Kk 銅および銅合金の表面処理剤
JPH09186456A (ja) * 1995-12-28 1997-07-15 Hitachi Aic Inc 多層印刷配線板およびその製造方法
JPH09246732A (ja) * 1996-03-01 1997-09-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
KR20070086862A (ko) 2007-08-27
EP1121008A4 (en) 2005-02-02
US20080189943A1 (en) 2008-08-14
MY139553A (en) 2009-10-30
US20040025333A1 (en) 2004-02-12
KR20070086860A (ko) 2007-08-27
US6591495B2 (en) 2003-07-15
KR100855530B1 (ko) 2008-09-01
US7415761B2 (en) 2008-08-26
KR100855528B1 (ko) 2008-09-01
EP1843650A2 (en) 2007-10-10
US20080173473A1 (en) 2008-07-24
KR20070086861A (ko) 2007-08-27
US20010042637A1 (en) 2001-11-22
MY123228A (en) 2006-05-31
KR20070086864A (ko) 2007-08-27
EP1843649A2 (en) 2007-10-10
KR20070086863A (ko) 2007-08-27
EP1121008A1 (en) 2001-08-01
EP1843650A3 (en) 2007-11-07
US8148643B2 (en) 2012-04-03
WO2000015015A1 (fr) 2000-03-16
US7832098B2 (en) 2010-11-16
EP1843650B1 (en) 2012-03-07
KR20070086858A (ko) 2007-08-27
DE69939221D1 (de) 2008-09-11
EP1121008B1 (en) 2008-07-30
US20120125680A1 (en) 2012-05-24
KR20070086859A (ko) 2007-08-27
EP1843649A3 (en) 2007-10-31
KR20010088796A (ko) 2001-09-28

Similar Documents

Publication Publication Date Title
KR100855529B1 (ko) 다층프린트배선판 및 그 제조방법
KR100675615B1 (ko) 프린트 배선기판 및 그 제조방법
KR100833723B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조 방법
US8420300B2 (en) Method of producing multilayer printed wiring board and photosensitive dry film used therefor
WO2000076281A1 (fr) Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
EA003263B1 (ru) Способ изготовления многослойной печатной платы и предназначенная для этого композиционная фольга
US6527963B1 (en) Method of manufacturing multilayer wiring boards
TW407453B (en) Multiple layer printed circuit board and method for manufacturing the same
JP2001102751A (ja) 多層プリント配線板およびその製造方法
JP4180192B2 (ja) 多層プリント配線基板の製造方法
JP2000151118A (ja) 多層プリント配線板の製造方法
JP2008252146A (ja) 多層プリント配線板およびその製造方法
JP2008306201A (ja) 多層プリント配線板およびその製造方法
JP2002076611A (ja) 多層プリント配線板の製造方法
JP2009302588A (ja) 多層プリント配線板およびその製造方法
JP2008283214A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee