JP4955263B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP4955263B2
JP4955263B2 JP2005360283A JP2005360283A JP4955263B2 JP 4955263 B2 JP4955263 B2 JP 4955263B2 JP 2005360283 A JP2005360283 A JP 2005360283A JP 2005360283 A JP2005360283 A JP 2005360283A JP 4955263 B2 JP4955263 B2 JP 4955263B2
Authority
JP
Japan
Prior art keywords
conductor circuit
printed wiring
wiring board
thickness
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005360283A
Other languages
English (en)
Other versions
JP2007142348A (ja
Inventor
通 中井
昌徳 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005360283A priority Critical patent/JP4955263B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to CN2009101712939A priority patent/CN101646301B/zh
Priority to TW094144422A priority patent/TW200642534A/zh
Priority to EP05819875A priority patent/EP1835790B1/en
Priority to KR1020077015386A priority patent/KR101292941B1/ko
Priority to AT05819875T priority patent/ATE532393T1/de
Priority to KR1020107015122A priority patent/KR101135912B1/ko
Priority to CN2011100926942A priority patent/CN102170752B/zh
Priority to PCT/JP2005/023440 priority patent/WO2006064965A1/ja
Priority to KR1020107003586A priority patent/KR101227351B1/ko
Publication of JP2007142348A publication Critical patent/JP2007142348A/ja
Priority to US11/763,861 priority patent/US7804031B2/en
Priority to US12/821,196 priority patent/US8198544B2/en
Application granted granted Critical
Publication of JP4955263B2 publication Critical patent/JP4955263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

高速駆動のＩＣ搭載でもクロストークや信号伝送遅延等に起因する誤作動のない微細配線構造を有するプリント配線板に関する。
導体回路間に絶縁材が充填されてなるプリント配線板の一例として、ビルドアッププリント配線板がある。このようなプリント配線板は、例えば、コア基板上に導体回路と層間樹脂絶縁層とを交互に積層し、下層に位置する導体回路と上層に位置する導体回路とが、層間樹脂絶縁層を開口してそこにめっき膜を設けてなるいわゆるバイアホールを介して電気的に接続されたものがある（特許文献１および特許文献２参照）。
このようなプリント配線板では、各導体回路を構成する配線パターン間の隙間には、誘電体からなる層間絶縁層が充填され、各配線パターンは、その断面形状が矩形であるように形成されている。
公開特許公報 平成１１−１７６９８５号公報 公開特許公報 平成１１−２４３２７９号公報
ところで、ＩＣの高速駆動化とそのようなＩＣを搭載するプリント配線板の微細配線化が同時に進む中で、最小導体幅Ｌ／最小間隔Ｓ＝１５／１５μｍ以下の微細な配線パターンを有するプリント配線板内でのクロストークや信号遅延により、ＩＣが誤動作する場合があった。
本発明の目的は、従来技術が抱える上記問題点を解決して、最小導体幅Ｌ／最小間隔Ｓを微細化してもクロストークや信号遅延を抑制することができるプリント配線板を提供することにある。
発明者は、上記目的の実現に向け鋭意研究を重ねた結果、以下の内容を要旨構成とする発明を完成した。
すなわち、本発明は、
導体回路間に絶縁材が充填されてなるプリント配線板において、
前記導体回路は、その断面形状が実質的に台形であり、隣接する導体回路間の間隔が、導体回路上側間隔をＷ１とし、導体回路下面側間隔をＷ２とするとき、これらの間隔が導体回路の厚さＴとの関係において、次式：
０．１０Ｔ≦｜Ｗ１−Ｗ２｜≦０．７３Ｔ・・・・・（１）
を満たし、
前記導体回路の最小導体幅Ｌ／最小間隔Ｓの範囲が５／５μｍ〜１５／１５μｍであり、
前記導体回路の厚さＴの範囲が５μｍ〜２５μｍであることを特徴とするプリント配線板である。
なお、本発明において、「導体回路の断面形状が実質的に台形である」とは、導体回路上側における角部が、幾何学的な鋭角または鈍角と認められるものだけではなく、僅かに丸みを帯びた形状である場合や、導体回路の斜辺が直線ではなく僅かに曲線的である場合、導体回路の上面が全体的に僅かに丸みを帯びている場合、あるいは導体回路の上面およびまたは斜面に不規則な凹凸からなる粗化面が形成されているような場合も含むとの意であり、導体回路の断面形状が矩形ではなく全体的に台形であると視認される形状の意である。
本発明において、アディティブ法（フルアディティブ法、セミアディティブ法）によって形成された導体回路が好ましく、蒸着等により導体回路形成することも可能である。
ここで、例えば、特開平０６−５７４５３号公報に開示されているような、基材の表面に金属めっきまたは金属箔からなる金属層が形成されてなる基板上に、耐エッチング液性の樹脂フィルム等からなるエッチングレジストを形成し、露光・現像により所望のレジストパターンを形成した後、エッチングレジスト非形成部における金属層部分を溶解除去し、さらにエッチングレジストを剥離することによって、レジスト下にあった金属層部分を所望パターンの導体回路として得らるような工法、即ち、サブトラクティブ法やテンティング法等により形成される導体回路（特開平０６−５７４５３号公報の図１参照）は、本発明から除かれる。このような工法により形成された導体回路は、エッチングレジスト非形成部分に露出している金属層をエッチング除去することにより形成されるが、基材の表面に対して垂直な方向だけでなく水平方向にもエッチングされるため、導体回路の断面積が小さくなる。その結果、アディティブ法によって形成した導体回路に比して、導体抵抗が高くなってしまうからである。
前記「導体回路上側間隔Ｗ１」とは、導体回路上側における角部が、幾何学的な鋭角または鈍角と認められるもの場合には、隣接する導体回路の上端間の距離として定義され、「導体回路下側間隔Ｗ２」とは、互いに隣接する導体回路の垂直断面において、対向する２つの斜辺の下端部間の距離として定義される。
なお、前記Ｗ１は、前記角部が僅かに丸みを帯びた形状である場合は、互いに隣接する導体回路の垂直断面において、対向する２つの斜辺の直線部分の延長線と、上辺の直線部の延長線とが交わる２点間の距離として定義され、前記導体回路の上面が全体的に僅かに丸みを帯びている場合は、互いに隣接する導体回路の垂直断面において、対向する２つの斜辺のそれぞれの延長線と、丸みの頂点に接し、かつ基板に平行な直線とが交わる２点間の距離として定義される。
また、前記Ｗ１およびＷ２は、前記導体回路の上面およびまたは斜面に粗化面が形成されている場合は、粗化面をなす凹凸の山頂線を導体回路の上辺およびまたは斜辺とみなして近似計算することができる。
本発明において、｜Ｗ１−Ｗ２｜は、０．１０Ｔ以上、０．３５Ｔ以下、または、０．３５Ｔ以上、０．７３Ｔ以下とすることができ、導体回路の下面側間隔Ｗ２は１５μｍ以下とすることができ、｜Ｗ１−Ｗ２｜のバラツキσは、（０．０４Ｔ＋２）以下とすることができる。
さらに、本発明においては、導体回路の表面に粗化層を設けることができる。
本発明のプリント配線板によれば、導体回路上側間隔Ｗ１と導体回路下面側間隔Ｗ２との差の絶対値｜Ｗ１−Ｗ２｜が、導体回路の厚さをＴとするとき、０．１０Ｔ以上、０．７３Ｔ以下である場合に、隣接する導体回路の対向する側壁が互いに非平行となるので、隣接する導体回路間のコンデンサ容量を小さくすることができる。そのため、高速駆動するＩＣを搭載してもクロストークや信号遅延を抑制することが可能となる。
本発明にかかるプリント配線板は、導体回路間に絶縁材が充填されて、かつ各導体回路が実質的に台形の断面形状を有してなるプリント配線板において、図１０に示すように、隣接する導体回路間の間隔が、導体回路上側間隔をＷ１とし、導体回路下面側間隔をＷ２とするとき、これらの間隔が導体回路の厚さＴとの関係において、０．１０Ｔ≦｜Ｗ１−Ｗ２｜≦０．７３Ｔを満たすことを特徴とする。
このような関係式に導体回路の厚さＴが含まれているのは、導体回路の厚さＴが隣接する導体回路間のコンデンサ容量に影響するからである。隣接する導体回路の対向する側壁が平行でなく、斜めの状態で対向している場合には、導体回路間のコンデンサ容量が対向する側壁が平行である場合に比して減少するが、｜Ｗ１−Ｗ２｜が０．１０Ｔ〜０．７３Ｔの範囲内では、２．６ＧＨｚ以上のＩＣを搭載しても誤動作が発生しにくい。
一方、｜Ｗ１−Ｗ２｜が０．１０Ｔ未満であると、隣接する導体回路間のコンデンサ容量が大きくなるため高速信号伝送に不利であり、｜Ｗ１−Ｗ２｜が０．７３Ｔを超えると、信号遅延が発生しやすい。なぜならば、導体回路の断面形状の台形化が進んで導体体積が減少し、その結果、導体回路の抵抗値が大きくなり、高速信号伝送に不利となるからである。
｜Ｗ１−Ｗ２｜のより好ましい範囲としては、０．３５Ｔ〜０．７３Ｔであり、最適な範囲は、０．１０Ｔ〜０．３５Ｔである。この範囲であると、Ｌ／Ｓ＝１２．５／１２．５μｍ以下の導体回路を有していても充分な導体体積を確保できるからである。また、導体回路間のコンデンサ容量も小さくなるからである。
本発明において、導体回路のＬ／Ｓは、ファインである方が導体回路間のコンデンサ容量（静電容量）が大きいという点で意義が大きいが、上記のように５／５μｍ〜１５／１５μｍの範囲とする。
その理由は、Ｌ／Ｓ＝５μｍ／５μｍ未満では、導体体積が小さすぎて導体回路の抵抗値が上昇し、その結果、信号遅延がおこるからである。一方、Ｌ／Ｓ＝１５／１５μｍ、超えると、線間のスペースが大きくなって、隣接する導体回路間での静電容量が小さくなるのでクロストークノイズが発生しにくいからである。
また本発明において、導体回路の厚さＴは、上記のように５〜２５μｍの範囲とする。その理由は、厚さが５μｍ未満では、導体回路の電気抵抗値が大きくなり、一方、２５μｍを超えると、コンデンサ容量が大きくなるため、高速信号伝送に不利となり、２．６ＧＨｚ以上のＩＣチップを搭載すると誤動作が発生しやすいからである。
通常、プリント配線板は複数の製品を含む、例えば、３４０×５１０ｍｍサイズのシートからなっているが、本発明において、１製品内の｜Ｗ１−Ｗ２｜のバラツキ（１製品を均等に４分割し、その分割した各エリアからランダムに抽出した８箇所のデータ（各分割したエリアから２つのデータを抽出）から算出した標準偏差σで表される）は、導体回路の厚みＴとの関係で（０．０４×Ｔ＋２）以下が好ましい。
この範囲内であると、各信号線の伝送速度が一定となるので各信号線間で伝送速度に差が生じない。一方、｜Ｗ１−Ｗ２｜のバラツキσが、（０．０４×Ｔ＋２）を越えると、各信号線での伝送速度の差が大きくなり誤動作が発生しやすい。
また、本発明において導体回路の少なくとも側壁には、粗化面が形成されているのが好ましい。粗化面があると、導体回路側壁の表面積が著しく増大する。それに従い、導体回路間のコンデンサ容量も増大するので、導体回路側壁に粗化面を有するプリント配線板に本願発明を適用すると効果が大きい。粗化面としては、特に限定はなく、黒化、インタープレート、Ｃｚ処理等のエッチング処理等により形成することができる。
また、本発明において、アディティブ法によって形成した導体回路においても、図１１に概略的に示すように、導体回路の断面における４つの頂点Ａ、Ｂ、Ｃ、Ｄを結んだ台形の面積をＳ０とし、導体回路の断面の面積をＳ１とした場合、０．８≦Ｓ１／Ｓ０≦１．２であることが好ましい。その理由は、導体回路を低抵抗に保ちながら、導体回路間隔を広くとれるからである。
以下、本発明にかかる多層プリント配線板およびその製造方法について、実施例に基づいて詳細に説明する。
（Ａ）鱗片状粒子含有混練物の作製
メチルエチルケトン（以下、「ＭＥＫ」と言う）２０ｇとキシレン８０ｇの混合溶媒中に、鱗片状粒子（株式会社ホージュン社製、商品名「エスベンC」、分散時のアスペクト比：〜５００、結晶サイズ：〜０．５μｍ）を１５ｇ添加し、三本ローラで混練して鱗片状粒子含有混練物とした。
（Ｂ）エポキシ樹脂含有溶液の作製
ＭＥＫ６．８ｇとキシレン２７．２ｇの混合溶媒に、固形エポキシ樹脂（ジャパン・エポキシ・レジン社製、商品名「エピコート１００７」）８５ｇを添加、混合してエポキシ含有溶液とした。
（Ｃ）層間絶縁層用樹脂フィルムの作製
前記(Ａ)で作製した鱗片状粒子含有混練物と、前記(Ｂ)で作製したエポキシ含有溶液と、硬化剤としてのジシアンジアミド（ビィ・ティ・アイ・ジャパン社製、商品名「ＣＧ−１２００」、固形エポキシ分１００ｇに対して３．３ｇ）と、硬化触媒（四国化成社製、商品名「キュアゾール２Ｅ４ＨＺ」、固形エポキシ分１００ｇに対して３．３ｇ）とを三本ローラで混練して接着剤溶液を得た。
この接着剤溶液をロールコータ（サーマトロニクス貿易社製）を使用して、ポリエチレンテレフタレートのシート上に塗布し、その後、１６０℃、５分間の条件で加熱乾燥し、溶媒を除去することによって、厚みが４０μｍの絶縁性フィルムを作製した。
この絶縁フィルムに含まれる鱗片状粒子を透過型電子顕微鏡（５万〜１０万倍）を用いて観察したところ、分散時での最小結晶サイズ(粒子の最小幅あるいは最小長さのうち、いずれか小さい方)が、０．１μｍであったので、本実施例での鱗片状粒子のアスペクト比は１００〜５００となる。
（Ｄ）多層プリント配線板の製造
図９に示すような多層プリント配線板の製造方法について、図１〜図８を参照して説明する。
（１）コア金属層形成
まず、図１（ａ）に示すような厚さ５０〜４００μｍの金属板１０に、表裏を貫通する開口１２を設ける（図１（ｂ））。この金属板の材質としては、銅、ニッケル、亜鉛、アルミニウム、鉄等の金属、またはこれらの合金等が用いられる。ここで、低熱膨張係数の３６合金や４２合金を用いるとコア基板の熱膨張係数をＩＣの熱膨張係数に近づけることが可能となるので、熱ストレスを低減できる。
前記開口１２は、パンチング、エッチング、ドリリング、レーザなどによって穿設され、その開口１２を含む金属層１０の全面には、電解めっきや、無電解めっき、置換めっき、スパッタ等によって、金属膜１３を被覆してコア金属層とする（図１（ｃ））。
なお、金属板１０は、単層でも、２層以上の複数層でもよい。
また、金属板１０に設けた開口１２の角部に面取り加工を施して、その角部を曲面にすることが好ましい。それにより、応力が集中するポイントがなくなるので、角部周辺でのクラック発生を抑制することができる。
（２）内層の絶縁層および導体層の形成
前記開口１２を設けた金属層１０の全体を覆い、かつ開口１２を埋めるような樹脂絶縁層１４を形成すると共に、その樹脂絶縁層１４上に導体層１５を形成する。
この絶縁層を形成する材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ＢＴ樹脂等の熱硬化性樹脂や、その熱硬化性樹脂をガラスクロス、アラミド不織布等の心材に含浸させたＢステージのプリプレグ等を用いることができる。
具体的には、金属板１０の両面に、ガラスクロスにエポキシ樹脂を含浸させてなる、厚さ３０〜２００μｍ程度のプリプレグを、金属膜１３を覆った状態に配置させ、さらにそのプリプレグの外側に厚さ１２〜２７５μｍの銅等の金属箔を積層した後、その金属箔上から加熱加圧することによって、プリプレグの樹脂が開口１２内に充填されると共に、金属板１０の両面を被覆した状態で、プリプレグと金属箔とが圧着、一体化され、それによって、内層の絶縁層１４および導体層１５を形成する（図１（ｄ））。
前記内層の絶縁層１４は、金属層１０の両面に樹脂液を塗布して開口１２を充填する方法、あるいは樹脂液塗布に加えて、更に金属層１０の両面に樹脂フィルムを加熱加圧して圧着させることによって形成することもできる。
前記内層の絶縁層１４上に設けた導体層１５は、金属箔から形成されているが、電解めっきや無電解めっき等によって厚付けして、２層以上の金属層から形成することもできる。
（３）内層の導体回路の形成
前記内層の導体層１５に対してテンティング法を用いたエッチング処理を施して、電源層１６Ｐおよびグランド層１６Ｅからなる内層の導体回路１６を形成した（図１（ｅ））。
これらの内層の導体回路１６の厚さは、１０〜２５０μｍの範囲内であることが好ましく、３０〜１００μｍの範囲内であることがより好ましい。その理由は、厚さが１０μｍ未満では、導体の電気抵抗が大きすぎて、ＩＣの電圧降下時に電源を瞬時に供給できない、即ち、ＩＣの駆動電圧に瞬時に戻れないからであり、一方、厚さが２５０μｍを超えると、回路形成部と回路非形成部の凹凸の影響で層間絶縁層の厚みが均一にならないからである。また、基板厚みが厚くなるのでループインダクタンスを小さくすることができない。
この実施例では、内層の導体回路の厚みを、６０μｍとした。
また、ＩＣ等の電子部品の電源と電気的に接続している電源用スルーホールがグランド層１６Ｅを貫通する際、電源用スルーホールから延出する配線パターンを有しない方がよい。同様に、ＩＣ等の電子部品のグランドと電気的に接続しているグランド用スルーホールが、電源層１６Ｐを貫通する際、グランド用スルーホールから延出する配線パターンを有しない方がよい。
このような構造にすることで、スルーホールピッチを狭くできる。また、スルーホールと内層導体回路間の間隔を狭ピッチとすることができるので、相互インダクタンスを減少させることができる。
なお、内層の導体回路は、エッチング処理により形成したが、アディティブ法によって形成することもできる。
（４）外層の絶縁層および導体回路の形成
前記（２）と同様にして、内層の導体回路を覆い、かつその回路間の隙間を埋めるための樹脂絶縁層１８を形成し、その樹脂絶縁層１８上に外層の導体回路２０を形成した。
具体的には、前記（１）〜（３）で形成した基板の両面に、ガラスクロスにエポキシ樹脂を含浸させてなる、厚さ３０〜２００μｍ程度のプリプレグを配置させ、さらにそのプリプレグの外側に厚さ１０〜２７５μｍの銅等の金属箔を積層した後、その金属箔上から加熱加圧することによって、プリプレグの樹脂が導体回路間に充填されると共に、導体回路１６の両面を被覆した状態で、プリプレグと金属箔とが圧着、一体化される。それによって、外層の絶縁層１８および外層の導体回路２０が形成される（図２（ａ））。
前記外層の絶縁層１８は、内層の絶縁層１４と同様に、基板の両面に樹脂液を塗布して、内層の導体回路を被覆すると共に、導体回路間を充填する方法、あるいは樹脂液塗布に加えて、更に樹脂フィルムを加熱加圧し圧着させることによって形成することもできる。また、このような加熱加圧による方法では、絶縁層表面を平坦にすることができる。
なお、この実施例では、金属板１０をコアとして、その両面に内層の絶縁層１４および導体回路を形成し、さらに、外層の絶縁層１８および外層の導体回路２０を形成したが、必ずしも金属板１０をコアとして用いる必要はなく、片面または両面銅張積層板に回路形成したものを積層することによってコア基板を形成することもできる。
（５）めっきスルーホール用貫通孔の形成
上記(4)で形成したコア基板を貫通する開口径５０〜４００μｍの貫通孔２１を形成する（図２（ｂ））。この貫通孔２１は、金属板１０に設けた開口１２の位置に対応して形成され、ドリル加工や、レーザ加工、あるいはレーザ加工とドリル加工を併用することによって形成される。この貫通孔の形状としては、直線状の側壁を有するものであることが好ましく、必要に応じてテーパ状とすることもできる。
（６）めっきスルーホールの形成
前記（５）にて形成した貫通孔２１の側壁に導電性を付与するために、側壁にめっき膜２２を形成し、そのめっき膜２２表面を粗化した後（図２（ｃ））、貫通孔内に樹脂充填材２４を充填することによって、めっきスルーホール２６を形成した（図２（ｄ））。
この貫通孔２１に充填された樹脂充填材２４は、仮乾燥した後、基板表面のめっき膜２２上に付着した余分な樹脂充填材を研磨により除去し、さらに、１５０℃で１時間乾燥することによって、完全硬化させることが好ましい。
前記めっき膜２２は、電解めっきや、無電解めっき、パネルめっき（無電解めっきと電解めっき）等によって形成され、そのめっき金属としては、銅、ニッケル、コバルト、リン等を含有する金属が用いられる。
また、めっき膜２２の厚さは、５〜３０μｍの範囲であることが好ましい。
前記樹脂充填材２４としては、例えば、樹脂材料に硬化剤、粒子等が含有されている絶縁性樹脂材料、あるいは、樹脂材料に金、銅等の金属粒子や、硬化剤などが含有されている導電性樹脂材料のいずれかを用いる。
前記絶縁性樹脂材料の樹脂としては、例えば、ビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹脂等のエポキシ樹脂や、フェノール樹脂等の熱硬化性樹脂、感光性を有する紫外線硬化樹脂、あるいは熱可塑性樹脂等が用いられる。これらの樹脂材料は、単一種類の樹脂を用いてもよいし、あるいはそれらの複数種類の樹脂を複合したものを用いることができる。
前記粒子としては、シリカ、アルミナ等の無機粒子、金、銀、銅等の金属粒子、あるいは樹脂粒子等が用いられる。これらの粒子は、単一種類の粒子を用いてもよいし、あるいはそれらの複数種類の粒子を混合したものが用いられる。
前記粒子の粒径は、０．１〜５μｍの範囲であることが好ましく、同一径の粒子、あるいは粒径が異なる粒子を混合したものを用いることができる。
前記硬化剤としては、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。それ以外にも、硬化安定剤、反応安定剤、粒子等を含んでもよい。
また、前記導電性樹脂材料としては、樹脂成分に金属粒子や硬化剤等を含有させてなる導電性ペーストが用いられる。
また、導電性ペーストに代えて、貫通孔２１をめっき充填することも可能である。めっき充填した場合には、導電性ペーストのように、硬化収縮に伴って表層に凹部が形成されることがなくなる。
（７）コア基板の外層導体層および導体回路形成
前記（６）にてめっきスルーホール２６を形成した基板の両面全体にめっき膜を被覆形成した（図３（ａ））後、テンティング法を用いたエッチング処理を施して、めっきスルーホール２６の直上に蓋めっき層２８を形成すると共に、電源層３０Ｐおよびグランド層３０Ｅからなる外層の導体回路３０を形成した（図３（ｂ））。
これらの外層の導体回路３０の厚さは、１０〜７５μｍの範囲内であることが好ましく、２０〜４０μｍの範囲内であることがより好ましい。その理由は、厚さが１０μｍ未満では、導体の電気抵抗が大きいためであり、７５μｍを超えると、コア基板上に形成する層間絶縁層を平坦にすることが難しくなったり、基板厚が厚くなるためである。この実施例では、外層の導体回路３０の厚みを、３５μｍとした。
前記（１）〜（７）の工程によって、基板両面の外層の導体回路３０どうしがめっきスルーホール２６を介して電気的に接続されると共に、内層の導体回路１６と外層の導体回路３０との間の電気的な接続もめっきスルーホール２６を介して行われるような多層コア基板３２が形成される。
（８）外層の導体回路に粗化層形成
前記多層コア基板３２の両面に黒化処理および還元処理を行って、外層の導体回路３０の側面および上面（スルーホールのランド表面を含む）に粗化層３４を形成した（図３（ｃ））。
（９）樹脂充填材の充填
前記多層コア基板３２の外層の導体回路非形成部、即ち、外層の導体回路間の隙間に樹脂充填材３６を充填した（図４（ａ））。この樹脂充填材は、前記（６）の工程にて、貫通孔２１内に充填された樹脂充填材２４と同一のものを用いることができる。
（１０） 外層導体回路上面の研磨
前記樹脂充填を終えた基板の片面を、ベルトサンダー等の研磨により、外層の導体回路３０の側面および上面に設けた粗化面３４のうち、上面に設けた粗化層を除去すると共に、導体回路３０の外縁部に樹脂充填材３６が残らないように研磨し、次いで、上記研磨による傷を取り除くため、外層の導体回路３０の上面にバフ等でさらに研磨を行った。このような一連の研磨を基板の他方の面についても同様に行なって平滑化した。次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填材３６を硬化した（図４（ｂ））。
なお、外層の導体回路間の隙間への樹脂充填材の充填は、必要に応じて省略することができ、この場合には、多層コア基板上に積層させる層間絶縁層の樹脂層によって、層間絶縁層の形成と外層の導体回路間の隙間の充填とを同時に行うこともできる。
（１１）外層導体回路上面に粗化層形成
前記（１０）の工程にて平滑化された外層の導体回路３０Ｐ、３０Ｅの表面（スルーホールのランド表面を含む）に、エッチング液をスプレイで吹きつけて、外層の導体回路の上面に粗化層３８を形成した（図４（ｃ））。
（１２）層間樹脂絶縁層の形成
前記粗化層３８を形成した外層の導体回路表面に、前記（Ｃ）にて形成した樹脂フィルム４０を載置し、仮圧着して裁断した後、さらに、真空ラミネーター装置を用いて基板表面に貼付けて、層間樹脂絶縁層４２を形成した（図５（ａ））。
（１３）バイアホール形成用開口の形成
次に、層間樹脂絶縁層上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍの炭酸ガスレーザを用いて、ビーム径４．０ｍｍ、トップハットモード、パルス幅１０〜２５μ秒、マスクの貫通孔の径１．０〜２．２ｍｍφ、１〜３ショットの照射条件のもとで層間樹脂絶縁層４２に、直径３０〜７０μｍのバイアホール用開口４４を形成した（図５（ｂ））。
（１４）粗化層の形成
前記バイアホール用開口４４を設けた基板３２を、膨潤液に浸漬し、水洗した後、６０ｇ／Ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬することによって、層間樹脂絶縁層４２の硬化樹脂中に分散している鱗片状粒子を層間樹脂絶縁層表面から脱落させて、バイアホール用開口４４の内壁を含む層間樹脂絶縁層４２の表面に粗化層４６を形成した（図５（ｃ））。この粗化層４６の粗度は、０．０１〜２μｍであった。
（１５）触媒核の付与
次に、上記処理を終えた基板３２を、中和溶液（シプレイ社製）に浸漬してから水洗いした。その後、Ｏ２プラズマや、ＣＦ４プラズマ等の物理的方法によって、バイアホール底部に残存する樹脂や粒子の残渣を除去するデスミア処理を施してもよい。
さらに、粗面化処理した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層４２の表面およびバイアホール用開口４４の内壁面に触媒核を付着させた。
（１６）無電解銅めっき膜の形成
次に、前記（１５）の工程にて触媒を付与した基板３２を、以下のような組成の無電解銅めっき水溶液中に浸漬して、粗化層４６の表面全体に厚さ０．６〜３．０μｍの無電解銅めっき膜４８を形成し、バイアホール用開口４４の内壁を含む層間樹脂絶縁層４２の表面に導体層が形成された基板を得る（図５（ｄ））。
（無電解銅めっき液）
硫酸銅： ０．０３ｍｏＬ／Ｌ
ＥＤＴＡ： ０．２００ｍｏＬ／Ｌ
ＨＣＨＯ： ０．１８ｇ／Ｌ
NaＯＨ： ０．１００ｍｏＬ／Ｌ
α、α'−ビピリジル： １００ｍｇ／Ｌ
ポリエチレングリコール： ０．１０ｇ／Ｌ
（めっき条件）
３４℃の液温で４０分
（１７）無電解銅めっき膜４８が形成された基板に、市販の液状タイプの感光性アルカリ型エッチングインキ（例えば、太陽インキ社製、ＰＥＲ−２０シリーズ）を塗布、仮乾燥後、マスクを載置して露光し、現像処理することにより、厚みが７．５〜３０μｍのめっきレジスト５０を設けた（図６（ａ））。なお、後に信号線となる部分はＬ／Ｓ＝５／５μｍとなるように形成した。
めっきレジストとしては、前記以外のものとして、例えば、ニチゴーモートン社製の商品名「ＮＩＴ２２５」や「ＮＩＴ２１５」、また特開２００４−３１７８７４号公報に記載された感光性樹脂組成物を用いることもできる。
（１８）次いで、基板３２に電解めっきを施し、めっきレジスト５０非形成部に、厚さ７．５〜１７．５μｍの電解銅めっき膜５２を形成した（図６（ｂ））。なお、今回は以下のめっき液と条件で行ない、７．５μｍの電解銅めっき膜を得た。
（電解銅めっき液）
硫酸： ２．２４ ｍｏＬ／Ｌ
硫酸銅： ０．２６ ｍｏＬ／Ｌ
添加剤： １９．５ ｍＬ／Ｌ
（アトテックジャパン社製、商品名：カパラシドＧＬ）
（電解めっき条件）
電流密度： １ Ａ／ｄｍ２
時間： ３５±５ 分
温度： ２２±２ ℃
（１９）さらに、めっきレジストを剥離除去した後、そのめっきレジスト下の無電解めっき膜を下記のエッチング方法で溶解除去し、独立の導体回路５４およびバイアホール５６とした（図６（ｃ））。
なお、信号配線はＬ／Ｓ＝５／５μｍ(Ｌ、Ｓ共に、層間絶縁層上の間隔)とし、その内の５本の信号線はほぼ平行に形成し、１、３、５本目はＩＣと接続し、２、４本目はＩＣと接続せず測定用配線とした（後述する評価試験１で用いる試験用配線に相当する）。
（エッチング方法）
プリント配線板用基板をエッチング処理ゾーンに搬入し、エッチング処理ゾーンを搬送するコンベアと、プリント配線板用基板の上下から複数のスプレー噴霧圧力を調整できるスプレーノズルからエッチング液をスプレー噴霧するスプレーノズルを備えた水平搬送エッチング装置を用いて行なった。
本実施例では、導体回路の形状を台形化するために、スリットノズル等の直進型スプレーノズルを首振り運動させながらエッチングした。
（エッチング条件）
ノズルとワークの間隔 ：５０ｍｍ
スプレー噴霧圧力 ：０．０５Ｍｐａ〜０．３ＭＰａ
エッチング液の種類 ：塩化第二銅
エッチング温度 ：４５℃
エッチング時間 ：１０〜６０秒
このようなエッチング条件による断面形状の調整は、噴霧圧力を変えたり、エッチング時間を調整したり、エッチング装置の上部に設けたノズルまたは下部に設けたノズルの一方だけを使うことによって行なう。
この実施例では、スリットノズルを用い、エッチング時間を１０秒とし、被エッチング面を上に向け、エッチング装置の上部に設けたノズルだけを用いてエッチングを行なった。その後、表面研磨等により、導体回路の厚みを５μｍ（Ｔ）に調整した。
（２０）次いで、表面粗化処理（例えば、メック株式会社製、商品名「メックエッチボンドＣｚ−８１００」を用いたエッチングによる粗化処理や、黒化処理）を行い、導体回路５４およびバイアホール５６の表面（側面を含む）に粗化面５８を形成した。（図６（ｄ））。
その後、前記（１）〜（２０）の工程にしたがって同一の基板を１枚作製し、｜Ｗ１−Ｗ２｜を測定すべき個所をパンチング等で打抜いて、測定用サンプルとした。
この測定用サンプルの導体回路および導体回路間の垂直断面が観察できるように研磨し、その研磨部分を１００〜３５００倍でＳＥＭ観察した後、写真撮影し、スケールを用いて、仕上がりの線間幅Ｗ１（導体上部側間隔）およびＷ２（導体下部側間隔）を測定した。
その結果、前述したような８箇所のデータ（σ算出用のデータと同じ箇所での値、［００１５］参照）についての｜Ｗ１−Ｗ２｜の値は、表１に示すように、０．５μｍ（８データ中の最小値）〜１．７５μｍ（８データ中の最大値）であり、（０．１０×導体回路厚みＴ）〜（０．３５×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．２３μｍであった。
（２１）前記（２０）にて粗化面５８を形成した基板に対して、前記（１２）〜（２０）の工程を繰り返すことにより、２層目の層間樹脂絶縁層６０を形成し、その層間樹脂絶縁層６０上に更なる上層の導体回路６２およびバイアホール６４を形成することによって、多層配線板を得た（図７（ａ））。
（２２）ソルダーレジスト層の形成
次に、前記（２１）で得た多層配線基板の両面に、市販のソルダーレジスト組成物を１２〜３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行ってソルダーレジスト層６６を形成した（図７（ｂ））。その後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層６６に密着させ、１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口６８を形成した（図７（ｃ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層６６を硬化させ、上層の導体回路６２の表面が露出するような開口６８を有し、厚さが１０〜２５μｍのソルダーレジストパターンを形成した。
（２３）ニッケル−金層の形成
次に、ソルダーレジストパターンを形成した基板を、無電解ニッケルめっき液に浸漬して、開口６８から露出する上層の導体回路６２の表面に、厚さ５μｍのニッケルめっき層を形成し、さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層上に、厚さ０．０３μｍの金めっき層を形成し、ニッケル−金層７０とした（図７（ｄ））。このニッケル−金層以外にも、スズや、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
（２４）はんだバンプの形成
その後、前記基板の一方の面側（ＩＣチップ実装側）には、前記ソルダーレジスト層６６の開口６８から露出する上層の導体回路６２の表面に、スズ−鉛を含有する半田ペーストを印刷し、さらに他方の面側には、同様に、スズ−アンチモンを含有する半田ペーストを印刷した後、２００℃でリフローすることにより外部端子を形成して、はんだバンプ７２を有する多層プリント配線板を製造した（図８）。
前記多層プリント配線板には、半田バンプ７２を介してＩＣチップ７４が実装され、さらにチップコンデンサー７６が実装される。
そして、ＩＣチップ７４およびチップコンデンサー７６が実装された多層プリント配線板を、外部端子７８を介してマザーボード８０に取り付けた（図９）。
めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および膜厚調整後の導体回路の厚みを変更して、信号線のＬ／Ｓを７．５μｍ／７．５μｍとし、導体回路厚みＴを７．５μｍとした以外は、実施例１と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値は、０．６７５μｍ〜２．７７５μｍであり、（０．１０×導体回路厚みＴ）〜（０．３５×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．３３μｍであった。
めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および膜厚調整後の導体回路の厚みを変更して、信号線のＬ／Ｓを１０．０μｍ／１０．０μｍとし、導体回路厚みＴを１０．０μｍとした以外は、実施例１と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値は、０．９μｍ〜３．６μｍであり、（０．１０×導体回路厚みＴ）〜（０．３５×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．２７μｍであった。
めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および膜厚調整後の導体回路の厚みを変更して、信号線のＬ／Ｓを１２．５μｍ／１２．５μｍとし、導体回路厚みＴを１２.５μｍとした以外は、実施例１と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値は、１．２５μｍ〜４．３７５μｍであり、（０．１０×導体回路厚みＴ）〜（０．３５×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．３４μｍであった。
めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および膜厚調整後の導体回路の厚みを変更して、信号線のＬ／Ｓを１５．０μｍ／１５．０μｍとし、導体回路厚みＴを１５.０μｍとした以外は、実施例１と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値は、１．３５μｍ〜５．２５μｍであり、（０．１０×導体回路厚みＴ）〜（０．３５×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．３５μｍであった。
エッチング時間を３０秒に変更した以外は、実施例１と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、１．７μｍ〜３．７μｍであり、（０．３５×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．７７μｍであった。
エッチング時間を３０秒に変更した以外は、実施例２と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、２．４７５μｍ〜５．４７５μｍであり、（０．３５×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．７６μｍであった。
エッチング時間を３０秒に変更した以外は、実施例３と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、３．５μｍ〜７．３μｍであり、（０．３５×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．７８μｍであった。
エッチング時間を３０秒に変更した以外は、実施例４と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、４．２５μｍ〜９．２５μｍであり、（０．３５×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．６５μｍであった。
エッチング時間を３０秒に変更した以外は、実施例５と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、５．２５μｍ〜１０．９５μｍであり、（０．３５×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．７２μｍであった。
エッチング方法を以下のように変更した以外は、実施例１と同様にして多層プリント配線板を製造した。
実施例１とは異なり、エッチングを２回行なった。１回目は実施例１と同様に行なった。その後、１製品の４分割されたエリア（データを採取するための分割された４つのエリア）の内、２つのエリアをカプトンテープ等で被覆した。さらに、被覆されていない部分のみを、スリットノズルを首振りさせながら２０秒間エッチングし、その後、カプトンテープ等を剥離させた。なお、使用したノズルおよび被エッチング面の向きは実施例１と同様である。
この実施例では、｜Ｗ１−Ｗ２｜の値が、０．５μｍ〜３．６５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、２．０１μｍであった。
エッチング方法を実施例１１と同様の方法に変更した以外は、実施例２と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、０．６７５μｍ〜５．６２５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、２．１３μｍであった
エッチング方法を実施例１１と同様の方法に変更した以外は、実施例３と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、０．９μｍ〜７．６μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、２．２μｍであった。
エッチング方法を実施例１１と同様の方法に変更した以外は、実施例４と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、１．２５μｍ〜９．２５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、２．４５μｍであった。
エッチング方法を実施例１１と同様の方法に変更した以外は、実施例５と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、１．５μｍ〜１０．９５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。更に、｜Ｗ１−Ｗ２｜のバラツキσは、２．５８μｍであった。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例１と同様にして多層プリント配線板を製造した。
なお、Ｗ１とＷ２の測定は導体回路形成後に行なった。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例２と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例３と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例４と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例５と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例６と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例７と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例８と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例９と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例１０と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例１１と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例１２と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例１３と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例１４と同様にして多層プリント配線板を製造した。
導体回路５４およびバイアホール５６の表面に粗化面５８を形成しなかった以外は、実施例１５と同様にして多層プリント配線板を製造した。
参考例１
２回目のエッチングをスリットノズルによるエッチングではなく、１回目と同溶液のエッチング液に１分浸漬した以外は、実施例１４と同様にして多層プリント配線板を製造した。
この実施例では、｜Ｗ１−Ｗ２｜の値が、１．２５μｍ〜９．２５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。但し、この実施例では、エッチング液の流動がない浸漬エッチングを併用したので、エッチング速度が場所によって大きく異なることになり、その結果、各配線の回路形状がかなり異なるものとなったため、｜Ｗ１−Ｗ２｜のバラツキσは、２．５８μｍであった。
参考例２
導体回路形成後に粗化面を形成しなかった以外は、参考例１と同様にして多層プリント配線板を製造した。
比較例１
スリットノズルの首振りを行なわなかったこと以外は、実施例１６と同様にして多層プリント配線板を製造した。
その結果、導体回路の断面形状は矩形となった。
比較例２
スリットノズルの首振りを行なわなかったこと以外は、実施例１７と同様にして多層プリント配線板を製造した。
その結果、導体回路の断面形状は矩形となった。
比較例３
スリットノズルの首振りを行なわなかったこと以外は、実施例１８と同様にして多層プリント配線板を製造した。
その結果、導体回路の断面形状は矩形となった。
比較例４
スリットノズルの首振りを行なわなかったこと以外は、実施例１９と同様にして多層プリント配線板を製造した。
その結果、導体回路の断面形状は矩形となった。
比較例５
スリットノズルの首振りを行なわなかったこと以外は、実施例２０と同様にして多層プリント配線板を製造した。
その結果、導体回路の断面形状は矩形となった。
比較例６
エッチング時間を３０秒から５０秒に変更した以外は、実施例１６と同様にして多層プリント配線板を製造した。
この比較例では、｜Ｗ１−Ｗ２｜の値が、３．９μｍ〜４．３μｍとなり、導体回路厚みＴとの関係では、０．７８Ｔ〜０．８６Ｔに相当している。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．５８μｍであった。
比較例７
エッチング時間を３０秒から５０秒に変更した以外は、実施例１７と同様にして多層プリント配線板を製造した。
この比較例では、｜Ｗ１−Ｗ２｜の値が、６．０７５μｍ〜６．６μｍとなり、導体回路厚みＴとの関係では、０．８１Ｔ〜０．８８Ｔに相当している。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．７８μｍであった。
比較例８
エッチング時間を３０秒から５０秒に変更した以外は、実施例１８と同様にして多層プリント配線板を製造した。
この比較例では、｜Ｗ１−Ｗ２｜の値が、７．７μｍ〜８．６μｍとなり、導体回路厚みＴとの関係では、０．７７Ｔ〜０．８６Ｔに相当している。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．６２μｍであった。
比較例９
エッチング時間を３０秒から５０秒に変更した以外は、実施例１９と同様にして多層プリント配線板を製造した。
この比較例では、｜Ｗ１−Ｗ２｜の値が、９．６２５μｍ〜１０．８７５μｍとなり、導体回路厚みＴとの関係では、０．７７Ｔ〜０．８７Ｔに相当している。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．７３μｍであった。
比較例１０
エッチング時間を３０秒から５０秒に変更した以外は、実施例２０と同様にして多層プリント配線板を製造した。
この比較例では、｜Ｗ１−Ｗ２｜の値が、１２μｍ〜１２．７５μｍとなり、導体回路厚みＴとの関係では、０．８Ｔ〜０．８５Ｔに相当している。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．８８μｍであった。
比較例１１
エッチング時間を５秒とした以外は、実施例１６と同様にして多層プリント配線板を製造した。
比較例１２
エッチング時間を５秒とした以外は、実施例１７と同様にして多層プリント配線板を製造した。
比較例１３
エッチング時間を５秒とした以外は、実施例１８と同様にして多層プリント配線板を製造した。
比較例１４
エッチング時間を５秒とした以外は、実施例１９と同様にして多層プリント配線板を製造した。
比較例１５
エッチング時間を５秒とした以外は、実施例２０と同様にして多層プリント配線板を製造した。
参考例３
導体回路の表面に粗化面を形成した以外は、比較例１１と同様にして多層プリント配線板を製造した。
参考例４
実施例１において、めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および研磨後の導体回路の厚みを変更して、信号線のＬ／Ｓを２０．０μｍ／２０．０μｍとし、導体回路厚みＴを２０μｍとした。また、スリットノズルの首振りを行わなかった。その結果、導体回路の断面形状は矩形となった。
参考例５
実施例１６において、めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および研磨後の導体回路の厚みを変更して、信号線のＬ／Ｓを２０．０μｍ／２０．０μｍとし、導体回路厚みＴを２０μｍとした。また、スリットノズルの首振りを行わなかった。その結果、導体回路の断面形状は矩形となった。
参考例６
実施例１において、めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および研磨後の導体回路の厚みを変更して、信号線のＬ／Ｓを２０．０μｍ／２０．０μｍとし、導体回路厚みＴを２０μｍとした。また、エッチング時間を３０秒から５０秒へ変更した。その結果、｜Ｗ１−Ｗ２｜の値が、１５．４μｍ〜１７．２μｍとなり、導体回路厚みＴとの関係では、０．７７Ｔ〜０．８６Ｔに相当している。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．５８μｍであった。
参考例７
実施例１６において、めっきレジストのパターン形成用のマスクを変更すると共に、電解銅めっき条件および研磨後の導体回路の厚みを変更して、信号線のＬ／Ｓを２０．０μｍ／２０．０μｍとし、導体回路厚みＴを２０μｍとした。また、エッチング時間を３０秒から５０秒へ変更した。その結果、｜Ｗ１−Ｗ２｜の値が、１５．６μｍ〜１７．０μｍとなり、導体回路厚みＴとの関係では、０．７８Ｔ〜０．８５Ｔに相当している。更に、｜Ｗ１−Ｗ２｜のバラツキσは、１．７７μｍであった。
参考例８
実施例１１において、２回目のエッチングをスリットノズルを用いないで、１回目と同様のエッチング溶液に１分間浸漬することによってエッチングした以外は、実施例１１と同様にして多層プリント配線板を製造した。
この参考例では、｜Ｗ１−Ｗ２｜の値が、０．５μｍ〜３．６５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。
ただし、この参考例では、エッチング液の流動がない浸漬エッチングを併用したので、エッチング速度が場所によって大きく異なることとなり、その結果、各配線の回路形状がかなり異なるものとなったため、｜Ｗ１−Ｗ２｜のバラツキσは、２．４３μｍであった。
参考例９
導体回路形成後に、その導体回路表面に粗化面を形成しなかった以外は、参考例８と同様にして多層プリント配線板を製造した。
参考例１０
実施例１２において、２回目のエッチングをスリットノズルを用いないで、１回目と同様のエッチング溶液に１分間浸漬することによってエッチングした以外は、実施例１２と同様にして多層プリント配線板を製造した。
この参考例では、｜Ｗ１−Ｗ２｜の値が、０．７５μｍ〜５．４７５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。
ただし、この参考例では、エッチング液の流動がない浸漬エッチングを併用したので、エッチング速度が場所によって大きく異なることとなり、その結果、各配線の回路形状がかなり異なるものとなったため、｜Ｗ１−Ｗ２｜のバラツキσは、２．３４μｍであった。
参考例１１
導体回路形成後に、その導体回路表面に粗化面を形成しなかった以外は、参考例１０と同様にして多層プリント配線板を製造した。
参考例１２
実施例１３において、２回目のエッチングをスリットノズルを用いないで、１回目と同様のエッチング溶液に１分間浸漬することによってエッチングした以外は、実施例１３と同様にして多層プリント配線板を製造した。
この参考例では、｜Ｗ１−Ｗ２｜の値が、１．０μｍ〜７．３μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。
ただし、この参考例では、エッチング液の流動がない浸漬エッチングを併用したので、エッチング速度が場所によって大きく異なることとなり、その結果、各配線の回路形状がかなり異なるものとなったため、｜Ｗ１−Ｗ２｜のバラツキσは、２．４５μｍであった。
参考例１３
導体回路形成後に、その導体回路表面に粗化面を形成しなかった以外は、参考例１２と同様にして多層プリント配線板を製造した。
参考例１４
実施例１５において、２回目のエッチングをスリットノズルを用いないで、１回目と同様のエッチング溶液に１分間浸漬することによってエッチングした以外は、実施例１５と同様にして多層プリント配線板を製造した。
この参考例では、｜Ｗ１−Ｗ２｜の値が、１．５０μｍ〜１０．９５μｍであり、（０．１０×導体回路厚みＴ）〜（０．７３×導体回路厚みＴ）の関係をほぼ満たしていた。
ただし、この参考例では、エッチング液の流動がない浸漬エッチングを併用したので、エッチング速度が場所によって大きく異なることとなり、その結果、各配線の回路形状がかなり異なるものとなったため、｜Ｗ１−Ｗ２｜のバラツキσは、２．６２μｍであった。
参考例１５
導体回路形成後に、その導体回路表面に粗化面を形成しなかった以外は、参考例１４と同様にして多層プリント配線板を製造した。
以上説明した実施例１〜３０、参考例１〜１５、比較例１〜１５にしたがって製造した多層プリント配線板について、以下のような評価試験を行った。
なお、製造した各多層プリント配線板における導体回路の最小導体回路幅Ｌ、最小導体回路間距離Ｓ（μｍ）、導体回路厚みＴ（μｍ）、｜Ｗ１−Ｗ２｜の最小値(ｍｉｎ)（μｍ）、最大値(Ｍａｘ)（μｍ）、｜Ｗ１−Ｗ２｜の最小値(ｍｉｎ)と厚みＴとの関係、｜Ｗ１−Ｗ２｜の最大値(Ｍａｘ)と厚みＴとの関係、｜Ｗ１−Ｗ２｜のバラツキσ（μｍ）および粗化面の有無を、表１−１および表１−２に示す。
なお、表１−１および表１−２において、Ｌ、Ｓ、Ｔ、｜Ｗ１−Ｗ２｜およびσの単位は省略する。
Figure 0004955263
Figure 0004955263
 *注）標準偏差σの（ ）内の標記は、σが（０．０４Ｔ＋２）以下ならば、〇とし、それを越えるならば、×とした。
（評価試験１）ノイズ確認試験
前記実施例１〜３０、参考例３および比較例１〜５および１１〜１５にしたがって製造した多層プリント配線板について、以下に説明するような方法によって導体回路の電圧波形を観察することにより、多層プリント配線板に６種類のＩＣチップ（Ｎｏ．１〜Ｎｏ．６）を実装した場合のノイズの有無を調べた。
まず、隣り合う５本の試験用配線１〜５は、同一導体回路層内ではほぼ平行に形成し、配線１、３、５はＩＣチップに接続し、配線２、４はＩＣチップと接続せずに測定用配線とした。ＩＣチップ９０としては、以下のＮｏ．１〜Ｎｏ．６のいずれか１のＩＣチップを、各多層プリント配線板に実装し、ＩＣを駆動させた状態で、配線２、４の電圧波形をオシロスコープ（テクトロニクス社製、製品名「１１８０１Ｃ」）を用いて観察し、配線１、３、５からのノイズの有無を調べた。
Ｎｏ．１：駆動周波数３．２ＧＨｚ、バスクロック（ＦＳＢ）１０６６ＭＨｚ
Ｎｏ．２：駆動周波数３．０ＧＨｚ、バスクロック(ＦＳＢ)８００ＭＨｚ
Ｎｏ．３：駆動周波数２．８ＧＨｚ、バスクロック(ＦＳＢ)５３３ＭＨｚ
Ｎｏ．４：駆動周波数２．６ＧＨｚ、バスクロック(ＦＳＢ)４００ＭＨｚ
Ｎｏ．５：駆動周波数１．４ＧＨｚ、バスクロック(ＦＳＢ)１３３ＭＨｚ
Ｎｏ．６：駆動周波数１．１ＧＨｚ、バスクロック(ＦＳＢ)１００ＭＨｚ
その試験結果を表２に示す。なお、配線２、４で電圧波形が観察されたものは×、観察されなかったものは〇とした。
Figure 0004955263
Ｎｏ．３およびＮｏ．４のＩＣチップを実装した試験結果より、最もノイズが発生しやすいＬ／Ｓ＝５μｍ／５μｍの導体回路において、｜Ｗ１−Ｗ２｜が、０．１０Ｔ〜０．７３Ｔの範囲内である実施例１、６、１１、１６、２１、２６では、ノイズが発生しないことが分かる。
これに対し、比較例１ではノイズが観察された。この原因は、隣接する導体回路間のコンデンサ容量が大きいために、隣接する導体回路でクロストークノイズが観察されたものと推察される。
また、Ｎｏ．５のＩＣチップを実装した参考例３と比較例１１に従って作製した多層プリント配線板の試験結果を比較すると、参考例３では駆動周波数がより低いＩＣにおいてノイズが観察された。しかしながら、この参考例３と同様にＬ／Ｓ＝５μｍ／５μｍであるが、粗化層を設けていない比較例１１では、ノイズは観察されない。
このことより、導体回路表面が粗面化されたプリント配線板では、ノイズがより発生しやすいが、本願発明を適用すること、即ち、｜Ｗ１−Ｗ２｜を０．１０Ｔ〜０．７３Ｔの範囲内とすることでノイズを抑制できることが分かる。導体回路表面が粗面化されたプリント配線板（参考例３）でノイズが発生しやすいのは、導体回路が粗面化されているので、比較例１１より導体回路間のコンデンサ容量が大きいためと推察される。
（評価試験２）誤動作確認試験
前記実施例１〜３０、参考例１〜２、８〜１５および比較例１〜１５にしたがって製造した多層プリント配線板について、以下に説明するような方法によって、搭載したＩＣチップに誤動作があるかどうかを確認した。
ＩＣチップ９０としては、以下のＮｏ．１〜Ｎｏ．６から選ばれるいずれか１のＩＣチップを各多層プリント配線板に実装し、ＩＣチップ９０の信号と電気的に接続している外部端子７８にテスト信号を入力して、ＩＣチップで演算された結果がＩＣチップから出力されて、外部端子に再到達されたデータが正しく出力されているかどうかを、例えば、パルスパターン・ジェネレータ／エラーディテクタ（アドバンテスト社製、商品名「Ｄ３１８６／３２８６」）を用いて確認した。
Ｎｏ．１：駆動周波数３．２ＧＨｚ、バスクロック（ＦＳＢ）１０６６ＭＨｚ
Ｎｏ．２：駆動周波数３．０ＧＨｚ、バスクロック(ＦＳＢ)８００ＭＨｚ
Ｎｏ．３：駆動周波数２．８ＧＨｚ、バスクロック(ＦＳＢ)５３３ＭＨｚ
Ｎｏ．４：駆動周波数２．６ＧＨｚ、バスクロック(ＦＳＢ)４００ＭＨｚ
Ｎｏ．５：駆動周波数１．４ＧＨｚ、バスクロック(ＦＳＢ)１３３ＭＨｚ
Ｎｏ．６：駆動周波数１．１ＧＨｚ、バスクロック(ＦＳＢ)１００ＭＨｚ
その結果を（表３−１）、（表３−２）に示す。なお、出力データが誤っている場合には×、出力データが正しい場合には〇とした。
Figure 0004955263
Figure 0004955263
駆動周波数が２．６ＧＨｚであるＩＣチップＮｏ．４を搭載した各多層プリント配線板を比較すると、隣接する導体回路間隔の関係｜Ｗ１−Ｗ２｜が、０．１０Ｔ〜０．７３Ｔの範囲内である場合（実施例１〜３０）は誤動作がないが、それ以外（比較例１〜１５）では誤動作が発生することがわかる。
この違いは、導体回路間のコンデンサ容量や導体回路の導体体積の差で、本発明のプリント配線板であれば、ノイズや信号遅延がなくＩＣチップに信号が伝達されるためと推察される。
また、｜Ｗ１−Ｗ２｜の値がほぼ同程度である実施例１４と参考例１に従って製造した多層プリント配線板に、駆動周波数が２．８ＧＨｚであるＩＣチップＮｏ．３を搭載した各多層プリント配線板を比較すると、｜Ｗ１−Ｗ２｜のバラツキσが、（０．０４Ｔ＋２）以下である実施例１４では誤動作がなく、良好な結果を得たが、参考例１では誤動作が発生することがわかる。高速駆動となればなるほど、各信号間でのトランジスタに到達するタイミングが問題となってくるが、バラツキσが（０．０４Ｔ＋２）以下であると、各配線での伝送速度の差が小さくなり、誤動作が発生しにくくなるものと推察される。同様のことが実施例２９と参考例２についても当てはまる。
また、駆動周波数が３．０ＧＨｚであるＩＣチップＮｏ．２を搭載した各多層プリント配線板を比較すると、実施例１〜１０と実施例１１〜１５の比較、実施例１６〜２５と実施例２６〜３０の比較から、｜Ｗ１−Ｗ２｜が０．３５Ｔ〜０．７３Ｔの範囲内である場合、より好ましい結果が得られることがわかる。
これは、｜Ｗ１−Ｗ２｜の範囲が小さくなることで、各信号間での伝送速度の差がより小さくなると共に、導体回路間のコンデンサ容量が小さくなったため、誤動作が一層発生しにくくなったものと推察される。さらに、｜Ｗ１−Ｗ２｜が０．１Ｔ〜０．３５Ｔの範囲が好適であることがわかった。これは、導体の電気抵抗を低く保ったまま、各信号間での伝送速度の差や導体回路間のコンデンサ容量が小さくなったためと推察される。
（評価試験３）ノイズ確認試験
前記参考例４、５にしたがって製造した多層プリント配線板について、評価試験１におけるＮｏ．３のＩＣチップを実装して、評価試験１と同様な試験を行った。その結果、○であった（電圧波形が観察されなかった）。
参考例４、５と比較例とを比べると、同様な断面形状でも、Ｌ／Ｓ＝２０μｍ／２０μｍの導体回路では、ノイズが観察されていない。このことは、Ｌ／Ｓが大きいためと推察される。この結果から、本発明を、Ｌ／Ｓ＝１５μｍ／１５μｍ以下の導体回路を有するプリント配線板に適用する意義が大きいことが分かる。
（評価試験４）誤動作確認試験
参考例４、５、６、７にしたがって製造した多層プリント配線板については、評価試験２のＮｏ．３のＩＣチップを実装し、評価試験２と同様な試験を行った。その結果、○（誤動作なし）であった。参考例４〜７と比較例とを比較すると、同様な断面形状でもＬ／Ｓ＝２０μｍ/２０μｍでは誤動作が観察されていない。これは、Ｌ／Ｓが大きいためと推察される。この結果から、本発明を、Ｌ／Ｓ＝１５μｍ／１５μｍ以下の導体回路を有するプリント配線板に適用する意義が大きいことが分かる。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例１と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例２と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例３と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例４と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例５と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例１６と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例１７と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例１８と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例１９と同様にして多層プリント配線板を製造した。
被エッチング面を下に向け、エッチング装置の上下に配置されたノズルのうち、下側のノズルだけを使用して１５秒間エッチングを行なった以外は、実施例２０と同様にして多層プリント配線板を製造した。
上記実施例３１〜４０について、｜Ｗ１−Ｗ２｜の値を測定したところ、導体回路の厚みＴとの関係では、いずれも０．１０Ｔ〜０．３５Ｔの範囲を満たしていた。また、前記評価試験１および２と同様にして、実施例３１〜４０にしたがって製造した多層プリント配線板に対して、駆動周波数が３．４６ＧＨｚ、バスクロック(ＦＳＢ)１０６６ＭＨｚのＩＣチップを実装した場合のノイズの有無を調べると共に、搭載したＩＣチップに誤動作があるかどうかを確認した。その結果は、いずれも○であった。
以上説明したように、本発明のプリント配線板は、導体回路の断面形状を、隣接する導体回路の上面側の間隔をＷ１とし、下面側の間隔をＷ２とするとき、これらの間隔が導体回路の厚さＴとの関係において、０．１０Ｔ≦｜Ｗ１−Ｗ２｜≦０．７３Ｔを満たすように形成されている。このような断面形状を有する導体回路が形成されたプリント配線板は、高速駆動されるＩＣを搭載してもクロストークや信号遅延を抑制して、ＩＣの誤動作を防止することができる。
（ａ）〜（ｅ）は、本発明の実施例１にかかる多層プリント配線板を製造する工程の一部を示す図である。 （ａ）〜（ｄ）は、同じく、実施例１にかかる多層プリント配線板を製造する工程の一部を示す図である。 （ａ）〜（ｃ）は、同じく、実施例１にかかる多層プリント配線板を製造する工程の一部を示す図である。 （ａ）〜（ｃ）は、同じく、実施例１にかかる多層プリント配線板を製造する工程の一部を示す図である。 （ａ）〜（ｄ）は、同じく、実施例１にかかる多層プリント配線板を製造する工程の一部を示す図である。 （ａ）〜（ｄ）は、同じく、実施例１にかかる多層プリント配線板を製造する工程の一部を示す図である。 （ａ）〜（ｄ）は、同じく、実施例１にかかる多層プリント配線板を製造する工程の一部を示す図である。 本発明の実施例１にかかる多層プリント配線板を示す図である。 本発明の実施例１にかかる多層プリント配線板にＩＣチップが実装された状態を示す図である。 本発明にかかるプリント配線板における導体回路の断面形状を説明するための概略図である。 アディティブ法により形成された導体回路の断面形状の好ましい例を説明するための概略図である
符号の説明
１０ 金属層
１２ 開口
１４ 樹脂絶縁層
１５ 導体層
１６ 内層の導体回路
１８ 樹脂絶縁層
２０ 外層の導体回路
２１ 貫通孔
２２ めっき膜
２４ 樹脂充填材
２６ めっきスルーホール
２８ 蓋めっき層
３０ 外層の導体回路
３２ 多層コア基板
３４ 粗化層
３６ 樹脂充填材
４０ 樹脂フィルム
４２ 層間絶縁層
４４ バイアホール用開口
４６ 粗化層
５０ めっきレジスト
５２ 電解銅めっき膜
５４ 導体回路
５６ バイアホール
６２ 上層の導体回路
６４ バイアホール
７２ はんだバンプ
７４ ＩＣチップ
７６ チップコンデンサー

Claims (5)

  1. 導体回路間に絶縁材が充填されてなるプリント配線板において、
    前記導体回路はその断面形状が実質的に台形であり、隣接する導体回路間の間隔が、導体回路上側間隔をＷ１とし、導体回路下面側間隔をＷ２とするとき、これらの間隔が導体回路の厚さＴとの関係において、次式：
    ０．１０Ｔ≦｜Ｗ１−Ｗ２｜≦０．７３Ｔ・・・・・（１）
    を満たし、
    前記導体回路の最小導体幅Ｌ／最小間隔Ｓの範囲が５／５μｍ〜１５／１５μｍであり、
    前記導体回路の厚さＴの範囲が５μｍ〜２５μｍであることを特徴とするプリント配線板。
  2. 前記｜Ｗ１−Ｗ２｜が、０．３５Ｔ以下であることを特徴とする請求項１に記載のプリント配線板。
  3. 前記導体回路の下面側間隔Ｗ２が、１５μｍ以下であることを特徴とする請求項１または２に記載のプリント配線板。
  4. 前記｜Ｗ１−Ｗ２｜の標準偏差σは、（０．０４Ｔ＋２）以下であることを特徴とする請求項１〜３のいずれか1項に記載のプリント配線板。
  5. 前記導体回路は、その表面が粗化されていることを特徴とする請求項１〜４のいずれか１項に記載のプリント配線板。
JP2005360283A 2004-12-15 2005-12-14 プリント配線板 Active JP4955263B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2005360283A JP4955263B2 (ja) 2004-12-15 2005-12-14 プリント配線板
PCT/JP2005/023440 WO2006064965A1 (ja) 2004-12-15 2005-12-15 プリント配線板
EP05819875A EP1835790B1 (en) 2004-12-15 2005-12-15 Printed wiring board
KR1020077015386A KR101292941B1 (ko) 2004-12-15 2005-12-15 프린트 배선판
AT05819875T ATE532393T1 (de) 2004-12-15 2005-12-15 Leiterplatte
KR1020107015122A KR101135912B1 (ko) 2004-12-15 2005-12-15 프린트 배선판
CN2009101712939A CN101646301B (zh) 2004-12-15 2005-12-15 印刷电路板
TW094144422A TW200642534A (en) 2004-12-15 2005-12-15 Printed wiring board
KR1020107003586A KR101227351B1 (ko) 2004-12-15 2005-12-15 프린트 배선판
CN2011100926942A CN102170752B (zh) 2004-12-15 2005-12-15 印刷电路板
US11/763,861 US7804031B2 (en) 2004-12-15 2007-06-15 Printed wiring board and manufacturing method thereof
US12/821,196 US8198544B2 (en) 2004-12-15 2010-06-23 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004363135 2004-12-15
JP2004363135 2004-12-15
JP2005303039 2005-10-18
JP2005303039 2005-10-18
JP2005360283A JP4955263B2 (ja) 2004-12-15 2005-12-14 プリント配線板

Publications (2)

Publication Number Publication Date
JP2007142348A JP2007142348A (ja) 2007-06-07
JP4955263B2 true JP4955263B2 (ja) 2012-06-20

Family

ID=36588000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360283A Active JP4955263B2 (ja) 2004-12-15 2005-12-14 プリント配線板

Country Status (8)

Country Link
US (2) US7804031B2 (ja)
EP (1) EP1835790B1 (ja)
JP (1) JP4955263B2 (ja)
KR (3) KR101292941B1 (ja)
CN (1) CN102170752B (ja)
AT (1) ATE532393T1 (ja)
TW (1) TW200642534A (ja)
WO (1) WO2006064965A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
WO2006033315A1 (ja) 2004-09-24 2006-03-30 Ibiden Co., Ltd. めっき方法及びめっき装置
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5125389B2 (ja) 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP5542399B2 (ja) * 2009-09-30 2014-07-09 株式会社日立製作所 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
KR101069893B1 (ko) * 2009-11-23 2011-10-05 삼성전기주식회사 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
US8581104B2 (en) 2010-03-31 2013-11-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN102548189B (zh) * 2010-12-28 2014-07-23 易鼎股份有限公司 电路板的特性阻抗精度控制结构
US8692129B2 (en) * 2011-03-31 2014-04-08 Ibiden Co., Ltd. Package-substrate-mounting printed wiring board and method for manufacturing the same
WO2013030931A1 (ja) * 2011-08-29 2013-03-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
US8559678B2 (en) * 2011-10-31 2013-10-15 Cisco Technology, Inc. Method and apparatus for determining surface roughness of metal foil within printed circuits
JP5607710B2 (ja) * 2011-12-19 2014-10-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及び印刷回路基板の製造方法
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP5481553B1 (ja) * 2012-11-30 2014-04-23 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔
JPWO2017217293A1 (ja) * 2016-06-15 2019-04-04 東レ株式会社 感光性樹脂組成物
EP3322267A1 (en) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
US10892671B2 (en) * 2017-07-25 2021-01-12 GM Global Technology Operations LLC Electrically conductive copper components and joining processes therefor
CN109600939B (zh) 2018-10-30 2019-09-20 庆鼎精密电子（淮安）有限公司 薄型天线电路板的制作方法
JP2020161728A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판
US11206734B1 (en) * 2020-06-08 2021-12-21 Roger Huang Electronic device and wiring structure thereof
US11297718B2 (en) * 2020-06-30 2022-04-05 Gentherm Gmbh Methods of manufacturing flex circuits with mechanically formed conductive traces
JP7528763B2 (ja) * 2020-12-11 2024-08-06 株式会社村田製作所 積層セラミック電子部品および樹脂電極用導電性ペースト
JP7409558B2 (ja) * 2021-03-29 2024-01-09 味の素株式会社 回路基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267396A (ja) * 1985-05-22 1986-11-26 株式会社日立製作所 プリント回路板およびそれを装備した多層プリント板とその製造方法
JP3387528B2 (ja) 1992-08-07 2003-03-17 朝日化学工業株式会社 銅または銅合金のエッチング用組成物およびそのエッチング方法
JPH06314862A (ja) * 1993-04-28 1994-11-08 Nitto Denko Corp フレキシブル回路基板
JP3188863B2 (ja) * 1997-12-10 2001-07-16 イビデン株式会社 パッケージ基板
JPH11243279A (ja) 1998-02-26 1999-09-07 Ibiden Co Ltd フィルドビア構造を有する多層プリント配線板
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
JP2001156408A (ja) * 1999-11-30 2001-06-08 Fujitsu Ltd プリント回路基板および配線形成方法
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US20040011555A1 (en) * 2002-07-22 2004-01-22 Chiu Tsung Chin Method for manufacturing printed circuit board with stacked wires and printed circuit board manufacturing according to the mehtod
CN101887880B (zh) * 2004-02-04 2012-11-14 揖斐电株式会社 多层印刷电路板
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
KR20100029157A (ko) 2010-03-15
US20100252308A1 (en) 2010-10-07
EP1835790A1 (en) 2007-09-19
US20070273047A1 (en) 2007-11-29
EP1835790A4 (en) 2009-04-01
US7804031B2 (en) 2010-09-28
EP1835790B1 (en) 2011-11-02
KR101227351B1 (ko) 2013-01-28
TW200642534A (en) 2006-12-01
WO2006064965A1 (ja) 2006-06-22
KR20070086941A (ko) 2007-08-27
US8198544B2 (en) 2012-06-12
KR101135912B1 (ko) 2012-04-13
CN102170752B (zh) 2013-03-27
CN102170752A (zh) 2011-08-31
ATE532393T1 (de) 2011-11-15
TWI299642B (ja) 2008-08-01
KR20100096236A (ko) 2010-09-01
KR101292941B1 (ko) 2013-08-02
JP2007142348A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4955263B2 (ja) プリント配線板
KR100978774B1 (ko) 다층 프린트 배선판
US9029711B2 (en) Method for manufacturing a printed wiring board having a through-hole conductor
US20100006334A1 (en) Printed wiring board and method for manufacturing the same
JP4592889B2 (ja) 多層回路基板
CN101646301B (zh) 印刷电路板
JP2001217544A (ja) 多層回路基板
Takagi The recent trend of build-up printed circuit board technologies

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4955263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250