JP4992428B2 - めっき方法及びめっき装置 - Google Patents

めっき方法及びめっき装置 Download PDF

Info

Publication number
JP4992428B2
JP4992428B2 JP2006536373A JP2006536373A JP4992428B2 JP 4992428 B2 JP4992428 B2 JP 4992428B2 JP 2006536373 A JP2006536373 A JP 2006536373A JP 2006536373 A JP2006536373 A JP 2006536373A JP 4992428 B2 JP4992428 B2 JP 4992428B2
Authority
JP
Japan
Prior art keywords
insulator
plating
hole
plated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006536373A
Other languages
English (en)
Other versions
JPWO2006033315A1 (ja
Inventor
通 中井
悟 川合
洋 丹羽
義幸 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2006536373A priority Critical patent/JP4992428B2/ja
Publication of JPWO2006033315A1 publication Critical patent/JPWO2006033315A1/ja
Application granted granted Critical
Publication of JP4992428B2 publication Critical patent/JP4992428B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04Electroplating with moving electrodes
    • C25D5/06Brush or pad plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0257Brushing, e.g. cleaning the conductive pattern by brushing or wiping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955Void-containing component partially impregnated with adjacent component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955Void-containing component partially impregnated with adjacent component
    • Y10T428/249958Void-containing component is synthetic resin or natural rubbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、非貫通孔や貫通孔内へのめっきを行う際、均一な孔内へのめっき膜の形成とフィルド性を有するスルーホールめっき、バイアホールめっきを形成することができるめっき方法とめっき装置に関するものである。
特開H9−130050は、バイアホールを有するビルドアップ多層プリント配線板を開示している。
特開2002−47594は、樹脂絶縁層と導体回路とを順次積層し、導体回路間をバイアホールで接続する多層プリント配線板を作製するのに用いられるめっき液とプリント配線板の製造方法を開示し、50〜300g/lの硫酸銅、30〜200g/lの硫酸、25〜90mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜1000mg/lの添加剤を含有する電解めっき液に基板を浸漬して電解めっきするとで、バイアホールの上面と導体回路の上面とが略同一になるバイアホール(フィルドビア)が得られるとしている。
特開平9−130050号 特開2002−47594号
しかしながら、特開2002−47594号のめっき液とめっき方法によれば、液濃度の管理不足や不純物の蓄積によるめっき液の劣化により、フィルドビアを形成しようとしても図15(C)に示すようにバイアホール60中央に深い凹みが残ることがあった。その割合は、すべでのバイアホールで形成されることもあったが、一部分で形成されることの方が多かった。深い凹みを有するフィルドビアでは、上層にビアを積層するスタックビアや上層の導体回路における所望の形状ではなく、変形したりするため、電気特性を低下したり、回路が断線など損傷するため電気接続性が低下させることがあった。
また、高温高湿条件下やヒートサイクル条件下における信頼性試験を行った場合に、深い凹部が形成されたフィルドビア付近では、絶縁層や導体層(含むスタックビア)の断線やクラック等が、早期に劣化してしまい、基板自体の信頼性を低下させてしまった。
さらに、バイアホール径が150μm以下で形成された場合や隣り合うバイアホール間の距離が狭ピッチとなった場合には、フィルドビアの深い凹みが形成される傾向が顕著に現れた。
また、絶縁基材に貫通孔であるスルーホールにおいても、めっき膜を形成することにより、表裏電気接続を行っているのである。この際、電解めっきによりめっき膜を形成させている。
この場合でも貫通孔内のめっき液が不均一になったり、めっき膜の成長が止まり、めっき膜の形成がない部分があったりすることがあった。そのために、形成されるめっき膜の形状が所望のものではなく、めっき膜の厚みの不均一により貫通孔内の回路が変形したりするため、電気特性が低下したり、回路が断線等の損傷したりするために、電気接続性を低下させることがあった。
また、高温高湿条件下やヒートサイクル条件下における信頼性試験を行った場合に、貫通孔内に形成されためっき膜における断線やクラックなどが、早期に劣化してしまい、基板自体の信頼性を低下させてしまった。
特に、直径が300μm未満の貫通孔であるスルーホールにめっき膜を形成する場合、もしくは貫通孔内をめっきにより、充填させる場合には、前述のめっき膜の不具合の傾向が顕著に現れた。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、本願はフィルドビア及びスルーホールを形成するにあたり、実質的平坦なフィルドビアを容易に形成できるめっき装置とめっき方法を提案することにある。
ここで言う実質的平坦なフィルドビアとは、ビア上にビアを形成するスタックビア構造にても、ヒートサイクル試験後の電気接続信頼性が(−55度×5分⇔125度×5分を1000回)問題ないレベル(ヒートサイクル試験前の抵抗値に対する抵抗変化率が±10%以内)であることを言う。
また、スルーホールなどの貫通孔にもめっき膜の均一性と表層の平坦性に優れるめっき装置とめっき方法を提案する。
なお、これらは、プリント配線板以外にも被めっきに対して、凹部を充填させるためや孔への膜を形成させるためのめっき装置、めっき方法としても用いることが可能である。
本願発明は、被めっき面に、絶縁体を接触あるいは部分的に接触させる被めっき面に対して、絶縁体を移動しながら電解めっきを行うめっき方法及びめっき装置である。
従来は、被めっき物をめっき液に浸漬させているだけであった。そのために、めっき膜形成中の液流バラツキや不規則に発生する気泡などを排除することができない。これにより、めっき膜の均一、特に、バイアホール周辺でのめっき膜の成長を均一にすることができなかった。また、めっき液組成の変化や不純物の蓄積により凹部へのめっき析出の促進が劣化した。そのために深い凹みを有するフィルドビアとなることがあった。その傾向はバイアホール径が小い(150μm以下)場合やバイアホール間が峡ビッチピッチであった場合には、頻度が高くなる傾向にあった。
また、貫通孔であるスルーホールでのめっき膜の形成においても、めっき膜の成長を均一にすることができなかった。そのために、スルーホール内の膜のバラツキやスルーホールの表層部分での平坦性が低下することがあった。その傾向は、直径が300μm未満の貫通孔であるスルーホールにめっき膜を形成する場合、もしくは貫通孔内をめっきにより充填させる場合には、頻度が高くなる傾向にあった。
本願発明のように絶縁体が、被めっき面への接触あるいは部分的に接触することにより、その接触した部分では、めっき膜の成長が遅くなるもしくはめっき膜の成長を止める。それに反して、絶縁体が接触しない部分では、めっき膜が成長するのである。そのために、バイアホールやスルーホールなどの開口した部分のめっきは成長するが、該バイアホール以外の導体部分である導体回路は、厚くなりすぎないのである。つまり、バイアホールやスルーホール内のめっきは確実に形成されるが、それ以外の導体回路部分では、バイアホールの厚みに比べて、また、従来技術での導体回路部分と比べて相対的に厚みが薄いめっき膜を形成できるのである。それにより、従来よりも高密度化した導体回路を形成することができるのである。
元々、バイアホールもしくはスルーホール周辺では、絶縁体とは接触をすることがないが、該周辺部におけるめっき膜が形成されると、他の導体部分と均一の高さになる。その均一の高さになった時点で、絶縁体と接触することとなるために、めっき膜の成長が抑制されるもしくはめっき膜の成長を止めることになる。その結果、バイアホール(もしくはスルーホール)と導体回路と均一の高さとなる。
また、絶縁体を被めっき面に接触させることや絶縁体を移動させることによりめっき液の液流を一定方向にすることができる。特に、バイアホール回りの液流を一定方向にして供給量を安定させることができる。そのため、バイアホール周辺でのめっき膜形成のバラツキをなくすことが可能となる。そのために、バイアホールを形成する場合であれば、バイアホールの凹みが形成され難いし、スルーホールを形成する場合であれば、表層であるスルーホールの肩部分における変形が少ないのである。
本願のめっき方法によれば、絶縁体の種類、絶縁体の移動条件、めっき液の組成、めっき条件によっては、形成途中のバイアホールもしくはスルーホールへめっき液が送られる。それにより、強制的にバイアホールもしくはスルーホールへのめっき液が供給されて被めっき面に対してめっき液の接触が増えるために、めっき膜の成長を阻害しないのである。
言い換えると、絶縁体などによりバイアホールもしくはスルーホール周辺において、不定期な液流が形成されないのである。そのために形成されためっき膜の内部結晶構造が整列される。従来に比べると、めっき膜内部での内部抵抗を低減することができるのである。そのために、電気接続性が向上されるし、高温高湿下やヒートサイクル条件下の信頼性試験を行っても、従来と比べ、長期に渡り信頼性が確保されやすくなるのである。これはスルーホールにおいても同様の傾向がみられた。
これらの絶縁体は、被めっき面に沿って、移動させることが望まし。この場合は、被めっき面に対して、基板の縦、横方向へ絶縁体を移動させてもよいし、縦、横でない方向(例えば、斜め方向など)へ絶縁体を移動させてもよい。逆に被めっき面を移動させることにより、絶縁体を相対的に移動させてもよい。
これ以外にも絶縁体の移動速度、絶縁体の大きさ、被めっき面に対する絶縁体の接触割合などを調整することで、所望の結果を得ることができる。
絶縁体の移動速度は、1.0〜8,0m/minであることが望ましい。1.0 m/min未満では、液流を変えることができないので、絶縁体を用いないのと同様の結果になることがある。8.0m/minを越えると、絶縁体の移動速度が早くなるために、液流を変えることができないことがある。そのために、移動して得られる結果よりも劣ってしまう。移動速度5.0〜7.0m/minの間が最も望ましく、その範囲であれば、局所的にも液流を変えられないことがない。プリント配線板を製造する際、製品となる領域(製品エリア)の外周に製品とならない領域が存在している。ここでの移動速度は製品エリアでの絶縁体の移動速度である。
図13に示すように絶縁体20の幅方向(X2)の大きさは、被めっき体である基板30の幅方向(X1)の長さを1とすると、1:0.9〜1:1.5であることが望ましい。0.9未満では、両端部分に絶縁体の効果が及ばないために、絶縁体を用いないのと同様の結果になることがある。1.5を越えると、基板へのめっき液の供給を阻害されるために、ビアホールおよびスルーホールでのめっき膜のバラツキを誘発してしまうことがある。その比率1.0〜1.2であることが最も望ましいのである。めっき膜のバラツキが起こしにくいからである。ここで、絶縁体20の移動方向(Y2)の大きさは、被めっき体である基板30の高さ方向(Y1)の長さを1とすると、1:0.2以上であることが望ましい。移動方向(Y2)であるため、絶縁体20の大きさはめっきの品質に大きな影響を与えないが、0.2未満では、基板側へ掛かる荷重が大きくなり過ぎめっき品質を下げるからである。
絶縁体の接触割合は1:0.25〜1:1であることが望ましい。接触割合が0.25未満では、両端部分に絶縁体の効果が及ばないために、絶縁体を用いないのと同様の結果になることがある。接触割合1:0.5〜1:1であることが最も望ましい。めっき膜のバラツキが起こしにくいからである。接触割合とは、図14(A)に示すように、表面に凹凸のある多孔質樹脂(スポンジ)が絶縁体として用いられる際に、圧力を掛けて凸部が押された状態において、凸部の接触面積と、全面積(凸部接触面積+凹部の非接触面積)との割合を言う。同様に、図14(B)に示すように樹脂ブラシが絶縁体として用いられる際に、毛先が押し当てられた状態において、毛先の接触面積と、全面積(毛先接触面積+毛と毛との間のすき間面積)との割合を言う。更に、図14(C)に示すように表面に凹凸の有る、又は表面が粗化されたセラミック、ゴムが絶縁体として用いられる際に、圧力を掛けて凸部が押された状態において、凸部の接触面積と、全面積(凸部接触面積+凹部の非接触面積)との割合を言う。
絶縁体の接触圧力は、図14(A)に示すように多孔質樹脂(スポンジ)が絶縁体として用いられる場合、或いは、図14(B)に示すようにブラシが絶縁体として用いられる場合には、被めっき面に対して、1.0〜15.0mm押し込む(スポンジの凸部がへこむ、ブラシの毛先が撓む)ことが望ましい。1.0mm未満では、絶縁体を用いないのと同様の結果になることがある。15.0mmを越える押し込み量では、めっき液の供給が阻害されるために、そのため、ビアホールおよびスルーホールでのめっき膜のバラツキを誘発してしまうことがある。2〜8mの押し込み量が最も望ましい。めっき膜のバラツキが起こしにくいからである。他方、セラミックが絶縁体として用いられる際には、30g/cm程度の圧力を加えるように押し込むことが望ましい。
被めっき面に絶縁体を接触あるいは部分的に接触させながら、被めっき面に対して、絶縁体を移動させながら、電解めっきを行うことが望ましい。これにより、バイアホールおよびスルーホールに形成されるめっき膜が所望の形状となりやすく、表層部分における平坦性が優れる。形成されるめっき膜の配向が確実に整列されるために、めっき膜自体にも欠損等が生じにくい。そのために電気特性や電気接続性が低下することがないのである。さらに、信頼性試験を行っても、早期には信頼性が低下することが見られない。
この場合における絶縁体とは、長繊維、多孔質、繊維状のいずれかで選ばれるものを用いることが望ましい。
被めっき面の全面に金属を形成することをができる。全面に金属の膜を形成した後、エッチング等により所望の回路パターン(導体回路)を形成できる。
電解めっきによりバイアホールもしくはスルーホールを形成することができる。この際に、レジストを用いることで、レジスト非形成部に所望の回路パターンを形成できる。
絶縁体を構成する長繊維として樹脂ブラシを用いることができる。この場合、毛先を被めっき面に当接させる。樹脂ブラシとしては、耐めっき薬液性のあるPP、PVC(塩化ビニール)、+PTFE(四弗化エチレン)等を用いることができる。また、樹脂、ゴムを用いてもよい。
また、絶縁体を構成する多孔質としてSiC等の多孔質セラミック、スポンジ、PE(ポリエチレン)等の多孔質樹脂を用いることができる。多孔質樹脂として、例えば、ポリイミド膜に張力を加えて内部に微少孔を形成したものを用いることも可能である。
更に、絶縁体を構成する繊維状として塩化ビニール織布、不織布等の樹脂繊維を用いることも可能である。
絶縁体を被めっき面に対して摺動させることも好適である。これにより、バイアホール等のめっき形成部により均等にめっき液を循環させることができ、実質的に平坦なフィルドビアを形成することが可能となる。
[実施例1−1−1]
まず、図9を参照して本発明の実施例1−1−1に係るめっき装置の構成について説明する。
めっき装置10は、めっき液14を満たしためっき槽12と、めっき液14を循環させるための循環装置16と、プリント配線板30の表面側のめっき面に当接する多孔質樹脂(スポンジ)から成る絶縁体20Aと、裏面側のめっき面に当接するスポンジから成る絶縁体20Bと、絶縁体20A、20Bを昇降桿22を介してプリント配線板30に沿って上下動させる昇降装置24とから成る。
図11を参照して、該めっき装置10によるフィルドビア及び導体回路の形成について説明する。層間絶縁層50の上に金属層52を形成し、この金属層52上にめっきレジスト54を形成(図11(A)参照)した後、図9に示すめっき装置10により電解めっきにより電解めっき膜56の厚付けを行っている状態を示している(図11(B)、(C)参照)。
実施例1−1−1では、電解めっき膜56が徐々に厚くなると、絶縁体20が、被めっき面への接触あるいは部分的に接触することにより、その接触した部分では、電解めっき膜56の成長が遅くなるもしくはめっき膜の成長を止める。それに反して、絶縁体20が接触しない部分では、電解めっき膜56が成長し、絶縁体に接触した時点でめっきの析出が停止または抑制されるので、図11(C)に示すように表面が実質的に平坦なフィルドビア60を容易に製造することができる。
また、バイアホールの開口した部分のめっきは成長するが、該バイアホール以外の導体部分である導体回路58は、厚くなりすぎないのである。つまり、バイアホール内のめっきは確実に形成されるが、それ以外の導体回路58部分では、バイアホールの厚みに比べて、また、絶縁体20を使用しない従来技術のめっき方法及びめっき装置による導体回路厚みと比べて相対的に厚みが薄いめっき膜を形成することができる。それにより、従来よりも高密度化した導体回路を形成することができる。特に、導体回路を一面に形成し、エッチングにより導体回路を形成する際には、ファインピッチに導体回路を形成でき、高密度化のために有利である。
更に、多孔質樹脂(スポンジ)から成る絶縁体20は、めっき液の液流、特に、バイアホール回りの液流を一定方向にすることができるのである。そのために、バイアホール周辺でのめっき膜形成のバラツキをなくすことができるのである。そのために、バイアホールを形成する場合であれば、バイアホールの凹みが形成され難いのである。
図11(D)は、電解めっき膜56形成後に、レジスト54を剥離して金属膜52をエッチングにより除去し、下層の導体回路34とバイアホール60により接続された導体回路58を形成した状態を示し、図11(E)は、図11(D)中の円Dで示す電解めっき膜56の部位を拡大したスケッチである。
図11(E)中に示すように、実施例1−1−1のめっき装置では、銅の結晶構造は整列している。これは、多孔質樹脂(スポンジ)から成る絶縁体20により、バイアホール回りの液流を一定方向にすることができるためと考えられる。
図15(B)は、絶縁体20を用いないで形成した従来技術のフィルドビア60(図15(A))の円Fで示す電解めっき膜56の部位を拡大したスケッチである。従来技術では、図11(E)に示す実施例1−1−1の場合と異なり、銅の結晶構造が綺麗に整列していない。
引き続き、実施例1−1−1のめっき装置を用いる多層プリント配線板の製造について、図1〜図6を参照して説明する。
図6は、多層プリント配線板の構成を示す断面図である。多層プリント配線板では、コア基板30の表面及び裏面に導体回路34が形成されている。更に、該導体回路34の上にバイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とが配設されている。該バイアホール160及び導体回路158の上層にはソルダーレジスト層70が形成されており、該ソルダーレジスト層70の開口部71を介して、バイアホール160及び導体回路158にバンプ76U、76Dが形成されている。
以下、図6に示す多層プリント配線板の製造工程について説明する。
A.層間樹脂絶縁層の樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
B.樹脂充填材の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO2 球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で44〜49Pa・sの樹脂充填材を調製した。
なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
C.多層プリント配線板の製造
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図1(A))。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板30の両面に下層導体回路34とスルーホール36を形成した(図1(B))。
(2)スルーホール36および下層導体回路34を形成した基板30を水洗いし、乾燥した後、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、そのスルーホール36を含む下層導体回路34の全表面に粗化面36α、34αを形成した(図1(C))。
(3)上記Bに記載した樹脂充填材を調製した後、下記の方法により調製後24時間以内に、スルーホール36内、および、基板の片面の下層導体34回路非形成部と下層導体回路の外縁部とに樹脂充填材40の層を形成した(図1(D))。
即ち、スルーホールおよび下層導体回路非形成部に相当する部分が開口した版を有する樹脂充填用マスクを基板上に載置し、スキージを用いてスルーホール内、凹部となっている下層導体回路非形成部、および、下層導体回路の外縁部に樹脂充填材40を充填し、100℃/20分の条件で乾燥させた。
(4)上記(3)の処理を終えた基板の片面を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、下層導体回路34の外縁部やスルーホール36のランドの外縁部に樹脂充填材が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くため、下層導体回路の全表面(スルーホールのランド表面を含む)にバフ研磨を行った(図2(A))。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、150℃で1時間の加熱処理を行って樹脂充填材40を硬化した。
このようにして、スルーホール36や下層導体回路34非形成部に形成された樹脂充填材40の表層部および下層導体回路34の表面を平坦化し、樹脂充填材と下層導体回路の側面とが粗化面を介して強固に密着し、またスルーホール36の内壁面と樹脂充填材40とが粗化面を介して強固に密着した基板を得た。即ち、この工程により、樹脂充填材40の表面と下層導体回路34の表面とが略同一平面となる。
(5)上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹きつけて、下層導体回路34の表面とスルーホール36のランド表面と内壁とをエッチングすることにより、下層導体回路34の全表面に粗化面36βを形成した(図2(B))。
エッチング液としては、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部からなるエッチング液(メック社製、メックエッチボンド)を使用した。
(6)基板30の両面に、Aで作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上に載置し、圧力0.4MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層50を形成した(図2(C))。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度67Pa、圧力0.4MPa、温度80℃、圧着時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
(7)次に、層間樹脂絶縁層50に、厚さ1.2mmの貫通孔が形成されたマスクを介して、波長10.4μmのCO2 ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1〜3ショットの条件で層間樹脂絶縁層に、直径80μmのバイアホール用開口50aを形成した(図2(D))。
(8)バイアホール用開口50aを形成した基板30を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層50の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口50aの内壁を含む層間樹脂絶縁層50の表面を粗面50αとした(図2(E))。
(9)次に、上記処理を終えた基板30を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面30に、パラジウム触媒を付与することにより、層間樹脂絶縁層50の表面およびバイアホール用開口50aの内壁面に触媒核を付着させた(図示せず)。すなわち、上記基板を塩化パラジウム(PdCl2 )と塩化第一スズ(SnCl2 )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
(10)次に、以下の組成の無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.6〜3.0μmの無電解銅めっき膜52を形成し、バイアホール用開口50aの内壁を含む層間樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板30を得た(図3(A))。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
34℃の液温度で40分
(11)無電解銅めっき膜52が形成された基板30に市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ20μmのめっきレジスト54を設けた(図3(B))。
(12)ついで、基板30を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、図9を参照して上述しためっき装置10を用いて、以下の条件で電解めっきを施し電解めっき膜56を形成した(図3(C))。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
レベリング剤 50 mg/l
光沢剤 50 mg/l
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
このとき、図9を参照して上述したように絶縁体20A、20Bとして、多孔質樹脂を用いて、被めっき面を上下に稼動させながら、めっきレジスト54非形成部に、厚さ20μmの電解銅めっき膜56を形成した。このとき、絶縁体の移動速度7m/min、絶縁体のプリント配線板に対する大きさ(X2/X1:図13参照)1.0、絶縁体の接触割合はプリント配線板に対して0.50、絶縁体の圧力は押し込み量で8mmである。
(13)さらに、めっきレジスト54を5%KOHで剥離除去した後、そのめっきレジスト54下の無電解めっき膜52を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の上層導体回路58(フィルドビア60を含む)とした(図3(D))。
(14)ついで、上記(5)と同様の処理を行い、上層導体回路58、フィルドビア60の表面に粗化面58α、60αを形成した(図4(A))。
(15)上記(6)〜(14)の工程を繰り返すことにより、さらに上層の層間絶縁層150、導体回路158、フィルドビア160を形成し、多層配線板を得た(図4(B))。
(16)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15.0重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである2官能アクリルモノマー(日本化薬社製、商品名:R604)4.5重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部、を加えることにより、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60min-1の場合はローターNo.4、6min-1の場合はローターNo.3によった。
(17)次に、多層配線基板の両面に、上記ソルダーレジスト組成物70を20μmの厚さで塗布し(図4(C))、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口71を形成した(図5(A))。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが20μmのソルダーレジストパターン層70を形成した。上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
(18)次に、ソルダーレジスト層70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71に厚さ5μmのニッケルめっき層72を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74を形成した(図5(B))。
(19)この後、基板のICチップを載置する面のソルダーレジスト層70の開口71に、スズ−鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層70の開口にスズ−アンチモンを含有するはんだペースト71を印刷した後、200℃でリフローすることによりはんだバンプ(はんだ体)76U、76Dを形成し、はんだバンプ76U、76Dを有する多層プリント配線板を製造した(図6)。
引き続き、実施例1−1−1の別例の実施例1−1−2に係る製造工程について、図7を参照して説明する。
図3を参照して上述した工程では、無電解めっき膜52の上にめっきレジスト54を設け、めっきレジスト非形成部に電解めっき膜56を形成した。これに対して、図7の工程では、無電解めっき膜52の全面に電解めっき膜56を形成する。
(10)バイアホール用開口50aの内壁を含む層間樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板30を得た(図7(A))。
(11)ついで、基板30を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、図9を参照して上述しためっき装置10を用いて、以下の条件で電解めっきを施し電解めっき膜56を形成した(図7(B))。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
レベリング剤 50 mg/l
光沢剤 50 mg/l
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
このとき、図9を参照して上述したように絶縁体20A、20Bとして、多孔質樹脂を用いて、被めっき面を上下に稼動させながら、無電解めっき膜52上の全面に、厚さ20μmの電解銅めっき膜56を形成した。このとき、絶縁体の移動速度7m/min、絶縁体のプリント配線板に対する大きさ1.1、絶縁体の接触割合はプリント配線板に対して0.50、絶縁体の圧力は押し込み量で8mmである。
(12)電解銅めっき膜56が形成された基板30にエッチングレジスト54を設けた(図7(C))。
(13)さらに、エッチングレジスト54非形成部の電解めっき膜56及び無電解めっき膜52をエッチングで除去した後、エッチングレジスト54を溶解除去し、独立の上層導体回路58(フィルドビア60を含む)とした(図7(D))。
引き続き、実施例1−1−1の更に別例として実施例1−1−3に係る製造工程について、図8を参照して説明する。
図3を参照して上述した例では、めっき装置10を用いてフィルドビア60を製造した。これに対して、別例では、スルーホールを形成する。
(1)先ず、導体回路34の形成されたコア基板30A、30B、30Cを積層して成る積層基板130にスルーホール用通孔136aを穿設する(図8(A))。
(2)次に、積層基板130全体及びスルーホール用通孔136a内に無電解めっき膜52を形成する。
(3)図9を参照して上述した実施例1−1−1のめっき装置10により、積層基板130の表面に電解めっき膜56を形成すると共に、スルーホール用通孔136a内を電解めっき膜56で充填する。このとき、絶縁体の移動速度8m/min、絶縁体のプリント配線板に対する大きさ1.2、プリント配線板に対する絶縁体の接触割合1.0、絶縁体の圧力は押し込み量で8mmであった。
(4)エッチングレジストを形成した後、エッチングレジスト非形成部の電解めっき膜56及び無電解めっき膜52をエッチングで除去した後、エッチングレジストを溶解除去し、独立の導体回路134(スルーホール136を含む)とした(図8(D))。
[実施例1−2−1]
図10は、実施例1−2−1に係るめっき装置10を示している。図9を参照して上述した実施例1−1−1では、絶縁体20A、20Bが、プリント配線板30の一部にのみ接する構造となっていた。これに対して、実施例1−2−1では、絶縁体20A、20Bが、プリント配線板30の全面に接しながら、上下に摺動する構成となっている。このとき、絶縁体の移動速度6m/min、絶縁体のプリント配線板に対する大きさ1.2、プリント配線板に対する絶縁体の接触割合1.0、絶縁体の圧力は押し込み量で8mmであった。
[実施例2−1−1]
図9を参照して上述した実施例1−1−1のめっき装置では、絶縁体20A、20Bを多孔性樹脂で構成した。これに対して、実施例2−1−1では、絶縁体20A、20Bを多孔性セラミック(SiC)で構成し、このとき、絶縁体の移動速度5m/min、絶縁体のプリント配線板に対する大きさ0.9、プリント配線板に対する絶縁体の接触割合0.5、絶縁体の圧力は押し込み圧40g/cmで電解めっき膜を形成した。
[実施例2−2−1]
実施例2−2−1では、実施例2−1−1において、めっき装置が、絶縁体の移動速度7m/min、絶縁体のプリント配線板に対する大きさ1.20、プリント配線板に対する絶縁体の接触割合1.0、絶縁体の圧力は押し込み圧40g/cmで電解めっき膜を形成した。
[実施例3−1−1]
図9を参照して上述した実施例1−1−1のめっき装置では、絶縁体20A、20Bを多孔性樹脂で構成した。これに対して、実施例3−1−1では、絶縁体20A、20Bをプリント配線板側に毛の先端が当接するPVC(塩化ビニール)製のブラシで構成し、このとき、絶縁体の移動速度6m/min、絶縁体のプリント配線板に対する大きさ0.9、プリント配線板に対する絶縁体の接触割合0.75、絶縁体の圧力は押し込み量で2mmで電解めっき膜を形成した。
[実施例3−2−1]
実施例3−2−1では、実施例3−1−1において、めっき装置が、絶縁体の移動速度6m/min、絶縁体のプリント配線板に対する大きさ1.0、プリント配線板に対する絶縁体の接触割合0.75、絶縁体の圧力は押し込み量で2mmで電解めっき膜を形成した。
[実施例4−1−1]
図9を参照して上述した実施例1−1−1のめっき装置では、絶縁体20A、20Bを多孔性樹脂で構成した。これに対して、実施例4−1−1では、絶縁体20A、20Bを塩化ビニール織布で構成し、このとき、絶縁体の移動速度7m/min、絶縁体のプリント配線板に対する大きさ1.0、プリント配線板に対する絶縁体の接触割合1.0、絶縁体の圧力は押し込み量で8mmで電解めっき膜を形成した。
[実施例4−2−2]
実施例4−2−1では、実施例4−1−1において、めっき装置が、絶縁体の移動速度7m/min、絶縁体のプリント配線板に対する大きさ1.2、プリント配線板に対する絶縁体の接触割合1.0、絶縁体の圧力は押し込み量で8mmで電解めっき膜を形成した。
[実施例5−1−1]
図9を参照して上述した実施例1−1−1のめっき装置では、絶縁体20A、20Bを多孔性樹脂で構成した。これに対して、実施例5−1−1では、絶縁体20A、20Bをゴムで作成した板状体で構成し、このとき、絶縁体の移動速度5m/min、絶縁体のプリント配線板に対する大きさ0.90、プリント配線板に対する絶縁体の接触割合0.5、絶縁体の圧力は押し込み量1.0mmで電解めっき膜を形成した。
[実施例5−2−1]
実施例5−2−1では、実施例5−1−1において、めっき装置が、絶縁体の移動速度7m/min、絶縁体のプリント配線板に対する大きさ1.1、プリント配線板に対する絶縁体の接触割合1.05、絶縁体の圧力は押し込み量1.0mmで電解めっき膜を形成した。
[比較例]
実施例1−1−1の電解銅めっき工程において、絶縁体20A、20Bを用いないでめっきした。それ以外は実施例1−1−1と同様である。
<評価試験>
実施例1−1−1〜実施例5−2−1、及び、従来技術のめっき装置を用いてフィルドビアを形成して評価を行った結果(比較例)について図12中に示す。
ここで、評価として(1) 穴埋めの状態(ここで、フィルドビアの表面に深い凹部(導体回路58の表面からフィルドビアの凹部の下端までの深さ(図15(C)参照)が10μm以上のフィルドビア)が無い物を○、有る物を×とした)、(2)物性値(図11(E)を参照して上述したように銅結晶が綺麗に整列している物を○、図15(B)を参照して上述したように綺麗に整列していない物を×とした) (3) 抵抗値(ビア上にビアを形成したスタックビアを含む特定回路の抵抗値を測定し、許容値以内の物を○、許容値を超える物を×とた)(4)ヒートサイクル試験(条件:−55℃×5分⇔125℃×5分、回数:1000回、規格:(3)の特定回路の試験後の抵抗率変化が±10%以内の物を○、それ以外を×とした。*抵抗変化率=(試験後の特定回路の抵抗値―試験前の特定回路の抵抗値)/試験前の特定回路の抵抗値×100)。
評価試験の結果からも、本願発明のめっき装置及びめっき方法によれば、実質的平坦なフィルドビアを構成できることが分かった。
また、本願発明のめっき装置及びめっき方法によれば、スタックビア構造(ビアの直上にビアを形成した構造)を含む回路の抵抗値を許容値に収め、ヒートサイクルに対しても高い信頼性を有することが明らかになった。これは、めっき液やめっき条件が多少変化したとしても、絶縁体があるため、絶縁体と接触するまで、めっき膜が成長するので、実質的平坦なフィルドビアになると推察している。ここで言う実質的平坦なフィルドビアとは、スタックビア構造を含む回路の抵抗値がヒートサイクル試験1000サイクル後でも、その抵抗変化率((ヒートサイクル試験後の抵抗値―初期値)/初期値*100)が±10%以内に収まる程度のフィルドビアである。実施例の結果から、マージンを考えると、実質的平坦なフィルドビアは、凹部の深さ(図15(C))が例えば7μm以下のバイアホールを言う。
なお、この評価試験と共に、実施例と比較例のプリント配線板の導体回路の厚みを測定した。実施例1−1−1〜実施例5−1−1では、導体回路58の厚みを(図11(C)中にh1で示す)をレジストの厚みはより薄くすることができた。
上述した実施例では、本実施例のめっき装置をバイアホール、スルーホールの製造に用いる例を挙げたが、本実施例のめっき装置は、プリント配線板の種々の部位の製造に好適に適用することができる。
本発明の実施例1−1−1の多層プリント配線板を製造方法を示す工程図である。 実施例1−1−1の多層プリント配線板を製造方法を示す工程図である。 実施例1−1−1の多層プリント配線板を製造方法を示す工程図である。 実施例1−1−1の多層プリント配線板を製造方法を示す工程図である。 実施例1−1−1の多層プリント配線板を製造方法を示す工程図である。 実施例1−1−1に係る多層プリント配線板の断面図である。 実施例1−1−2に係る多層プリント配線板の製造方法を示す工程図である。 実施例1−1−3に別例に係るプリント配線板の製造方法を示す工程図である。 実施例1−1−1に係るめっき装置の構成を示す模式図である。 実施例1−2−1に係るめっき装置の構成を示す模式図である。 図11(A)、図11(B)、図11(C)、図11(D)は、第1実施例のめっき装置によるバイアホール製造の説明図であり、図11(E)は、図11(D)中の円Dで示す部位を拡大したスケッチである。 実施例と比較例との試験結果を示す図表である。 基板と絶縁体との大きさを説明する説明図である。 図14(A)は多孔質樹脂からなる絶縁体の接触割合の説明図であり、図14(B)はブラシからなる絶縁体の接触割合の説明図であり、図14(C)はセラミックからなる絶縁体の接触割合の説明図である。 図15(A)、図15(C)は、従来技術のめっき装置によるバイアホール製造の説明図であり、図15(B)は、図15(A)中の円Fで示す部位を拡大したスケッチである。

Claims (11)

  1. 非貫通孔もしくは貫通孔が施された基板の被めっき面に絶縁体を接触あるいは部分的に接触させ、被めっき面に対して絶縁体を移動させながら電解めっきを行い被めっき面の表面に金属を形成するめっき方法であって:
    前記絶縁体の移動速度が1.0〜8.0m/minであり;
    絶縁体の移動方向の大きさは、被めっき面の移動方向の長さを1とすると0.2以上であり;
    前記絶縁体の基板への接触割合は、絶縁体の接触面積と絶縁体の全面積との割合で0.25:1〜1:1であることを特徴とするめっき方法。
  2. 前記被めっき面は、平板状のプリント配線板のめっき面であることを特徴とする請求項1に記載のめっき方法。
  3. 前記絶縁体は平板状である請求項2に記載のめっき方法。
  4. 前記電解めっきによりバイアホールもしくはスルーホールにめっき膜を形成することを特徴とする請求項1に記載のめっき方法。
  5. 前記絶縁体として、長繊維、多孔質、繊維状の樹脂、ゴムのいずれかで選ばれるものを用いる請求項1に記載のめっき方法。
  6. 前記多孔質として多孔質セラミック又は多孔質樹脂を用いる請求項5に記載のめっき方法。
  7. 前記長繊維として樹脂ブラシを用いる請求項5に記載のめっき方法。
  8. 前記繊維状として樹脂繊維を用いる請求項5に記載のめっき方法。
  9. 前記絶縁体を前記被めっき面に対して摺動させることを特徴とする請求項1〜請求項4のいずれか1のめっき方法。
  10. 以下のA〜Cを含むことを特徴とするめっき方法:
    A; 基板の被めっき面に絶縁体の少なくとも一部を接触させ;
    B; 被めっき面と前記絶縁体を相対的に移動させることであって、
    前記絶縁体の移動速度が1.0〜8.0m/minであり;
    絶縁体の移動方向の大きさは、被めっき面の移動方向の長さを1とすると0.2以上であり;
    前記絶縁体の基板への接触割合は、絶縁体の接触面積と絶縁体の全面積との割合で0.25:1〜1:1である;
    C; 被めっき面にめっき膜を形成すること。
  11. 請求項1〜請求項10のいずれか1の方法を用いるめっき装置。
JP2006536373A 2004-09-24 2005-09-20 めっき方法及びめっき装置 Expired - Fee Related JP4992428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006536373A JP4992428B2 (ja) 2004-09-24 2005-09-20 めっき方法及びめっき装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004277316 2004-09-24
JP2004277317 2004-09-24
JP2004277316 2004-09-24
JP2004277317 2004-09-24
PCT/JP2005/017257 WO2006033315A1 (ja) 2004-09-24 2005-09-20 めっき方法及びめっき装置
JP2006536373A JP4992428B2 (ja) 2004-09-24 2005-09-20 めっき方法及びめっき装置

Publications (2)

Publication Number Publication Date
JPWO2006033315A1 JPWO2006033315A1 (ja) 2008-05-15
JP4992428B2 true JP4992428B2 (ja) 2012-08-08

Family

ID=36090074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006536373A Expired - Fee Related JP4992428B2 (ja) 2004-09-24 2005-09-20 めっき方法及びめっき装置

Country Status (6)

Country Link
US (4) US7481909B2 (ja)
JP (1) JP4992428B2 (ja)
KR (1) KR100907841B1 (ja)
CN (1) CN101027431B (ja)
TW (1) TWI391539B (ja)
WO (1) WO2006033315A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1920105B (zh) 2003-10-22 2010-12-08 内克斯系统公司 用于对工件进行流体处理的方法和设备
KR100907841B1 (ko) 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
TW200741037A (en) 2006-01-30 2007-11-01 Ibiden Co Ltd Plating apparatus and plating method
JP4878866B2 (ja) 2006-02-22 2012-02-15 イビデン株式会社 めっき装置及びめっき方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5413035B2 (ja) * 2009-08-03 2014-02-12 日本電気株式会社 多層配線基板の製造方法、積層化多層配線基板
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
US8581104B2 (en) 2010-03-31 2013-11-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101143358B1 (ko) * 2010-10-21 2012-05-09 아페리오(주) 플립칩 에스오피 제조방법
KR101283009B1 (ko) * 2011-05-26 2013-07-05 주승기 전기 도금장치 및 전기 도금방법
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
CN103165474A (zh) * 2011-12-16 2013-06-19 日东电工株式会社 半导体装置的制造方法
KR20150008395A (ko) * 2012-04-11 2015-01-22 텔 넥스 인코포레이티드 워크피스를 유체 처리하는 방법 및 장치
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
CN104755159B (zh) * 2012-08-28 2017-09-22 巴斯夫欧洲公司 用于将至少一种化学物质送入至主工艺流中的方法和装置
JP5938426B2 (ja) * 2014-02-04 2016-06-22 株式会社豊田中央研究所 電気めっきセル、及び、金属皮膜の製造方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
DE112016001606T5 (de) * 2015-04-06 2017-12-21 Mitsubishi Electric Corporation Halbleiterelement und Verfahren zu dessen Herstellung
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
CN106555214B (zh) * 2015-09-25 2019-05-17 比亚迪股份有限公司 金属表面微孔化处理方法以及金属树脂复合体的制备方法
JP6796253B2 (ja) * 2016-04-04 2020-12-09 日立金属株式会社 接着フィルム及びフラット配線材
JP6637847B2 (ja) * 2016-06-24 2020-01-29 新光電気工業株式会社 配線基板、配線基板の製造方法
WO2018044958A1 (en) 2016-08-29 2018-03-08 Okeeffe James Laser range finder with smart safety-conscious laser intensity
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS
US11523518B2 (en) * 2017-11-28 2022-12-06 Sumitomo Electric Printed Circuits, Inc. Method of making flexible printed circuit board and flexible printed circuit board
CN110205659B (zh) * 2019-07-17 2020-06-16 广州三孚新材料科技股份有限公司 一种电镀锡添加剂及其制备方法
JP2022127486A (ja) * 2021-02-19 2022-08-31 トヨタ自動車株式会社 配線基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586999A (ja) * 1981-07-07 1983-01-14 Satoosen:Kk 連続自動電解めつき方法及び装置
JPS63297588A (ja) * 1987-05-29 1988-12-05 Sagami Shokai:Kk 孤立した導電体の電解メッキ法
JPH06146066A (ja) * 1992-11-05 1994-05-27 Nkk Corp 連続電解処理装置
JPH07180092A (ja) * 1993-12-22 1995-07-18 Sumitomo Special Metals Co Ltd 連続表面処理装置
WO2003028048A2 (en) * 2001-09-28 2003-04-03 Nutool, Inc. Low-force electrochemical mechanical processing method and apparatus

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3477051A (en) * 1967-12-26 1969-11-04 Ibm Die casting of core windings
US4073699A (en) * 1976-03-01 1978-02-14 Hutkin Irving J Method for making copper foil
US4174261A (en) * 1976-07-16 1979-11-13 Pellegrino Peter P Apparatus for electroplating, deplating or etching
US4102756A (en) * 1976-12-30 1978-07-25 International Business Machines Corporation Nickel-iron (80:20) alloy thin film electroplating method and electrochemical treatment and plating apparatus
JPS5757896A (en) 1980-09-26 1982-04-07 Fuji Photo Film Co Ltd Electrolyzing device for strip-like metallic plate
US4964948A (en) 1985-04-16 1990-10-23 Protocad, Inc. Printed circuit board through hole technique
US4875982A (en) * 1987-02-06 1989-10-24 Velie Circuits, Inc. Plating high aspect ratio holes in circuit boards
JPS63270497A (ja) 1987-04-27 1988-11-08 Nippon Sanmou Senshoku Kk 導電性材料の電気めつき方法および装置
US5024735A (en) * 1989-02-15 1991-06-18 Kadija Igor V Method and apparatus for manufacturing interconnects with fine lines and spacing
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5229549A (en) * 1989-11-13 1993-07-20 Sumitomo Electric Industries, Ltd. Ceramic circuit board and a method of manufacturing the ceramic circuit board
FR2657219B1 (fr) * 1990-01-11 1994-02-18 Gim Industrie Sa Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en óoeuvre de ce procede.
JP3099498B2 (ja) 1992-02-24 2000-10-16 松下電器産業株式会社 全面めっき装置の給電装置
US6395163B1 (en) * 1992-08-01 2002-05-28 Atotech Deutschland Gmbh Process for the electrolytic processing especially of flat items and arrangement for implementing the process
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JPH08144086A (ja) 1994-11-25 1996-06-04 Taisho Kogyo Kk 給電ロール装置
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
EP1541719A3 (en) * 1998-05-20 2006-05-31 Process Automation International Limited An electroplating machine
TW438906B (en) * 1998-06-11 2001-06-07 Kazuo Ohba Continuous plating apparatus
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
KR20010033089A (ko) * 1998-10-14 2001-04-25 패러데이 테크놀로지, 인크. 피변조 전계를 이용한 작은 홈 내의 금속 전착
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
JP2000232078A (ja) 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
JP4309503B2 (ja) 1999-02-18 2009-08-05 イビデン株式会社 連続帯の電気めっき装置
KR100420879B1 (ko) * 1999-02-18 2004-03-02 세이코 엡슨 가부시키가이샤 반도체 장치, 실장기판 및 그 제조방법, 회로기판 및전자기기
US6322684B1 (en) * 1999-09-07 2001-11-27 Lynntech, Inc Apparatus and method for electroplating or electroetching a substrate
US6652727B2 (en) * 1999-10-15 2003-11-25 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6294060B1 (en) * 1999-10-21 2001-09-25 Ati Properties, Inc. Conveyorized electroplating device
US6863209B2 (en) * 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
TW584899B (en) 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
US6749737B2 (en) * 2001-08-10 2004-06-15 Unimicron Taiwan Corp. Method of fabricating inter-layer solid conductive rods
JP3916946B2 (ja) 2001-12-14 2007-05-23 イビデン株式会社 電解めっき液の評価方法および多層プリント配線板の製造方法
JP4212905B2 (ja) 2003-01-23 2009-01-21 株式会社荏原製作所 めっき方法およびこれに使用するめっき装置
US6802761B1 (en) * 2003-03-20 2004-10-12 Hitachi Global Storage Technologies Netherlands B.V. Pattern-electroplated lapping plates for reduced loads during single slider lapping and process for their fabrication
JP3723963B2 (ja) 2003-06-06 2005-12-07 三井金属鉱業株式会社 メッキ装置および電子部品実装用フィルムキャリアテープの製造方法
JP2005113173A (ja) 2003-10-03 2005-04-28 Toppan Printing Co Ltd フレキシブル多層配線基板の電解めっき装置
CN1920105B (zh) * 2003-10-22 2010-12-08 内克斯系统公司 用于对工件进行流体处理的方法和设备
US7947161B2 (en) * 2004-03-19 2011-05-24 Faraday Technology, Inc. Method of operating an electroplating cell with hydrodynamics facilitating more uniform deposition on a workpiece with through holes
KR100907841B1 (ko) 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
JP4955263B2 (ja) 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
JP4878866B2 (ja) 2006-02-22 2012-02-15 イビデン株式会社 めっき装置及びめっき方法
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586999A (ja) * 1981-07-07 1983-01-14 Satoosen:Kk 連続自動電解めつき方法及び装置
JPS63297588A (ja) * 1987-05-29 1988-12-05 Sagami Shokai:Kk 孤立した導電体の電解メッキ法
JPH06146066A (ja) * 1992-11-05 1994-05-27 Nkk Corp 連続電解処理装置
JPH07180092A (ja) * 1993-12-22 1995-07-18 Sumitomo Special Metals Co Ltd 連続表面処理装置
WO2003028048A2 (en) * 2001-09-28 2003-04-03 Nutool, Inc. Low-force electrochemical mechanical processing method and apparatus

Also Published As

Publication number Publication date
US20090107847A1 (en) 2009-04-30
CN101027431A (zh) 2007-08-29
JPWO2006033315A1 (ja) 2008-05-15
CN101027431B (zh) 2011-04-13
US20090107711A1 (en) 2009-04-30
TW200619437A (en) 2006-06-16
TWI391539B (zh) 2013-04-01
KR100907841B1 (ko) 2009-07-14
KR20070045349A (ko) 2007-05-02
US8197659B2 (en) 2012-06-12
US7481909B2 (en) 2009-01-27
US8383956B2 (en) 2013-02-26
US20120005888A1 (en) 2012-01-12
US20060065534A1 (en) 2006-03-30
WO2006033315A1 (ja) 2006-03-30
US7897027B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
JP4992428B2 (ja) めっき方法及びめっき装置
JP4997105B2 (ja) プリント配線板およびその製造方法
JP2003023251A (ja) 多層プリント配線板
JP4282190B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4863557B2 (ja) 多層プリント配線板の製造方法
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP4036564B2 (ja) プリント配線板の製造方法
JP4374683B2 (ja) プリント配線板の製造方法
JP4817516B2 (ja) 多層プリント配線板
JP2002204057A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP4514308B2 (ja) 多層プリント配線板の製造方法
JP4859301B2 (ja) 樹脂充填用マスク
JP4094143B2 (ja) 多層プリント配線板の製造方法
JP4666332B2 (ja) 多層プリント配線板の製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP4514309B2 (ja) 多層プリント配線板の製造方法
JP4557334B2 (ja) 絶縁層形成用樹脂組成物、それを用いたプリント配線板の製造方法およびプリント配線板
JP4484350B2 (ja) プリント配線板の製造方法
JP4428783B2 (ja) プリント配線板の製造方法
JP4518660B2 (ja) 多層プリント配線板の製造方法
JP4209006B2 (ja) 多層プリント配線板の製造方法
JP4334052B2 (ja) 粗化面形成用樹脂組成物およびプリント配線板
JP4870203B2 (ja) プリント配線板の製造方法
JP2000353878A (ja) 充填材印刷用マスクおよびそれを用いたプリント配線板の製造方法
JP4450467B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees