JP5413035B2 - 多層配線基板の製造方法、積層化多層配線基板 - Google Patents
多層配線基板の製造方法、積層化多層配線基板 Download PDFInfo
- Publication number
- JP5413035B2 JP5413035B2 JP2009181079A JP2009181079A JP5413035B2 JP 5413035 B2 JP5413035 B2 JP 5413035B2 JP 2009181079 A JP2009181079 A JP 2009181079A JP 2009181079 A JP2009181079 A JP 2009181079A JP 5413035 B2 JP5413035 B2 JP 5413035B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive layer
- wiring board
- multilayer wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
しかしながら、電解めっき工程にて、めっき液中で発生した気泡を巻き込み、あるいは電解めっき法での給電層となる基板上面側で優先的にめっきが成長してしまい、貫通配線内部に空隙を巻き込んでしまう問題があった。
ところで、この方法では、基板上面の配線層と接続させるために貫通孔を金属めっきで堆積させて貫通配線層を形成する。この後、基板上面の配線と貫通電極とを電気的に接続する必要があるが、金属めっきを成長させて形成した外部接続用端子は、その表面形状に凹凸が生じる。このため、3次元積層用に外部接続端子の先端部を平坦にする必要があった。
その結果、外部接続端子や配線層を平坦にするための研磨工程が必要となり、作業工数の増加によるコストアップ、生産効率の低下を招いてしまう。
そこでなされた本発明の目的は、外部接続端子や配線層パターンに依存することなく、研磨工程を省略しながらも平坦な外部接続端子を形成して、製造コスト低減、生産効率向上を図ることのできる多層配線基板の製造方法、積層化多層配線基板を提供することにある。
すなわち、本発明は、基板を貫通する貫通配線を有する多層配線基板の製造方法であって、基板貫通孔を有する前記基板の一面側の第一の導電層上に支持基板を設ける工程と、前記基板の他面側に第二の導電層を有する基材を設ける工程と、前記第二の導電層を給電層としためっきを施すことで、前記第二の導電層よりめっき成長させて、前記基板貫通孔内に金属めっきからなる貫通配線を形成する工程と、を備え、前記貫通配線を形成する工程では、めっき成長により形成される前記貫通配線の先端部が、前記支持基板の下面に突き当たることで平坦化され、前記第一の導電層上に前記支持基板を設けるに際し、前記前記第一の導電層上に接着層を形成し、当該接着層上に前記支持基板を接着することを特徴とする。
図1〜図4に示すように、本発明の実施形態に係る第一の多層配線基板の製造方法では、基板100上面に第一の導電層110を形成する工程と、基板100と第一の導電層110に基板貫通孔101を形成する工程と、第一の導電層110上に支持基板200を設ける工程と、前記基板100下面に第二の導電層120を有する基材130を設ける工程と、前記第二の導電層120を給電層とし前記第二の導電層120よりめっき成長させた金属めっきからなる外部接続端子300および第一の配線層350の表面形状が、前記支持基板200の下面によって平坦化される工程と、を有して構成されている。
まず、図1(a)に示すように、基板100として、シリコン基板を用いることができる。基板100表面には、シリコン酸化膜が形成されていてもよい。
このような基板100を洗浄後、DCスパッタ装置内に導入し、DCスパッタ装置内が予め定めた真空度に達した後に、基板100全面に、第一の導電層110を形成する。第一の導電層110は、例えばTi、Cuの順に積層成膜することで形成できる。ここでCuは電解めっきを行うときの給電層となり、Tiは、基板100上と給電層であるCuとの密着を高める為の密着層を形成する。密着層は、Tiに限定されることはなく、例えばTa、Cr、Mo、Al、Ni、W、これらを含む化合物としてもよい。
レジストパターン410上に支持基板200を載せた後は、これを加熱加圧することで、レジストパターン410を接着層として基板100と支持基板200とを接着させ、固定する。
そして、図2(c)に示すように、第二の導電層120を給電層として、電解Cuめっきにより第二の導電層120より金属めっきを成長させ、貫通配線320を形成する。図3(a)に示すように、貫通配線320の先端の金属めっきが第一の導電層110と電気的に接続すると、この後に、第一の導電層110よりCuめっきが成長し、外部接続端子300、第一の配線層350が形成される。
外部接続端子300、第一の配線層350が成長して支持基板200に接触すると、外部接続端子300、第一の配線層350は支持基板200の下面によって基板厚さ方向への成長ができなくなり、基板100の面内で、平坦で膜厚が均一な外部接続端子300、第一の配線層350を形成する。
次に、図4(a)に示すように、基材130であるガラスを、フッ酸を含むエッチング液を用いウェットエッチングによって除去し、次いでアンモニア過水により第二の導電層120の窒化チタンを除去する。その後、第一の配線層350を保護したレジストを有機溶剤及び酸素プラズマによって除去する。
このようにして、基板100の両面に第一の配線層350と第二の配線層360を形成した多層配線基板10Aが得られる。
本発明の実施形態に係る第二の多層配線基板の製造方法では、図5〜図7に示すように、基板100上に第一の絶縁層500を形成する工程と、第一の絶縁層500上に第一の導電層110を形成する工程と、基板100と第一の導電層110に基板貫通孔101を形成する工程と第一の導電層110上に支持基板200を形成する工程と、基板100下面より第二の導電層120を有する基材130を形成する工程と、前記第二の導電層120を給電層とし前記第二の導電層120よりめっき成長させた金属めっきからなる外部接続端子300および第一の配線層350の表面形状が前記支持基板200下面によって平坦化される工程と、を有するように構成されている。
まず、図5(a)に示すように、基板100を洗浄後、例えばポリイミド樹脂からなる第一の絶縁層500を形成する。第一の絶縁層500のパターンは、後に形成する外部接続端子300及び第一の配線層350の形状をなすように形成する。そして、基板100を窒素雰囲気中にて加熱処理をし、ポリイミド樹脂からなる第一の絶縁層500を硬化させる。
そしてエポキシ樹脂からなる接着層を硬化させた後、酸素プラズマによりエポキシ樹脂残渣を除去し、基板貫通孔101から第二の導電層120を露出させる。
支持基板200を取り除いた後、第一の配線層350の表面をレジストで保護した後に、図6(c)に示すように、基材130であるガラスを、フッ酸を含むエッチング液を用いウェットエッチングによって除去、次いでアンモニア過水により第二の導電層120の窒化チタン、および硫酸過水により第二の導電層120のCu薄膜をそれぞれ除去する。なお、上記のように第二の導電層120に窒化チタンを含むことにより、基板130をフッ酸を含むエッチング液でウェットエッチングする時の保護膜となりうる。
その後、第一の配線層350を保護したレジストを有機溶剤及び酸素プラズマによって除去する。その後、第一の導電層110で、不要なパターンの第一の導電層110をウェットエッチングにより除去し、予め定めた第一の配線層350のパターンを形成する。
ここで、窒化チタンに限定されることはなく、基板130をフッ酸を含むエッチング液でウェットエッチングするときの保護膜となり、かつ、第二の導電層120で給電層となるCu薄膜と基板100と密着させられればよく、例えば窒化タンタルであってもよい。
第三の実施形態に係る多層配線基板の製造方法では、図8〜図10に示すように、ガラスからなる基板100上に第一の絶縁層520を形成する工程と、基板100に基板100下面で径が広がるテーパ形状の基板貫通孔105を形成する工程と、基板貫通孔105が形成された基板100上面から第一の導電層110を形成する工程と、第一の導電層110上に支持基板200を形成する工程と、基板100下面より第二の導電層120を有する基材130を形成する工程とを有し、前記第二の導電層120を給電層とし前記第二の導電層120よりめっき成長させた金属めっきからなる外部接続端子300および第一の配線層350の表面形状が、前記支持基板200下面によって平坦化されるように構成されている。
まず、図8(a)に示すように、基板100を洗浄後、ポリイミド樹脂からなる第一の絶縁層520を形成する。第一の絶縁層520のパターンは、後に外部接続端子300及び第一の配線層350の形状をなすように形成する。そして、基板100を窒素雰囲気中にて加熱処理をし、ポリイミド樹脂からなる第一の絶縁層520を硬化させる。
本発明の第四の実施形態を、図11から図14にて説明する
まず、図11(a)、(b)に示すように、基板100を洗浄後、エポキシ樹脂からなる第一の絶縁層530を形成する。第一の絶縁層530のパターンは、後に外部接続端子300及び第一の配線層350の形状をなすように形成する。基板100を窒素雰囲気中にて加熱処理をし、エポキシ樹脂からなる第一の絶縁層530を硬化させる。
本発明の第五の実施形態を、図15にて説明する
個々の多層配線基板10Eは、基板100表面に半導体素子601、受動素子602を有するガラス基板とし、その製造方法は本発明の第三の実施形態と同一とする。複数の多層配線基板10Eの外部接続端子300同士をはんだからなる導電性接続材700で接続することで、積層化した積層化多層配線基板30を得る。
基板100はシリコン基板の例を述べたが、シリコン基板以外の半導体基板やガラス、セラミクスであってもよい。基板100に基板貫通孔101を形成したのちに基板絶縁層102を形成する工程を簡略化する観点からは、基板100はガラス、セラミクスが望ましく、特に基板100表面に半導体素子や受動素子を形成する場合はシリコン基板やガラスが望ましい。
支持基板200は、支持基板貫通孔210のみを有する実施例について述べたが、座繰り部を形成することで第一の配線層350の厚みを制限してもよい。また支持基板200および基材130は基板100とサイズおよび形状を合わせなくてもよい。
接着層はエポキシ樹脂の例を述べたが、ベンゾシクロブテン(BCB)樹脂やポリベンゾオキサゾール(PBO)樹脂、ポリイミド樹脂であってもよく、これらを含有するシート材料であってもよい。
ここで、基板100として0.5mm厚のシリコン基板を用いた。また、形成する第一の導電層110の膜厚はTi:50nm、Cu:300nmとした。
また、第二の導電層120を5μm厚のCuめっきおよび100nm厚の窒化チタンの積層膜とし、基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10では外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内でも平坦に形成することができ、また基板100内でも第一の配線層350の厚みを均一に形成することができた。
ここで、基板100として0.5mm厚のシリコン基板を用いた。また、形成する第一の導電層110の膜厚はTi:50nm、Cu:300nmとした。
また、第二の導電層120を300nm厚のCuおよび100nm厚の窒化チタンの積層膜を、また基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10では、外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内でも外部接続端子300を平坦に形成することができ、第一の実施形態と同様の効果を奏する。
ここで、基板100として0.5mm厚のガラス基板を用いた。
第二の導電層120として、300nm厚のCuおよび100nm厚の窒化チタンの積層膜を、また基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10では外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内でも外部接続端子300を平坦に形成することができた。
ここで、基板100として0.5mm厚のガラス基板を用いた。
第二の導電層120として、300nm厚のCuおよび100nm厚の窒化チタンの積層膜を、また基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10の製造方法では外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内で平坦に形成でき、また基板100を薄型化した後に基板貫通孔106を形成することで従来技術より微細ピッチの貫通配線330を有することができた。
なお、本発明の多層配線基板の製造方法は、図面を参照して説明した上述の各実施形態に限定されるものではなく、その技術的範囲において様々な変形例が考えられる。
例えば、基板貫通孔を複数の工程で形成して、貫通孔及び貫通配線断面に変曲点を有するようにしても良い。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
30 積層化多層配線基板
100 基板
101、105、106 基板貫通孔
110 第1の導電層
120 第2の導電層
130 基材
140 第2の導電層
200 支持基板
210 支持基板貫通孔
220 支持基板
300 外部接続端子
310 絶縁層
320 貫通配線
330 貫通配線
350 第1の配線層
360 第2の配線層
400、410、420、430、440、450、460、470、480 レジストパターン
500、510、520、530、540 絶縁層
601 半導体素子
602 受動素子
700 導電性接続材
Claims (12)
- 基板を貫通する貫通配線を有する多層配線基板の製造方法であって、
基板貫通孔を有する前記基板の一面側の第一の導電層上に支持基板を設ける工程と、
前記基板の他面側に第二の導電層を有する基材を設ける工程と、
前記第二の導電層を給電層としためっきを施すことで、前記第二の導電層よりめっき成長させて、前記基板貫通孔内に金属めっきからなる貫通配線を形成する工程と、を備え、
前記貫通配線を形成する工程では、めっき成長により形成される前記貫通配線の先端部が、前記支持基板の下面に突き当たることで平坦化され、
前記第一の導電層上に前記支持基板を設けるに際し、前記前記第一の導電層上に接着層を形成し、当該接着層上に前記支持基板を接着することを特徴とする多層配線基板の製造方法。 - 前記基板の一面側に第一の導電層を形成するに先立ち、前記基板の一面側に第一の絶縁層を形成し、当該第一の絶縁層上に前記第一の導電層を形成することを特徴とする請求項1に記載の多層配線基板の製造方法。
- 前記支持基板は、少なくとも1つ以上の支持基板貫通孔を有し、前記支持基板貫通孔を通してめっきを施すことで、前記第二の導電層よりめっき成長させることを特徴とする請求項1または2に記載の多層配線基板の製造方法。
- 前記第二の導電層を前記給電層としためっき工程によって形成される前記貫通配線により、前記第一の導電層と前記第二の導電層が電気的に接続することを特徴とする請求項1から3のいずれか1項に記載の多層配線基板の製造方法。
- 前記第二の導電層に導電層凸部を有することを特徴とする、請求項1から4のいずれか1項に記載の多層配線基板の製造方法。
- 前記基板が半導体素子あるいは受動素子のうち少なくとも一方を有することを特徴とする請求項1から5のいずれか1項に記載の多層配線基板の製造方法。
- 前記第一の導電層を形成した後に、前記基板及び前記第一の導電層の一部を取り除き、前記基板貫通孔を形成することを特徴とする請求項1から6のいずれか1項に記載の多層配線基板の製造方法。
- 前記基板貫通孔の形成方法は、サンドブラスト法、レーザー加工法、マイクロドリル加工法、ウェットエッチング、反応性イオンエッチングの工程を少なくとも1つを用いることを特徴とする請求項7に記載の多層配線基板の製造方法。
- 前記基板貫通孔を複数の工程で形成し、貫通孔及び貫通配線断面に変曲点を有することを特徴とする請求項7または8に記載の多層配線基板の製造方法。
- 前記基板貫通孔は、前記基板の一面側から他面側に向けて漸次径が広がるテーパ形状とされていることを特徴とする請求項1から6のいずれか1項に記載の多層配線基板の製造方法。
- 前記基板貫通孔の形成方法は、ブラスト加工法またはシリコン異方性エッチングであることを特徴とする請求項10に記載の多層配線基板の製造方法。
- 請求項1から11のいずれか1項に記載の多層配線基板の製造方法により製造された多層配線基板を積層することを特徴とする積層化多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009181079A JP5413035B2 (ja) | 2009-08-03 | 2009-08-03 | 多層配線基板の製造方法、積層化多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009181079A JP5413035B2 (ja) | 2009-08-03 | 2009-08-03 | 多層配線基板の製造方法、積層化多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035212A JP2011035212A (ja) | 2011-02-17 |
JP5413035B2 true JP5413035B2 (ja) | 2014-02-12 |
Family
ID=43763981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009181079A Expired - Fee Related JP5413035B2 (ja) | 2009-08-03 | 2009-08-03 | 多層配線基板の製造方法、積層化多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413035B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5538951B2 (ja) * | 2010-02-25 | 2014-07-02 | 東京エレクトロン株式会社 | 成膜方法、プログラム及びコンピュータ記憶媒体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63137498A (ja) * | 1986-11-28 | 1988-06-09 | 松下電工株式会社 | スル−ホ−ルプリント板の製法 |
JP4212905B2 (ja) * | 2003-01-23 | 2009-01-21 | 株式会社荏原製作所 | めっき方法およびこれに使用するめっき装置 |
JP4054269B2 (ja) * | 2003-03-20 | 2008-02-27 | Tdk株式会社 | 電子部品の製造方法および電子部品 |
KR100907841B1 (ko) * | 2004-09-24 | 2009-07-14 | 이비덴 가부시키가이샤 | 도금 방법 및 도금 장치 |
JP2009117438A (ja) * | 2007-11-02 | 2009-05-28 | Shinko Electric Ind Co Ltd | 配線パターンの形成方法および配線基板の製造方法 |
-
2009
- 2009-08-03 JP JP2009181079A patent/JP5413035B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011035212A (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828559B2 (ja) | 配線基板の製造方法及び電子装置の製造方法 | |
JP5617846B2 (ja) | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 | |
JP4716819B2 (ja) | インターポーザの製造方法 | |
JP5451719B2 (ja) | 配線基板及び半導体パッケージ | |
JP4906462B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
JP4202641B2 (ja) | 回路基板及びその製造方法 | |
WO2011089936A1 (ja) | 機能素子内蔵基板及び配線基板 | |
WO2019235617A1 (ja) | ガラスデバイスの製造方法、及びガラスデバイス | |
TWI578417B (zh) | 將一高密度多層薄膜轉移及電接合至一電路化及有彈性的有機基板之方法及其相關裝置 | |
CN1949952A (zh) | 多层配线板、使用多层配线板的半导体器件及其制造方法 | |
JP2014154800A (ja) | 配線基板及びその製造方法 | |
JP2009231752A (ja) | 配線基板の製造方法 | |
JP6029958B2 (ja) | 配線基板の製造方法 | |
TW200929477A (en) | Interposer and method for manufacturing interposer | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP6151724B2 (ja) | 実装構造体の製造方法 | |
JP2019102733A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2015207580A (ja) | 配線基板およびその製造方法 | |
JP6092555B2 (ja) | 配線基板の製造方法 | |
JP4447881B2 (ja) | インターポーザの製造方法 | |
JP2006339354A (ja) | 半導体ic及びその製造方法、並びに、半導体ic内蔵モジュール及びその製造方法 | |
US9254993B2 (en) | Method for connecting a precious metal surface to a polymer | |
JP5413035B2 (ja) | 多層配線基板の製造方法、積層化多層配線基板 | |
JP2008288607A (ja) | 電子部品実装構造の製造方法 | |
JP2007311492A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
LAPS | Cancellation because of no payment of annual fees |