JP4716819B2 - インターポーザの製造方法 - Google Patents

インターポーザの製造方法 Download PDF

Info

Publication number
JP4716819B2
JP4716819B2 JP2005239776A JP2005239776A JP4716819B2 JP 4716819 B2 JP4716819 B2 JP 4716819B2 JP 2005239776 A JP2005239776 A JP 2005239776A JP 2005239776 A JP2005239776 A JP 2005239776A JP 4716819 B2 JP4716819 B2 JP 4716819B2
Authority
JP
Japan
Prior art keywords
wiring
insulating material
interposer
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005239776A
Other languages
English (en)
Other versions
JP2007059452A (ja
Inventor
昌宏 春原
裕一 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005239776A priority Critical patent/JP4716819B2/ja
Priority to US11/505,899 priority patent/US7605463B2/en
Priority to EP06017442A priority patent/EP1758166A3/en
Publication of JP2007059452A publication Critical patent/JP2007059452A/ja
Priority to US12/081,639 priority patent/US7678685B2/en
Application granted granted Critical
Publication of JP4716819B2 publication Critical patent/JP4716819B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、インターポーザに関し、さらに詳しく述べると、配線基板と、該配線基板に搭載される電子素子（例えば、半導体チップ）との間に介挿されて半導体装置やその他の電子装置を構成するために用いられるインターポーザ（インターポーザ基板とも呼ばれる）に関する。本発明は、また、そのようなインターポーザの製造方法と、そのようなインターポーザを組み込んだ、半導体装置やその他の電子装置に関する。
周知の通り、半導体装置は、例えば多層回路基板のような配線基板の上にＩＣチップ、ＬＳＩチップのような半導体チップを搭載して構成されている。また、半導体装置の小型化に対応するため、配線基板と、半導体チップの間にインターポーザを介挿することがしばしば行なわれている。例えば、特許文献１は、半導体チップをフェイスダウンして半田バンプによりインターポーザと接続し、半導体チップの表面とインターポーザの間隙にアンダーフィル材を充填した半導体装置を記載している。インターポーザは、その内部を貫通して貫通電極を備えるとともに、その一方の表面において、半導体チップの電極に対応する位置に配線電極を有し、かつその他方の表面において、配線基板と接続するための外部接続端子（電極パッド）を有している。
従来、インターポーザは、エポキシ樹脂基板を基体として使用し、その基体にスルーホールを開けた後にそれぞれのスルーホールに導電性ペーストを充填するかもしくは銅の電解めっきにより貫通電極を形成するのが一般的であった。しかし、最近では、半導体装置の小型化、薄型化、高性能化などを実現するために高密度実装が要求されるようになっており、この要求を満たすため、エポキシ樹脂基板に代えて硬質で耐熱性のあるシリコン基板が使用されるようになっている。シリコン基板は特に、薄型化が可能であり、硬質であることに由来して半導体チップの実装時やボンディング時の信頼性を高めることができ、また、耐熱性であることに由来して、半導体装置の製造過程で高温度にさらされることがあっても、反りや変形などを生じないからである。
シリコン基板からなるインターポーザの製造において、スルーホールは、通常、リアクティブ・イオン・エッチング法（ＲＩＥ）やレーザードリリング法を用いて形成されている。また、貫通電極や配線の形成には、微細加工が可能であるため、ダマシン方式やＷＬＰ（Wafer Level Package）方式を使用することが提案されている。ダマシン方式は、例えば、予め形成されたスルーホールにＣＶＤ法（化学的気相成長法）やスパッタ法によってシード層を形成した後、スルーホールに電解めっきによって銅を充填し、最後に表面の余分な銅を化学的機械的研磨（ＣＭＰ）によって除去することからなっている（例えば、非特許文献１を参照されたい）。また、ＷＬＰ方式は、例えば、シード層の形成、レジストのパターニング、電解めっき、レジストの剥離、そしてシード層の除去を順次実施することからなっている。しかし、これらの方式を実施する場合には、プロセスが長く複雑であり、製造コストも増加するという問題がある。また、特にＣＭＰ研磨機、ＣＶＤ装置、スパッタ装置などを使用しなければならないので、装置コストが高いという問題がある。さらに、プロセスが複雑であるので、多層化によるパッケージの小型化が難しいという問題もある。
特開２０００−３１３４５号公報（特許請求の範囲、図１） K. Takahashi et al., Process Integration of 3D Chip Stack with Vertical Interconnection, p. 601-609, 2004 Electronic Components and Technology Conference
本発明の目的は、上述のような従来のシリコン基板からなるインターポーザの問題点を解決して、製造プロセスが短くかつ簡潔であり、ＣＭＰ研磨機、ＣＶＤ装置、スパッタ装置などの高価な装置を使用することなく製造を実施することが可能であり、さらには多層化も容易に可能であり、パッケージの小型化に寄与し得るインターポーザを提供することにある。
また、本発明の目的は、上記のようなインターポーザを、高価な製造装置に代えて安価で汎用の製造装置を使用して、短くかつ簡単な工程で製造できる方法を提供することにある。
さらに、本発明の目的は、インターポーザを備えた、小型、薄型、高性能、高密度実装等の要件を満たした電子装置を提供することにある。
本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
本発明者らは、上述のような目的を達成すべく鋭意研究した結果、配線のパターニングにいわゆる「インプリント技術」を使用し、かつ配線の形成に印刷技術を使用するのが有効であるということを発見し、本発明を完成した。
本発明は、その１つの面において、配線基板と、該配線基板に搭載される電子素子との間に介挿されて電子装置を構成するために用いられるインターポーザであって、
無機材料からなる平板状の基体と、該基体を貫通して形成された１個もしくはそれ以上のスルーホールに埋め込まれた導体からなる貫通配線と、前記基体の表面に予め定められたパターンで形成されるともに、前記貫通配線を介して電気的に導通された上部配線及び（又は）下部配線とを有しており、そして
前記貫通配線、上部配線及び下部配線は、それぞれ、前記基体の配線形成部位に少なくとも適用された絶縁材料の層に一括してあるいは順を追って付形された配線予備パターンの上に形成されており、かつ前記配線予備パターンの形成に使用された金型そのものからなるかもしくは、前記金型の微細構造パターンの転写により前記絶縁材料の層に形成された配線予備パターンの上に印刷、めっきもしくは蒸着によって適用された配線材料の層からなることを特徴とするインターポーザにある。
本発明のインターポーザにおいて、配線予備パターンは、いろいろな技術によって絶縁材料の層に付形することができるが、ナノインプリント技術によって付形することが好ましい。ナノインプリント技術とは、以下に詳細に説明するように、所望とする配線パターンに対応する微細な凹凸構造パターンを表面に有するナノ金型を用意した後、そのナノ金型をすでに形成してある絶縁材料の層に押し付け、凹凸構造パターンを絶縁材料の層に転写する技術である。
また、本発明のインターポーザにおいて、例えば貫通配線、上部配線、下部配線などの配線パターン及び必要に応じて電極パッド、外部接続端子などの導体パターンは、めっき、印刷、蒸着などの成膜法を使用して有利に形成することができるが、選ばれた材料からスクリーン印刷、インクジェット印刷などの印刷法を使用して形成するのが有利である。印刷法は、必要ならば、２種類以上の方法を組み合わせてもよい。また。めっき、印刷、蒸着などの成膜法を任意に組み合わせて使用してもよい。
さらに、本発明のインターポーザにおいて、基体の形成にはいろいろな無機材料を使用することができるが、好適な無機材料は、例えばシリコンなどの半導体材料やガラスであり、とりわけシリコンが有用である。
さらにまた、本発明のインターポーザは、いろいろな形態を有することができ、基体の少なくとも一方の表面に配線層が単層で形成されていてもよく、さもなければ、２層もしくはそれ以上の配線層が絶縁層を介して積層された多層構造で形成されていてもよい。
本発明は、そのもう１つの面において、配線基板と、該配線基板に搭載される電子素子との間に介挿されて電子装置を構成するために用いられるインターポーザであって、無機材料からなる平板状の基体と、該基体を貫通して形成された１個もしくはそれ以上のスルーホールに埋め込まれた導体からなる貫通配線と、前記基体のそれぞれの表面に予め定められたパターンで形成されるともに、前記貫通配線を介して電気的に導通された上部配線及び（又は）下部配線とを有しているインターポーザを製造するに当たって、
前記基体の配線形成部位に絶縁材料を少なくとも適用し、得られた絶縁材料の層に一括してあるいは順を追って配線予備パターンを付形した後、その配線予備パターンの上に前記貫通配線、上部配線及び下部配線を形成し、かつ、その際、前記配線予備パターンの形成に金型を使用し、使用された金型そのものを前記貫通配線、上部配線及び下部配線として利用するかもしくは、前記金型の微細構造パターンの転写により前記絶縁材料の層に付形された配線予備パターンの上に配線材料を印刷、めっきもしくは蒸着によって適用して前記貫通配線、上部配線及び下部配線を形成することを特徴とするインターポーザの製造方法にある。
本発明の製造方法において、配線予備パターンは、いろいろな技術によって絶縁材料の層に付形することができるが、上記した通り、ナノインプリント技術によって付形することが好ましい。また、貫通配線、上部配線、下部配線などは、上記した通り、選ばれた材料からスクリーン印刷、インクジェット印刷などの印刷法を使用して形成するのが有利である。
本発明によるインターポーザの製造方法は、好ましい１態様によると、下記の工程：
無機材料からなる平板状の基体を作製し、
前記基体の貫通配線形成部位に１個もしくはそれ以上のスルーホールを形成し、
絶縁材料を前記スルーホールに充填するとともに、前記基体の表面に所定の厚さで塗布して絶縁材料の層を形成し、
配線パターンに対応する微細な凹凸構造パターンを表面に有するナノ金型を前記絶縁材料の層に押し付けることによって前記凹凸構造パターンを前記絶縁材料の層に転写し、
前記ナノ金型を前記基体から分離して前記絶縁材料の層に付形された配線予備パターンを得、そして
前記配線予備パターンの上に配線材料を印刷、めっきもしくは蒸着によって適用して前記貫通配線、上部配線及び下部配線を形成すること
によって有利に実施することができる。ここで、平板状の基体は、必要ならば、肉厚のものを準備し、バックグラインディングによって背面研磨を行い、所要の厚さに調整してもよい。
また、本発明によるインターポーザの製造方法は、もう１つの好ましい態様によると、下記の工程：
無機材料からなる平板状の基体を作製し、
絶縁材料を前記基体の表面に所定の厚さで塗布して第１の絶縁材料の層を形成し、
第１の配線パターンに対応する微細な凹凸構造パターンを表面に有する第１のナノ金型を前記第１の絶縁材料の層に押し付けることによって、前記凹凸構造パターンを前記第１の絶縁材料の層に転写して第１の配線予備パターンを付形し、
前記基体の貫通配線形成部位に１個もしくはそれ以上のスルーホールを形成し、
前記基体の第１の絶縁材料の層とは反対側の表面に絶縁材料を所定の厚さで塗布して、その絶縁材料で前記スルーホールを充填するとともに第２の絶縁材料の層を形成し、
第２の配線パターンに対応する微細な凹凸構造パターンを表面に有する第２のナノ金型を前記第２の絶縁材料の層に押し付けることによって前記凹凸構造パターンを前記第２の絶縁材料の層に転写し、
前記第２のナノ金型を前記基体から分離して前記第２の絶縁材料の層に付形された第２の配線予備パターンを得、そして
前記第１及び第２の配線予備パターンの上に配線材料を印刷、めっきもしくは蒸着によって適用して前記貫通配線、上部配線及び下部配線を形成すること
によって有利に実施することができる。ここで、平板状の基体は、必要ならば、肉厚のものを準備し、バックグラインディングによって背面研磨を行い、所要の厚さに調整してもよい。また、第２の絶縁材料の層の形成に使用される絶縁材料は、所望ならば第１の絶縁材料の層の形成に使用された絶縁材料とは異なっていてもよいが、得られる絶縁性や製造コストなどの面から、第１及び第２の絶縁材料の層は同一の絶縁材料から形成するのが好ましい。
さらに、上記したような製造方法は、必要ならば、基体の表面に複数の配線層が絶縁層を介して積層された多層構造体を得るため、基体の作製工程に続く一連の加工工程を反復して実施してもよい。
本発明は、そのもう１つの面において、少なくとも１個の電子素子を備えた電子装置であって、配線基板の上部に本発明によるインターポーザを介して前記電子素子が搭載されていることを特徴とする電子装置にある。
本発明によれば、以下の詳細な説明から理解されるように、従来のシリコン基板からなるインターポーザの製造方法と違って、インプリント技術、特にナノインプリント技術を導入したことにより、インターポーザを短くかつ簡潔な製造プロセスで製造できる。また、製造に当たって、従来のように、ＣＭＰ研磨機や真空プロセスを利用したＣＶＤ装置、スパッタ装置などの高価な装置を使用する必要がなくなるので、製造コストの低減に大きく貢献ことができる。さらに、貫通配線などを微細パターンで形成することができ、寸法誤差も極く低いレベルに抑えることができるので、配線密度及びデバイスの信頼性を高めることができる。さらにまた、インターポーザの多層化が容易に可能であり、パッケージの高密度実装、小型化などに寄与することができる。
また、本発明によれば、インターポーザを備えた、小型、薄型、高性能、高密度実装等の要件を満たした電子装置を提供できる。
本発明は、上記したように、配線基板と、該配線基板に搭載される電子素子との間に介挿されて電子装置を構成するために用いられるインターポーザとその製造方法、そして本発明のインターポーザを備えた電子装置にある。ここで、「配線基板」とは、広義で使用されていて、電子素子等を搭載することが意図されている各種の実装基板、例えば多層配線基板などのようにすでに配線が作り込まれている配線基板、半導体基板（例えば、シリコン基板等）、ガラス基板、絶縁性樹脂基板などのように、後段の工程で配線の形成が予定されている基板などを意味している。また、「電子素子」は、例えば半導体素子（例えば、ＩＣチップ、ＬＳＩチップ等）などの能動素子、キャパシタ、レジスタなどの受動素子、あるいはその他の電子部品を意味し、また、したがって、「電子装置」は、各種の電子素子を搭載した装置（電子デバイス）を意味し、その典型例が、半導体装置である。
以下、本発明の好ましい実施の形態を添付の図面を参照しながら説明する。なお、下記の形態は一例であって、本発明はこれらの形態に限定されるものではないことを理解されたい。
図１は、本発明による半導体装置用インターポーザの一例を示したものである。図示のインターポーザ１０は、無機材料からなる平板状の基体１と、基体１を貫通して形成されたスルーホールに埋め込まれた導体からなる貫通配線５と、基体１の表面に予め定められたパターンで形成されかつ貫通配線５を介して電気的に導通された上部配線６とを有している。
図示していないが、上部配線６には、例えばＬＳＩチップのような半導体素子を搭載可能である。例えば、半導体素子の下面に外部端子として予め形成されたはんだバンプとインターポーザ１０の上部配線６に形成された電極パッドとを、はんだバンプを介して接合できる。また、配線基板の電極とインターポーザ１０の貫通配線５の端面に形成された電極パッドとをはんだバンプを介して接合できる。さらに、配線基板とインターポーザ１０の間、そしてインターポーザ１０と半導体素子の間には、それぞれ、絶縁性の封止樹脂（アンダーフィル材）を充填するのが一般的である。
貫通配線５及び上部配線６は、基体１のスルーホールや上部表面に直接的に形成されたものではなく、基体の配線形成部位に少なくとも適用された絶縁材料の層３の上に形成されている。本発明のインターポーザ１０では特に、かかる絶縁材料の層３の上に所望とする配線パターンに対応させて配線予備パターンをインプリント法によって形成した後、得られた配線予備パターンの凹凸の上やスルーホールの内部に配線材料を印刷、めっき、蒸着などによって適用し、それぞれの配線を形成したことを特徴とする。配線の形成には、特に、導体ペーストのスクリーン印刷、導電性インクのインクジェット印刷などを有利に使用することができる。なお、配線予備パターンは、絶縁材料の層に一括して付形してもよく、所望とするインターポーザの構成や製造方法によっては、段階を追って順次形成してもよい。別法によれば、貫通配線５及び上部配線６は、インプリント法に使用した金型を、基体から取り外さないで、そのまま配線として利用してもよい。
さらに具体的に説明すると、本発明によるインターポーザにおいて、その主体を構成する基体は、通常、耐熱性及び絶縁性を有する無機材料から形成される好ましい。これは、半導体装置用インターポーザは、半導体装置等の製造（例えば、スパッタリング工程）において一般的には高温環境にさらされることから、反りや変形の発生を防止するために、さらには、配線基板と電子素子の間の電気的な導通を確実なものとするために望ましいからである。適当な基体材料としては、以下に列挙するものに限定されるわけではないけれども、例えばシリコン等の半導体材料、ガラスなどを挙げることができる。なお、最近においてインターポーザに求められている特性や加工の容易性などを考慮すると、シリコンから基体を形成するのがとりわけ有利である。
基体は、通常、平板の形で使用される。基体の大きさは、特に限定されるものではなく、所望とするインターポーザの機能や大きさなどに応じて任意に変更することができる。基体の厚さは、通常、約３０〜３００μｍの範囲であり、好ましくは、約５０〜２００μｍの範囲である。インターポーザの薄型化のため、通常、５０μｍの近傍で基体を使用することが推奨される。また、基体の大きさ（一辺の長さ）は、基体の主たる表面が正方形であると仮定して、通常、約２．０〜３０．０ｍｍの範囲である。なお、基体は、例えばシリコンウエハのような円板をダイシングなどで個々の小片に切り出すことによって容易に作製することができる。個々の基体の切り出しは、通常、シリコンウエハ上にインターポーザの実質的な部分を形成した後、一括取りで有利に行われる。また、最初にインターポーザを肉厚で切り出し、引き続いていわゆるバックグラインディングによって背面研磨を行い、所要の厚さに調整してもよい。
本発明のインターポーザでは、基体を貫通した貫通配線を形成するため、基体の所定の位置（１個所もしくは２個所以上）に基体を貫通する細孔（スルーホール）を形成することが必要である。スルーホールは、いろいろな技法を使用して形成することができる。例えば、基体としてシリコン基板を使用した場合には、ＹＡＧレーザあるいはエキシマレーザ等により、所要の大きさの複数個のスルーホールを形成することができる。スルーホールの形成後、ポリッシングにより基体の表面を平滑化するのが一般的である。また、ガラス基板を使用した場合には、スルーホールは、マスクを用いてエッチングにより孔明け加工するか、マスクを用いてサンドブラストにより孔明け加工するとよい。ガラス基板の場合も、表面が平滑であることが好適である。
また、スルーホールは、所望とするインターポーザの構成に応じていろいろな大きさで形成することができる。スルーホールの大きさは、通常、φ１０〜３００μｍ程度であり、好ましくはφ３０〜１００μｍ程度であり、最も好ましくはφ５０μｍ程度である。
従来の方法の場合、スルーホールの形成後にめっきなどによって導体金属（例えば、銅、アルミニウム等）を充填し、貫通配線を形成するのが一般的であるが、本発明の場合、上記したように、基体の配線形成部位に少なくとも絶縁材料を適用して、スルーホールをその絶縁材料で充填するとともに、基体の表面にも同じ絶縁材料を所要の厚さで堆積する。ここで、絶縁材料としてはいろいろな材料を使用することができるが、通常、熱可塑性樹脂、紫外線硬化性樹脂など、例えばポリイミド樹脂を使用することができる。また、絶縁材料の層は、いろいろな手法を使用して形成することができる。適当な成膜法として、例えば、スピンコート法、スクリーン印刷法などを挙げることができる。また。絶縁材料の層は、いろいろな厚さで形成することができるが、通常、約５〜５０μｍの範囲であり、好ましくは、約１０〜２０μｍの範囲である。なお、本発明の実施において、スルーホールを絶縁材料で充填するとともに、基体の表面にも同じ絶縁材料で所要の厚さの層を形成するのが一般的であるが、スルーホールの充填と絶縁材料の層の形成は、同時に行なってもよく、それぞれ独立して行なってもよい。スルーホールの充填と絶縁材料の層の形成を独立に行なう場合、以下に説明するように、最低で２回のインプリント工程が必要となるであろう。
上記のようにして絶縁材料でスルーホールを充填したり基体の表面に絶縁材料の層を形成した後、スルーホールの内部及び絶縁材料の層の上に所望とする配線パターンに対応させて配線予備パターンを形成する。配線予備パターンは、本発明に従いインプリント技術、特にナノインプリント技術によって絶縁材料の層に付形することが好ましい。ナノインプリント技術を使用することによって、所望とする配線パターンに対応する微細な凹凸構造パターンを表面に有するナノ金型を絶縁材料の層に押し付け、凹凸構造パターンを絶縁材料の層に転写すことができる。ナノ金型の材質としては、例えば、ニッケル、シリコン、ガラスなどを挙げることができる。この技術によれば、ナノ金型の凸部をスルーホールの内部に挿入することで、ナノ金型の引き出し後、貫通配線を形成するのに有用なやや小ぶりの第２のスルーホールを再び基体に形成することができる。なお、配線予備パターンは、絶縁材料の層に一括して付形してもよく、さもなければこれを変形して、最初の段階で絶縁材料の層にのみ配線予備パターンを形成し、後段の任意の段階でスルーホールに絶縁材料を充填してもよい。
引き続いて、得られた配線予備パターンの凹凸の上や第２のスルーホールの内部に配線材料（例えば、銀、銅などの導体金属）を印刷、めっき、蒸着などによって適用し、貫通配線、上部配線、そして下部配線を形成する。配線の形成には、特に、銀、銅などの導体ペーストのスクリーン印刷、銀、銅などの導電性インクのインクジェット印刷などを有利に使用することができる。また、銀、銅などをめっきによって第２のスルーホールに充填して貫通配線を形成するとともに、上部配線、下部配線などを形成してもよい。別法によれば、貫通配線、上部配線及び下部配線を上記のような手法によって形成することを省略して、インプリント技術に使用した金型を、基体から取り外さないで、そのまま配線として利用することができる。この場合の金型の材料としては、例えば、ニッケル、銅などを有利に使用することができる。
本発明のインターポーザは、その基体に貫通配線、上部配線及び下部配線を備えることに加えて、インターポーザの分野で一般的な追加の要素を任意に有することができる。例えば、貫通配線の両端面、すなわち、基体の表裏面に露出した配線層は、電極パッドの形に形成するか、あるいは形成後の配線層をパターニングして電極パッドを形成することができる。電極パッドの形は特に制限されないけれども、一般的にはランドの形に突出させることが好ましく、また、はんだバンプ等を収納しやすいように受け皿形状に加工することが好ましい。また、貫通配線の両端面は、このように電極パッドを形成してそのまま使用してもよいけれども、先に説明したように、はんだバンプやその他の接合手段をさらに備えることが好ましい。はんだバンプ等を介在させることによって、インターポーザとその他の部品との接合をより確実にかつ強固に行うことができるからである。
さらに加えて、本発明のインターポーザにおいて、基体の表面及び（又は）裏面に、一体的に作り込まれた追加の機能素子を薄膜の形で形成してもよい。ここで、機能素子は、例えば半導体素子などの能動素子であってもよく、さもなければ、キャパシタ、レジスタ、インダクタ等の受動素子であってもよい。また、機能素子は、例えば再配線層のような特定の配線などであってもよい。これらの機能素子は、単独で使用してもよく、２種以上を任意に組み合わせて使用してもよい。
図２は、本発明による半導体装置用インターポーザのもう１つの形態を示した断面図である。インターポーザ２０は、図１のインターポーザ２０と同様な構成を有しているけれども、上部の絶縁層２１に加えて下部の絶縁層２４を有し、かつ貫通配線に接続した上部配線２６に加えて下部配線２７を有する点で相違し、また、以下に説明するように、製造プロセスにも違いがある。しかし、インターポーザ２０の特性等は、図１のインターポーザ２０の特性等と比較可能である。
図３は、本発明による半導体装置用インターポーザのさらにもう１つの形態を示した断面図である。インターポーザ３０は、基体１の周囲においては図２のインターポーザ２０と同様な構成を有しているけれども、図から理解される通り、複数の配線層が絶縁層を介して積層された多層構造を有する点で相違する。
具体的に説明すると、インターポーザ３０は、例えば、シリコンからなる基体１（厚さ２００μｍ）からなり、そのスルーホール（直径５０μｍ）に銅インクのインクジェット印刷で形成された貫通配線５を有している。また、貫通配線５の上端面は上部配線６に、下端面は下部配線７に、それぞれ一体化している。また、これらに配線は、基体１の上に直接に形成されたものではなくインプリント技術で形成された層間絶縁樹脂層（厚さ１μｍのポリイミド膜）３を介して形成されている。なお、層間絶縁樹脂層３において、これらの配線を有しない領域の厚さは、１０μｍである。ここまでは、図２のインターポーザ２０と同様な構成である。
図３のインターポーザ３０は、本発明に従い再びインプリント技術が実施されている。すなわち、例えば基対の上部について説明すると、次のような手順で追加の配線が形成されている。
（１）インプリント技術による、配線予備パターンを有する層間絶縁樹脂層３３の形成、
（２）層間絶縁樹脂層３３の所定の部位におけるビアホールの形成、
（３）銅インクのインクジェット印刷による、貫通配線３５及び上部配線３６の形成、
（４）ソルダーレジストによるパッシベーション膜の形成（ポリイミド膜やＳｉＮ膜であってもよい）、及び
（５）ボード接続端子（はんだボール）の形成。
引き続いて、添付の図面を参照して本発明のインターポーザとその製造方法を説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。
実施例１
本例では、図１に示した半導体装置用インターポーザの製造を図４及び図５を参照して説明する。
まず、図４（Ａ）に示すように、所定のサイズをもったシリコンウエハ１（本例では、厚さ６２５μｍ）を用意する。
次いで、シリコンウエハ１の厚さを２００μｍとなすため、図４（Ｂ）に示すように背面研磨を行なう。背面研磨は、市販の背面研磨機を使用して実施できる。図中、点線で示した部分が除去される。
厚さ２００μｍのシリコンウエハ１を作製した後、シリコンウエハ１の表面にエッチング耐性に優れたレジストを塗布し、硬化後にパターニングする。図４（Ｃ）に示すように、レジストパターン２を備えたシリコンウエハ１が得られる。ここで、レジストパターン２の開口２ａは、後段の工程で貫通配線を形成するためのものであり、その直径は、例えば、約５０〜１５０μｍの範囲で任意に変更可能である。
レジストパターン２の形成後、そのレジストパターンをマスクとして下地のシリコンウエハ１をエッチングし、図４（Ｄ）に示すように、微細の貫通孔（スルーホール）１１を形成する。エッチングには、シリコンウエハのエッチングに一般的に使用されている技術、例えばプラズマエッチング、スパッタエッチング、リアクティブイオンエッチング（ＲIＥ）などを使用することができる。例えば、プラズマエッチングは、ＣＦ４やＳＦ６をエッチングガスとして使用して実施することができる。また、このようなドライエッチングプロセスに代えて、エッチング液を使用したウエットエッチングプロセスを使用してもよい。さらに、例えばＣＯ２レーザやＹＡＧレーザを使用したレーザ加工によってスルーホールを形成してもよく、このような方法を使用すると上述のレジストプロセスも省略することができる。
次いで、配線予備パターンを備えた層間絶縁膜を後段の工程で形成するため、インプリントプロセスに移行する。まず、図４（Ｅ）に示すように、シリコンウエハ１の上面とスルーホール１１に例えば熱可塑性の樹脂又は紫外線硬化性樹脂（本例では、ポリイミド樹脂）をスクリーン印刷で塗布して絶縁樹脂の層３を形成する。
上記のようにして絶縁樹脂の層３を形成した後、図５（Ｆ）に示すように、別に用意しておいた、所望とする配線パターンに対応する微細な凹凸構造パターンを表面に有するナノ金型４を絶縁樹脂の層３に押し付ける。ナノ金型４は、例えば、ニッケル、シリコン、ガラスなどを微細加工して作製したものである。ここで、ナノ金型４とシリコンウエハ１の位置合わせが肝要であるので、例えば上下カメラ（図示せず）を使用して入念なアライメントを行なう。さらに続けて、図５（Ｇ）に示すように、ナノ金型４をシリコンウエハ１の絶縁樹脂の層３に押し込み、この状態のままで絶縁樹脂を硬化させる。
絶縁樹脂の層３の硬化が確認された後、ナノ金型４をシリコンウエハ１から分離する。図５（Ｈ）に示すように、ナノ金型４の凹凸構造パターンが絶縁樹脂の層３に転写された、換言すると、配線予備パターンが絶縁樹脂の層３に付形されたシリコンウエハ１が得られる。配線予備パターンの開口１３は、貫通配線を形成するための空間として機能することができる。
上記のようにして配線予備パターンを形成した後、銅ペーストのスクリーン印刷によって配線の形成を行なう。図５（Ｉ）に示すように、層間絶縁膜３を介して銅の貫通配線５と銅の上部配線６を備えたインターポーザ１０が得られる。なお、本例ではスクリーン印刷を用いて配線を形成したが、代わりにインクジェット印刷を利用することも推奨される。また、必要ならば、従来一般的に使用されているめっき法を用いて配線を形成してもよい。
実施例２
本例では、図２に示した半導体装置用インターポーザの製造を図６〜図８を参照して説明する。
まず、図６（Ａ）に示すように、所定のサイズをもったシリコンウエハ１（本例では、厚さ５０μｍ）を用意する。
次いで、第１の配線予備パターンを備えた第１の層間絶縁膜を後段の工程で形成するため、１回目のインプリントプロセスに移行する。まず、図６（Ｂ）に示すように、シリコンウエハ１の上面に例えば熱可塑性の樹脂又は紫外線硬化性樹脂（本例では、ポリイミド樹脂）をスクリーン印刷で塗布して第１の絶縁樹脂の層２１を厚さ５μｍで形成する。
上記のようにして絶縁樹脂の層２１を形成した後、別に用意しておいた第１のナノ金型４１を第１の絶縁樹脂の層２１に押し付ける。第１のナノ金型４１は、例えば、ニッケル、シリコン、ガラスなどを微細加工して作製したものであり、図６（Ｃ）に示すように、第１の配線パターンに対応する微細な凹凸構造パターンを表面に有している。この第１のナノ金型４１を第１の絶縁樹脂の層２１に押し付け、そのままの状態で絶縁樹脂の層２１を硬化させる。絶縁樹脂の層２１の硬化が確認された後、第１のナノ金型４１をシリコンウエハ１から分離する。図６（Ｃ）に示すように、第１のナノ金型４１の凹凸構造パターンが絶縁樹脂の層２１に転写された、換言すると、第１の配線予備パターン２１ａが絶縁樹脂の層２１に付形されたシリコンウエハ１が得られる。
次いで、図６（Ｄ）に示すように、シリコンウエハ１の表面にエッチング耐性に優れたレジストを塗布し、硬化後にパターニングする。図示するように、レジストパターン２２を備えたシリコンウエハ１が得られる。ここで、レジストパターン２２の開口２２ａは、後段の工程で貫通配線を形成するためのものであり、その直径は、例えば、約５０〜１５０μｍの範囲で任意に変更可能である。
次いで、レジストパターン２２の存在において下地の絶縁樹脂の層２１をアッシングし、露出部分を選択的に除去する。マスクとして使用したレジストパターン２２を除去すると、図６（Ｅ）に示すように、開口２１ｂが絶縁樹脂の層２１に形成されたシリコンウエハ１が得られる。
引き続いて、絶縁樹脂の層２１をマスクとして下地のシリコンウエハ１をエッチングし、図７（Ｆ）に示すように、貫通配線形成のためのスルーホール１１を形成する。エッチングには、上記したように、例えばプラズマエッチング、スパッタエッチング、リアクティブイオンエッチング（ＲIＥ）などを使用することができる。
次いで、第２の配線予備パターン（貫通配線部も含む）を備えた第２の層間絶縁膜を後段の工程で形成するため、２回目のインプリントプロセスに移行する。まず、図７（Ｇ）に示すように、シリコンウエハ１のスルーホール１１に充填された絶縁樹脂のストッパーとして使用するため、シリコンウエハ１の上面に市販のマスキングテープ２３を貼付する。次いで、シリコンウエハ１の下面に例えば熱可塑性の樹脂又は紫外線硬化性樹脂（本例では、第１の絶縁樹脂の層２１の形成に使用したものと同一のポリイミド樹脂）をスクリーン印刷で塗布する。図示されるように、第２の絶縁樹脂の層２４が形成される。
上記のようにして第２の絶縁樹脂の層２４を形成した後、図７（Ｈ）に示すように、別に用意しておいた第２のナノ金型４２を第２の絶縁樹脂の層２４に押し付ける。第２のナノ金型４２は、例えば、ニッケル、シリコン、ガラスなどを微細加工して作製したものであり、図示されるように、第２の配線パターンに対応する微細な凹凸構造パターンを表面に有している。この第２のナノ金型４２を第２の絶縁樹脂の層２４に押し付け、そのままの状態で絶縁樹脂の層２４を硬化させる。
第２の絶縁樹脂の層２４の硬化が確認された後、第２のナノ金型４２をシリコンウエハ１から分離すると、図７（Ｉ）に示すように、第２のナノ金型４２の凹凸構造パターンが第２の絶縁樹脂の層２４に転写された、換言すると、第２の配線予備パターン２４ａが第２の絶縁樹脂の層２４に付形されたシリコンウエハ１が得られる。なお、第２の配線予備パターン２４ａは、貫通配線形成のための第２のスルーホール２９の内壁にも延在している。
上記のようにして配線予備パターンをシリコンウエハの両面に形成した後、銅ペーストのスクリーン印刷によって配線の形成を行なう。本例では、図８（Ｊ）及び（Ｋ）に示すように、シリコンウエハ１に片面ずつ配線を形成した。図８（Ｋ）に示すように、層間絶縁膜２１及び２４を介してそれぞれ銅の上部配線２６及び銅の下部配線２７が形成され、さらにこれらの配線を銅通した銅の貫通配線２５を備えたインターポーザ２０が得られる。なお、本例ではスクリーン印刷を用いて配線を形成したが、代わりにインクジェット印刷を利用することも推奨される。また、必要ならば、従来一般的に使用されているめっき法を用いて配線を形成してもよい。
さらに、図示されていないが、図６（Ｂ）〜図８（Ｋ）に示した一連の加工工程を繰り返すことで、例えば図３に示したような多層配線をもったインターポーザも作製することができる。
本発明による半導体装置用インターポーザの１形態を示した断面図である。 本発明による半導体装置用インターポーザのもう１つの形態を示した断面図である。 本発明による半導体装置用インターポーザのさらにもう１つの形態を示した断面図である。 図１に示したインターポーザの製造方法（その１）を順を追って示した断面図である。 図１に示したインターポーザの製造方法（その２）を順を追って示した断面図である。 図２に示したインターポーザの製造方法（その１）を順を追って示した断面図である。 図２に示したインターポーザの製造方法（その２）を順を追って示した断面図である。 図２に示したインターポーザの製造方法（その３）を順を追って示した断面図である。
符号の説明
１ 基体
３ 絶縁材料の層
５ 貫通配線
６ 上部配線
１０ インターポーザ
２０ インターポーザ
３０ インターポーザ

Claims (7)

  1. 配線基板と、該配線基板に搭載される電子素子との間に介挿されて電子装置を構成するために用いられるインターポーザであって、シリコンからなる平板状の基体と、該基体を貫通して形成された１個もしくはそれ以上のスルーホールに埋め込まれた導体からなる貫通配線と、前記基体のそれぞれの表面に予め定められたパターンで形成されるともに、前記貫通配線を介して電気的に導通された上部配線及び、又は下部配線とを有しているインターポーザを製造するに当たって、
    シリコンからなる平板状の基体を作製し、
    前記基体の貫通配線形成部位に１個もしくはそれ以上のスルーホールを形成し、
    絶縁材料を前記スルーホールに充填するとともに、前記基体の表面に所定の厚さで塗布して絶縁材料の層を形成し、
    配線パターンに対応する微細な凹凸構造パターンを表面に有するナノ金型を前記絶縁材料の層に押し付けることによって前記凹凸構造パターンを前記絶縁材料の層に転写し、
    前記ナノ金型を前記基体から分離して前記絶縁材料の層に付形された配線予備パターンを得、そして
    前記配線予備パターンの上に配線材料を印刷、めっきもしくは蒸着によって適用して前記貫通配線、上部配線及び下部配線を形成することを特徴とするインターポーザの製造方法。
  2. 前記配線予備パターンを、配線パターンに対応する微細な凹凸構造パターンを表面に有するナノ金型を前記絶縁材料の層に押し付け、前記凹凸構造パターンを前記絶縁材料の層に転写するナノインプリント技術によって付形することを特徴とする請求項１に記載のインターポーザの製造方法。
  3. 前記貫通配線、上部配線及び、又は下部配線を、前記配線材料のスクリーン印刷、インクジェット印刷又はその組み合わせによって形成することを特徴とする請求項１又は２に記載のインターポーザの製造方法。
  4. 配線基板と、該配線基板に搭載される電子素子との間に介挿されて電子装置を構成するために用いられるインターポーザであって、シリコンからなる平板状の基体と、該基体を貫通して形成された１個もしくはそれ以上のスルーホールに埋め込まれた導体からなる貫通配線と、前記基体のそれぞれの表面に予め定められたパターンで形成されるともに、前記貫通配線を介して電気的に導通された上部配線及び、又は下部配線とを有しているインターポーザを製造するに当たって、
    シリコンからなる平板状の基体を作製し、
    絶縁材料を前記基体の表面に所定の厚さで塗布して第１の絶縁材料の層を形成し、
    第１の配線パターンに対応する微細な凹凸構造パターンを表面に有する第１のナノ金型を前記第１の絶縁材料の層に押し付けることによって、前記凹凸構造パターンを前記第１の絶縁材料の層に転写して第１の配線予備パターンを付形し、
    前記基体の貫通配線形成部位に１個もしくはそれ以上のスルーホールを形成し、
    前記基体の第１の絶縁材料の層とは反対側の表面に絶縁材料を所定の厚さで塗布して、その絶縁材料で前記スルーホールを充填するとともに第２の絶縁材料の層を形成し、
    第２の配線パターンに対応する微細な凹凸構造パターンを表面に有する第２のナノ金型を前記第２の絶縁材料の層に押し付けることによって前記凹凸構造パターンを前記第２の絶縁材料の層に転写し、
    前記第２のナノ金型を前記基体から分離して前記第２の絶縁材料の層に付形された第２の配線予備パターンを得、そして
    前記第１及び第２の配線予備パターンの上に配線材料を印刷、めっきもしくは蒸着によって適用して前記貫通配線、上部配線及び下部配線を形成することを特徴とするインターポーザの製造方法。
  5. 前記配線予備パターンを、配線パターンに対応する微細な凹凸構造パターンを表面に有するナノ金型を前記絶縁材料の層に押し付け、前記凹凸構造パターンを前記絶縁材料の層に転写するナノインプリント技術によって付形することを特徴とする請求項４に記載のインターポーザの製造方法。
  6. 前記貫通配線、上部配線及び、又は下部配線を、前記配線材料のスクリーン印刷、インクジェット印刷又はその組み合わせによって形成することを特徴とする請求項４又は５に記載のインターポーザの製造方法。
  7. 前記基体の作製工程に続く一連の加工工程を反復して前記基体の表面に複数の配線層が絶縁層を介して積層された多層構造体を形成することを特徴とする請求項１〜６のいずれか１項に記載のインターポーザの製造方法。
JP2005239776A 2005-08-22 2005-08-22 インターポーザの製造方法 Active JP4716819B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005239776A JP4716819B2 (ja) 2005-08-22 2005-08-22 インターポーザの製造方法
US11/505,899 US7605463B2 (en) 2005-08-22 2006-08-18 Interposer and method for producing the same and electronic device
EP06017442A EP1758166A3 (en) 2005-08-22 2006-08-22 Interposer and method for producing the same and electronic device
US12/081,639 US7678685B2 (en) 2005-08-22 2008-04-18 Interposer and method for producing the same and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005239776A JP4716819B2 (ja) 2005-08-22 2005-08-22 インターポーザの製造方法

Publications (2)

Publication Number Publication Date
JP2007059452A JP2007059452A (ja) 2007-03-08
JP4716819B2 true JP4716819B2 (ja) 2011-07-06

Family

ID=37529326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005239776A Active JP4716819B2 (ja) 2005-08-22 2005-08-22 インターポーザの製造方法

Country Status (3)

Country Link
US (2) US7605463B2 (ja)
EP (1) EP1758166A3 (ja)
JP (1) JP4716819B2 (ja)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678385B2 (en) * 2004-04-28 2010-03-16 Biomet Manufacturing Corp. Irradiated implantable bone material
US7390700B2 (en) * 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
WO2008002670A2 (en) * 2006-06-29 2008-01-03 Icemos Technology Corporation Varying pitch adapter and a method of forming a varying pitch adapter
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
JP2009099681A (ja) 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
US20090123877A1 (en) * 2007-11-14 2009-05-14 Hui-Shen Shih Method for forming an opening of nano-meter scale
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US7919851B2 (en) * 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
JP2010129934A (ja) * 2008-11-30 2010-06-10 Sintokogio Ltd ガラス回路基板及びガラス回路基板の製造方法
JP5471268B2 (ja) 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
JP4900508B2 (ja) * 2008-12-26 2012-03-21 大日本印刷株式会社 貫通電極基板及びその製造方法
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
JP5740389B2 (ja) 2009-03-27 2015-06-24 アプライド・ナノテック・ホールディングス・インコーポレーテッド 光焼結及び／またはレーザー焼結を強化するためのバッファ層
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8987886B2 (en) * 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9231328B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US9275934B2 (en) * 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8357591B2 (en) 2011-04-14 2013-01-22 Harris Corporation Method of processing a wafer by using and reusing photolithographic masks
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
US9236274B1 (en) * 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9583365B2 (en) * 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
WO2014011578A1 (en) 2012-07-09 2014-01-16 Applied Nanotech Holdings, Inc. Photosintering of micron-sized copper particles
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US20140306349A1 (en) * 2013-04-11 2014-10-16 Qualcomm Incorporated Low cost interposer comprising an oxidation layer
US9368475B2 (en) 2013-05-23 2016-06-14 Industrial Technology Research Institute Semiconductor device and manufacturing method thereof
TWI539572B (zh) 2013-05-23 2016-06-21 財團法人工業技術研究院 半導體裝置及其製造方法
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
KR101607981B1 (ko) * 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105723817B (zh) * 2013-11-14 2020-05-29 阿莫绿色技术有限公司 柔性印刷电路基板及其制造方法
TWI544555B (zh) * 2014-02-11 2016-08-01 東琳精密股份有限公司 半導體封裝結構及其製造方法
TWI670803B (zh) 2014-03-31 2019-09-01 日商凸版印刷股份有限公司 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US9570385B2 (en) 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector
JP6319523B2 (ja) * 2015-10-08 2018-05-09 大日本印刷株式会社 検出素子
US10104773B2 (en) 2016-01-27 2018-10-16 Northrop Grumman Systems Corporation Resilient micro lattice electrical interconnection assembly
JP6852404B2 (ja) * 2017-01-06 2021-03-31 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
US10418311B2 (en) 2017-03-28 2019-09-17 Micron Technology, Inc. Method of forming vias using silicon on insulator substrate
WO2019098012A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
CN211909269U (zh) * 2017-11-16 2020-11-10 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
JP7117615B2 (ja) * 2017-12-08 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
CN110783727A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015654A (ja) * 1999-07-01 2001-01-19 Hitachi Ltd インターポーザ及びその製造方法とそれを用いた回路モジュール
JP2005045168A (ja) * 2003-07-25 2005-02-17 Tokyo Electron Ltd インプリント方法およびインプリント装置
JP2005108924A (ja) * 2003-09-29 2005-04-21 Ibiden Co Ltd 多層プリント配線板およびその製造方法
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
JP2005527974A (ja) * 2002-05-24 2005-09-15 ワイ． チョウ，スティーヴン， 界誘導圧力インプリント・リソグラフィの方法および装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
DE69534332T2 (de) * 1994-05-13 2006-05-24 Dai Nippon Printing Co., Ltd. Mehrschichtige leiterplatte und verfahren zu deren herstellung
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
JP2000031345A (ja) 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
JP2001196491A (ja) * 2000-01-06 2001-07-19 Motorola Inc Ｉｃパッケージおよびその製造方法
US6444576B1 (en) * 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP4329251B2 (ja) * 2000-10-03 2009-09-09 ソニー株式会社 積層型半導体装置の製造方法
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015654A (ja) * 1999-07-01 2001-01-19 Hitachi Ltd インターポーザ及びその製造方法とそれを用いた回路モジュール
JP2005527974A (ja) * 2002-05-24 2005-09-15 ワイ． チョウ，スティーヴン， 界誘導圧力インプリント・リソグラフィの方法および装置
JP2005045168A (ja) * 2003-07-25 2005-02-17 Tokyo Electron Ltd インプリント方法およびインプリント装置
JP2005108924A (ja) * 2003-09-29 2005-04-21 Ibiden Co Ltd 多層プリント配線板およびその製造方法
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法

Also Published As

Publication number Publication date
US7678685B2 (en) 2010-03-16
US20080241997A1 (en) 2008-10-02
EP1758166A2 (en) 2007-02-28
US7605463B2 (en) 2009-10-20
US20070108591A1 (en) 2007-05-17
EP1758166A3 (en) 2011-09-21
JP2007059452A (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
JP4716819B2 (ja) インターポーザの製造方法
US10483235B2 (en) Stacked electronic device and method for fabricating the same
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP6590179B2 (ja) 多層複合電子構造体の側面を終端する方法
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP2008153326A (ja) 半導体装置の製造方法
JP2014154800A (ja) 配線基板及びその製造方法
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
US11024573B2 (en) Substrate structure with high-density wiring and manufacturing method thereof
US20230092242A1 (en) Dielectric layer separating a metal pad of a through glass via from a surface of the glass
TW201906021A (zh) 半導體封裝結構及其製造方法
KR101167429B1 (ko) 반도체 패키지의 제조방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
TW201640976A (zh) 堆疊電子裝置及其製造方法
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
JP5118614B2 (ja) 半導体装置の製造方法
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
TWI593073B (zh) 用於形成半導體封裝的方法、封裝設備以及晶片系統
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JP2005332848A (ja) 多層配線基板およびその製造方法
KR20100126991A (ko) 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법
JP2016219646A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3