CN105723817B - 柔性印刷电路基板及其制造方法 - Google Patents

柔性印刷电路基板及其制造方法 Download PDF

Info

Publication number
CN105723817B
CN105723817B CN201480062211.6A CN201480062211A CN105723817B CN 105723817 B CN105723817 B CN 105723817B CN 201480062211 A CN201480062211 A CN 201480062211A CN 105723817 B CN105723817 B CN 105723817B
Authority
CN
China
Prior art keywords
layer
deposition
circuit
forming
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480062211.6A
Other languages
English (en)
Other versions
CN105723817A (zh
Inventor
金钟洙
刘政相
权五正
段成伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amogreentech Co Ltd
Original Assignee
Amogreentech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amogreentech Co Ltd filed Critical Amogreentech Co Ltd
Publication of CN105723817A publication Critical patent/CN105723817A/zh
Application granted granted Critical
Publication of CN105723817B publication Critical patent/CN105723817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明涉及柔性印刷电路基板及其制造方法，通过在准备的基材上形成沉积籽晶层，在所述沉积籽晶层上形成具有电路图案形状的电路图案槽的电路覆盖层之后，对其进行镀金并在所述电路图案槽内形成电路镀金层，通过蚀刻形成电路图案，使其具有低电阻，通过简便而容易的操作工艺，能够降低制造成本，能够提升生产效率。

Description

柔性印刷电路基板及其制造方法
技术领域
本发明涉及一种柔性印刷电路基板及其制造方法，更具体地而言，涉及一种利用沉积形成能够加强与基材的粘贴力的电路图案，以降低制造成本且简化制造过程的柔性印刷电路基板及其制造方法。
本发明主张2013年11月14日申请的韩国专利申请号10-2013-0138595的优先权，其全部内容皆属于本发明。
背景技术
通常情况下，柔性印刷电路基板是在薄型绝缘薄膜上形成电路图案并且能够柔软地且弯曲的基板，广泛应用于便携式电子设备、安装时需要弯曲和柔软度的自动化设备或者显示用产品等。
特别地，所述柔性印刷电路基板广泛应用于近来需求激增的、包括智能手机在内的便携式终端产品中。例如，柔性印刷电路基板广泛应用于便携式终端的近距离无线通信(NFC；Near Field Communication)天线或者数字转换器等。
特别地，数字转换器作为识别和显示触摸移动电话、PDA、笔记本电脑等电子设备的显示屏时的坐标信息的装置，能够识别自由地写在显示屏上的笔记。
该数字转换器应用于近来尺寸日益增大的智能手机的显示屏、平板计算机(Tablet PC)的研发、户外广告用显示器中，因此随着显示屏的变大数字转换器也随之变大。
另外，所述数字转换器被应用于学校、学院等教育机构以及公司用于显示画面及在其上面进行板书的电子写字板上，从而能够在所述电子写字板上流畅准确地进行板书。
所述电子写字板设置在大型会议室或者室外用于讲课、研讨会、会议、发表等，为了使众多的与会者能够清晰地看到，通常使用大型显示器板。
此外，柔性电路基板是通过蚀刻附着在柔性绝缘薄膜上的铜箔而制得，或者利用导电性焊膏或者导电性墨水在柔性绝缘薄膜上印刷电路图案而制得。
所述柔性印刷电路基板具有端子部以使电路图案能够与另一柔性印刷电路基板或者电池等的设备进行电连接。所述柔性印刷电路基板具有两个端子部用于电连接，优选地，所述两个端子部安置在相邻近的位置以便于电连接，为此，两个端子部中至少有一侧应存在于形成电路图案的绝缘薄膜的反面。
而且，绝缘薄膜中为了连接形成于不同面上的电路图案和所述端子部，在所述绝缘薄膜上形成导通孔，并通过电镀在所述导通孔内形成镀层从而连接所述电路图案和所述端子部。
所述柔性印刷电路基板通过导电性锡膏在绝缘薄膜上印刷电路图案后对所述电路图案进行电镀，或者通过蚀刻附着在绝缘薄膜上的铜箔形成印刷电路图案，因此使用中会产生电路图案从绝缘薄膜脱离的现象，从而导致产品的工作可靠性降低的问题发生。
另外，所述柔性印刷电路基板为了形成所述导通孔需要进行电镀过程或者为了提升所述端子部的硬度需要进行额外的电镀过程，在形成导通孔的电镀过程或者提升端子部的硬度的电镀过程中，所述电路图案的粘贴力进一步减弱，使电路图案从绝缘薄膜脱离的问题频繁发生。
另外，所述柔性印刷电路基板通过导电性锡膏印刷电路图案后，需要对电路图案进行电镀的过程，从而需要耗费大量的制造成本，而且很难制造出理想厚度的电路图案。
尤其，应用于具有大型画面的电子写字板的数字化仪器时，由于电路板的尺寸相应于画面变大，因此，在形成电路图案的过程中，经常引发制造成本问题、电路图案容易从绝缘薄膜脱落的问题及基于弯曲和扭曲引起的电路图案的损坏和变形的为问题。
而且，为了有效地布置用于驱动设备的电路，所述柔性印刷电路板被制成复层结构，此时，通过使用粘合板粘贴具有不同的电路图案的绝缘薄膜而制成。
所述复层结构的柔性印刷电路板为了电连接各层的电路图案，需要形成导通孔，但是由于制造过程复杂且各层的绝缘薄膜通过粘合板粘合并形成一体化，存在需要大量制造成本的问题。
而且，所述复层结构的柔性印刷电路板在粘合板的粘接力变弱时，不能有效维持工作可靠性，而且由于压缩厚度的局限，使应用该电路板的产品的厚度增加。
发明内容
本发明的目的在于，为了解决以上的技术问题，提供一种柔性印刷电路基板及其制造方法，该柔性印刷电路基板及其制造方法能够降低制造成本，并且产品的可靠性十分优秀，并且能够容易地调节电路图案的线幅和厚度。
为了实现所述目的，本发明一实施例涉及的柔性印刷电路基板包括：柔性基材；以及基于所述基材上的导电体形成的电路图案，其特征在于：所述电路图案包括：通过沉积形成于所述基材上的沉积籽晶层；以及通过电镀形成于所述沉积籽晶层上的电路镀层；所述电路镀层覆盖所述沉积籽晶层的上面，但所述沉积籽晶层的侧面除外。
另外，为了实现所述目的，本发明一实施例涉及的柔性印刷电路基板的制造方法，其步骤包括：准备柔性基材的步骤；在所述基材上通过沉积籽晶层并形成沉积籽晶层的步骤；在所述沉积籽晶层上形成具有电路图案形状的电路图案槽的电路覆盖层的步骤；在显露所述电路图案槽的所述沉积籽晶层上电镀以形成电路镀层的步骤；以及部分地蚀刻所述沉积籽晶层以形成电路图案的步骤。
本发明中，所述形成沉积籽晶层的步骤中，可使用真空沉积形成沉积籽晶层，所述真空沉积为热沉积(Evaporation)、电子束(ebeam)沉积、激光(laser)沉积、溅射沉积(Sputtering)、电弧沉积(Arc Ion Plating)中的任意一种方法。
本发明中，所述真空沉积可使用铜、银、金、镍、铬、钨、钼、铝中的一个作为目标材料，或者使用至少混合有铜、银、金、镍、铬、钨、钼、铝中一个的合金作为目标材料。
本发明中，所述形成电路覆盖层的步骤可包括：在所述沉积籽晶层上形成光阻层的过程；以及在所述光阻层上以电路图案形状图案化电路图案槽的的过程。
本发明中，所述形成光阻层的过程可通过逗号辊涂布、凹面涂布、刮刀法、喷雾法及静电纺丝中的任意一种方法，形成光阻层。
本发明中，所述准备基材的步骤包括在所述基材上形成导通孔的过程，所述形成沉积籽晶层的步骤中，在所述基材上形成沉积籽晶层的同时在所述导通孔的内侧面上形成与所述沉积籽晶层一体连接的连接沉积层，所述电镀的步骤中，在形成所述电路镀层的同时，沉积在所述连接沉积层上并形成与所述电路镀层一体连接的连接镀层。
本发明中，所述准备基材的步骤包括在所述基材上形成底层的过程。
本发明涉及的柔性印刷电路基板制造方法还可包括在所述基材上涂抹涂布液经硬化形成覆盖所述电路图案的保护涂层的步骤。
本发明中，所述涂布液可以包含防卷曲剂，所述防卷曲剂可为二氧化硅。
本发明涉及的柔性印刷电路基板制造方法还可以包括在所述保护涂层上通过沉积籽晶层形成另一沉积籽晶层的步骤；在所述另一沉积籽晶层上形成具有另一电路图案形状的另一电路图案槽的另一电路覆盖层的步骤；在显露所述另一电路图案槽的所述另一沉积籽晶层上电镀以形成另一电路镀层的步骤；以及部分蚀刻所述另一沉积籽晶层以形成另一电路图案的步骤。
本发明中，在所述形成保护涂层的步骤中，在涂抹所述涂布液并形成所述保护涂层的过程中，将涂布液涂抹在将形成导通孔以外的部分上，所述形成另一沉积籽晶层的步骤中，在所述保护涂层上形成另一沉积籽晶层的同时在所述导通孔的内侧面上将连接沉积层与所述另一沉积籽晶层形成一体，所述电镀的步骤中，在所述形成另一电路镀层的同时，通过在所述连接沉积层上电镀并形成将另一电路镀层与所述电路镀层连接的连接镀层。
本发明涉及的柔性印刷电路基板制造方法还可以包括在所述保护涂层上涂抹涂布液经硬化形成覆盖所述另一电路图案的另一保护涂层的步骤。
本发明通过在基材上沉积的籽晶层上进行电镀并形成电路图案，从而能够实现低电阻特性，通过简化电路图案的线幅及调节电路镀层的厚度，从而能够十分容易地设计并制造出客户需求的具有低电阻特性的电路图案。
另外，本发明与现有的蚀刻高价的FCCL铜箔的方法相比，其制造工艺简单而且容易，从而具有降低制造成本及提升生产效率的效果。
另外，本发明通过在形成有电路图案的基材的一面上采用保护层，使电路图案能够牢固地粘贴在基材上并维持该状态，能够防止由于基材的反复弯曲或者扭曲引起的电路图案的变形和损坏，从而具有提高工作可靠性的效果。
本发明无需粘贴额外的保护层，通过涂层保护电路图案，具有提高耐药品性的效果。
本发明通过柔性印刷电路板的复层结构能够减少整体的厚度，使利用该电路板的产品集成度更高，从而具有增强产品的可用性的效果。
附图说明
图1是图示本发明涉及的柔性印刷电路基板的一实施例的截面图。
图2是图示本发明涉及的柔性印刷电路基板的另一实施例的截面图。
图3是图示本发明涉及的柔性印刷电路基板制造方法的一实施例的工艺流程图。
图4是图3中本发明涉及的柔性印刷电路基板制造方法的概略图。
图5是图示本发明涉及的柔性印刷电路基板制造方法的另一实施例的工艺流程图。
图6和图7是图5中本发明涉及的柔性印刷电路基板制造方法的概略图。
图8是图示作为本发明涉及的柔性印刷电路基板的一实施例的数字转换器的示意图。
附图标识说明
1：沉积籽晶层 1a：另一沉积籽晶层
1b：连接沉积层 2：电路镀层
2a：另一电路镀层 2b：连接镀层
3：电路覆盖层 3a：电路图案槽
4：另一电路覆盖层 4a：另一电路图案槽
10：基材 20：电路图案
20a：另一电路图案 21：电路连接部
30：保护涂层 30a：另一保护涂层
具体实施方式
以下参照本发明的附图进行详细说明。在通篇说明书中，对应重复的部分以及能会导致本发明主题不清楚的、相关已知的技术特征和功能的具体说明，则省略其详细说明。本发明是为了所属领域具有一般技术知识的技术人员能够实施本发明的技术思想而提供的。因此，为了能够清楚地说明本发明，附图中的组成要素的形状及尺寸等可能被夸大。
图1至图7中图示的电路图案20的线幅及其间的间隔是为了明确地说明本发明的组成要素而图示的，与实际情况不同，在实施本发明涉及的柔性印刷电路基板及其制造方法的过程中，基于实际柔性印刷电路基板中设计的电路图案20的线幅和间隔，可形成不同变形的实施例。
参照图1，本发明涉及的柔性印刷电路基板包括基材10；以及在所述基材10上由导电体形成的电路图案20。
所述电路图案20包括在所述基材10上通过沉积形成的沉积籽晶层1；以及在所述沉积籽晶层1上通过电镀形成的电路镀层2。所述电路镀层2能够覆盖所述沉积籽晶层1的上面，但所述沉积籽晶层1的侧面除外。
另外，所述电路镀层2能够覆盖除所述籽晶层的侧面即，侧面之外的、所述籽晶层1的上面，因此，不会对电路图案20的线幅产生影响，在设计电路图案20的线幅时，能够以预定的线幅准确地实现，从而通过调节电阻使其准确符合设计时允许范围内的电阻。
所述基材10作为具有柔性的绝缘薄膜，为了保持柔性印刷电路基板的形状，采用十分薄且柔软的、透明或者半透明的绝缘薄膜。作为一例，所述绝缘薄膜可以是PET薄膜或者PI薄膜，PI薄膜具有厚度比较薄、柔软、耐热性、耐弯曲性等优秀的特点，而且尺寸变化比较小且耐热性比较强，因此热转印冲压的金属箔时，十分适用于绝缘薄膜，PET薄膜在价格方面相对于所述PI薄膜具有价格低廉的优点。
所述沉积籽晶层1通过真空沉积粘贴在所述基材10上，与所述基材10间形成较强的粘贴力，在所述基材10发生扭曲变形的情况下也能够与所述基材10不发生脱离并牢固地粘贴在所述基材10上。
优选地，所述沉积籽晶层1的厚度为
Figure GDA0002422781400000061
作为一例，可具有10nm的厚度。优选地，所述沉积籽晶层1为铜、银、金、镍、铬、钨、钼、铝中的一个，或者为至少混合铜、银、金、镍、铬、钨、钼、铝中一个的合金，上述金属是电镀时与镀层间具有优秀的粘贴力的金属。
作为一例，所述沉积籽晶层1可通过热沉积铜而形成。所述基材10采用黑色系列的色彩以去除光反射现象，且起到减弱光散射的作用从而提高的识别性。
作为一例，镀层2为金(Au)、银(Ag)，铜(Cu)中任意一种，通过电镀在所述基材10的表面进行电镀。
所述电路镀层2起到降低所述沉积籽晶层1的电阻值的作用，通过电镀厚度能够调节包括所述沉积籽晶层1和所述电路镀层2的电路图案20的电阻值。
所述基材10具有贯通上面和下面的导通孔10a，本发明涉及的柔性印刷电路基板还包括形成于所述导通孔10a内、在所述基材10的另一面电连接所述电路图案20和另一电路图案20a的电路连接部21。
所述电路连接部21包括沉积在所述导通孔10a的内侧面的连接沉积层1b，沉积在所述连接沉积层1b的连接镀层2b。
所述连接沉积层1b在形成所述沉积籽晶层1时，与所述沉积籽晶层1形成一体，所述连接镀层2b在形成所述电路镀层2时，与所述电路镀层2形成一体。
优选地，所述电路图案20还包括夹在所述基材10和所述沉积籽晶层1之间的底层。
所述底层夹在所述基材10与所述沉积籽晶层1之间时，相比于所述沉积籽晶层1直接沉积在所述基材10上的情况，所述沉积籽晶层1能够更加牢固地粘贴在所述基材10上。
作为一例，所述底层可以是丙烯酸聚氨酯，其配置在所述沉积籽晶层1与所述基材10之间，能够使所述沉积籽晶层1牢固地粘贴在所述基材10上并维持该状态。
作为一例，所述底漆材料为耐热液态树脂，也可以是能够牢固地将所述沉积籽晶层1粘贴在所述基材10上的任何树脂材料。
另外，优选地，本发明涉及的柔性印刷电路基板还包括覆盖所述电路图案20的保护涂层30。
通过在所述基材10上涂抹液态的涂布液后经硬化形成覆盖并保护所述电路图案20的所述保护涂层30。
优选地，所述保护涂层30使用与所述基材10相同系列的涂布液形成合成树脂涂层，因此具有与所述基材10间较强的粘合力，能够与所述基材10更加牢固地结合并一体化。作为一例，所述基材10为PI薄膜，所述保护涂层30为PI涂层或者PAI涂层。
优选地，所述保护涂层30通过使用含有防卷曲剂的涂布液而形成，作为一例，所述防卷曲剂为二氧化硅。
只在所述基材10一面形成所述保护涂层30时，当涂抹的涂布液硬化时，由于所述保护涂层30的收缩，所述基材10的端部可能发生卷曲形象。
所述防卷曲剂通过防止由于所述保护涂层30的收缩引起的所述基材10的端部发生卷曲现象，能够使形成所述保护涂层30的基材10维持平坦状态。
优选地，所述保护涂层30以至少9μm以上的厚度覆盖所述电路图案20，更优选地，以10μm以上的厚度覆盖。这是作为绝缘所述电路图案20的绝缘层所需的最小厚度。作为一例，所述电路图案20的厚度为10μm时，优选地，在所述基材10上以19μm以上的厚度形成所述保护涂层30，所述电路图案20的厚度为15μm时，优选地，以24μm以上的厚度形成所述保护涂层30。
参照图2，本发明一实施例涉及的柔性印刷电路基板还可以包括形成于所述保护涂层30上的另一电路图案20a。
所述另一电路图案20a包括沉积在所述保护涂层30上的另一沉积籽晶层1a，及在所述另一沉积籽晶层1a上电镀的另一电路镀层2a。
所述另一沉积籽晶层1a的实施例与所述沉积籽晶层1的实施例相同，所述另一电路镀层2a的实施例与所述电路镀层的实施例相同，因此不再重复说明。
优选地，所述另一电路图案20a还包括夹在所述保护涂层30与所述另一沉积籽晶层1a之间的底层。
所述底层起到将所述另一沉积籽晶层1a牢固地粘贴在所述保护涂层30上的作用。
所述底层的实施例如前所述，因此在此省略其说明。
所述保护涂层30形成有导通孔10a，本发明一实施例涉及的柔性印刷电路基板还包括形成于所述导通孔10a内部且用于连接所述保护涂层30上的另一电路图案20a和所述基材10上的电路图案20的电路连接部21。
所述电路连接部21包括沉积在所述导通孔10a的内侧面的连接沉积层1b，沉积在所述连接沉积层1b的连接镀层2b。
所述连接沉积层1b在形成所述另一沉积籽晶层1a时一同形成，与所述另一沉积籽晶层1a形成一体，所述连接镀层2b在电镀所述另一电路图案20a的另一电路镀层2a时，一同电镀在所述连接沉积层1b上，与所述另一电路镀层2a形成一体且与所述电路镀层2连接为一体。
所述连接沉积层1b的实施例与所述沉积籽晶层的实施例相同，所述连接镀层2b的实施例与所述电路镀层2的实施例相同，因此在此省略对其重复说明。
作为一例，形成于所述基材10上的电路图案20是横向隔离且具有多个X轴电极的X轴坐标识别的图案部和纵向隔离且具有多个Y轴电极的Y轴坐标识别的图案部中的任意一个，形成于所述保护涂层30上的另一电路图案20a是横向隔离且具有多个X轴电极的X轴坐标识别的图案部和纵向隔离且具有多个Y轴电极的Y轴坐标识别的图案部中的另一个。
本发明涉及的柔性印刷电路板作为数字化仪器一例，通过在基材10一面形成所述识别X轴坐标的图案部和所述识别Y轴坐标的图案部中的任意一个，在基材10另一面形成所述识别X轴坐标的图案部和所述识别Y轴坐标的图案部中的另一个，从而能够查找发生触摸的点的坐标。所述识别X轴坐标的图案部和所述识别Y轴坐标的图案部通过在所述保护涂层30上形成且所述导通孔10a内的所述电路连接部21相互通电。
即，所述电路图案20可在所述基材10和所述保护涂层30的表面上以具有多个X-Y坐标的格子形状形成。
所述保护涂层30上形成有覆盖并保护所述另一电路图案20a的另一保护涂层30a，从而能够保护所述另一电路图案20a，而且所述另一保护涂层30a上还可以形成又一电路图案20a。
所述另一保护涂层30a的实施例与所述保护涂层30的实施例相同，因此在此省略对其重复说明。
本发明一实施例涉及的柔性印刷电路板包括多个保护涂层和分别形成于所述保护涂层上的多个电路图案层，能够制成复层结构的柔性印刷电路板。
此外，图3是图示本发明涉及的柔性印刷电路基板制造方法的一实施例的工艺流程图，图4是图3中本发明涉及的柔性印刷电路基板制造方法的概略图。参照图3和图4，本发明涉及的柔性印刷电路基板制造方法包括准备柔性基材10的步骤S100，通过在所述基材10上沉积籽晶层并形成沉积籽晶层1的步骤S200，在所述沉积籽晶层1形成具有电路图案20形状的电路图案槽3a的电路覆盖层3的步骤S300，在显露所述电路图案槽3a的所述沉积籽晶层1上电镀形成电路镀层2的步骤S400以及部分蚀刻以形成电路图案20的步骤500。作为一例，在所述电镀的步骤S400和所述蚀刻的步骤500之间，通过增加去除所述电路覆盖层3的步骤(未图示)，在所述蚀刻的步骤500中，以所述电路镀层2为阻隔物部分地蚀刻所述沉积籽晶层1。
所述形成沉积籽晶层1的步骤S200通过真空沉积形成沉积籽晶层1，作为一例，所述真空沉积可以是热沉积(Evaporation)、电子束(ebeam)沉积、激光(laser)沉积、溅射沉积(Sputtering)、电弧沉积(Arc Ion Plating)中的任意一种。
优选地，所述真空沉积使用铜、银、金、镍、铬、钨、钼、铝中的一个作为目标材料，或者使用至少混合有铜、银、金、镍、铬、钨、钼、铝中一个的合金作为目标材料，在所述基材10上形成所述沉积籽晶层1。
另外，所述形成电路覆盖层3的步骤S300包括在所述沉积籽晶层1上形成光阻层的过程S310，以及在所述光阻层上以电路图案20形状图案化电路图案槽3a的过程S320。
所述电路图案槽3a具有上下贯通以使所述沉积籽晶层1露出的形状。
作为一例，所述电路覆盖层3由所述光阻层形成。
所述光阻层能够通过涂抹干膜或者光致抗蚀剂形成。
相比于涂抹光致抗蚀剂形成的光阻层，所述干膜具有均匀的厚度，且不需要额外的干燥工艺，因此制造工艺简单，且使形成的所述电路图案20具有均匀的厚度，有利于细微化所述电路电极的线幅，能够更加容易地形成具有15μm以下线幅的阴极的电路图案槽3a。
所述形成光阻层的过程S210可以使用逗号辊涂布、凹面涂布、刮刀法、喷雾法及静电纺丝中的任意一种方法形成光阻层。
所述静电纺丝能够形成1～10μm的静电纺丝光阻层。所述静电纺丝能够在静电纺丝用喷嘴和所述沉积籽晶层1上导入电源的状态下，用所述静电纺丝用喷嘴喷射感光性高分子溶液和压缩空气，并在所述沉积籽晶层1上形成静电纺丝光阻层。
所述静电纺丝由于喷射的感光性高分子含有电荷，所述感光性高分子溶液喷射出去且不发生凝聚，能够均匀地分散并以5μm以下的薄膜形成静电纺丝光阻层。
另外，所述静电纺丝通过在所述沉积籽晶层1上导入电源的状态下，在所述沉积籽晶层1上形成静电纺丝光阻层，在喷射所述感光性高分子溶液的同时，基于形成的感光剂纤维的电位差，均匀地在所述沉积膜层1上涂布，并牢固地粘贴并涂布。
通过静电纺丝形成的光阻层，需要硬化处理基于静电纺丝涂布的所述光阻层，此时，可通过紫外线(UV)硬化、激光(Laser)硬化、电子束(ebeam)硬化等方法硬化所述光阻层。
所述图案化的过程S320在利用掩膜5只覆盖用于形成所述电路图案槽3a的部分的状态下，曝露所述光阻层后，利用显影液进行显像，基于漏光而没有被硬化的即，被所述掩膜5遮盖的部分被显影液溶解，从而在所述光阻层上形成所述电路图案槽3a。
作为一例，所述光阻层基于漏光而露出的部分不溶解在显影液，并转变为非溶解状态。
即，所述漏光的过程是使所述光阻层上只有没被所述掩膜5遮盖的部分即，光照射的部分不溶解在显影液中，而没有被光照射到的部分溶解在显影液中。
而且，基于显影液显影的过程是通过显影液只去除所述光阻层上非不溶解的可溶解部分即，与所述电路图案槽3a对应的部分，形成所述电路图案槽3a。
作为一例，所述电镀的步骤S400电解电镀或者无电解电镀金(Au)、银(Ag)或者铜(Cu)，通过电解电镀或者无电解电镀，在所述电路图案槽3a内形成镀层2。所述电镀的步骤S400，在所述电路图案槽3a内，以所述光阻层为阻隔物形成所述电路镀层2，可只在所述沉积籽晶层1上沉积并形成所述电路镀层2，所述沉积籽晶层1的侧面即，侧面由于没有形成所述电路镀层2，能够形成符合所述电路图案槽3a的线幅的、具有准确的细微线幅的电路镀层2。
所述蚀刻的步骤S500，通过去除所述光阻层，以所述镀层2为阻隔物，部分蚀刻所述沉积籽晶层1，使所述沉积籽晶层1具有与所述镀层2对应的线幅。
因此，能够形成与所述电路图案槽3a一致的具有准确线幅的电路图案20。
另外，所述准备基材10的步骤S100包括在所述基材10上形成导通孔10a的过程S110，所述形成沉积籽晶层1的步骤S200在所述基材10上形成沉积籽晶层1并在所述导通孔10a的内侧面上形成与所述沉积籽晶层1一体连接的连接沉积层1b，所述电镀的步骤S400在形成所述电路镀层2的同时，形成在所述连接沉积层1b上沉积且与所述电路镀层2一体连接的连接镀层2b。
所述图案化的过程S320中形成的所述电路图案槽3a中的至少一部分应该能够使所述导通孔10a露出，通过能够露出所述导通孔10a的所述电路图案槽3a，使所述连接镀层2b能够向所述导通孔10a内部形成。
所述准备基材10的步骤S100可包括在所述基材10上形成底层1b的过程S120。优选地，所述形成底层1b的过程在所述形成导通孔10a的过程S110之后被执行，从而使所述导通孔10a内侧面能够涂抹底层1b。
作为一例，所述形成底层1b的过程S120，在真空沉积时在所述基材10的一面涂抹能够提高所述基材10与沉积层之间的粘贴力的底层1b。作为一例，所述底层1b为丙烯酸聚氨酯。
作为一例，所述形成底层1b的过程S120是通过涂抹液态的底涂剂并通过干燥或者热处理，硬化所述底涂剂。
作为一例，所述底漆材料可为耐热液态树脂，也可以使用能够增强所述基材10上的所述沉积籽晶层1的粘贴力的任意树脂材料。
优选地，本发明涉及的柔性印刷电路基板制造方法还包括在所述基材10上形成能够覆盖并保护所述电路图案20的保护涂层的步骤S600。
所述形成保护涂层30的步骤S600，通过在所述基材10上涂抹涂布液并进行干燥，经过硬化处理在所述基材10上形成能够覆盖并保护所述电路图案20的保护涂层3。
作为一例，所述形成保护涂层30的步骤S600包括将涂抹的涂布液在200℃～450℃的温度下，加热20分钟～50分钟并使其硬化的过程。
作为一例，所述涂布液是含有15～35wt％的PI(聚酰亚胺)的溶液，是将PI溶解在溶剂中制得的，所述溶剂是NMP的稀释液。
所述涂布液可以是PAI溶液，通过涂抹所述PAI溶液，也可以形成所述保护涂层30。作为一例，所述PAI溶液是含有15～35wt％的PAI的溶液，是将PAI溶解在溶剂中制得的，所述溶剂是NMP的稀释液。
优选地，所述涂布液还包括防卷曲剂，作为一例，所述防卷曲剂可以是二氧化硅。优选地，所述涂布液可以使用含有2～5wt％的二氧化硅的PI溶液或者含有2～5wt％的二氧化硅的PAI溶液，更优选地，使用含有2.5wt％的二氧化硅的PI溶液或者PAI溶液。
作为一例，即，所述PI溶液由15～35wt％的PI，2～5wt％的二氧化硅以及其余部分的溶剂形成，作为一例，所述PAI溶液由15～35wt％的PAI，2～5wt％的二氧化硅以及其余部分的溶剂形成。
所述防卷曲剂用于在硬化所述保护涂层30后，防止所述基材10的端部发生卷曲现象。
在所述基材10上涂抹涂布液并形成所述保护涂层30后，经干燥和硬化处理，所述保护涂层30在收缩的同时所述基材10的端部侧会发生卷曲，所述防卷曲剂添加在所述涂布液中是为了防止在硬化所述保护涂层30时由于所述保护涂层30的收缩引起的所述基材10的端部侧的卷曲现象的发生。
通过实验可知，所述PI溶液或者所述PAI溶液中含有2～5wt％的二氧化硅时，能够最小化卷曲现象。
所述形成保护涂层30的步骤S600将所述基材10的一面上涂抹的涂布液并在90～150℃温度下，加热5～25分钟使其干燥。
优选地，所述形成保护涂层30的步骤S600能够形成至少以9μm以上的厚度覆盖的所述保护涂层30，更优选地，形成10μm以上厚度的所述保护涂层30。该厚度是所述绝缘电路图案20能够起到绝缘层作用的最小厚度。
所述形成保护涂层30的步骤S600在所述基材10的一面以丝网印刷方式涂抹涂布液，丝网印刷时，通过丝网的网目的尺寸可以调节所述涂布液的涂抹厚度。
为了简化工程及节约制造成本，优选地，所述保护涂层30使用丝网印刷并一次成形，所述丝网单位面积(inch2)内具有40至100网格。这意味着单位面积(inch2)内具有40至100个网格。如果利用所述单位面积(inch2)内具有40至100网格的丝网，将PI溶液或者PAI溶液涂布在所述基材10上，则在所述电路图案20上可以形成至少具有9μm以上厚度的保护涂层30。
优选地，所述形成保护涂层30的步骤S600包括利用防水涂层的丝网以丝网印刷方式将所述涂液涂布在所述基材10上的过程。
防水涂层的丝网具有较高的涂液渗透性，因此能够使用粘度高的涂液，即，PI溶液或者PAI溶液在所述基材10上涂布，从而通过一次涂布形成较厚的保护涂层30，而且通过一次涂布，能够容易地在所述电路图案20上形成具有至少9μm以上厚度的保护涂层30。
即，所述保护涂层30用于保护形成于所述基材10一面的所述电路图案20，能够防止由于所述基材10的弯曲变形引起的所述电路图案20从所述基材10的脱离，从而使所述电路图案20更加牢固地附着在所述基材10上。
此外，图5是图示本发明涉及的柔性印刷电路基板制造方法的另一实施例的工艺流程图，图6和图7是图5中本发明涉及的柔性印刷电路基板制造方法的概略图，图6是从准备基材的步骤S100至形成保护涂层的步骤S600的概略图，图7是形成另一沉积籽晶层1a的步骤S700至形成另一保护涂层30a的步骤(S1100)的概略图。
参照图5至图7，以下对本发明涉及的柔性印刷电路基板制造方法的另一实施例进行详细说明。作为一例，所述准备薄膜的步骤S100包括在基材10上形成底层1b的过程S110。
此外，优选地，所述形成保护涂层的步骤S600包括在涂抹涂布液并形成所述保护涂层30时，在将形成导通孔10a之外的部分涂抹所述涂布液过程。由此，在形成所述保护涂层30后，无需在所述保护涂层30上进行额外的形成导通孔10a的过程也能形成导通孔10a，从而能够电连接所述电路图案20和形成于所述保护涂层30上的另一电路图案20a。
另外，本发明涉及的柔性印刷电路基板制造方法还包括在所述保护涂层30上形成另一沉积籽晶层1a的步骤S700，在所述另一沉积籽晶层1a上形成具有另一电路图案20a形状的另一电路图案槽4a的另一电路覆盖层4的步骤S800，在显露所述另一电路图案槽4a的所述另一沉积籽晶层1a上进行电镀，形成另一电路镀层2a的步骤S900；以及部分蚀刻所述另一沉积籽晶层1a以形成另一电路图案的步骤S1000。
所述另一电路图案槽4a具有上下贯通以使所述另一沉积籽晶层1a露出的形状。
作为一例，在所述电镀以形成另一电路镀层2a的步骤S900和部分蚀刻所述另一沉积籽晶层1a的步骤S1000之间，增加去除所述另一电路覆盖层4的步骤(未图示)，所述部分蚀刻另一沉积籽晶层1a的步骤S1000中以所述另一电路镀层2a为阻隔物，部分蚀刻所述另一沉积籽晶层1a。
所述形成另一沉积籽晶层1a的步骤S700，在所述保护涂层30上形成另一沉积籽晶层1a的同时，在所述导通孔10a的内侧面，使连接沉积层1b和所述另一沉积籽晶层1a形成一体，所述电镀的步骤在形成所述另一电路镀层2a的同时，在所述连接沉积层1b上进行电镀并形成连接另一电路镀层2a和所述电路镀层2的连接镀层2b。
所述连接镀层2b与所述另一电路镀层2a和所述电路镀层2形成一体，从而电连接所述另一电路镀层2a和所述电路镀层2。
所述形成另一电路覆盖层4的步骤S800包括在所述另一沉积籽晶层1a上形成光阻层的过程S810，以及在所述光阻层上以另一电路图案20a的形状图案化另一电路图案槽4a的过程S820。
作为一例，所述另一电路覆盖层4由所述光阻层形成。
所述形成另一电路覆盖层4的步骤形成的所述另一电路图案槽4a中的至少一部分能够使所述导通孔10a露出，通过能够露出所述导通孔10a的所述另一电路图案槽4a，使所述连接镀层2b能够向所述导通孔10a内部形成。
所述在保护涂层30上形成另一沉积籽晶层1a的步骤的实施例，与所述形成沉积籽晶层的步骤S200的实施例基本相同，差异是所述沉积籽晶层形成在所述保护涂层30而非所述基材10上，因此，省略对重复部分的说明。
另外，所述形成光阻层的过程和所述图案化另一电路图案槽4a的过程S820的实施例与所述形成电路覆盖层的步骤的实施例相同，因此，省略对重复部分的说明。
另外，本发明涉及的柔性印刷电路基板制造方法在所述形成保护涂层30的步骤S600和在所述保护涂层30上形成另一沉积籽晶层1a的步骤S700之间，还可以包括形成底层的步骤(未图示)。
所述保护涂层30上形成底层的步骤的实施例与在所述基材10上形成底层1b的实施例相同，因此，在此省略对其重复说明。
作为一例，所述电镀以形成另一电路镀层2a的步骤S900通过电解电镀或者无电解电镀金(Au)、银(Ag)或者铜(Cu)进行，通过电解电镀或者无电解电镀，在所述另一电路图案槽4a内形成镀层2。所述电镀以形成另一电路镀层2a的步骤S900，在所述另一电路图案槽4a内，以所述光阻层为阻隔物形成所述另一电路镀层2a，可只在所述另一沉积籽晶层1a上沉积并形成所述另一电路镀层2a，所述沉积籽晶层1的侧面即，侧面由于没有形成所述另一电路镀层2a，能够形成符合所述另一电路图案槽4a的线幅的、具有准确的细微线幅的另一电路镀层2a。
所述部分蚀刻另一沉积籽晶层1a的步骤S1000通过去除所述光阻层3且以所述另一镀层2a为阻隔物，部分蚀刻所述另一沉积籽晶层1a，使所述另一沉积籽晶层1a具有与所述另一镀层2a对应的线幅。
因此，能够形成与所述另一电路图案槽4a一致的具有准确线幅的另一电路图案20a。
另外，本发明涉及的柔性印刷电路基板制造方法还可以包括在所述保护涂层30上形成且能够覆盖所述另一电路图案20a的另一保护涂层30a的步骤。
所述形成另一保护涂层30a的步骤的实施例与所述形成保护涂层的步骤的实施例相同，因此省略对其重复说明。
图8图示了根据本发明一实施例制作的数字转换器，作为一例，所述电路图案20是横向隔离且具有多个X轴电极的X轴坐标识别的图案部，所述另一电路图案20a是纵向隔离且具有多个Y轴电极的Y轴坐标识别的图案部。
本发明在制作图8中图示的数字转换器的过程中，简化了制造工序，并大大降低了制造成本，随着所述数字转换器尺寸的增加其效果越明显。因此，本发明适用于制造应用于大型电子写字板的数字化仪器。
本发明通过在基材上沉积的籽晶层上进行电镀并形成电路图案，从而能够实现低电阻特性，通过简化电路图案的线幅及调节电路镀层的厚度，从而能够十分容易地设计并制造出客户需求的低电阻特性的电路图案
另外，本发明与现有的蚀刻高价的FCCL铜箔的方法相比，其制造工艺简单而且容易，从而具有降低制造成本及提升生产效率的效果。
另外，本发明通过在形成有电路图案的基材的一面上采用保护层，使电路图案能够牢固地粘贴在基材上，能够防止由于基材的反复弯曲或者扭曲引起的电路图案的变形和损坏，从而具有提高工作可靠性的效果。
本发明无需粘贴额外的保护层，通过涂层保护电路图案，具有提高耐药品性的效果。
本发明通过柔性印刷电路板的复层结构能够减少整体的厚度，使利用该电路板的产品集成度更高，从而具有增强产品的可用性的效果。
在不超出如上所述的本发明的主旨范围内，本发明所属技术领域具有通常知识的技术人员可进行修改和变形。本发明的权利范围应基于本发明权利要求书进行解释。

Claims (9)

1.一种柔性印刷电路基板的制造方法，其步骤包括：
准备柔性基材的步骤，所述准备基材的步骤包括在所述基材上形成导通孔的过程以及在所述基材上形成底层的过程；
在形成有所述底层的所述基材上通过沉积籽晶层，形成沉积籽晶层的步骤，所述形成沉积籽晶层的步骤包括在所述基材上形成沉积籽晶层的同时在所述导通孔的内侧面上形成与所述沉积籽晶层一体连接的连接沉积层的过程，其中所述底层材料为能够使所述沉积籽晶层牢固地粘贴在所述基材上的树脂；
在所述沉积籽晶层上形成具有电路图案形状的电路图案槽的电路覆盖层的步骤，所述形成电路覆盖层的步骤包括在所述沉积籽晶层上通过静电纺丝感光性高分子溶液形成厚度为1至10μm的光阻层的过程；以及通过暴露和显影所述光阻层在所述光阻层上以电路图案形状图案化电路图案槽的过程；
在显露所述电路图案槽的所述沉积籽晶层上电镀以形成电路镀层的步骤；
去除所述光阻层的步骤，
以电路镀层为阻隔物部分地蚀刻所述沉积籽晶层以形成电路图案的步骤，以及
在形成有所述电路图案的基材上形成保护涂层用于覆盖所述电路图案的步骤，其中所述保护涂层以至少9μm的厚度覆盖所述电路图案，所述保护涂层使用丝网印刷并一次成形，其中丝网具有每平方英寸40至100网格的网目尺寸。
2.如权利要求1所述的柔性印刷电路基板的制造方法，其特征在于：
所述形成沉积籽晶层的步骤中，使用真空沉积形成沉积籽晶层，所述真空沉积为热沉积(Evaporation)、电子束(ebeam)沉积、激光(laser)沉积、溅射沉积(Sputtering)、电弧沉积(Arc Ion Plating)中的任意一种方法。
3.如权利要求2所述的柔性印刷电路基板的制造方法，其特征在于：
所述真空沉积使用铜、银、金、镍、铬、钨、钼、铝中的一种作为目标材料，或者使用至少混合有铜、银、金、镍、铬、钨、钼、铝中一种的合金作为目标材料。
4.如权利要求1所述的柔性印刷电路基板的制造方法，其特征在于：
所述电镀的步骤中，在形成所述电路镀层的同时，沉积在所述连接沉积层上并形成与所述电路镀层一体连接的连接镀层。
5.如权利要求1所述的柔性印刷电路基板的制造方法，其特征在于：
所述形成保护涂层的步骤包括：在所述基材上涂抹涂布液并进行硬化。
6.如权利要求5所述的柔性印刷电路基板的制造方法，其特征在于：
所述涂布液包含防卷曲剂，所述防卷曲剂为二氧化硅。
7.如权利要求5所述的柔性印刷电路基板的制造方法，其特征在于：
还包括在所述保护涂层上通过沉积籽晶层形成另一沉积籽晶层的步骤；
在所述另一沉积籽晶层上形成具有另一电路图案形状的另一电路图案槽的另一电路覆盖层的步骤；
在显露所述另一电路图案槽的所述另一沉积籽晶层上电镀以形成另一电路镀层的步骤；以及
部分蚀刻所述另一沉积籽晶层以形成另一电路图案的步骤。
8.如权利要求7所述的柔性印刷电路基板的制造方法，其特征在于：
在所述形成保护涂层的步骤中，在涂抹所述涂布液并形成所述保护涂层的过程中，将涂布液涂抹在形成导通孔的以外的部分上，
在所述形成另一沉积籽晶层的步骤中，在所述保护涂层上形成另一沉积籽晶层的同时在所述导通孔的内侧面上将连接沉积层与所述另一沉积籽晶层形成一体，
在所述电镀所述另一电路镀层的步骤中，在所述形成另一电路镀层的同时，通过在所述连接沉积层上电镀并形成将另一电路镀层与所述电路镀层连接的连接镀层。
9.如权利要求7所述的柔性印刷电路基板的制造方法，其特征在于：
还包括在所述保护涂层上涂抹涂布液经硬化形成覆盖所述另一电路图案的另一保护涂层的步骤。
CN201480062211.6A 2013-11-14 2014-11-14 柔性印刷电路基板及其制造方法 Active CN105723817B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2013-0138595 2013-11-14
KR20130138595 2013-11-14
PCT/KR2014/010947 WO2015072775A1 (ko) 2013-11-14 2014-11-14 연성인쇄회로기판과 그 제조 방법

Publications (2)

Publication Number Publication Date
CN105723817A CN105723817A (zh) 2016-06-29
CN105723817B true CN105723817B (zh) 2020-05-29

Family

ID=53057646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480062211.6A Active CN105723817B (zh) 2013-11-14 2014-11-14 柔性印刷电路基板及其制造方法

Country Status (4)

Country Link
US (1) US20160270242A1 (zh)
KR (2) KR20150056483A (zh)
CN (1) CN105723817B (zh)
WO (1) WO2015072775A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106332460A (zh) * 2016-08-15 2017-01-11 中国科学院化学研究所 一种高精度电路及其制备方法
CN106817840A (zh) * 2017-02-08 2017-06-09 苏州维信电子有限公司 一种无孔环的柔性线路板及其制造方法
US11317514B2 (en) * 2017-02-09 2022-04-26 Inktec Co., Ltd. Method for forming circuits using seed layer and etchant composition for selective etching of seed layer
JP6788301B2 (ja) 2017-02-28 2020-11-25 国立大学法人大阪大学 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子
CN109219236B (zh) * 2017-06-30 2021-11-02 宏启胜精密电子(秦皇岛)有限公司 透明柔性电路板及其制备方法
KR102154216B1 (ko) * 2017-09-18 2020-09-09 주식회사 아모그린텍 터치 스크린 패널용 기판, 이를 포함하는 터치 스크린 패널 및 이의 제조 방법
KR20190031838A (ko) * 2017-09-18 2019-03-27 주식회사 아모그린텍 박막 회로 기판 및 이의 제조 방법
CN108598670B (zh) * 2018-04-26 2021-01-08 维沃移动通信有限公司 一种天线、终端设备及天线的制作方法
US11342256B2 (en) * 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
KR102335544B1 (ko) * 2019-05-24 2021-12-07 주식회사 아모그린텍 연성인쇄회로기판의 제조방법
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
KR102192143B1 (ko) 2019-06-28 2020-12-16 황준석 니켈실버 시트를 이용한 터치감응형 표시장치의 투명 연성회로기판 제조방법 및 이로부터 제조된 투명 연성회로기판
CN110493970A (zh) * 2019-08-22 2019-11-22 江苏上达电子有限公司 一种线路板的线路成型的方法
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11804745B2 (en) * 2020-02-07 2023-10-31 Systems, Machines, Automation Components Corporation Multi-layer printed coil arrangement having variable-pitch printed coils
CN111355026B (zh) * 2020-03-03 2023-02-03 安徽精卓光显技术有限责任公司 透明天线及其制作方法、电子设备
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN115708263A (zh) * 2021-08-18 2023-02-21 北京京东方技术开发有限公司 传感器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438257A (zh) * 2003-03-06 2003-08-27 华南理工大学 丙烯酸聚氨酯共聚物乳液及其制备方法和应用
CN101652247A (zh) * 2007-03-30 2010-02-17 富士胶片株式会社 导电性物质吸附性树脂薄膜、导电性物质吸附性树脂薄膜的制造方法、使用其的带金属层的树脂薄膜及带金属层的树脂薄膜的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
KR20050017905A (ko) 2003-08-11 2005-02-23 주식회사 팬택 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
KR20060035162A (ko) * 2004-10-21 2006-04-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
JP4998725B2 (ja) * 2007-07-06 2012-08-15 宇部興産株式会社 テープキャリアパッケージ用柔軟性配線板
KR100936079B1 (ko) * 2008-04-01 2010-01-12 삼성전기주식회사 인쇄회로기판 제조방법
JP2011018808A (ja) * 2009-07-09 2011-01-27 Fujikura Ltd 両面フレキシブルプリント配線板
KR101099436B1 (ko) * 2009-08-17 2011-12-27 주식회사 두산 배선패턴의 형성방법
KR101139970B1 (ko) * 2009-10-08 2012-04-30 엘지이노텍 주식회사 플렉서블 인쇄회로기판 및 그 제조방법
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
KR20120026848A (ko) * 2010-09-10 2012-03-20 엘지이노텍 주식회사 연성인쇄회로기판 및 그의 제조 방법
KR20120116297A (ko) * 2011-04-12 2012-10-22 조재철 폴리이미드 잉크를 이용한 연성회로기판의 제조방법
US20130108956A1 (en) * 2011-11-01 2013-05-02 Az Electronic Materials Usa Corp. Nanocomposite positive photosensitive composition and use thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438257A (zh) * 2003-03-06 2003-08-27 华南理工大学 丙烯酸聚氨酯共聚物乳液及其制备方法和应用
CN101652247A (zh) * 2007-03-30 2010-02-17 富士胶片株式会社 导电性物质吸附性树脂薄膜、导电性物质吸附性树脂薄膜的制造方法、使用其的带金属层的树脂薄膜及带金属层的树脂薄膜的制造方法

Also Published As

Publication number Publication date
US20160270242A1 (en) 2016-09-15
WO2015072775A1 (ko) 2015-05-21
KR102137649B1 (ko) 2020-07-27
CN105723817A (zh) 2016-06-29
KR20150056483A (ko) 2015-05-26
KR20160046774A (ko) 2016-04-29

Similar Documents

Publication Publication Date Title
CN105723817B (zh) 柔性印刷电路基板及其制造方法
JP4601710B1 (ja) 狭額縁タッチ入力シートとその製造方法
WO2011162221A1 (ja) 防錆性に優れた狭額縁タッチ入力シートとその製造方法
US9603240B2 (en) Making Z-fold micro-wire substrate structure
CN108231852A (zh) 显示面板的制备方法、显示面板及显示装置
US9857930B2 (en) Transparent conductive component with interconnect circuit tab comprising cured organic polymeric material
US12058807B2 (en) Circuit board and electronic device
US10073572B2 (en) Conductive structure and preparation method therefor
WO2021213051A1 (zh) 电路板及其制备方法、电子设备
US9448674B2 (en) Making multi-layer micro-wire structure
US9513759B2 (en) Multi-layer micro-wire structure
US20150346876A1 (en) Z-fold micro-wire substrate structure
JP4855536B1 (ja) 防錆性に優れたタッチ入力シートの製造方法
CN101640973A (zh) 电子设备、柔性印刷线路板以及制造柔性印刷线路板的方法
KR20070106669A (ko) 회로기판 및 그 제조방법
US9195358B1 (en) Z-fold multi-element substrate structure
EP3430469B1 (en) Flexible circuit board, array substrate, fabricating method thereof, and display apparatus
KR20180045712A (ko) 터치 스크린 패널용 센서의 제조 방법 및 터치 스크린 패널용 센서
CN107820362B (zh) 镂空柔性电路板及制作方法
CN102131340A (zh) 挠性印刷配线板、挠性印刷配线板的制造方法、具有挠性印刷配线板的电子设备
JP2005115728A (ja) タッチパネル
CN108156763B (zh) 透明电路板及其制作方法
US20200264730A1 (en) Substrate for touch screen panel, touch screen panel having same and manufacturing method thereof
JP4870830B2 (ja) 防錆性に優れた両面透明導電膜シートとその製造方法
CN201758178U (zh) 自粘式柔性天线结构及其电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant