KR20160046774A - 연성인쇄회로기판과 그 제조 방법 - Google Patents

연성인쇄회로기판과 그 제조 방법 Download PDF

Info

Publication number
KR20160046774A
KR20160046774A KR1020160045609A KR20160045609A KR20160046774A KR 20160046774 A KR20160046774 A KR 20160046774A KR 1020160045609 A KR1020160045609 A KR 1020160045609A KR 20160045609 A KR20160045609 A KR 20160045609A KR 20160046774 A KR20160046774 A KR 20160046774A
Authority
KR
South Korea
Prior art keywords
layer
deposition
circuit
circuit pattern
forming
Prior art date
Application number
KR1020160045609A
Other languages
English (en)
Other versions
KR102137649B1 (ko
Inventor
김종수
유정상
권오정
단성백
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Publication of KR20160046774A publication Critical patent/KR20160046774A/ko
Application granted granted Critical
Publication of KR102137649B1 publication Critical patent/KR102137649B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0145Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 연성인쇄회로기판과 그 제조 방법에 관한 것으로 준비된 기재 상에 증착 시드층을 형성하고, 상기 증착 시드층 상에 회로패턴의 형상으로 회로패턴홈이 형성된 회로 커버층을 형성한 후 도금하여 상기 회로패턴홈 내에 회로 도금층을 형성하고, 식각하여 회로패턴을 형성함으로써 낮은 저항특성을 구현하며, 간단하면서도 용이한 공정 진행으로 제조비용을 절감하고, 생산성을 향상시킨다.

Description

연성인쇄회로기판과 그 제조 방법{FLEXIBLE CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 연성인쇄회로기판과 그 제조 방법에 관한 것이며, 보다 구체적으로는 증착을 이용하여 기재와의 부착력이 강화된 회로패턴을 형성하고, 제조원가를 절감하고 제조 과정을 단순화시킨 연성인쇄회로기판과 그 제조 방법에 관한 것이다.
일반적으로, 연성인쇄회로기판은 얇은 절연 필름에 회로패턴을 형성하여 유연하게 구부러질 수 있는 기판이며, 휴대용 전자기기 및 장착 사용 시 굴곡 및 유연성을 요구하는 자동화 기기 또는 디스플레이 제품 등에 많이 사용되고 있다.
특히, 상기 연성인쇄회로기판은 근래에 들어 수요가 폭발적으로 증가하는 스마트폰 등과 같은 휴대 단말에 많이 사용되고 있다. 예를 들어 휴대 단말의 근거리 무선통신(NFC;Near Field Communication)안테나, 디지타이저 등에 연성인쇄회로기판이 사용되고 있다.
특히, 디지타이저는 휴대폰, PDA, 노트북 등과 같은 전자기기의 디스플레이 패널에 적용되어 터치가 발생된 지점의 좌표를 인식하여 표시하는 장치로서, 디스플레이 패널에 자연스러운 필기 인식을 가능하게 한다.
이러한, 디지타이저는 최근에 스마트폰의 디스플레이 패널의 크기가 점차 커지고, 테블릿 PC 등의 개발, 실외 광고용 디스플레이 등에 적용되므로 디스플레이 패널의 크기에 맞게 점차 크기가 증가하고 있다.
또한, 상기 디지타이저는 근래에 들어 학교, 학원 등의 교육기관이나, 회사에서 화면 출력이 가능하고, 화면에 판서가 가능한 전자 칠판에 적용되어 상기 전자 칠판에서 부드럽고 정확한 판서가 가능하도록 한다.
상기 전자 칠판은 넓은 실내 또는 실외에 설치되어 강의, 세미나, 회의, 프리젠테이션 등에 사용되며, 다수의 사람들이 화면을 정확하게 볼 수 있도록 대형 디스플레이 패널을 사용하고 있다.
한편, 연성인쇄회로기판은 연성을 가지는 절연필름에 동박을 구비하고, 상기 동박을 에칭하여 회로패턴을 형성하거나, 연성을 가지는 절연 필름에 도전성 페이스트 또는 도전성 잉크로 회로패턴을 인쇄하여 형성하고 있다.
상기 연성인쇄회로기판은 회로패턴을 다른 연성인쇄회로기판 또는 배터리 등의 기기에 전기적으로 연결하기 위한 단자부를 구비한다. 상기 연성인쇄회로기판은 전기적 연결을 위해 두개의 단자부를 구비하며, 상기 두개의 단자부는 전기적 연결을 용이하게 하도록 서로 이웃하게 배치되는 것이 바람직하며, 이를 위해 두개의 단자부 중 적어도 어느 한 측은 절연필름에서 회로패턴이 형성된 면의 반대되는 면에 구비된다.
그리고, 절연필름에서 서로 다른 면에 형성된 회로패턴과 상기 단자부를 연결하기 위해 상기 절연필름에 비아홀을 형성하고, 도금을 통해 상기 비아홀 내에 도금층을 형성하여 상기 회로패턴과 상기 단자부를 연결하고 있다.
상기 연성인쇄회로기판은 도전성 페이스트로 절연필름에 회로패턴을 인쇄한 후 상기 회로패턴을 도금하거나, 절연필름에 합지된 동박을 에칭하여 인쇄회로패턴을 형성하고 있어 사용 중 회로패턴이 절연필름에서 박리되는 불량이 발생하여 제품의 작동 신뢰성이 낮은 문제점이 있었다.
또한, 상기 연성인쇄회로기판은 상기 비아홀을 형성하기 위한 도금 과정 또는 상기 단자부의 강성을 보강하기 위해 별도의 도금과정을 거치며, 비아홀을 형성하는 도금 과정 또는 단자부의 강성을 보강하는 도금 과정에서 상기 회로패턴의 부착력이 더 약해져 절연필름에서 회로패턴이 박리되는 불량이 빈번하게 발생하는 문제점이 있다.
또한, 상기 연성인쇄회로기판은 회로패턴을 도전성 페이스트로 인쇄한 후 회로패턴을 도금하는 과정을 거치므로 제조 비용이 많이 소요되고, 회로패턴을 원하는 두께로 형성하기 어려움이 있었다.
특히, 대형 화면을 가지는 전자 칠판에 적용되는 디지타이저의 경우 기판의 크기가 대형 화면에 대응되게 큰 관계로 회로패턴을 형성하는 과정에서의 제조 비용의 문제, 회로패턴이 절연 필름과 쉽게 분리되는 문제, 굽힘과 휨 변형에 의해 회로패턴이 손상되고 변형되는 문제가 크게 발생되고 있다.
그리고, 상기 연성인쇄회로기판은 기기 작동을 위한 회로를 효과적으로 배치하기 위해 다층 구조를 가지도록 제조되고 있고, 이 경우 서로 다른 회로패턴이 형성된 절연 필름을 본딩시트로 부착하여 제조되고 있다.
상기 다층 구조의 연성인쇄회로기판은 각 층의 회로패턴을 전기적으로 연결하기 위한 비아홀을 형성하는 데 제조 과정이 복잡하고, 각 층의 절연 필름을 본딩시트로 접착하여 일체화하므로 제조 비용이 많이 소요되는 문제점이 있었다.
또한, 상기 다층 구조의 연성인쇄회로기판은 본딩 시트의 접착력 저하 시 동작의 신뢰성이 안정적으로 유지되지 못하는 문제점이 있고, 두께를 줄이는 데 한계가 있어 적용되는 제품의 두께를 증대시키는 문제점이 있다.
국내특허공개 제2005-0017905호 '연성인쇄회로기판 제조방법 및 그에 의해 제조된 연성인쇄회로기판'(2005.02.23 공개)
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 제조 비용이 저렴하고, 제품의 신뢰성이 우수하며 회로패턴의 선폭 및 두께 조절이 용이한 연성인쇄회로기판 및 그 제조 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 연성인쇄회로기판은, 연성의 기재 및 상기 기재 상에 구비되며 도전체로 형성된 회로패턴을 포함하며, 상기 회로패턴은, 상기 기재 상에 증착으로 형성된 증착 시드층; 및 상기 증착 시드층 상에 도금하여 형성된 회로 도금층을 포함하고, 상기 회로 도금층은 상기 증착 시드층의 둘레를 제외한 상기 증착 시드층의 상면만 커버하도록 형성되며, 상기 증착 시드층은, 니켈, 구리가 혼합된 합금인 것을 특징으로 한다.
본 발명에서 상기 기재에는 비아홀이 형성되고, 상기 비아홀 내에는 상기 회로패턴을 상기 기재의 다른면에서 다른 회로패턴과 전기적으로 연결시키는 회로 연결부를 더 포함하며, 상기 회로 연결부는, 상기 비아홀의 내측면에 증착되는 연결 증착층; 및 상기 연결 증착층에 적층되는 연결 도금층을 포함할 수 있다.
본 발명에서 상기 회로패턴은, 상기 기재와 상기 증착 시드층 사이에 개재되는 프라이머층을 더 포함할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판은 상기 기재의 일면에 코팅액을 도포하고 경화시켜 형성되어 상기 회로패턴을 커버하는 코팅 보호층을 더 포함할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판은 상기 코팅 보호층에 형성되는 다른 회로패턴을 포함하며, 상기 코팅 보호층에는 비아홀이 형성되며, 상기 다른 회로패턴은 상기 코팅 보호층 상에 증착되는 다른 증착 시드층 및 상기 다른 증착 시드층 상에 적층되는 다른 회로 도금층을 포함하고, 상기 비아홀에는 상기 다른 회로패턴을 상기 회로패턴과 연결하는 회로 연결부가 구비되고, 상기 회로 연결부는, 상기 비아홀의 내측면에 증착되는 연결 증착층 및 상기 연결 증착층에 적층되어 상기 회로 도금층과 상기 다른 회로 도금층을 연결하는 연결 도금층을 포함할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판은 상기 코팅 보호층 상에는 코팅액을 도포하고 경화시켜 형성되어 상기 다른 회로패턴을 커버하는 다른 코팅 보호층이 형성될 수 있다.
본 발명에서 상기 기재는, PET 필름 또는 PI 필름이고, 상기 코팅 보호층은, PI 또는 PAI 재질의 코팅층일 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은 연성의 기재를 준비하는 단계, 상기 기재 상에 시드층을 증착하여 증착 시드층을 형성하는 단계, 상기 증착 시드층 상에 회로패턴 형상의 회로패턴홈이 형성된 회로 커버층을 형성하는 단계, 상기 회로패턴홈으로 노출된 상기 증착 시드층 상에 회로 도금층이 형성되도록 도금하는 단계 및 회로패턴이 형성되도록 상기 증착 시드층의 일부를 식각하는 단계를 포함하며, 증착 시드층을 형성하는 단계는 니켈, 구리가 혼합된 합금으로 증착 시드층을 형성하는 것을 특징으로 한다.
본 발명에서 상기 증착 시드층을 형성하는 단계는, 진공 증착으로 증착 시드층을 형성하며, 상기 진공증착은 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나일 수 있다.
본 발명에서 상기 회로 커버층을 형성하는 단계는, 상기 증착 시드층 상에 포토 레지스트층을 형성하는 과정; 및 상기 포토 레지스트층에 회로패턴의 형상으로 회로패턴홈을 패터닝하는 과정을 포함할 수 있다.
본 발명에서 상기 포토레지스트층을 형성하는 과정은, 콤마롤코팅, 그라비아 코팅, 닥터블레이드법, 스프레이법 및 전기방사 중 어느 하나로 포토레지스트층을 형성할 수 있다.
본 발명에서 상기 기재를 준비하는 단계는, 상기 기재에 비아홀을 형성하는 과정을 포함하고, 상기 증착 시드층을 형성하는 단계는, 상기 기재 상에 증착 시드층을 형성하면서 상기 비아홀의 내측면에 상기 증착 시드층과 일체로 연결된 연결 증착층을 형성하며, 상기 도금하는 단계는, 상기 회로 도금층을 형성하면서 상기 연결 증착층에 적층되며 상기 회로 도금층과 일체로 연결된 연결 도금층을 형성할 수 있다.
본 발명에서 상기 기재를 준비하는 단계는, 상기 기재 상에 프라이머층을 형성하는 과정을 포함할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은 상기 기재 상에 코팅액을 도포하고 경화시켜 상기 회로패턴을 커버하는 보호 코팅층을 형성하는 단계를 더 포함할 수 있다.
본 발명에서 상기 코팅액은 말림방지제를 포함하며, 상기 말림방지제는 실리카일 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은 상기 보호 코팅층 상에 시드층을 증착하여 다른 증착 시드층을 형성하는 단계, 상기 다른 증착 시드층 상에 다른 회로패턴 형상의 다른 회로패턴홈이 형성된 다른 회로 커버층을 형성하는 단계, 상기 다른 회로패턴홈으로 노출된 상기 다른 증착 시드층 상에 다른 회로 도금층이 형성되도록 도금하는 단계 및 다른 회로패턴이 형성되도록 상기 다른 증착 시드층의 일부를 식각하는 단계를 더 포함할 수 있다.
본 발명에서 상기 보호 코팅층을 형성하는 단계는 상기 코팅액을 도포하여 상기 보호 코팅층을 형성할 때 비아홀이 형성되는 부분만 제외하고 상기 코팅액을 도포하며, 상기 다른 증착 시드층을 형성하는 단계는, 상기 보호 코팅층 상에 다른 증착 시드층을 형성하면서 상기 비아홀의 내측면에 연결 증착층을 상기 다른 증착 시드층과 일체로 형성하며, 상기 도금하는 단계는 상기 다른 회로 도금층을 형성하면서 상기 연결 증착층 상에 도금되어 다른 회로 도금층을 상기 회로 도금층와 연결시키는 연결 도금층을 형성할 수 있다.
본 발명의 일 실시예에 의한 연성인쇄회로기판 제조 방법은 상기 보호 코팅층 상에 코팅액을 도포하고 경화시켜 상기 다른 회로패턴을 커버하는 다른 보호 코팅층을 형성하는 단계를 더 포함할 수 있다.
본 발명은 회로패턴을 기재에 증착된 시드층에 도금하여 형성하므로 낮은 저항특성을 구현하고, 회로패턴의 선폭 및 회로 도금층의 두께 조절이 용이하여 수요자가 원하는 저항특성을 가지는 회로패턴을 용이하게 설계하고 형성할 수 있는 효과가 있다.
또한, 본 발명은, 기존 고가의 FCCL의 동박을 에칭하는 방법에 비하여 간단하면서도 용이한 공정 진행으로 제조비용을 절감하고, 생산성을 향상시키는 효과가 있다.
또한, 본 발명은 회로패턴이 형성된 기재의 일면에 보호층을 적용하여 회로패턴을 기재에 부착된 상태로 견고하게 유지시키며, 기재의 반복된 굽힘이나 휨 변형에 의한 회로패턴의 변형 및 손상을 방지하여 동작 신뢰성을 향상시키는 효과가 있다.
본 발명은 별도의 커버레이를 부착하지 않아도 되고, 코팅층으로 회로패턴을 보호하여 내약품성이 강해지는 효과가 있다.
본 발명은 다층 구조를 가지는 연성인쇄회로기판에서 두께를 줄여 이를 사용하는 제품을 콤팩트하게 제조할 수 있도록 하고, 상품성을 증대시키는 효과가 있다.
도 1은 본 발명에 따른 연성인쇄회로기판의 일 실시 예를 도시한 단면도
도 2는 본 발명에 따른 연성인쇄회로기판의 다른 실시 예를 도시한 단면도
도 3은 본 발명에 따른 연성인쇄회로기판 제조 방법의 일실시 예를 도시한 공정도
도 4는 도 3의 본 발명에 따른 연성인쇄회로기판 제조 방법의 개략도
도 5는 본 발명에 따른 연성인쇄회로기판 제조 방법의 다른 실시 예를 도시한 공정도
도 6 및 도 7은 도 5의 본 발명에 따른 연성인쇄회로기판 제조 방법의 개략도
도 8은 본 발명에 따른 연성인쇄회로기판의 일 실시 예인 디지타이저를 도시한 도면
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1 내지 도 7에서 도시된 회로패턴(20)의 선폭과 사이 간격은 본 발명의 구성을 명확하게 설명하기 위해 도시된 것으로 실제와 상이하고, 본 발명에 따른 연성인쇄회로기판과 그 제조 방법을 실시함에 있어 실제 연성인쇄회로기판에서 설계되는 회로패턴(20)의 선폭과 간격에 따라 다양하게 변형 실시될 수 있음을 확인한다.
도 1을 참고하면, 본 발명에 따른 연성인쇄회로기판은, 기재(10); 및 상기 기재(10) 상에 구비되며 도전체로 형성된 회로패턴(20)을 포함한다.
상기 회로패턴(20)은, 상기 기재(10) 상에 증착으로 형성된 증착 시드층(1); 및 상기 증착 시드층(1) 상에 도금하여 형성된 회로 도금층(2)을 포함하며, 상기 회로 도금층(2)은 상기 증착 시드층(1)의 둘레를 제외한 상기 증착 시드층(1)의 상면만 커버하도록 형성된다.
또한, 상기 회로 도금층(2)은 상기 시드층(1)의 둘레 즉, 측면을 제외한 상기 시드층(1)의 상면만 커버하도록 형성되므로 회로패턴(20)의 선폭에 영향을 주지 않으며, 회로패턴(20)의 선폭을 설계 시 정한 선폭으로 정확하게 구현할 수 있고, 이로써 설계 시 허용 범위 내 저항을 동시에 정확하게 만족하도록 저항 조절이 가능한 것이다.
상기 기재(10)는, 연성을 가지는 절연 필름으로, 연성인쇄회로기판의 형상을 유지하기 위해 제공되는 매우 얇고 플렉서블하며 투명 또는 반투명의 절연필름을 사용한다. 상기 절연필름은 PET 필름 또는 PI 필름인 것을 일 예로 하며, PI필름은 두께가 얇고 유연하며 내열성, 내곡성이 우수하며 치수변경이 적고 열에 강하므로 열을 이용하는 타발된 금속박을 전사하는 경우 절연필름으로 적합하며, PET 필름은 가격이 상대적으로 상기 PI필름보더 저렴한 장점이 있다.
상기 증착 시드층(1)은 진공증착으로 상기 기재(10) 상에 부착되어 상기 기재(10)와의 부착력이 강하고, 상기 기재(10)의 휨변형에도 상기 기재(10)와 분리되지 않고 견고하게 상기 기재(10)에 부착된 상태로 유지될 수 있다.
상기 증착 시드층(1)은, 500Å ~ 10,000Å의 두께를 가지는 것이 바람직하며, 10nm의 두께를 가지는 것을 일 예로 한다.
상기 증착 시드층(1)은, 구리, 은, 금, 니켈, 크롬, 텅스텐, 몰리브덴, 알루미늄 중 하나 이거나, 구리, 은, 금, 니켈, 크롬, 텅스텐, 몰리브덴, 알루미늄 중 적어도 하나가 혼합된 합금인 것이 바람직하며, 이는 도금 시 도금층과의 부착력이 우수한 금속이다.
상기 증착 시드층(1)은, 구리를 열증착하여 형성된 것을 일 예로 한다. 상기 베이스 회로층(10)은 검은색 계열의 색상을 가져 빛반사 현상을 제거하고, 빛의 난반사를 줄이는 역할을 하여 시인성을 향상시킨다.
상기 회로 도금층(2)은, 금(Au), 은(Ag), 구리(Cu) 중 어느 하나인 것을 일 예로 하며, 전기 도금을 통해 상기 베이스 회로층(10)의 표면에 도금되는 것을 일 예로 한다.
상기 회로 도금층(2)은 상기 증착 시드층(1)의 저항값을 낮추는 역할을 하며, 도금되는 두께에 따라 상기 증착 시드층(1)과 상기 회로 도금층(2)을 포함하는 회로패턴(20)의 저항값을 조절할 수 있다.
상기 기재(10)는, 상면과 하면을 관통하는 비아홀(10a)이 형성되고, 본 발명에 따른 연성인쇄회로기판은, 상기 비아홀(10a) 내에 형성되어 상기 회로패턴(20)을 상기 기재(10)의 다른면에서 다른 회로패턴(20a)과 전기적으로 연결시키는 회로 연결부(21)를 더 포함한다.
상기 회로 연결부(21)는 상기 비아홀(10a)의 내측면에 증착되는 연결 증착층(1b), 상기 연결 증착층(1b)에 적층되는 연결 도금층(2b)을 포함한다.
상기 연결 증착층(1b)은 상기 증착 시드층(1)을 형성할 때 상기 증착 시드층(1)과 일체로 형성되고, 상기 연결 도금층(2b)은 상기 회로 도금층(2)을 형성할 때 상기 회로 도금층(2)과 일체로 형성된다.
상기 회로패턴(20)은, 상기 기재(10)와 상기 증착 시드층(1) 사이에 개재되는 프라이머층을 더 포함하는 것이 바람직하다.
상기 프라이머층은, 상기 기재(10)와 상기 증착 시드층(1) 사이에 개재되어 상기 증착 시드층(1)이 상기 기재(10) 상에 직접 증착되는 것에 비해 상기 증착 시드층(1)이 상기 기재(10) 상에 부착된 상태로 더 견고하게 유지될 수 있도록 한다.
상기 프라이머층은 상기 증착 시드층(1)과 상기 기재(10)의 사이에 배치되어 상기 증착 시드층(1)이 상기 기재(10) 상에 견고하게 부착된 상태로 유지될 수 있도록 하는 것으로 아크릴 폴리 우레탄인 것을 일 예로 한다.
상기 프라이머 수지재는, 내열액상수지인 것을 일 예로 하고, 상기 기재(10) 상에서 상기 증착 시드층(1)의 부착력을 강화시키는 어떠한 수지재도 사용이 가능함을 밝혀둔다.
또한, 본 발명에 따른 연성인쇄회로기판은, 상기 회로패턴(20)을 커버하는 보호 코팅층(30)을 더 포함하는 것이 바람직하다.
상기 보호 코팅층(30)은, 액상의 코팅액을 상기 기재(10) 상에 도포한 후 경화시켜 상기 회로패턴(20)을 커버하여 보호하도록 형성된다.
상기 보호 코팅층(30)은 상기 기재(10)와 동일한 계열의 코팅액을 이용하여 합성수지 코팅층으로 형성되어 상기 기재(10)와의 부착력이 우수하고, 상기 기재(10)와 더 견고하게 일체화되는 것이 바람직하다. 상기 기재(10)는 PI필름이고, 상기 보호 코팅층(30)은 PI 코팅층 또는 PAI 코팅층인 것을 일 예로 한다.
상기 보호 코팅층(30)은 말림 방지제가 포함된 코팅액을 사용하여 형성되는 것이 바람직하며, 상기 말림방지제는 실리카인 것을 일 예로 한다.
상기 기재(10)의 한면에만 상기 보호 코팅층(30)이 형성되는 경우 도포된 코팅액을 경화 시 상기 보호 코팅층(30)의 수축에 의해 상기 기재(10)의 단부 측에서 말림 현상이 발생될 수 있다.
상기 말림방지제는 상기 보호 코팅층(30)의 수축에 의한 상기 기재(10)의 단부 측에서 발생되는 말림현상을 방지하여 상기 보호 코팅층(30)이 형성된 기재(10)가 최대한 평평한 상태가 되도록 한다.
상기 보호 코팅층(30)은 상기 회로패턴(20) 상을 적어도 9㎛ 이상의 두께로 덮도록 형성되는 것이 바람직하며, 10㎛이상의 두께를 가지는 것이 더 바람직하다. 이는 상기 회로패턴(20)을 절연시키는 절연층의 역할을 할 수 있도록 하는 최소두께이다. 일 예로, 상기 회로패턴(20)의 두께가 10㎛일 때 상기 보호 코팅층(30)은 상기 기재(10)에 19㎛ 이상의 두께를 가지도록 형성되고, 상기 회로패턴(20)의 두께가 15㎛일 때 상기 보호 코팅층(30)은 24㎛이상의 두께를 가지도록 형성되는 것이 바람직하다.
도 2를 참고하면, 본 발명의 일 실시예에 의한 연성인쇄회로기판은, 상기 보호 코팅층(30) 상에 형성되는 다른 회로패턴(20a)을 더 포함할 수 있다.
상기 다른 회로패턴(20a)은 상기 보호 코팅층(30) 상에 증착되는 다른 증착 시드층(1a)과, 상기 다른 증착 시드층(1a) 상에 도금되는 다른 회로 도금층(2a)을 포함한다.
상기 다른 증착 시드층(1a)의 실시 예는 상기 증착 시드층(1)의 실시 예와 동일하고, 상기 다른 회로 도금층(2a)의 실시 예는 상기 회로 도금층의 실시 예와 동일하여 중복되어 생략함을 밝혀둔다.
상기 다른 회로패턴(20a)은, 상기 보호 코팅층(30)과 상기 다른 증착 시드층(1a) 사이에 개재되는 프라이머층을 더 포함하는 것이 바람직하다.
상기 프라이머층은 상기 다른 증착 시드층(1a)을 상기 보호 코팅층(30) 상에 견고하게 부착 고정시키는 역할을 한다.
상기 프라이머층의 실시 예는 상기에서 설명한 바와 동일하므로 중복되어 생략함을 밝혀둔다.
상기 보호 코팅층(30)에는 비아홀(10a)이 형성되고, 본 발명의 일 실시예에 의한 연성인쇄회로기판은, 상기 비아홀(10a) 내에 형성되어 상기 보호 코팅층(30) 상의 다른 회로패턴(20a)과, 상기 기재(10) 상의 회로패턴(20)을 연결하는 회로 회로 연결부(21)를 더 포함한다.
상기 회로 연결부(21)는 상기 비아홀(10a)의 내측면에 증착되는 연결 증착층(1b), 상기 연결 증착층(1b)에 적층되는 연결 도금층(2b)을 포함한다.
상기 연결 증착층(1b)은 상기 다른 증착 시드층(1a)을 형성할 때 함께 형성되어 상기 다른 증착 시드층(1a)과 일체로 형성되며, 상기 연결 도금층(2b)은 상기 다른 회로패턴(20a)의 다른 회로 도금층(2)을 도금할 때 함께 상기 연결 증착층(1b) 상에 도금되어 상기 다른 회로 도금층(2a)과 일체로 형성되어 상기 회로 도금층(2)과 일체로 연결된다.
상기 연결 증착층(1b)의 실시 예는 상기 증착 시드층의 실시 예와 동일하고, 상기 연결 도금층(2b)의 실시 예는 상기 회로 도금층(2)의 실시 예와 동일하여 중복 기재로 생략함을 밝혀둔다.
상기 기재(10)에 형성되는 회로패턴(20)은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 어느 하나이고, 상기 보호 코팅층(30) 상에 형성되는 다른 회로패턴(20a)은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부와 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부 중 다른 하나인 것을 일 예로 한다.
본 발명의 일 실시예에 의한 연성인쇄회로기판은 기재(10)에 상기 X축 좌표인식패턴부와 Y축 좌표인식패턴부 중 어느 하나가 형성되고, 상기 보호 코팅층(30)의 표면에 상기 X축 좌표인식패턴부와 Y축 좌표인식패턴부 중 다른 하나가 형성되어 터치가 발생된 지점의 좌표를 찾을 수 있도록 한 디지타이저인 것을 일 예로 한다. 상기 X축 좌표인식패턴부와 상기 Y축 좌표인식패턴부는 상기 보호 코팅층(30)에 형성된 상기 비아홀(10a) 내의 상기 회로 연결부(21)를 통해 서로 통전된다.
즉, 상기 회로패턴(20)은 상기 기재(10)와 상기 보호 코팅층(30)의 표면에 복수의 X-Y 좌표를 갖는 격자형태로 형성될 수 있다.
상기 보호 코팅층(30) 상에는 상기 다른 회로패턴(20a)을 덮어 보호하는 다른 보호 코팅층(30a)이 형성되어 상기 다른 회로패턴(20a)을 보호할 수 있고, 상기 다른 보호 코팅층(30a) 상에는 또 다른 회로패턴(20a)이 형성될 수 있다.
상기 다른 보호 코팅층(30a)은 상기 보호 코팅층(30)의 실시 예와 동일하여 중복 기재로 생략함을 밝혀둔다.
본 발명의 일 실시예에 의한 연성인쇄회로기판은, 복수의 보호 코팅층과 상기 보호 코팅층 상에 각각 형성된 복수의 회로패턴층을 포함하여 다층구조의 연성인쇄회로기판으로 제조될 수 있음을 밝혀둔다.
한편, 도 3은 본 발명에 따른 연성인쇄회로기판 제조 방법의 일 실시예를 도시한 공정도이고, 도 4는 도 3의 본 발명에 따른 연성인쇄회로기판 제조 방법의 개략도로써, 도 3 및 도 4를 참고하면 본 발명에 따른 연성인쇄회로기판 제조 방법은, 연성의 기재(10)를 준비하는 단계(S100), 상기 기재(10) 상에 시드층을 증착하여 증착 시드층(1)을 형성하는 단계(S200), 상기 증착 시드층(1) 상에 회로패턴(20) 형상의 회로패턴홈(3a)이 형성된 회로 커버층(3)을 형성하는 단계(S300), 상기 회로패턴홈(3a)으로 노출된 상기 증착 시드층(1) 상에 회로 도금층(2)이 형성되도록 도금하는 단계(S400) 및 회로패턴(20)이 형성되도록 식각하는 단계(500)를 포함한다. 상기 도금하는 단계(S400)와 상기 식각하는 단계(500) 사이에는 상기 회로 커버층(3)을 제거하는 단계(미도시)를 포함하여 상기 식각하는 단계(500)에서 상기 회로 도금층(2)을 장벽으로하여 상기 증착 시드층(1)의 일부를 식각하는 것을 일 예로 한다.
상기 증착 시드층(1)을 형성하는 단계(S200)는, 진공 증착으로 증착 시드층(1)을 형성하며, 상기 진공증착은 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나인 것을 일 예로 한다.
상기 진공증착은, 구리, 은, 금, 니켈, 크롬, 텅스텐, 몰리브덴, 알루미늄 중 하나를 타겟재료로 사용하거나, 구리, 은, 금, 니켈, 크롬, 텅스텐, 몰리브덴, 알루미늄 중 적어도 하나가 혼합된 합금을 타겟재료로 사용하여 상기 기재(10) 상에 상기 증착 시드층(1)을 형성하는 것이 바람직하다.
또한, 상기 회로 커버층(3)을 형성하는 단계(S300)는, 상기 증착 시드층(1) 상에 포토 레지스트층을 형성하는 과정(S310), 상기 포토 레지스트층에 회로패턴(20)의 형상으로 회로패턴홈(3a)을 패터닝하는 과정(S320)을 포함한다.
상기 회로패턴홈(3a)은 상, 하 관통된 형상으로 상기 증착 시드층(1)을 노출시키는 형상을 가진다.
상기 회로 커버층(3)은 상기 포토 레지스트층으로 형성되는 것을 일 예로 한다.
상기 포토레지스트층은, 드라이 필름 또는 포토레지스트액을 도포하여 형성된 것일 수 있다.
포토레지스트액을 도포하여 형성된 포토레지스트층에 비하여 상기 드라이 필름은 두께가 균일하고, 별도의 건조 공정이 필요하지 않으므로 제조공정을 단순화하고, 상기 회로패턴(20)을 균일한 두께로 고르게 형성할 수 있으며 상기 회로전극의 선폭을 미세화하는데 유리하여 선폭이 15㎛ 이하인 음각의 회로패턴홈(3a)을 더 용이하게 형성할 수 있도록 한다.
상기 포토레지스트층을 형성하는 과정(S210)은 콤마롤코팅, 그라비아 코팅, 닥터블레이드법, 스프레이법 및 전기방사 중 어느 하나로 포토레지스트층을 형성할 수 있다.
상기 전기방사는 전기방사 포토레지스트층을 1 ~ 10㎛로 형성한다. 상기 전기 방사는 전기방사용 노즐과, 상기 증착 시드층(1)에 상기 전기전원을 인가한 상태에서 상기 전기방사용 노즐로 감광성 고분자 용액을 압축공기와 분사하여 상기 증착 시드층(1)의 상에 전기방사 포토레지스트층을 형성한다.
상기 전기 방사는 분사되는 감광성 고분자에 전하가 포함되므로, 상기 감광성 고분자 용액이 분사되면서 응집되지 않고 분산이 원활하여 5㎛ 이하의 박막으로 전기방사 포토레지스트층을 형성할 수 있다.
또한, 상기 전기 방사는 상기 증착 시드층(1)에 전기 전원을 인가한 상태로 상기 증착 시드층(1) 상에 전기방사 포토레지스트층을 형성하므로, 상기 감광성 고분제 용액이 방사되면서 생성된 감광제 섬유가 전위차에 의해 상기 증착 박막층(1)에 균일하게 도포되고, 강하게 부착되어 도포된다.
전기 방사로 포토레지스트층을 형성한 경우 전기 방사로 도포된 상기 포토레지스트층을 경화시켜야 하며, 상기 포토레지스트층을 자외선(UV) 경화, 레이저(Laser) 경화, 이빔(ebeam) 경화 등의 방법으로 경화한다.
상기 패터닝하는 과정(S220)은, 마스크(5)로 상기 회로패턴홈(3a)이 형성되는 부분만 커버한 상태로 상기 포토레지스트층을 노광한 후 현상액으로 현상하여 노광에 의해 경화되지 않은 즉, 상기 마스크(5)에 의해 가려진 부분만 현상액에 의해 용해되도록 하여 상기 포토레지스트층에 상기 회로패턴홈(3a)을 형성한다.
상기 포토레지스트층은 노광에 의해 노광된 부분이 현상액에 의해 용해되지 않는 불용상태로 변화되는 것을 일 예로 한다.
즉, 상기 노광하는 과정은, 상기 포토레지스트층에서 상기 마스크(5)에 의해 가려지지 않은 부분 즉, 빛이 가해진 부분만 현상액에 의해 용해되지 않도록 빛이 가해지지 않은 부분은 현상액에 의해 용해되도록 유지시킨다.
그리고, 현상액으로 현상하는 과정은 현상액으로 상기 포토레지스트층에서 불용되지 않고 가용상태인 부분 즉, 상기 회로패턴홈(3a)과 대응되는 부분만 제거하여 상기 회로패턴홈(3a)을 형성한다.
상기 도금하는 단계(S400)는, 금(Au), 은(Ag) 또는 구리(Cu)를 전해 도금 또는 무전해 도금하는 것을 일 예로 하며, 전해 도금 또는 무전해 도금으로 상기 회로패턴홈(3a) 내에 도금층(2)을 형성한다. 상기 도금하는 단계(S400)는, 상기 회로패턴홈(3a) 내에서 상기 포토레지스트층을 장벽으로 하여 상기 회로 도금층(2)을 형성함으로써 상기 증착 시드층(1) 상에만 상기 회로 도금층(2)이 적층 형성되고, 상기 증착 시드층(1)의 측면 즉, 둘레로는 상기 회로 도금층(2)이 형성되지 않아 상기 회로패턴홈(3a)의 선폭에 맞게 정확한 미세 선폭을 가지는 회로 도금층(2)을 형성할 수 있다.
상기 식각하는 단계(S500)는, 상기 포토레지스트층을 제거하고, 상기 도금층(2)을 장벽으로 하여 상기 증착 시드층(1)의 일부를 식각하여 상기 증착 시드층(1)이 상기 도금층(2)과 대응되는 선폭을 가지도록 한다.
따라서, 상기 회로패턴홈(3a)과 일치되는 정확한 선폭을 가지는 회로패턴(20)을 형성할 수 있다.
또한, 상기 기재(10)를 준비하는 단계(S100)는, 상기 기재(10)에 비아홀(10a)을 형성하는 과정(S110)을 포함하고, 상기 증착 시드층(1)을 형성하는 단계(S200)는, 상기 기재(10) 상에 증착 시드층(1)을 형성하면서 상기 비아홀(10a)의 내측면에 상기 증착 시드층(1)과 일체로 연결된 연결 증착층(1b)을 형성하며, 상기 도금하는 단계(S400)는, 상기 회로 도금층(2)을 형성하면서 상기 연결 증착층(1b)에 적층되며 상기 회로 도금층(2)과 일체로 연결된 연결 도금층(2b)을 형성한다.
상기 패터닝하는 과정(S320)에서 형성되는 상기 회로패턴홈(3a) 중 적어도 일부분은 상기 비아홀(10a)을 개방시키도록 형성되며 상기 비아홀(10a)을 개방시킨 상기 회로패턴홈(3a)을 통해 상기 비아홀(10a) 내부로 상기 연결 도금층(2b)을 형성할 수 있도록 한다.
상기 기재(10)를 준비하는 단계(S100)는, 상기 기재(10) 상에 프라이머층(1b)을 형성하는 과정(S120)을 포함할 수 있다. 상기 프라이머층(1b)을 형성하는 과정은 상기 비아홀(10a)을 형성하는 과정(S110) 후에 이루어져 상기 비아홀(10a) 내측면에 프라이머층(1b)을 도포할 수 있도록 하는 것이 바람직하다.
상기 프라이머층(1b)을 형성하는 과정(S120)은, 진공증착 시 상기 기재(10)와 증착막 사이에 부착력을 향상시키는 프라이머층(1b)을 상기 기재(10)의 일면에 도포하는 것을 일 예로 한다. 상기 프라이머층(1b)은 아크릴 폴리 우레탄인 것을 일 예로 한다.
상기 프라이머층(1b)을 형성하는 과정(S120)은, 액상의 프라이머제를 도포하고 건조 또는 열처리하여 상기 프라이머제를 경화시키는 것을 일 예로 한다.
상기 프라이머 수지재는, 내열액상수지인 것을 일 예로 하고, 상기 기재(10) 상에서 상기 증착 시드층(1)의 부착력을 강화시키는 어떠한 수지재도 사용이 가능함을 밝혀둔다.
본 발명에 따른 연성인쇄회로기판 제조 방법은, 상기 기재(10) 상에 상기 회로패턴(20)을 커버하여 보호하는 보호 코팅층을 형성하는 단계(S600)를 더 포함하는 것이 바람직하다.
상기 보호 코팅층(30)을 형성하는 단계(S600)는, 코팅액을 상기 기재(10)에 도포하여 건조하고, 경화시켜 상기 기재(10)에 상기 회로패턴(20)을 덮어 보호하는 보호 코팅층(30)을 형성한다.
상기 보호 코팅층(30)을 형성하는 단계(S600)는, 도포된 코팅액을 200℃ ~ 450℃에서 20분 ~ 50분으로 가열하여 경화시키는 과정을 포함하는 것을 일 예로 한다.
상기 코팅액은 PI(폴리이미드)용액으로, PI 15~35wt%를 포함한 용액으로, PI를 용매로 용해시킨 것이고, 상기 용매는 NMP의 희석액인 것을 일 예로 한다.
상기 코팅액은 PAI용액일 수 있으며, 상기 PAI용액을 도포하여 상기 보호 코팅층(30)을 형성할 수도 있다. 상기 PAI용액은 PAI 15~35wt%를 포함한 용액으로, PAI를 용매로 용해시킨 것이고, 상기 용매는 NMP의 희석액인 것을 일 예로 한다.
상기 코팅액은 말림방지제를 더 포함하는 것이 바람직하며, 상기 말림방지제는 실리카인 것을 일 예로 한다. 상기 코팅액으로 실리카 2 ~ 5wt%를 포함한 PI용액 또는 실리카 2 ~ 5wt%를 포함한 PAI용액을 사용하는 것이 바람직하며, 더 바람직하게 실리카 2.5wt%를 포함한 PI용액 또는 PAI용액을 사용한다.
즉, 상기 PI용액은 PI 15~35wt%, 실리카 2 ~ 5wt%, 그 나머지인 잔부로 용매를 포함하여 형성하는 것을 일 예로 하며, 상기 PAI용액은 PAI 15~35wt%, 실리카 2 ~ 5wt%, 그 나머지인 잔부로 용매를 포함하여 형성하는 것을 일 예로 한다.
상기 말림방지제는 상기 보호 코팅층(30)을 경화한 후 상기 기재(10)의 끝단부가 말리는 현상을 방지하기 위함이다.
상기 기재(10)에 코팅액을 도포하여 상기 보호 코팅층(30)을 형성한 후 건조하고, 경화시키면 상기 보호 코팅층(30)이 수축하면서 상기 기재(10)의 단부 측이 말리는 현상이 발생하며, 상기 말림방지제는 상기 보호 코팅층(30)을 경화할 때 상기 보호 코팅층(30)의 수축에 의해 상기 기재(10)의 단부 측이 말리는 현상을 방지하기 위해 상기 코팅액에 포함된다.
상기 PI용액 또는 상기 PAI용액에 실리카 2 ~ 5wt%가 포함될 때 말림현상이 최소화되는 것을 시험을 통해 확인하였다.
상기 보호 코팅층(30)을 형성하는 단계(S600)는 상기 기재(10)의 일면에 도포된 코팅액을 90 ~ 150℃에서 5 ~ 25분 가열하여 건조시킨다.
상기 보호 코팅층(30)을 형성하는 단계(S600)는 상기 보호 코팅층(30)이 상기 회로패턴(20) 상을 적어도 9㎛ 이상의 두께로 덮도록 형성하는 것이 바람직하며, 10㎛이상의 두께를 가지는 것이 더 바람직하다. 이는 상기 회로패턴(20)을 절연시키는 절연층의 역할을 할 수 있도록 하는 최소두께이다.
상기 보호 코팅층(30)을 형성하는 단계(S600)는 상기 기재(10)의 일면에 코팅액을 스크린 인쇄로 도포하며, 스크린 인쇄 시 스크린의 메쉬크기로 상기 코팅액의 도포 두께를 조절할 수 있다.
상기 보호 코팅층(30)은 공정을 단순화하고, 제조 비용을 절감하기 위해 한번의 스크린 인쇄로 형성되는 것이 바람직하며, 상기 스크린 인쇄는 단위 면적(inch2) 당 40 ~ 100메쉬를 가지는 스크린 메쉬를 사용하는 것이 바람직하다. 이는 단위 면적(inch2) 당 40 ~ 100개의 메쉬를 가지는 것을 의미한다. 단위 면적(inch2) 당 40 ~ 100메쉬를 가지는 스크린 메쉬를 이용하여 PI용액 또는 PAI용액을 상기 기재(10)에 도포하면 상기 회로패턴(20)에서 적어도 9㎛ 이상의 두께를 가지는 보호 코팅층(30)을 형성할 수 있다.
상기 보호 코팅층(30)을 형성하는 단계(S600)는, 방수코팅된 스크린 메쉬를 이용하여 스크린 인쇄로 상기 코팅액을 상기 기재(10)에 도포하는 과정을 포함하는 것이 바람직하다.
방수코팅된 스크린 메쉬는 코팅액의 빠짐성이 개선되어 점도가 높은 코팅액 즉, PI용액 또는 PAI용액을 사용하여 상기 기재(10)에 도포할 수 있어 1회 코팅으로 보호 코팅층(30)을 더 두껍게 형성하며, 1회 코팅으로 상기 회로패턴(20)에서 적어도 9㎛ 이상의 두께를 가지는 보호 코팅층(30)을 용이하게 형성할 수 있도록 한다.
즉, 상기 보호 코팅층(30)은 상기 기재(10)의 일면에 형성된 상기 회로패턴(20)을 보호하고, 상기 회로패턴(20)이 상기 기재(10)에 더 견고하게 부착될 수 있도록 하고, 상기 기재(10)의 휨변형에도 상기 회로패턴(20)이 상기 기재(10)에서 분리되는 것을 방지한다.
한편, 도 5는 본 발명에 따른 연성인쇄회로기판 제조 방법의 다른 실시 예를 도시한 공정도이고, 도 6 및 도 7은 도 5의 본 발명에 따른 연성인쇄회로기판 제조 방법의 개략도로서, 도 6은 기재를 준비단계(S100)에서 코팅 보호층을 형성하는 단계(S600)까지의 개략도이고, 도 7은 다른 증착 시드층(1a)을 형성하는 단계(S700)에서 다른 보호 코팅층(30a)을 형성하는 단계(S1100)까지의 개략도이다.
도 5 내지 도 7을 참고하여 본 발명에 따른 연성인쇄회로기판 제조 방법의 다른 실시 예를 설명하면 하기와 같고, 상기 필름을 준비하는 단계(S100)는, 기재(10) 상에 프라이머층(1b)을 형성하는 과정(S110)을 포함한 것을 일 예로 한다.
한편, 상기 보호 코팅층을 형성하는 단계(S600)는, 상기 코팅액을 도포하여 상기 보호 코팅층(30)을 형성할 때 비아홀(10a)이 형성되는 부분만 제외하고 상기 코팅액을 도포하는 과정을 포함하는 것이 바람직하다. 이는 상기 보호 코팅층(30)을 형성한 후 상기 보호 코팅층(30)에 별도로 비아홀(10a)을 형성하는 과정 없이 비아홀(10a)을 형성하여 상기 회로패턴(20)과 상기 보호 코팅층(30)에 형성되는 다른 회로패턴(20a)을 전기적으로 연결한다.
또한, 본 발명에 따른 연성인쇄회로기판 제조 방법은, 상기 보호 코팅층(30) 상에 다른 증착 시드층(1a)을 형성하는 단계(S700), 상기 다른 증착 시드층(1a) 상에 다른 회로패턴(20a) 형상의 다른 회로패턴홈(4a)이 형성된 다른 회로 커버층(4)을 형성하는 단계(S800), 상기 다른 회로패턴홈(4a)으로 노출된 상기 다른 증착 시드층(1a) 상에 다른 회로 도금층(2a)이 형성되도록 도금하는 단계(S900); 및 다른 회로패턴이 형성되도록 상기 다른 증착 시드층(1a)의 일부를 식각하는 단계(S1000)를 더 포함한 것을 특징으로 한다.
상기 다른 회로패턴홈(4a)은 상, 하 관통된 형상으로 상기 다른 증착 시드층(1a)을 노출시키는 형상을 가진다.
상기 다른 회로 도금층(2a)이 형성되도록 도금하는 단계(S900)와 상기 다른 증착 시드층(1a)의 일부를 식각하는 단계(S1000) 사이에는 상기 다른 회로 커버층(4)을 제거하는 단계(미도시)를 포함하여 상기 다른 증착 시드층(1a)의 일부를 식각하는 단계(S1000)에서 상기 다른 회로 도금층(2a)을 장벽으로하여 상기 다른 증착 시드층(1a)의 일부를 식각하는 것을 일 예로 한다.
상기 다른 증착 시드층(1a)을 형성하는 단계(S700)는, 상기 보호 코팅층(30) 상에 다른 증착 시드층(1a)을 형성하면서 상기 비아홀(10a)의 내측면에 연결 증착층(1b)을 상기 다른 증착 시드층(1a)과 일체로 형성하며, 상기 도금하는 단계는 상기 다른 회로 도금층(2a)을 형성하면서 상기 연결 증착층(1b) 상에 도금되어 다른 회로 도금층(2a)을 상기 회로 도금층(2)와 연결시키는 연결 도금층(2b)을 형성한다.
상기 연결 도금층(2b)은 상기 다른 회로 도금층(2a)과 상기 회로 도금층(2)에 일체로 형성되어 상기 다른 회로 도금층(2a)과 상기 회로 도금층(2)을 전기적으로 연결한다.
상기 다른 회로 커버층(4)을 형성하는 단계(S800)는, 상기 다른 증착 시드층(1a) 상에 포토 레지스트층을 형성하는 과정(S810), 상기 포토 레지스트층에 다른 회로패턴(20a)의 형상으로 다른 회로패턴홈(4a)을 패터닝하는 과정(S220)을 포함한다.
상기 다른 회로 커버층(4)은 상기 포토 레지스트층으로 형성되는 것을 일 예로 한다.
상기 다른 회로 커버층(4)을 형성하는 단계에서 형성되는 상기 다른 회로패턴홈(4a) 중 적어도 일부분은 상기 비아홀(10a)을 개방시키도록 형성되며 상기 비아홀(10a)을 개방시킨 상기 다른 회로패턴홈(4a)을 통해 상기 비아홀(10a) 내부로 상기 연결 도금층(2b)을 형성할 수 있도록 한다.
상기 보호 코팅층(30) 상에 다른 증착 시드층(1a)을 형성하는 단계의 실시 예는, 상기 증착 시드층을 형성하는 단계(S200)와 동일하며 단지 상기 증착 시드층을 상기 기재(10) 상이 아닌 상기 보호 코팅층(30) 상에 형성되는 것에만 차이가 있어 중복 기재로 생략함을 밝혀둔다.
또한, 상기 포토 레지스트층을 형성하는 과정과 상기 다른 회로패턴홈(4a)을 패터닝하는 과정(S220)의 실시 예는, 상기 회로 커버층을 형성하는 단계의 실시 예와 동일하여 중복 기재로 생략함을 밝혀둔다.
또한, 본 발명에 따른 연성인쇄회로기판 제조 방법은, 상기 보호 코팅층(30)을 형성하는 단계(S600)와 상기 보호 코팅층(30) 상에 다른 증착 시드층(1a)을 형성하는 단계(S700)의 사이에 프라이머층을 형성하는 단계(미도시)를 더 포함할 수 있다.
상기 보호 코팅층(30) 상에 프라이머층을 형성하는 것은, 상기 기재(10)에 프라이머층(1b)을 형성하는 것과 실시 예가 동일하여 중복 기재로 생략함을 밝혀둔다.
상기 다른 회로 도금층(2a)이 형성되도록 도금하는 단계(S900)는, 금(Au), 은(Ag) 또는 구리(Cu)를 전해 도금 또는 무전해 도금하는 것을 일 예로 하며, 전해 도금 또는 무전해 도금으로 상기 다른 회로패턴홈(4a) 내에 도금층(2)을 형성한다. 상기 다른 회로 도금층(2a)이 형성되도록 도금하는 단계(S900)는, 상기 다른 회로패턴홈(4a) 내에서 상기 포토레지스트층을 장벽으로 하여 다른 회로 도금층(2a)을 형성함으로써 상기 다른 증착 시드층(1a) 상에만 상기 다른 회로 도금층(2a)이 적층 형성되고, 상기 증착 시드층(1)의 측면 즉, 둘레로는 상기 다른 회로 도금층(2a)이 형성되지 않아 상기 다른 회로패턴홈(4a)의 선폭에 맞게 정확한 미세 선폭을 가지는 다른 회로 도금층(2a)을 형성할 수 있다.
상기 다른 증착 시드층(1a)의 일부를 식각하는 단계(S1000)는, 상기 포토레지스트층(3)을 제거하고, 상기 다른 회로 도금층(2a)을 장벽으로 하여 상기 다른 증착 시드층(1a)의 일부를 식각하여 상기 다른 증착 시드층(1a)이 상기 다른 회로 도금층(2a)과 대응되는 선폭을 가지도록 한다.
따라서, 상기 다른 회로패턴홈(4a)과 일치되는 정확한 선폭을 가지는 다른 회로패턴(20a)을 형성할 수 있다.
또한, 본 발명에 따른 연성인쇄회로기판 제조 방법은, 상기 보호 코팅층(30) 상에 상기 다른 회로패턴(20a)을 커버하는 다른 보호 코팅층(30a)을 형성하는 단계를 더 포함할 수 있다.
상기 다른 보호 코팅층(30a)을 형성하는 단계의 실시 예는, 상기 보호 코팅층을 형성하는 단계와 실시 예가 동일하여 중복 기재로 생략함을 밝혀둔다.
도 8은 본 발명의 일 실시 예로 제조된 디지타이저를 도시하고 있으며, 상기 회로패턴(20)은 횡방향으로 이격된 복수의 X축 전극을 구비한 X축 좌표인식패턴부이고, 상기 다른 회로패턴(20a)은 종방향으로 이격된 복수의 Y축 전극을 구비한 Y축 좌표인식패턴부인 것을 일 예로 한다.
본 발명은 도 8에서 도시된 디지타이저를 제조함에 있어 제조 공정을 단순화하고, 제조 비용을 크게 절감하며, 상기 디지타이저의 크기가 커질수록 그 효과가 증대하므로 대형화면을 가지는 전자칠판에 적용되는 디지타이저의 제조에 적합한 발명이다.
본 발명은 회로패턴을 기재에 증착된 시드층에 도금하여 형성하므로 낮은 저항특성을 구현하고, 회로패턴의 선폭 및 회로 도금층의 두께 조절이 용이하여 수요자가 원하는 저항특성을 가지는 회로패턴을 용이하게 설계하고, 형성할 수 있다.
또한, 본 발명은, 기존 고가의 FCCL의 동박을 에칭하는 방법에 비하여 간단하면서도 용이한 공정 진행으로 제조비용을 절감하고, 생산성을 향상시킨다.
또한, 본 발명은 회로패턴이 형성된 기재의 일면에 보호층을 적용하여 회로패턴을 기재에 부착된 상태로 견고하게 유지시키며, 기재의 반복된 굽힘이나 휨 변형에 의한 회로패턴의 변형 및 손상을 방지하여 동작 신뢰성을 향상시킨다.
본 발명은 별도의 커버레이를 부착하지 않아도 되고, 코팅층으로 회로패턴을 보호하여 내약품성이 강해진다.
본 발명은 다층 구조를 가지는 연성인쇄회로기판에서 두께를 줄여 이를 사용하는 제품을 콤팩트하게 제조할 수 있도록 하고, 상품성을 증대시킨다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
1 : 증착 시드층 1a : 다른 증착 시드층
1b : 연결 증착층 2 : 회로 도금층
2a : 다른 회로 도금층 2b : 연결 도금층
3 : 회로 커버층 3a : 회로패턴홈
4 : 다른 회로 커버층 4a : 다른 회로 패턴구멍
10 : 기재 20 : 회로패턴
20a : 다른 회로패턴 21 : 회로 연결부
30 : 보호코팅층 30a : 다른 보호코팅층

Claims (18)

  1. 연성의 기재; 및
    상기 기재 상에 구비되며 도전체로 형성된 회로패턴을 포함하며,
    상기 회로패턴은, 상기 기재 상에 증착으로 형성된 증착 시드층; 및 상기 증착 시드층 상에 도금하여 형성된 회로 도금층을 포함하고,
    상기 회로 도금층은 상기 증착 시드층의 둘레를 제외한 상기 증착 시드층의 상면만 커버하도록 형성되며,
    상기 증착 시드층은, 니켈, 구리가 혼합된 합금인 것을 특징으로 하는 연성인쇄회로기판.
  2. 제1항에 있어서,
    상기 기재에는 비아홀이 형성되고, 상기 비아홀 내에는 상기 회로패턴을 상기 기재의 다른면에서 다른 회로패턴과 전기적으로 연결시키는 회로 연결부를 더 포함하며,
    상기 회로 연결부는, 상기 비아홀의 내측면에 증착되는 연결 증착층; 및
    상기 연결 증착층에 적층되는 연결 도금층을 포함한 것을 특징으로 하는 연성인쇄회로기판.
  3. 제1항에 있어서,
    상기 회로패턴은,
    상기 기재와 상기 증착 시드층 사이에 개재되는 프라이머층을 더 포함하는 것을 특징으로 하는 연성인쇄회로기판.
  4. 제1항에 있어서,
    상기 기재의 일면에 코팅액을 도포하고 경화시켜 형성되어 상기 회로패턴을 커버하는 코팅 보호층을 더 포함한 것을 특징으로 하는 연성인쇄회로기판.
  5. 제4항에 있어서,
    상기 코팅 보호층에 형성되는 다른 회로패턴을 포함하며,
    상기 코팅 보호층에는 비아홀이 형성되며,
    상기 다른 회로패턴은,
    상기 코팅 보호층 상에 증착되는 다른 증착 시드층; 및
    상기 다른 증착 시드층 상에 적층되는 다른 회로 도금층을 포함하고,
    상기 비아홀에는 상기 다른 회로패턴을 상기 회로패턴과 연결하는 회로 연결부가 구비되고,
    상기 회로 연결부는,
    상기 비아홀의 내측면에 증착되는 연결 증착층; 및
    상기 연결 증착층에 적층되어 상기 회로 도금층과 상기 다른 회로 도금층을 연결하는 연결 도금층을 포함한 것을 특징으로 하는 연성인쇄회로기판
  6. 제5항에 있어서,
    상기 코팅 보호층 상에는 코팅액을 도포하고 경화시켜 형성되어 상기 다른 회로패턴을 커버하는 다른 코팅 보호층이 형성된 것을 특징으로 하는 연성인쇄회로기판
  7. 제4항에 있어서,
    상기 기재는, PET 필름 또는 PI 필름이고,
    상기 코팅 보호층은, PI 또는 PAI 재질의 코팅층인 것을 특징으로 하는 연성인쇄회로기판
  8. 연성의 기재를 준비하는 단계;
    상기 기재 상에 시드층을 증착하여 증착 시드층을 형성하는 단계;
    상기 증착 시드층 상에 회로패턴 형상의 회로패턴홈이 형성된 회로 커버층을 형성하는 단계;
    상기 회로패턴홈으로 노출된 상기 증착 시드층 상에 회로 도금층이 형성되도록 도금하는 단계; 및
    회로패턴이 형성되도록 상기 증착 시드층의 일부를 식각하는 단계를 포함하며,
    증착 시드층을 형성하는 단계는 니켈, 구리가 혼합된 합금으로 증착 시드층을 형성하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  9. 제8항에 있어서,
    상기 증착 시드층을 형성하는 단계는, 진공 증착으로 증착 시드층을 형성하며,
    상기 진공증착은 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나인 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  10. 제8항에 있어서,
    상기 회로 커버층을 형성하는 단계는,
    상기 증착 시드층 상에 포토 레지스트층을 형성하는 과정; 및
    상기 포토 레지스트층에 회로패턴의 형상으로 회로패턴홈을 패터닝하는 과정을 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  11. 제10항에 있어서,
    상기 포토레지스트층을 형성하는 과정은, 콤마롤코팅, 그라비아 코팅, 닥터블레이드법, 스프레이법 및 전기방사 중 어느 하나로 포토레지스트층을 형성하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  12. 제8항에 있어서,
    상기 기재를 준비하는 단계는, 상기 기재에 비아홀을 형성하는 과정을 포함하고,
    상기 증착 시드층을 형성하는 단계는,
    상기 기재 상에 증착 시드층을 형성하면서 상기 비아홀의 내측면에 상기 증착 시드층과 일체로 연결된 연결 증착층을 형성하며,
    상기 도금하는 단계는, 상기 회로 도금층을 형성하면서 상기 연결 증착층에 적층되며 상기 회로 도금층과 일체로 연결된 연결 도금층을 형성하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  13. 제8항에 있어서,
    상기 기재를 준비하는 단계는, 상기 기재 상에 프라이머층을 형성하는 과정을 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  14. 제8항에 있어서,
    상기 기재 상에 코팅액을 도포하고 경화시켜 상기 회로패턴을 커버하는 보호 코팅층을 형성하는 단계를 더 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  15. 제14항에 있어서,
    상기 코팅액은 말림방지제를 포함하며, 상기 말림방지제는 실리카인 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  16. 제15항에 있어서,
    상기 보호 코팅층 상에 시드층을 증착하여 다른 증착 시드층을 형성하는 단계;
    상기 다른 증착 시드층 상에 다른 회로패턴 형상의 다른 회로패턴홈이 형성된 다른 회로 커버층을 형성하는 단계;
    상기 다른 회로패턴홈으로 노출된 상기 다른 증착 시드층 상에 다른 회로 도금층이 형성되도록 도금하는 단계; 및
    다른 회로패턴이 형성되도록 상기 다른 증착 시드층의 일부를 식각하는 단계를 더 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  17. 제16항에 있어서,
    상기 보호 코팅층을 형성하는 단계는,
    상기 코팅액을 도포하여 상기 보호 코팅층을 형성할 때 비아홀이 형성되는 부분만 제외하고 상기 코팅액을 도포하며,
    상기 다른 증착 시드층을 형성하는 단계는, 상기 보호 코팅층 상에 다른 증착 시드층을 형성하면서 상기 비아홀의 내측면에 연결 증착층을 상기 다른 증착 시드층과 일체로 형성하며,
    상기 도금하는 단계는 상기 다른 회로 도금층을 형성하면서 상기 연결 증착층 상에 도금되어 다른 회로 도금층을 상기 회로 도금층와 연결시키는 연결 도금층을 형성하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
  18. 제16항에 있어서,
    상기 보호 코팅층 상에 코팅액을 도포하고 경화시켜 상기 다른 회로패턴을 커버하는 다른 보호 코팅층을 형성하는 단계를 더 포함한 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
KR1020160045609A 2013-11-14 2016-04-14 연성인쇄회로기판과 그 제조 방법 KR102137649B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130138595 2013-11-14
KR1020130138595 2013-11-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140158617A Division KR20150056483A (ko) 2013-11-14 2014-11-14 연성인쇄회로기판과 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160046774A true KR20160046774A (ko) 2016-04-29
KR102137649B1 KR102137649B1 (ko) 2020-07-27

Family

ID=53057646

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140158617A KR20150056483A (ko) 2013-11-14 2014-11-14 연성인쇄회로기판과 그 제조 방법
KR1020160045609A KR102137649B1 (ko) 2013-11-14 2016-04-14 연성인쇄회로기판과 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140158617A KR20150056483A (ko) 2013-11-14 2014-11-14 연성인쇄회로기판과 그 제조 방법

Country Status (4)

Country Link
US (1) US20160270242A1 (ko)
KR (2) KR20150056483A (ko)
CN (1) CN105723817B (ko)
WO (1) WO2015072775A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054781A1 (ko) * 2017-09-18 2019-03-21 주식회사 아모그린텍 박막 회로 기판 및 이의 제조 방법
KR20200135211A (ko) * 2019-05-24 2020-12-02 주식회사 아모그린텍 연성인쇄회로기판의 제조방법
KR102192143B1 (ko) 2019-06-28 2020-12-16 황준석 니켈실버 시트를 이용한 터치감응형 표시장치의 투명 연성회로기판 제조방법 및 이로부터 제조된 투명 연성회로기판

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106332460A (zh) * 2016-08-15 2017-01-11 中国科学院化学研究所 一种高精度电路及其制备方法
CN106817840A (zh) * 2017-02-08 2017-06-09 苏州维信电子有限公司 一种无孔环的柔性线路板及其制造方法
TWI772364B (zh) * 2017-02-09 2022-08-01 韓商印可得股份有限公司 利用種子層的電路形成方法及用於選擇性蝕刻種子層的蝕刻液組合物
JP6788301B2 (ja) 2017-02-28 2020-11-25 国立大学法人大阪大学 AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子
CN109219236B (zh) * 2017-06-30 2021-11-02 宏启胜精密电子(秦皇岛)有限公司 透明柔性电路板及其制备方法
KR102154216B1 (ko) * 2017-09-18 2020-09-09 주식회사 아모그린텍 터치 스크린 패널용 기판, 이를 포함하는 터치 스크린 패널 및 이의 제조 방법
CN108598670B (zh) * 2018-04-26 2021-01-08 维沃移动通信有限公司 一种天线、终端设备及天线的制作方法
US11342256B2 (en) * 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
CN110493970A (zh) * 2019-08-22 2019-11-22 江苏上达电子有限公司 一种线路板的线路成型的方法
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
WO2021159114A1 (en) * 2020-02-07 2021-08-12 Systems, Machines, Automation Components Corporation Multi-layer printed coil arrangement having variable-pitch printed coils
CN111355026B (zh) * 2020-03-03 2023-02-03 安徽精卓光显技术有限责任公司 透明天线及其制作方法、电子设备
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN115708263A (zh) * 2021-08-18 2023-02-21 北京京东方技术开发有限公司 传感器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017905A (ko) 2003-08-11 2005-02-23 주식회사 팬택 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
KR20090004767A (ko) * 2007-07-06 2009-01-12 우베 고산 가부시키가이샤 테이프 캐리어 패키지용 유연성 배선판
JP2011018808A (ja) * 2009-07-09 2011-01-27 Fujikura Ltd 両面フレキシブルプリント配線板
KR20110017956A (ko) * 2009-08-17 2011-02-23 주식회사 두산 배선패턴의 형성방법
KR20120116297A (ko) * 2011-04-12 2012-10-22 조재철 폴리이미드 잉크를 이용한 연성회로기판의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
CN1218981C (zh) * 2003-03-06 2005-09-14 华南理工大学 丙烯酸聚氨酯共聚物乳液及其制备方法和应用
KR20060035162A (ko) * 2004-10-21 2006-04-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
KR100936079B1 (ko) * 2008-04-01 2010-01-12 삼성전기주식회사 인쇄회로기판 제조방법
KR101139970B1 (ko) * 2009-10-08 2012-04-30 엘지이노텍 주식회사 플렉서블 인쇄회로기판 및 그 제조방법
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
KR20120026848A (ko) * 2010-09-10 2012-03-20 엘지이노텍 주식회사 연성인쇄회로기판 및 그의 제조 방법
US20130108956A1 (en) * 2011-11-01 2013-05-02 Az Electronic Materials Usa Corp. Nanocomposite positive photosensitive composition and use thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050017905A (ko) 2003-08-11 2005-02-23 주식회사 팬택 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판
KR20090004767A (ko) * 2007-07-06 2009-01-12 우베 고산 가부시키가이샤 테이프 캐리어 패키지용 유연성 배선판
JP2011018808A (ja) * 2009-07-09 2011-01-27 Fujikura Ltd 両面フレキシブルプリント配線板
KR20110017956A (ko) * 2009-08-17 2011-02-23 주식회사 두산 배선패턴의 형성방법
KR20120116297A (ko) * 2011-04-12 2012-10-22 조재철 폴리이미드 잉크를 이용한 연성회로기판의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054781A1 (ko) * 2017-09-18 2019-03-21 주식회사 아모그린텍 박막 회로 기판 및 이의 제조 방법
CN111096086A (zh) * 2017-09-18 2020-05-01 阿莫绿色技术有限公司 薄膜电路基板及其制造方法
US11543748B2 (en) 2017-09-18 2023-01-03 Amogreentech Co., Ltd. Thin film circuit substrate and manufacturing method thereof
CN111096086B (zh) * 2017-09-18 2023-05-02 阿莫绿色技术有限公司 薄膜电路基板及其制造方法
KR20200135211A (ko) * 2019-05-24 2020-12-02 주식회사 아모그린텍 연성인쇄회로기판의 제조방법
KR102192143B1 (ko) 2019-06-28 2020-12-16 황준석 니켈실버 시트를 이용한 터치감응형 표시장치의 투명 연성회로기판 제조방법 및 이로부터 제조된 투명 연성회로기판

Also Published As

Publication number Publication date
WO2015072775A1 (ko) 2015-05-21
CN105723817A (zh) 2016-06-29
CN105723817B (zh) 2020-05-29
US20160270242A1 (en) 2016-09-15
KR102137649B1 (ko) 2020-07-27
KR20150056483A (ko) 2015-05-26

Similar Documents

Publication Publication Date Title
KR20160046774A (ko) 연성인쇄회로기판과 그 제조 방법
US8723046B2 (en) Narrow frame touch input sheet with good anticorrosion property and manufacturing method thereof
US9769920B2 (en) Flexible printed circuits with bend retention structures
JP7319191B2 (ja) タッチ構造及びその製造方法、表示装置
US8629354B2 (en) PCB having embedded IC and method for manufacturing the same
US9485862B2 (en) Electronic devices with carbon nanotube printed circuits
US10073572B2 (en) Conductive structure and preparation method therefor
US9857930B2 (en) Transparent conductive component with interconnect circuit tab comprising cured organic polymeric material
US9448674B2 (en) Making multi-layer micro-wire structure
WO2021213051A1 (zh) 电路板及其制备方法、电子设备
US9513759B2 (en) Multi-layer micro-wire structure
JP4855536B1 (ja) 防錆性に優れたタッチ入力シートの製造方法
US11526241B2 (en) Flexible substrate, touch display substrate, manufacturing methods thereof, and touch display device
US20190369781A1 (en) Touch panel with transparent flexible electrodes and manufacturing methods thereof
KR20070106669A (ko) 회로기판 및 그 제조방법
CN102131340A (zh) 挠性印刷配线板、挠性印刷配线板的制造方法、具有挠性印刷配线板的电子设备
US20140027263A1 (en) Touch panel and method for manufacturing same
CN111722742A (zh) 透明导电膜及其制备方法
JP4870830B2 (ja) 防錆性に優れた両面透明導電膜シートとその製造方法
KR20190031837A (ko) 터치 스크린 패널용 기판, 이를 포함하는 터치 스크린 패널 및 이의 제조 방법
CN210836049U (zh) 触控面板及显示装置
CN107592739A (zh) 一种柔性电路板及其制作方法、电子设备
KR20160053570A (ko) 터치센서 및 그 제조방법
CN113076022A (zh) 触控屏及其制备方法
JP2007165466A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant