JP6788301B2 - ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 - Google Patents

ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 Download PDF

Info

Publication number
JP6788301B2
JP6788301B2 JP2019502976A JP2019502976A JP6788301B2 JP 6788301 B2 JP6788301 B2 JP 6788301B2 JP 2019502976 A JP2019502976 A JP 2019502976A JP 2019502976 A JP2019502976 A JP 2019502976A JP 6788301 B2 JP6788301 B2 JP 6788301B2
Authority
JP
Japan
Prior art keywords
layer
alinn
gan
film
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019502976A
Other languages
English (en)
Other versions
JPWO2018159531A1 (ja
Inventor
藤原　康文
康文 藤原
智宏 稲葉
智宏 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Publication of JPWO2018159531A1 publication Critical patent/JPWO2018159531A1/ja
Application granted granted Critical
Publication of JP6788301B2 publication Critical patent/JP6788301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Description

本発明は、ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子に関し、より詳しくは、厚膜のＡｌＩｎＮ膜および前記ＡｌＩｎＮ膜を犠牲層（最終的に除去される層）に用いてエアクラッドを形成させた２次元フォトニック結晶共振器とその製造方法、ならびに前記２次元フォトニック共振器を備える半導体発光素子に関する。
窒化ガリウム（ＧａＮ）などの窒化物半導体は、青色発光デバイスを構成する半導体材料として注目されており、近年では、ＧａＮにインジウム（Ｉｎ）を高濃度添加することにより、緑色さらには赤色発光デバイスを実現できると期待されている。しかし、高Ｉｎ組成になるに従い結晶性の劣化が発生し、また、ピエゾ電界効果による発光効率の低下を招くため、Ｉｎ組成制御による赤色発光デバイスの実現は困難となっている。
このような状況下、本発明者は、世界に先駆けて、有機金属気相エピタキシャル（ＯＭＶＰＥ）法によってＥｕ添加ＧａＮ（ＧａＮ：Ｅｕ）を用いた発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を作製して、発光遷移確率を高めることにより、１００μＷを超える光出力の赤色発光ダイオードを得ることに成功している（特許文献１）。
そして、このような赤色発光ダイオードの実現により、既に開発されている青色発光ダイオードおよび緑色発光ダイオードと併せて、同一基板上に窒化物半導体を用いた光の三原色の発光ダイオードを集積化することが可能となるため、小型で高精細なフルカラーディスプレイや、現在の白色ＬＥＤには含まれていない赤色領域の発光が加えられたＬＥＤ照明などの分野への応用が期待されている。
一方、近年、発光ダイオードやレーザダイオード（ＬＤ：Ｌａｓｅｒ Ｄｉｏｄｅ）等の半導体発光デバイスが広く用いられるようになっている。例えばＬＥＤは、各種表示デバイス、携帯電話を初めとする液晶ディスプレイのバックライト、白色照明等に用いられ、一方、ＬＤは、ブルーレイディスク用光源としてハイビジョン映像の録画再生、光通信、ＣＤ、ＤＶＤ等に用いられている。
また、最近では、携帯電話用ＭＭＩＣ（ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：モノリシックマイクロ波集積回路）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）等の高周波デバイスや、自動車関連向けのインバーター用パワートランジスタ、ショットキーバリアダイオード（ＳＢＤ）等の高出力デバイスの用途が拡大している。
しかしながら、これらのデバイスに上記したＧａＮ系の発光素子を使用するためには、さらなる発光効率の増大が求められており、様々な工夫が提案されている。
例えば、特許文献２においては、２次元フォトニック結晶構造を形成させることにより、発光効率の増大を図っている。また、特許文献３、４においては、ＡｌＩｎＮ層をＧａＮ層上に成長させることにより反射鏡構造を形成させて発光効率の増大を図っている。
このＡｌＩｎＮ層は、Ｉｎ組成を０．１８程度とすることで、ＧａＮと格子整合することが知られており（例えば、非特許文献１、２）、成膜時に転位等の結晶欠陥が混入しにくくなり、結晶性の高いヘテロ接合構造を得ることができる。そして、このようなＡｌＩｎＮ層はニトリロ三酢酸などによりウェットエッチングが可能であるため、ＡｌＩｎＮを犠牲層として、容易に２次元フォトニック結晶構造を形成させることができる（例えば、非特許文献３、４）。
特許第５８９６４５４号公報 特許第５３０００７８号公報 特開２０１５−０５６４８３号公報 特開２０１５−１６０７５２号公報
小塚 祐吾他６名、「高成長速度ＡｌＩｎＮによる窒化物半導体多層膜反射鏡」、第６１回応用物理学会春季学術講演会 講演予稿集（２０１４）１５−１３５ Ｊ．−Ｆ．Ｃａｒｌｉｎ他６名、「Ｐｒｏｇｒｅｓｓｅｓ ｉｎ ＩＩＩ−ｎｉｔｒｉｄｅ ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒｓ ａｎｄ ｍｉｃｒｏｃａｖｉｔｉｅｓ ｕｓｉｎｇ ＡｌＩｎＮ／ＧａＮ ｍａｔｅｒｉａｌｓ」、ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ｂ）２４２，Ｎｏ．１１，２３２６−２３４４（２００５）／ＤＯＩ １０．１００２／ｐｓｓｂ．２００５６０９６８ Ｄ Ｓｉｍｅｏｎｏｖ ｅｔ ａｌ．，「Ｈｉｇｈ ｑｕａｌｉｔｙ ｎｉｔｒｉｄｅ ｂａｓｅｄ ｍｉｃｒｏｄｉｓｋｓ ｏｂｔａｉｎｅｄ ｖｉａ ｓｅｌｅｃｔｉｖｅ ｗｅｔ ｅｔｃｈｉｎｇ ｏｆ ＡｌＩｎＮ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒｓ」、ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ９２，１７１１０２（２００８） Ｍ．Ｂｅｌｌａｎｇｅｒ ｅｔ ａｌ．，「Ｈｉｇｈｌｙ Ｒｅｆｌｅｃｔｉｖｅ ＧａＮ−Ｂａｓｅｄ Ａｉｒ−Ｇａｐ Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒｓ Ｆａｂｒｉｃａｔｅｄ Ｕｓｉｎｇ ＡｌＩｎＮ Ｗｅｔ Ｅｔｃｈｉｎｇ」Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ ２，１２００３（２００９）
しかしながら、上記した従来の技術では、未だ、十分に発光効率を増大できているとは言えず、さらなる改良が望まれている。
そこで、本発明は、従来よりも飛躍的に発光効率の増大を図ることができる半導体発光素子の製造技術を提供することを課題とする。
本発明者は、鋭意検討の結果、以下に記載する各発明により上記課題が解決できることを見出して、本発明を完成するに至った。
本発明に関連する第１の技術は、
基板上に形成されたＧａＮエピタキシャル膜上に設けられるＡｌＩｎＮ膜であって、
ＡｌＩｎＮ層が積層されて形成されており、
積層された前記ＡｌＩｎＮ層の間に、厚み０．１〜１０ｎｍのＧａＮ製、ＡｌＮ製またはＡｌＧａＮ製のキャップ層が設けられて、超格子構造が形成されており、
総厚みが２００ｎｍを超えていると共に、二乗平均平方根高さＲＭＳが３ｎｍ以下であることを特徴とするＡｌＩｎＮ膜である。
本発明に関連する第２の技術は、
前記超格子構造における前記ＡｌＩｎＮ層の各々の厚みが、２００ｎｍ以下であることを特徴とする第１の技術に記載のＡｌＩｎＮ膜である。
本発明に関連する第３の技術は、
前記ＡｌＩｎＮ層の表面におけるＩｎのドロップレットの数が５×１０６個／ｃｍ２以下であることを特徴とする第１の技術または第２の技術に記載のＡｌＩｎＮ膜である。
本発明に関連する第４の技術は、
前記ＡｌＩｎＮ層の表面にＩｎのドロップレットが存在しないことを特徴とする第３の技術に記載のＡｌＩｎＮ膜である。
本発明に関連する第５の技術は、
ＡｌｘＩｎ１−ｘＮ（ｘ＝０．７５〜０．９０）であることを特徴とする第１の技術ないし第４の技術のいずれか１つの技術に記載のＡｌＩｎＮ膜である。
本発明に関連する第６の技術は、
基板上に形成されたＧａＮエピタキシャル膜上に、有機金属気相成長法、分子線エピタキシー法、スパッタ法のいずれかの方法を用いて、７００〜８５０℃の雰囲気下、ＡｌＩｎＮ層を厚み２００ｎｍ以下にエピタキシャル成長させて形成するＡｌＩｎＮ層形成工程を複数回繰り返して、所定の厚みとなるまで、ＡｌＩｎＮ層を成長させることを特徴とするＡｌＩｎＮ膜の製造方法である。
本発明に関連する第７の技術は、
前記ＡｌＩｎＮ層形成工程を複数回繰り返すに際して、先行する前記ＡｌＩｎＮ層形成工程と後続する前記ＡｌＩｎＮ層形成工程との間に、雰囲気温度をＡｌＩｎＮの成長温度よりも低い温度に維持して、所定時間、ＡｌＩｎＮ層の成長を中断させるＡｌＩｎＮ層形成中断工程を設けることを特徴とする第６の技術に記載のＡｌＩｎＮ膜の製造方法である。
本発明に関連する第８の技術は、
前記ＡｌＩｎＮ層形成工程を複数回繰り返すに際して、先行する前記ＡｌＩｎＮ層形成工程と後続する前記ＡｌＩｎＮ層形成工程との間に、先行する前記ＡｌＩｎＮ層形成工程において形成された前記ＡｌＩｎＮ層の上に、前記ＡｌＩｎＮ層形成工程と同じ温度雰囲気下、厚み０．１〜１０ｎｍのＧａＮ製、ＡｌＮ製またはＡｌＧａＮ製のキャップ層を形成させるキャップ層形成工程、および、前記キャップ層が形成された前記ＡｌＩｎＮ層をさらに昇温させると共に、ＡｌＩｎＮ層形成工程と同じ温度雰囲気まで降温させる昇温降温工程を設けることを特徴とする第６の技術に記載のＡｌＩｎＮ膜の製造方法である。
本発明に関連する第９の技術は、
前記昇温降温工程において所定の温度まで昇温した時点で、前記キャップ層形成工程において形成されたキャップ層の上に第二キャップ層を形成することを特徴とする第８の技術に記載のＡｌＩｎＮ膜の製造方法である。
本発明に関連する第１０の技術は、
第１の技術ないし第５の技術のいずれか１つの技術に記載のＡｌＩｎＮ膜を犠牲層として２次元フォトニック結晶共振器を製造する２次元フォトニック結晶共振器の製造方法であって、
ＧａＮエピタキシャル膜が形成された基板上に、前記ＡｌＩｎＮ膜および発光層を形成させた後、
前記ＡｌＩｎＮ膜をウェットエッチングしてエアクラッド層を形成させることを特徴とする２次元フォトニック結晶共振器の製造方法である。
本発明に関連する第１１の技術は、
ＧａＮエピタキシャル膜が形成された基板上に、ＡｌＩｎＮ膜をウェットエッチングして形成されたエアクラッド層および発光層を積層して構成されている２次元フォトニック結晶共振器であって、
前記エアクラッド層が、２００ｎｍを超える厚みに形成されていることを特徴とする２次元フォトニック結晶共振器である。
本発明に関連する第１２の技術は、
前記エアクラッド層が、前記発光層から出射される光の１波長分に対応する厚みに形成されていることを特徴とする第１１の技術に記載の２次元フォトニック結晶共振器である。
本発明に関連する第１３の技術は、
前記ＧａＮエピタキシャル膜が形成された基板が、サファイヤ基板、ＧａＮ基板、Ｓｉ基板のいずれかの基板上に前記ＧａＮエピタキシャル膜を積層して構成されていることを特徴とする第１１の技術または第１２の技術に記載の２次元フォトニック結晶共振器である。
本発明に関連する第１４の技術は、
基板側から順に、ｎ型ＧａＮ層、ＧａＮ系発光層、ｐ型ＧａＮ層が設けられており、前記ｎ型ＧａＮ層と前記ＧａＮ系発光層との間に、第１１の技術ないし第１３の技術のいずれか１つの技術に記載の２次元フォトニック結晶共振器が配置されていることを特徴とする半導体発光素子である。
本発明は上記の各技術に基づいてなされたものであり、
請求項１に記載の発明は、
ＧａＮエピタキシャル膜が形成された基板上に、ＡｌＩｎＮ膜をウェットエッチングして形成されたエアクラッド層および発光層を積層して構成されている２次元フォトニック結晶共振器であって、
前記エアクラッド層が、２００ｎｍを超える厚みに形成されていることを特徴とする２次元フォトニック結晶共振器である。
請求項２に記載の発明は、
前記エアクラッド層が、前記発光層から出射される光の１波長分に対応する厚みに形成されていることを特徴とする請求項１に記載の２次元フォトニック結晶共振器である。
請求項３に記載の発明は、
前記ＧａＮエピタキシャル膜が形成された基板が、サファイヤ基板、ＧａＮ基板、Ｓｉ基板のいずれかの基板上に前記ＧａＮエピタキシャル膜を積層して構成されていることを特徴とする請求項１または請求項２に記載の２次元フォトニック結晶共振器である。
請求項４に記載の発明は、
基板側から順に、ｎ型ＧａＮ層、ＧａＮ系発光層、ｐ型ＧａＮ層が設けられており、前記ｎ型ＧａＮ層と前記ＧａＮ系発光層との間に、請求項１ないし請求項３のいずれか１項に記載の２次元フォトニック結晶共振器が配置されていることを特徴とする半導体発光素子である。
本発明によれば、従来よりも飛躍的に発光効率の増大を図ることができる半導体発光素子の製造技術を提供することができる。
本発明の一実施の形態に係る２次元フォトニック結晶共振器の構造を模式的に示す斜視図である。 ２次元フォトニック結晶共振器におけるエアクラッド層の厚みとＱ値との関係を示す図である。 本発明の一実施の形態に係るＡｌＩｎＮ膜の構造を説明する図である。 成膜途中のＡｌＩｎＮ膜の表面ＡＦＭ像である。 本発明の一実施の形態における成長シーケンスを説明する図である。 本発明の一実施例におけるＡｌＩｎＮ膜の表面ＡＦＭ像である。 連続成長させて作製されたＡｌＩｎＮ膜の表面ＡＦＭ像である。 ＡｌＩｎＮ膜のＸ線回折曲線である。 本発明の一実施例における２次元フォトニック結晶の作製工程を説明する図である。 本発明の一実施例における２次元フォトニック結晶の構造を説明する図である。
［１］本発明における検討経過
最初に、本発明における検討経過について説明し、その後、具体的な実施の形態について説明する。なお、以下では、Ｅｕ添加ＧａＮ（ＧａＮ：Ｅｕ）を用いた赤色発光半導体を例に挙げて説明するが、ＧａＮ系の青色発光半導体、緑色発光半導体に対しても、同様に考えることができる。
１．発光効率の増大化について
上記したように、本発明は発光効率（発光強度）の増大化を図るものであり、そのための方策として、発光遷移確率の向上と光取り出し効率の向上が考えられる。
（１）発光遷移確率
この内、発光遷移確率の向上について、本発明者は、前記したように、Ｅｕ添加ＧａＮ（ＧａＮ：Ｅｕ）を用いた赤色発光半導体において発光遷移効率を向上させて、１００μＷを超える光出力を得ている。
この発光遷移効率は、発光寿命の逆数で示すことができ、発光寿命を短くすることにより、発光遷移効率のさらなる向上を図ることができるが、現状、ＧａＮ中の発光寿命は約２８０μｓと長く、十分とは言えない。
（２）光取り出し効率
一方、光取り出し効率の向上については、光は臨界角以下の光しか空気中に取り出せないため、現状、上記した赤色発光半導体の発光波長である６２２ｎｍにおけるＧａＮからの光取り出し量は約４％と低い水準に留まっており、さらなる光取り出し効率の向上が望まれている。
２．発光効率の増大化の方策についての検討
そこで、本発明者は、光の出射方向を制御して、ＧａＮ発光層の垂直方向へ光を出射させることができれば、光取り出し量を増加させることができ、光取り出し効率を向上できると考え、レーザダイオードなどで適用されている共振器分布ブラッグ反射器（共振器ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）を用いた共振器に思い至った。
即ち、ＧａＮ発光層に対して垂直方向が共振方向となるような微小共振器を用いた場合、光は垂直方向のモードへの結合定数が増大する一方で、伝搬モードへの結合定数が減少するため、臨界角以下の光であっても高い効率で空気中に取り出すことができる。また、このような微小共振器を用いた場合、共振器内では光の状態密度が変調されて発光寿命が短くなるため、共振波長の発光遷移確率を増大させることができる。これらの結果、微小共振器により、発光強度を増大化させて、発光効率の向上を図ることができる。
上記した共振器ＤＢＲの形成には一般的に２次元フォトニック結晶が用いられる。２次元フォトニック結晶は、誘電体からなる母材内に母材と屈折率の異なる領域が２次元周期的に設けられてエアクラッド（ａｉｒ ｃｌａｄ）層が形成されているものであり、これにより結晶内に光が伝播できないフォトニックバンドギャップが形成されるため、発光層から出た光は周期構造の面内を伝播していくことができずエアクラッド層内に閉じ込められて、垂直方向にのみ伝播されていく。
このような２次元フォトニック結晶共振器を評価する指標として、共振器Ｑ値（以下、単に「Ｑ値」ともいう）があり、Ｑ値が大きいほど光の閉じ込めが大きくなり、発光特性が改善されて、発光効率が向上する。
本発明者は、高Ｑ値の２次元フォトニック結晶を得るためには、どの程度の厚みが必要か、有限差分時間領域法（ＦＤＴＤ）によって検討を行った。具体的には、図１に示す構造の２次元フォトニック結晶共振器において、エアクラッド層の厚みを変化させて、それぞれＱ値を算出した。なお、図１において、上側のＧａＮは発光層となる活性層であり、両サイドのＡｌＩｎＮはエアクラッド層のブリッジ部である。
結果を図２に示す。なお、図２において、∞は基板がない場合を示している。
図２より、このような構造の２次元フォトニック結晶共振器では、Ｅｕ添加ＧａＮ層の発光波長の約１波長分に相当する６００ｎｍの厚みが少なくとも確保されたエアクラッド層が形成されていると、高いＱ値が得られることが分かった。そして、この発光波長の約１波長分に相当する厚みを超えると高いＱ値が得られることは、Ｅｕ添加ＧａＮ層の赤色発光だけでなく、前記した青色ＧａＮ層、緑色ＧａＮ層についても同様であることが分かった。
この結果は、２次元フォトニック結晶共振器において、発光する各色の波長の約１波長分に相当する厚み（例えば、波長が短い紫色の発光の場合には約２００ｎｍの厚み）にエアクラッド層を形成すれば高いＱ値が得られることを示しているが、各発光色毎にエアクラッド層の厚みを変えることは、製造上、効率的とは言えない。そこで、最も長い波長の発光波長の約１波長分に相当する厚みを超えて１種類の厚みでエアクラッド層を形成させることが好ましく、具体的には、最も波長が長い赤色発光に合わせて６００ｎｍを超える厚みにエアクラッド層を形成することが好ましい。このようなエアクラッド層を形成することにより、それ以下の波長の発光に対しても、高いＱ値を得ることができ、製造上、効率的である。
３．エアクラッド層の形成についての検討
２次元フォトニック結晶構造におけるエアクラッド層を形成する技術として、従来より、ＧａＮ層上にＡｌＩｎＮ層を犠牲層として形成した後、ウェットエッチングする技術が提案されている。
しかしながら、従来のＡｌＩｎＮ層の形成技術においては、ＡｌＩｎＮ層の厚みが１００ｎｍを超えると、ＡｌＩｎＮ層表面にＩｎのドロップレットが析出して、表面状態が悪化することが避けられず、２００ｎｍ程度が限度となっていた（Ｓ Ｚｈａｎｇ ｅｔ ａｌ．，「Ｇｌｏｗｔｈ ｍｅｃｈａｎｉｓｍ ｏｆ ｖｅｒｔｉｃａｌ ｃｏｍｐｏｓｉｔｉｏｎａｌ ｉｎｈｏｍｏｇｅｎｅｉｔｉｅｓ ｉｎ ＡｌＩｎＮ ｆｉｌｍｓ」、Ｊ．Ｐｈｙｓ．Ｄ：Ａｐｐｌ．Ｐｈｙｓ．４４（２０１１）０７５４０５（４ｐｐ）参照）。即ち、従来技術においては、上記したような発光波長にして約１波長分に相当する６００ｎｍの厚みにＡｌＩｎＮ層を形成させることができなかった。
このような状況下、本発明者は、ＡｌＩｎＮ層の形成に際して、厚み２００ｎｍ程度に成長するまでの間では、Ｉｎのドロップレットの析出が少なく、表面状態を殆ど悪化させていないことに気付き、このようなＡｌＩｎＮ層を積層することにより、６００ｎｍの厚みであっても表面状態が良好なＡｌＩｎＮ層が形成できると考え、種々の実験と検討を行い、本発明を完成するに至った。
［２］実施の形態
以下、実施の形態に基づいて、本発明を具体的に説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。
１．ＡｌＩｎＮ膜
最初に、本実施の形態に係るＡｌＩｎＮ膜について説明する。本実施の形態に係るＡｌＩｎＮ膜は、基板上に形成されたＧａＮエピタキシャル膜上に設けられるＡｌＩｎＮ膜であって、ＡｌＩｎＮ層が積層されて形成されており、積層されたＡｌＩｎＮ層の間に、厚み０．１〜１０ｎｍのＧａＮ製、ＡｌＮ製またはＡｌＧａＮ製のキャップ層が設けられて、超格子構造が形成されており、総厚みが２００ｎｍを超えていると共に、二乗平均平方根高さＲＭＳが３ｎｍ以下であることを特徴としている。
二乗平均平方根高さＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）が３ｎｍ以下と優れた表面状態のＡｌＩｎＮ膜は、２次元フォトニック結晶共振器を形成するための犠牲層として好適に用いることができ、例えば、ＡｌＩｎＮ膜の上に発光ＧａＮ層を形成した後、ニトリロ三酢酸をエッチング液として用い選択的ウェットエッチングすることにより、容易にＡｌＩｎＮ膜を溶解除去して、エアクラッド層を形成させることができる。
このとき、ＡｌＩｎＮ膜の厚みが発光層から出射される光の１波長に相当する厚み以上であると、前記したように、少なくとも発光１波長に相当する厚みが確保されたエアクラッド層を有する２次元フォトニック結晶構造を形成することができるため、より高いＱ値の共振器を提供することができる。
本実施の形態に係るＡｌＩｎＮ膜は、例えば、Ｉｎのドロップレットの析出が少ないＡｌＩｎＮ層、具体的には厚み２００ｎｍ以下、好ましくは１００ｎｍ以下のＡｌＩｎＮ層が積層されて形成されていることが好ましく、Ｉｎのドロップレットが存在しないことがより好ましい。Ｉｎのドロップレットの析出が少ないＡｌＩｎＮ層は表面状態が悪化していないため、積層して２００ｎｍを超える厚みとした場合でも表面状態が悪化しない。なお、ここで、「Ｉｎのドロップレットの析出が少ない」とは、ＡｌＩｎＮ膜の表面におけるＩｎのドロップレットの数が５×１０６個／ｃｍ２以下であることを指している。
また、本実施の形態に係るＡｌＩｎＮ膜は、積層されたＡｌＩｎＮ層の間に、厚み０．１〜１０ｎｍのＧａＮ製、ＡｌＮ製またはＡｌＧａＮ製のキャップ層が設けられて、超格子構造が形成されている。ＡｌＩｎＮ層の間にキャップ層が設けられていることにより、ＡｌＩｎＮ層からＩｎが脱離することを防止すると共に、ＡｌＩｎＮ層の表面にＩｎのドロップレットが形成されることをより抑制することができるため、優れた表面状態のＡｌＩｎＮ膜を提供することができる。そして、このキャップ層は、最表層にも設けられているとさらに好ましい。
本実施の形態において膜として形成されるＡｌＩｎＮは、ＡｌｘＩｎ１−ｘＮ（ｘ＝０．７５〜０．９０）であることが好ましく、ＡｌｘＩｎ１−ｘＮ（ｘ＝０．７５〜０．８５）であるとより好ましく、ＡｌｘＩｎ１−ｘＮ（ｘ＝０．８２）であるとさらに好ましい。
ＡｌｘＩｎ１−ｘＮ（ｘ＝０．７５〜０．９０）であると、基板であるＧａＮとの格子不整合度が小さくなるため、歪などを生じさせることなく、ＡｌＩｎＮ膜を成長させることができる。そして、ＡｌｘＩｎ１−ｘＮ（ｘ＝０．８２）であるとＧａＮとの格子不整合度はほぼ０％となるため、さらに好ましい。
なお、ＡｌＩｎＮ膜を成長させる基板としては、従来のように高価なＧａＮバルク基板に替えて、安価なサファイヤ基板上にＧａＮ膜を形成させた基板を用いることができるため、製造コストの低減を図ることができる。なお、本実施の形態においては、ＧａＮ基板、Ｓｉ基板などを成長基板として用いることも差し支えない。
２．ＡｌＩｎＮ膜の製造
上記した本実施の形態に係るＡｌＩｎＮ膜は、基板上に形成されたＧａＮエピタキシャル膜上に、有機金属気相成長法を用いて、７００〜８５０℃、好ましくは７８０〜８５０℃の雰囲気下、ＡｌＩｎＮ層を厚み２００ｎｍ以下、好ましくは１００ｎｍ以下にエピタキシャル成長させて形成するＡｌＩｎＮ層形成工程を複数回繰り返して、所定の厚みとなるまで、ＡｌＩｎＮ層を成長させることにより製造することができる。
前記したように、ＡｌＩｎＮ層を７００〜８５０℃の雰囲気下で厚み２００ｎｍ程度まで成長させた場合には、Ｉｎのドロップレットの析出が少なく、表面状態が殆ど悪化しないため、このようなＡｌＩｎＮ層形成工程を複数回繰り返して所定の厚みとなるまで積層することにより、表面状態が良好なＡｌＩｎＮ層を形成させることができる。
具体的な製造方法としては、例えば、以下に記載する２つの製造方法を採用することができるが、これらは、態様を例示しただけであり、表面状態が殆ど悪化していないＡｌＩｎＮ層を積層する方法である限り、他の方法を採用してもよい。
（１）ＡｌＩｎＮ層形成工程とＡｌＩｎＮ層形成中断工程との組み合わせ
第１の製造方法は、ＡｌＩｎＮ層形成工程を複数回繰り返すに際して、先行するＡｌＩｎＮ層形成工程と後続するＡｌＩｎＮ層形成工程との間に、雰囲気温度を７００〜８５０℃に維持して、所定時間、ＡｌＩｎＮ層の成長を中断させるＡｌＩｎＮ層形成中断工程を設ける方法である。
有機金属気相成長法を用いて、７００〜８５０℃の雰囲気下、ＡｌＩｎＮ層を厚み２００ｎｍ以下にエピタキシャル成長させて形成した場合、Ｉｎのドロップレットの析出が少なく、表面状態が殆ど悪化しないが、このままその温度を維持していると、ＡｌＩｎＮ層の形成が進行して、さらなるＩｎのドロップレットの析出を招いてしまい、表面状態の悪化を招いてしまう。
そこで、２００ｎｍ以下の所定の厚みまでＡｌＩｎＮ層の形成を行った後は、雰囲気温度をＡｌＩｎＮの成長温度よりも低い温度に維持して、所定時間、ＡｌＩｎＮ層の成長を中断させる。これにより、Ｉｎのドロップレットが殆ど析出していない状態のＡｌＩｎＮ層が固定されるため、その後、ＡｌＩｎＮ層形成工程を再開しても、Ｉｎのドロップレットが殆ど析出しない状態でＡｌＩｎＮ層を形成させて積層することができる。この結果、２００ｎｍを超えて６００ｎｍの厚みとなるまでＡｌＩｎＮ層を形成させても、表面状態が良好なＡｌＩｎＮ層を形成することができる。
なお、１回当たりのＡｌＩｎＮ層形成工程において形成するＡｌＩｎＮ層の厚みは、Ｉｎのドロップレットが殆ど析出していない状態であれば特に限定されないが、薄い場合には積層回数が多くなり、ＡｌＩｎＮ層形成工程とＡｌＩｎＮ層形成中断工程とを頻繁に切り替えなければならず、生産性の低下を招く恐れがある。このため、１回のＡｌＩｎＮ層形成工程において形成するＡｌＩｎＮ層の厚みは、７５〜１００ｎｍであることが好ましく、より確実にＩｎのドロップレットの析出を抑制するという観点からは７５ｎｍ程度が特に好ましく、この場合には８回の成膜で厚み約６００ｎｍのＡｌＩｎＮ層を形成することができる。
なお、上記においては、有機金属気相成長法を用いてＡｌＩｎＮ層を形成しているが、分子線エピタキシー法、スパッタ法などを用いてもよい。
（２）ＡｌＩｎＮ層形成工程と、キャップ層形成工程および昇温降温工程との組み合わせ
第２の製造方法は、ＡｌＩｎＮ層形成工程を複数回繰り返すに際して、先行するＡｌＩｎＮ層形成工程と後続するＡｌＩｎＮ層形成工程との間に、先行するＡｌＩｎＮ層形成工程において形成されたＡｌＩｎＮ層の上に、ＡｌＩｎＮ層形成工程と同じ温度雰囲気下、厚み０．１〜１０ｎｍ、好ましくは１〜１０ｎｍのＧａＮ製、ＡｌＮ製またはＡｌＧａＮ製のキャップ層を形成させるキャップ層形成工程、および、キャップ層が形成されたＡｌＩｎＮ層をさらに昇温させると共に、ＡｌＩｎＮ層形成工程と同じ温度雰囲気まで降温させる昇温降温工程を設ける方法である。
前記したように、ＡｌＩｎＮ層形成工程とＡｌＩｎＮ層形成中断工程とを繰り返して、ＡｌＩｎＮ層を積層することにより、表面状態が良好なＡｌＩｎＮ層を形成することができるが、ＡｌＩｎＮ層形成中断工程には長い時間が必要であり、生産性を十分に向上させることができない。また、ＡｌＩｎＮ層の形成を中断している間に、ＡｌＩｎＮ層からＩｎが脱離する恐れがある。
そこで、本方法においては、このようなＡｌＩｎＮ層形成中断工程に替えて、上記したようなキャップ層形成工程を設けている。このようなキャップ層を設けることにより、ＡｌＩｎＮ層の表面におけるＩｎのドロップレットの析出を抑制すると共に、ＡｌＩｎＮ層からＩｎが脱離することを防止することができる。
そして、キャップ層を形成した後、キャップ層が形成されたＡｌＩｎＮ層をさらに昇温（９００℃以上、好ましくは、１０００℃程度）させると共に、ＡｌＩｎＮ層形成工程と同じ温度雰囲気（７００〜８５０℃）まで降温させる昇温降温工程を設けている。このとき、一旦、昇温することにより、Ｉｎのドロップレットを蒸発させて取り除いて、ＡｌＩｎＮ層およびキャップ層を平滑化することができる。
この結果、ＡｌＩｎＮ層形成工程を再開した際には、平滑化されたＡｌＩｎＮ層およびキャップ層の上にＡｌＩｎＮ層が形成されることになり、厚膜であっても、より良好な表面状態のＡｌＩｎＮ膜を得ることができる。
なお、このキャップ層の形成は１層だけの形成であってもよいが、昇温降温工程において所定の温度まで昇温した時点で、キャップ層形成工程において形成されたキャップ層（第一キャップ層）の上に第二キャップ層を形成する２段階形成がより好ましい。具体的には、第一キャップ層の形成はＡｌＩｎＮ層の形成と同じ温度雰囲気（８００℃程度）で行い、その後、２００℃程度高い温度（１０００℃程度）まで昇温させてその温度雰囲気で第二キャップ層の形成を行う。このとき、昇温に伴って、Ｉｎのドロップレットが蒸発するため、より表面平坦性の良い第二キャップ層を形成することができる。このように表面平坦性の良い第二キャップ層を設けた後、ＡｌＩｎＮ層の形成温度まで降温してＡｌＩｎＮ層形成工程を再開することにより、より良好な表面状態のＡｌＩｎＮ膜を得ることができる。
なお、上記したＡｌＩｎＮ膜の製造に当たっては、Ａｌ、Ｉｎ、Ｎの原料としては、例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）、アンモニア（ＮＨ３）を用いることができる。また、基材を構成するＧａＮ生成用のＧａ原料としては、例えば、トリメチルガリウム（ＴＭＧａ）が用いられ、ＡｌＩｎＮ膜を形成させる際のキャリアガスとしては、例えば水素（Ｈ２）が用いられる。
３．２次元フォトニック結晶共振器
次に、２次元フォトニック結晶共振器について説明する。２次元フォトニック結晶共振器は、一般的に超小型で光閉じ込め率が高いことを特徴としている。本実施の形態の２次元フォトニック結晶共振器は、エアクラッド層を備えており、エアクラッド層の厚みが２００ｎｍを超え、好ましくは発生対象の光の１波長に相当する長さ以上の厚みを有しており、これにより、Ｑ値を一層向上させている。
本実施の形態においては、図１に示す２次元フォトニック共振器におけるエアクラッド層の厚みは２００ｎｍを超え、例えば、発光層が赤色光を発生する活性層の場合には、その１波長に相当する長さ６００ｎｍ以上の厚みを有している。
このようなエアクラッド層は、以下の方法により製造される。最初に、基板上（サファイヤ基板上にＧａＮ層を形成）に、所定の厚みのＡｌＩｎＮ層を上記した方法を用いて犠牲層として形成させ、その後、ＡｌＩｎＮ層の上に発光層（ＧａＮ：Ｅｕ層）を形成させる。ここで、発光層（ＧａＮ：Ｅｕ層）は、本発明者が特許文献１などで既に提案した方法に基づいて、Ｅｕを１×１０１７〜５×１０２１ｃｍ−３、より好ましくは１×１０１９〜５×１０２０ｃｍ−３添加して形成させる。なお、Ｅｕに替えてＰｒを添加して、ＧａＮ：Ｐｒ層としてもよい。
次に、電子ビーム描画やナノインプリントなどの方法を用いて、発光層の上面にナノサイズのパターンを作製する。
次に、誘導結合性プラズマエッチング装置や反応性イオンエッチング装置などを用いて、パターンに合わせてナノサイズの円孔を形成する。
その後、形成された円孔内に水酸化カリウムとニトリロ三酢酸との混合液を注ぎ込んで電気分解する方法や、熱硝酸を用いてウェットエッチングを行うことにより、犠牲層を除去してエアクラッド層を形成する。
４．半導体発光素子
そして、上記した２次元フォトニック結晶共振器を用いて製造された半導体発光素子は、発光１波長に対応した厚みにエアクラッド層が形成されているため、十分高いＱ値を確保して発光強度の増大化を図ることができ、従来よりも飛躍的に発光効率の増大させることができる。
５．２次元フォトニック結晶共振器の異なる利用
上記においては、２次元フォトニック結晶共振器を半導体発光素子に利用しているが、発光層に替えて吸光層を設けた場合には、吸光された光が２次元フォトニック結晶共振器内に閉じ込められて外に逃げることができないため、吸光効率を大きく向上させることができる。このため、このような２次元フォトニック結晶共振器を太陽電池に使用した場合には、光の電気への変換効率を大きく上昇させて高効率な太陽電池を提供することができる。
以下、実施例を用いて、本発明を詳細に説明する。
１．ＡｌＩｎＮ膜の作製
最初に、ＡｌＩｎＮ膜の作製について、図３を参照しながら説明する。なお、図３は、本実施の形態におけるＡｌＩｎＮ膜の構造を説明する図である。
（１）基板の準備
まず、サファイヤ基板１００を有機金属気層成長装置の反応炉内に載置する。その後、反応炉内にアンモニアと水素を流した雰囲気状態で反応炉内を昇温して、サファイヤ基板１００の表面をサーマルクリーニングする。
次に、反応炉内にキャリアガスである水素と共に、原料ガスであるＴＭＧａ（トリメチルガリウム）およびアンモニアを供給し、温度雰囲気を通常のＧａＮの成長温度（１０００℃前後）よりも低い温度（５００℃程度）とすることにより、サファイヤ基板１００の表面にＧａＮ低温堆積緩衝層１０１を３０ｎｍ程度の厚さに結晶成長させる。
このようなＧａＮ低温堆積緩衝層１０１を設けることにより、サファイヤ基板１００と、ＧａＮ低温堆積緩衝層１０１の上に形成されるＧａＮエピタキシャル成長層１０２との間の格子定数差を緩和させることができ好ましい。
次に、反応炉内の温度雰囲気（基板温度）を、例えば１０００℃程度の高温に昇温する。これにより、ＧａＮ低温堆積緩衝層１０１上に、サファイヤ基板１００と格子不整合を起こすことなく、＋ｃ軸に配向した高品質なＧａＮエピタキシャル成長層１０２が、成長していく。そして、所定の厚み、例えば、約２０００ｎｍまで成長させる。以上により、ＡｌＩｎＮ膜形成前の基板の準備が完了する。
（２）ＡｌＩｎＮ膜の形成
次に、反応炉内の温度雰囲気（基板温度）を８００℃程度まで降温し、反応炉内に、キャリアガスである窒素、窒素原料であるアンモニア、ＩＩＩ族原料のＴＭＡ（トリメチルアルミニウム）とＴＭＩｎ（トリメチルインジウム）を供給する。
これにより、ＧａＮエピタキシャル成長層１０２上にＡｌｘＩｎ１−ｘＮ層１０３（ｘ＝０．７５〜０．９０）が成長していく。そして、所定の厚み、例えば、約７５ｎｍまで成長させる。
図４に、この時点で、ＡｌｘＩｎ１−ｘＮ層１０３の成長を中断して反応炉から取り出したＡｌＩｎＮ膜の表面ＡＦＭ像（原子間力顕微鏡による表面像）を示す。
図４より、丸で囲まれた部分など複数の箇所に、Ｉｎのドロップレットの突起物が形成されていることが分かる。このようなＩｎのドロップレットは膜厚が厚くなるにつれて多く形成されるため、約７５ｎｍの膜厚ではＩｎのドロップレットの析出が少なく、さほど表面状態が悪化していなくても、厚膜化したＡｌＩｎＮ膜では表面状態の悪化を招いてしまう。なお、このような表面状態の悪化は、過剰なＩｎ元素の供給によって、成長表面に滞在する実質的なＩｎ元素の濃度が高くなって、表面平坦性の悪化を引き起こしていると考えられる。
（３）キャップ層の形成
そこで、本実施例においては、Ｉｎのドロップレットの析出がまだ少なくＡｌＩｎＮ膜の表面状態が悪化しているとは言えない膜厚、具体的には、１００ｎｍ程度までの膜厚で、ＡｌｘＩｎ１−ｘＮ層１０３の成膜を一時中断する。
そして、ＡｌＩｎＮ膜の形成温度の雰囲気下、ＴＭＡｌ、ＴＭＧａおよびアンモニアを供給して、ＡｌｘＩｎ１−ｘＮ層１０３の表面に、ＡｌｘＧａ１−ｘＮキャップ層１０４（ｘ＝０．０〜１．０）（第一キャップ層）を数ｎｍ堆積する。その後、成長温度を１０００℃程度まで昇温する。この昇温に伴って、前記したように、Ｉｎのドロップレットが蒸発して、取り除かれる。その後、昇温後の温度で再度ＡｌｘＧａ１−ｘＮキャップ層１０５（ｘ＝０．０〜１．０）（第二キャップ層）を数ｎｍ堆積する。第二キャップ層の形成が完了した後は、ＡｌｘＩｎ１−ｘＮ層の成長温度まで降温して、ＡｌｘＩｎ１−ｘＮ層１０３の形成を再開する。
（４）ＡｌＩｎＮ膜の形成とキャップ層の形成の繰り返し
以下、総厚が所望する厚みとなるまで、ＡｌＩｎＮ膜の形成とキャップ層の形成とを繰り返す。この間、キャップ層の形成時、Ｉｎのドロップレットが取り除かれるため、ＡｌＩｎＮ膜およびキャップ層を積層させて厚膜化しても、表面状態の悪化を招くことがない。
上記の工程を、成長シーケンスとして図５に示す。なお、図５においてＡ〜Ｆに示された各シーケンスはそれぞれ以下の通りである
Ａ：サファイヤ基板のサーマルクリーニング
Ｂ：ＧａＮ低温堆積緩衝層の形成
Ｃ：ＧａＮエピタキシャル成長層の形成
Ｄ：ＡｌｘＩｎ１−ｘＮ層の形成
Ｅ：ＡｌｘＩｎ１−ｘＮ層と同じ成長温度でのＡｌｘＧａ１−ｘＮキャップ層（第一キャップ層）の形成
Ｆ：昇温後の温度で成長するＡｌｘＧａ１−ｘＮキャップ層（第二キャップ層）の形成
なお、第二キャップ層を形成するシーケンスＦでは、昇温の過程においてＩｎのドロップレットを蒸発させて取り除くことができるため、表面平坦性の高いＡｌｘＧａ１−ｘＮキャップ層１０５を第二キャップ層として形成することができる。
なお、上記したキャップ層の形成に変えて、以下の方法を採用しても、Ｉｎのドロップレットが少ない状態でＡｌＩｎＮ層を形成させることができる。即ち、雰囲気温度をＡｌＩｎＮの成長温度よりも低い温度に維持して、所定時間、ＡｌＩｎＮ層の成長を中断させる。これにより、Ｉｎのドロップレットが少ない状態のＡｌＩｎＮ層が固定されるため、その後、ＡｌＩｎＮ層形成工程を再開しても、Ｉｎのドロップレットが少ない状態でＡｌＩｎＮ層を形成させて積層することができる。
（５）ＡｌＩｎＮ膜の評価
（ａ）表面状態
図５の成長シーケンスに従って作製されたＡｌＩｎＮ膜（実施例）と、連続成長させて作製されたＡｌＩｎＮ膜（比較例）について、その表面ＡＦＭ像（１×１μｍの領域）を取得し、その表面粗さの二乗平均平方根（ＲＭＳ）値を評価した。図６に実施例のＡｌＩｎＮ膜における表面ＡＦＭ像を、図７に比較例のＡｌＩｎＮ膜における表面ＡＦＭ像を示す。
図６および図７を比較すると、実施例では比較例に比べて大幅に表面の平坦性が向上していることが分かる。そして、実施例におけるＲＭＳが０．１７ｎｍであったのに対して、比較例におけるＲＭＳは７．１５ｎｍとはるかに大きく凹凸の大きい表面状態であることが分かる。
そして、実施例では図６に示すように、Ｉｎのドロップレットが見当たらず、原子層ステップが確認されるほどに平坦な表面が形成されている。この結果により、上記した成長シーケンスに従って成膜した場合、大幅に表面の平坦性が向上したＡｌＩｎＮ膜の形成が可能となることが確認された。なお、このように、Ｉｎのドロップレットが見当たらなくなったのは、図５のシーケンスＦにおいて昇温する際に、ＡｌＩｎＮ成長時に表面に析出しているＩｎドロップレットが蒸発、除去されて、エッチングされたためと考えられる。
（ｂ）Ｘ線回折測定による結晶性の評価
次に、実施例および比較例のＡｌＩｎＮ膜についてＸ線回折測定を行った。得られたＸ線回折曲線を図８に示す。なお、図８において、（ａ）は比較例、（ｂ）は実施例であり、それぞれ、横軸は回転角度（２θ）、縦軸はＸ線回折強度である。
図８より、比較例（ａ）、実施例（ｂ）のいずれも、下地のＧａＮエピタキシャル成長層１０２の（０００２）回折に起因する強いピーク（各曲線の１６．８°付近のピーク）が観測されている。そして、その高角度側に、ＡｌＩｎＮ結晶層が観測されているが、その様子は異なっている。
即ち、比較例（ａ）においてはＡｌ０．８５Ｉｎ０．１５ＮとＡｌ０．８Ｉｎ０．２Ｎのピークと、その間に幅広いピークが確認される。これは、ＡｌｘＩｎ１−ｘＮ層１０３のＩｎ組成に分布があることを示唆している。
一方、実施例（ｂ）においてはＡｌｘＩｎ１−ｘＮ層１０３とＡｌｘＧａ１−ｘＮキャップ層１０４，１０５に起因するフリンジが確認されるものの、Ａｌ０．８２Ｉｎ０．１８Ｎ以外のＩｎ組成のＡｌＩｎＮのピーク、及びブロードなピークが確認されていない。この結果より、上記した成長シーケンスに従って成膜を行った場合には、Ｉｎ組成の均一性が向上することが確認できる。
２．２次元フォトニック結晶の作製
次に、上記で作製されたＡｌＩｎＮ膜を用いた２次元フォトニック結晶の作製について説明する。図９は、この２次元フォトニック結晶の作製工程を説明する図である。
（１）薄膜成長（発光層の形成）
まず、図９のＡに示すように、上記において作成されたＡｌＩｎＮ膜の上に、発光層であるＥｕ添加ＧａＮ層１０６を形成する。
具体的には、図３に示す構造に作成されたＡｌＩｎＮ膜（厚み６００ｎｍ）の上に、本発明者が特許文献１などで既に提案した方法に基づいて、図１０に示すように、Ｅｕ添加ＧａＮ層１０６（厚み３００ｎｍ）を形成する。なお、このＥｕ添加ＧａＮ層１０６は図１に示す「ＧａＮ」層に対応している。
（２）エアクラッド層の形成
次に、ＡｌＩｎＮ膜を犠牲層として、図９のＢ〜Ｄの手順に従って、エアクラッド層を形成する。
（ａ）パターン描画
本実施例においては、電子ビーム描画（ＥＢレジスト）を用いて、Ｅｕ添加ＧａＮ層にナノサイズのパターンを作製しているが、ナノインプリントの方法を用いてもよい。
具体的には、まず、形成されたＥｕ添加ＧａＮ層の表面に、電子ビーム用のレジストを塗布する。次に、ホットプレートで全体を加熱して乾燥させる。その後、電子ビーム露光機を用いて、Ｅｕ添加ＧａＮ層の表面に微細構造を描画し、現像を行う。これにより、Ｅｕ添加ＧａＮ層の表面にレジストによるナノサイズのパターンが形成される。
（ｂ）円孔の形成
次に、図９のＣに示すように、誘導結合性プラズマエッチング装置、もしくは反応性イオンエッチング装置を用いて、Ｅｕ添加ＧａＮ層からＡｌＩｎＮ膜に向けてナノサイズの円孔を形成する。
（ｃ）ブリッジの形成
次に、図９のＤに示すように、犠牲層であるＡｌＩｎＮ膜をウェットエッチングにより除去して、エアクラッド層を保持するブリッジの形成を行う。
具体的には、Ｅｕ添加ＧａＮ層の表面のレジストを除去した後、水酸化カリウム、ニトリロ三酢酸の混合液を用いた電気分解、もしくは熱硝酸を用いて、側面部をブリッジとして残す他は、ウェットエッチングにより、ＡｌＩｎＮ膜を除去する。なお、このとき、ＡｌＩｎＮ層の間に形成されていたキャップ層は、厚みが薄く強度も低いため、ＡｌＩｎＮ膜の除去に合わせて、自重により剥落して、ＡｌＩｎＮ膜と共に除去される。
これにより、基板とＥｕ添加ＧａＮ層との間にエアクラッド層が形成されて、２次元フォトニック結晶の作製が完了して、図１に示すような２次元フォトニック結晶共振器が作製される。
３．半導体素子
次に、上記２次元フォトニック結晶共振器を備えた半導体素子（実施例）を作製して、２次元フォトニック結晶共振器のない従来の半導体素子（比較例）と共に、発光強度を測定して比較することにより、発光効率の増大化を確認した。
結果として、実施例の発光強度は比較例に比較して１０倍以上と大きくなっていることが分かり、発光効率が飛躍的に増大していることが確認できた。このように発光効率が飛躍的に増大したのは、前記したように、本実施の形態に係る２次元フォトニック結晶共振器を設けたことにより、発光遷移確率が増大し、また、光取り出し効率が向上した結果と考えられる。
１００ サファイヤ基板
１０１ ＧａＮ低温堆積緩衝層
１０２ ＧａＮエピタキシャル成長層
１０３ ＡｌｘＩｎ１−ｘＮ層
１０４、１０５ ＡｌｘＧａ１−ｘＮキャップ層
１０６ Ｅｕ添加ＧａＮ層

Claims (4)

  1. ＧａＮエピタキシャル膜が形成された基板上に、ＡｌＩｎＮ膜をウェットエッチングして形成されたエアクラッド層および発光層を積層して構成されている２次元フォトニック結晶共振器であって、
    前記エアクラッド層が、２００ｎｍを超える厚みに形成されていることを特徴とする２次元フォトニック結晶共振器。
  2. 前記エアクラッド層が、前記発光層から出射される光の１波長分に対応する厚みに形成されていることを特徴とする請求項１に記載の２次元フォトニック結晶共振器。
  3. 前記ＧａＮエピタキシャル膜が形成された基板が、サファイヤ基板、ＧａＮ基板、Ｓｉ基板のいずれかの基板上に前記ＧａＮエピタキシャル膜を積層して構成されていることを特徴とする請求項１または請求項２に記載の２次元フォトニック結晶共振器。
  4. 基板側から順に、ｎ型ＧａＮ層、ＧａＮ系発光層、ｐ型ＧａＮ層が設けられており、前記ｎ型ＧａＮ層と前記ＧａＮ系発光層との間に、請求項１ないし請求項３のいずれか１項に記載の２次元フォトニック結晶共振器が配置されていることを特徴とする半導体発光素子。
JP2019502976A 2017-02-28 2018-02-26 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 Active JP6788301B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017036446 2017-02-28
JP2017036446 2017-02-28
PCT/JP2018/006965 WO2018159531A1 (ja) 2017-02-28 2018-02-26 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020129257A Division JP7018217B2 (ja) 2017-02-28 2020-07-30 ＡｌＩｎＮ膜とその製造方法および２次元フォトニック結晶共振器の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018159531A1 JPWO2018159531A1 (ja) 2019-12-19
JP6788301B2 true JP6788301B2 (ja) 2020-11-25

Family

ID=63369975

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019502976A Active JP6788301B2 (ja) 2017-02-28 2018-02-26 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子
JP2020129257A Active JP7018217B2 (ja) 2017-02-28 2020-07-30 ＡｌＩｎＮ膜とその製造方法および２次元フォトニック結晶共振器の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020129257A Active JP7018217B2 (ja) 2017-02-28 2020-07-30 ＡｌＩｎＮ膜とその製造方法および２次元フォトニック結晶共振器の製造方法

Country Status (6)

Country Link
US (1) US11075322B2 (ja)
EP (1) EP3591774A4 (ja)
JP (2) JP6788301B2 (ja)
KR (1) KR102301052B1 (ja)
TW (1) TWI672734B (ja)
WO (1) WO2018159531A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194968A (ja) * 2017-02-28 2020-12-03 国立大学法人大阪大学 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7176402B2 (ja) * 2018-12-26 2022-11-22 富士通株式会社 化合物半導体装置及びその製造方法、赤外線検出器
KR20210033763A (ko) 2019-09-19 2021-03-29 주식회사 엘지화학 소화 유닛을 포함한 배터리 팩
CN114141918B (zh) * 2021-11-30 2023-07-18 江苏第三代半导体研究院有限公司 适用于大电流条件工作的发光二极管外延结构及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378B1 (ja) 1971-06-07 1978-01-05
US5896454A (en) 1996-03-08 1999-04-20 Time Warner Entertainment Co., L.P. System and method for controlling copying and playing of digital programs
JP4110181B2 (ja) * 2006-09-01 2008-07-02 キヤノン株式会社 半導体レーザ装置
KR101154596B1 (ko) * 2009-05-21 2012-06-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5300078B2 (ja) 2009-10-19 2013-09-25 国立大学法人京都大学 フォトニック結晶発光ダイオード
WO2012058386A1 (en) * 2010-10-27 2012-05-03 The Regents Of The University Of California METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (A1,In,Ga)N/A1(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
JP5284393B2 (ja) * 2011-03-07 2013-09-11 キヤノン株式会社 面発光レーザの製造方法
JP5896454B2 (ja) 2011-12-07 2016-03-30 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
US9583353B2 (en) * 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
CN104380546B (zh) * 2012-07-06 2017-02-22 松下知识产权经营株式会社 半导体发光元件
JP6319975B2 (ja) 2013-09-11 2018-05-09 学校法人 名城大学 窒化物半導体混晶の製造方法
CN105723817B (zh) 2013-11-14 2020-05-29 阿莫绿色技术有限公司 柔性印刷电路基板及其制造方法
JP6242238B2 (ja) 2014-02-26 2017-12-06 学校法人 名城大学 窒化物半導体多元混晶の製造方法
WO2018159531A1 (ja) * 2017-02-28 2018-09-07 国立大学法人大阪大学 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194968A (ja) * 2017-02-28 2020-12-03 国立大学法人大阪大学 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子
JP7018217B2 (ja) 2017-02-28 2022-02-10 国立大学法人大阪大学 ＡｌＩｎＮ膜とその製造方法および２次元フォトニック結晶共振器の製造方法

Also Published As

Publication number Publication date
JP2020194968A (ja) 2020-12-03
KR102301052B1 (ko) 2021-09-09
US11075322B2 (en) 2021-07-27
EP3591774A4 (en) 2020-03-25
KR20190115463A (ko) 2019-10-11
TWI672734B (zh) 2019-09-21
US20200058828A1 (en) 2020-02-20
WO2018159531A1 (ja) 2018-09-07
TW201842549A (zh) 2018-12-01
EP3591774A1 (en) 2020-01-08
JP7018217B2 (ja) 2022-02-10
JPWO2018159531A1 (ja) 2019-12-19

Similar Documents

Publication Publication Date Title
JP7018217B2 (ja) ＡｌＩｎＮ膜とその製造方法および２次元フォトニック結晶共振器の製造方法
JP5406871B2 (ja) 窒化物半導体構造の製造方法および発光ダイオード
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP6872724B2 (ja) 窒化物半導体自立基板作製方法
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP4377600B2 (ja) ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置
JP2017126637A (ja) 窒化物半導体素子およびそれを用いた量子カスケードレーザ
JP2002145700A (ja) サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
KR20110084296A (ko) 발광 소자의 제조 방법 및 발광 소자
JP2015056483A (ja) 窒化物半導体混晶の製造方法及びその製造方法によって作製された窒化物半導体多層構造
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP6711975B2 (ja) 窒化物半導体自立基板作製方法
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP2001156401A (ja) 窒素化合物半導体発光素子
JP2007134742A (ja) 窒化物半導体構造とその製造方法および発光素子
JP2009088230A (ja) 半導体発光素子およびその製造方法
JP2006156640A (ja) Ｉｉｉ−ｖ族化合物半導体の結晶成長方法、ｉｉｉ−ｖ族化合物半導体層、半導体レーザ素子、および応用システム
JP2022134799A (ja) 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板
JP2011071200A (ja) 半導体、半導体素子、半導体の製造方法および半導体素子の製造方法
作製と評価に関する研究 Fabrication and Characterization of III-Nitride Semiconductor Nanocavity Light Emitters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201023

R150 Certificate of patent or registration of utility model

Ref document number: 6788301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250