WO2018159531A1 - AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 - Google Patents
AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 Download PDFInfo
- Publication number
- WO2018159531A1 WO2018159531A1 PCT/JP2018/006965 JP2018006965W WO2018159531A1 WO 2018159531 A1 WO2018159531 A1 WO 2018159531A1 JP 2018006965 W JP2018006965 W JP 2018006965W WO 2018159531 A1 WO2018159531 A1 WO 2018159531A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- alinn
- layer
- film
- gan
- thickness
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
- H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
基板上に形成されたGaNエピタキシャル膜上に設けられるAlInN膜であって、
AlInN層が積層されて形成されており、
積層された前記AlInN層の間に、厚み0.1~10nmのGaN製、AlN製またはAlGaN製のキャップ層が設けられて、超格子構造が形成されており、
総厚みが200nmを超えていると共に、二乗平均平方根高さRMSが3nm以下であることを特徴とするAlInN膜である。
前記超格子構造における前記AlInN層の各々の厚みが、200nm以下であることを特徴とする請求項1に記載のAlInN膜である。
前記AlInN層の表面におけるInのドロップレットの数が5×106個/cm2以下であることを特徴とする請求項1または請求項2に記載のAlInN膜である。
前記AlInN層の表面にInのドロップレットが存在しないことを特徴とする請求項3に記載のAlInN膜である。
AlxIn1-xN(x=0.75~0.90)であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のAlInN膜である。
基板上に形成されたGaNエピタキシャル膜上に、有機金属気相成長法、分子線エピタキシー法、スパッタ法のいずれかの方法を用いて、700~850℃の雰囲気下、AlInN層を厚み200nm以下にエピタキシャル成長させて形成するAlInN層形成工程を複数回繰り返して、所定の厚みとなるまで、AlInN層を成長させることを特徴とするAlInN膜の製造方法である。
前記AlInN層形成工程を複数回繰り返すに際して、先行する前記AlInN層形成工程と後続する前記AlInN層形成工程との間に、雰囲気温度をAlInNの成長温度よりも低い温度に維持して、所定時間、AlInN層の成長を中断させるAlInN層形成中断工程を設けることを特徴とする請求項6に記載のAlInN膜の製造方法である。
前記AlInN層形成工程を複数回繰り返すに際して、先行する前記AlInN層形成工程と後続する前記AlInN層形成工程との間に、先行する前記AlInN層形成工程において形成された前記AlInN層の上に、前記AlInN層形成工程と同じ温度雰囲気下、厚み0.1~10nmのGaN製、AlN製またはAlGaN製のキャップ層を形成させるキャップ層形成工程、および、前記キャップ層が形成された前記AlInN層をさらに昇温させると共に、AlInN層形成工程と同じ温度雰囲気まで降温させる昇温降温工程を設けることを特徴とする請求項6に記載のAlInN膜の製造方法である。
前記昇温降温工程において所定の温度まで昇温した時点で、前記キャップ層形成工程において形成されたキャップ層の上に第二キャップ層を形成することを特徴とする請求項8に記載のAlInN膜の製造方法である。
請求項1ないし請求項5のいずれか1項に記載のAlInN膜を犠牲層として2次元フォトニック結晶共振器を製造する2次元フォトニック結晶共振器の製造方法であって、
GaNエピタキシャル膜が形成された基板上に、前記AlInN膜および発光層を形成させた後、
前記AlInN膜をウェットエッチングしてエアクラッド層を形成させることを特徴とする2次元フォトニック結晶共振器の製造方法である。
GaNエピタキシャル膜が形成された基板上に、AlInN膜をウェットエッチングして形成されたエアクラッド層および発光層を積層して構成されている2次元フォトニック結晶共振器であって、
前記エアクラッド層が、200nmを超える厚みに形成されていることを特徴とする2次元フォトニック結晶共振器である。
前記エアクラッド層が、前記発光層から出射される光の1波長分に対応する厚みに形成されていることを特徴とする請求項11に記載の2次元フォトニック結晶共振器である。
前記GaNエピタキシャル膜が形成された基板が、サファイヤ基板、GaN基板、Si基板のいずれかの基板上に前記GaNエピタキシャル膜を積層して構成されていることを特徴とする請求項11または請求項12に記載の2次元フォトニック結晶共振器である。
基板側から順に、n型GaN層、GaN系発光層、p型GaN層が設けられており、前記n型GaN層と前記GaN系発光層との間に、請求項11ないし請求項13のいずれか1項に記載の2次元フォトニック結晶共振器が配置されていることを特徴とする半導体発光素子である。
最初に、本発明における検討経過について説明し、その後、具体的な実施の形態について説明する。なお、以下では、Eu添加GaN(GaN:Eu)を用いた赤色発光半導体を例に挙げて説明するが、GaN系の青色発光半導体、緑色発光半導体に対しても、同様に考えることができる。
上記したように、本発明は発光効率(発光強度)の増大化を図るものであり、そのための方策として、発光遷移確率の向上と光取り出し効率の向上が考えられる。
この内、発光遷移確率の向上について、本発明者は、前記したように、Eu添加GaN(GaN:Eu)を用いた赤色発光半導体において発光遷移効率を向上させて、100μWを超える光出力を得ている。
一方、光取り出し効率の向上については、光は臨界角以下の光しか空気中に取り出せないため、現状、上記した赤色発光半導体の発光波長である622nmにおけるGaNからの光取り出し量は約4%と低い水準に留まっており、さらなる光取り出し効率の向上が望まれている。
そこで、本発明者は、光の出射方向を制御して、GaN発光層の垂直方向へ光を出射させることができれば、光取り出し量を増加させることができ、光取り出し効率を向上できると考え、レーザダイオードなどで適用されている共振器分布ブラッグ反射器(共振器DBR:Distributed Bragg Reflector)を用いた共振器に思い至った。
2次元フォトニック結晶構造におけるエアクラッド層を形成する技術として、従来より、GaN層上にAlInN層を犠牲層として形成した後、ウェットエッチングする技術が提案されている。
以下、実施の形態に基づいて、本発明を具体的に説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。
最初に、本実施の形態に係るAlInN膜について説明する。本実施の形態に係るAlInN膜は、基板上に形成されたGaNエピタキシャル膜上に設けられるAlInN膜であって、AlInN層が積層されて形成されており、積層されたAlInN層の間に、厚み0.1~10nmのGaN製、AlN製またはAlGaN製のキャップ層が設けられて、超格子構造が形成されており、総厚みが200nmを超えていると共に、二乗平均平方根高さRMSが3nm以下であることを特徴としている。
上記した本実施の形態に係るAlInN膜は、基板上に形成されたGaNエピタキシャル膜上に、有機金属気相成長法を用いて、700~850℃、好ましくは780~850℃の雰囲気下、AlInN層を厚み200nm以下、好ましくは100nm以下にエピタキシャル成長させて形成するAlInN層形成工程を複数回繰り返して、所定の厚みとなるまで、AlInN層を成長させることにより製造することができる。
第1の製造方法は、AlInN層形成工程を複数回繰り返すに際して、先行するAlInN層形成工程と後続するAlInN層形成工程との間に、雰囲気温度を700~850℃に維持して、所定時間、AlInN層の成長を中断させるAlInN層形成中断工程を設ける方法である。
第2の製造方法は、AlInN層形成工程を複数回繰り返すに際して、先行するAlInN層形成工程と後続するAlInN層形成工程との間に、先行するAlInN層形成工程において形成されたAlInN層の上に、AlInN層形成工程と同じ温度雰囲気下、厚み0.1~10nm、好ましくは1~10nmのGaN製、AlN製またはAlGaN製のキャップ層を形成させるキャップ層形成工程、および、キャップ層が形成されたAlInN層をさらに昇温させると共に、AlInN層形成工程と同じ温度雰囲気まで降温させる昇温降温工程を設ける方法である。
次に、2次元フォトニック結晶共振器について説明する。2次元フォトニック結晶共振器は、一般的に超小型で光閉じ込め率が高いことを特徴としている。本実施の形態の2次元フォトニック結晶共振器は、エアクラッド層を備えており、エアクラッド層の厚みが200nmを超え、好ましくは発生対象の光の1波長に相当する長さ以上の厚みを有しており、これにより、Q値を一層向上させている。
そして、上記した2次元フォトニック結晶共振器を用いて製造された半導体発光素子は、発光1波長に対応した厚みにエアクラッド層が形成されているため、十分高いQ値を確保して発光強度の増大化を図ることができ、従来よりも飛躍的に発光効率の増大させることができる。
上記においては、2次元フォトニック結晶共振器を半導体発光素子に利用しているが、発光層に替えて吸光層を設けた場合には、吸光された光が2次元フォトニック結晶共振器内に閉じ込められて外に逃げることができないため、吸光効率を大きく向上させることができる。このため、このような2次元フォトニック結晶共振器を太陽電池に使用した場合には、光の電気への変換効率を大きく上昇させて高効率な太陽電池を提供することができる。
最初に、AlInN膜の作製について、図3を参照しながら説明する。なお、図3は、本実施の形態におけるAlInN膜の構造を説明する図である。
まず、サファイヤ基板100を有機金属気層成長装置の反応炉内に載置する。その後、反応炉内にアンモニアと水素を流した雰囲気状態で反応炉内を昇温して、サファイヤ基板100の表面をサーマルクリーニングする。
次に、反応炉内の温度雰囲気(基板温度)を800℃程度まで降温し、反応炉内に、キャリアガスである窒素、窒素原料であるアンモニア、III族原料のTMA(トリメチルアルミニウム)とTMIn(トリメチルインジウム)を供給する。
そこで、本実施例においては、Inのドロップレットの析出がまだ少なくAlInN膜の表面状態が悪化しているとは言えない膜厚、具体的には、100nm程度までの膜厚で、AlxIn1-xN層103の成膜を一時中断する。
以下、総厚が所望する厚みとなるまで、AlInN膜の形成とキャップ層の形成とを繰り返す。この間、キャップ層の形成時、Inのドロップレットが取り除かれるため、AlInN膜およびキャップ層を積層させて厚膜化しても、表面状態の悪化を招くことがない。
A:サファイヤ基板のサーマルクリーニング
B:GaN低温堆積緩衝層の形成
C:GaNエピタキシャル成長層の形成
D:AlxIn1-xN層の形成
E:AlxIn1-xN層と同じ成長温度でのAlxGa1-xNキャップ層(第一キャップ層)の形成
F:昇温後の温度で成長するAlxGa1-xNキャップ層(第二キャップ層)の形成
(a)表面状態
図5の成長シーケンスに従って作製されたAlInN膜(実施例)と、連続成長させて作製されたAlInN膜(比較例)について、その表面AFM像(1×1μmの領域)を取得し、その表面粗さの二乗平均平方根(RMS)値を評価した。図6に実施例のAlInN膜における表面AFM像を、図7に比較例のAlInN膜における表面AFM像を示す。
次に、実施例および比較例のAlInN膜についてX線回折測定を行った。得られたX線回折曲線を図8に示す。なお、図8において、(a)は比較例、(b)は実施例であり、それぞれ、横軸は回転角度(2θ)、縦軸はX線回折強度である。
次に、上記で作製されたAlInN膜を用いた2次元フォトニック結晶の作製について説明する。図9は、この2次元フォトニック結晶の作製工程を説明する図である。
まず、図9のAに示すように、上記において作成されたAlInN膜の上に、発光層であるEu添加GaN層106を形成する。
次に、AlInN膜を犠牲層として、図9のB~Dの手順に従って、エアクラッド層を形成する。
本実施例においては、電子ビーム描画(EBレジスト)を用いて、Eu添加GaN層にナノサイズのパターンを作製しているが、ナノインプリントの方法を用いてもよい。
次に、図9のCに示すように、誘導結合性プラズマエッチング装置、もしくは反応性イオンエッチング装置を用いて、Eu添加GaN層からAlInN膜に向けてナノサイズの円孔を形成する。
次に、図9のDに示すように、犠牲層であるAlInN膜をウェットエッチングにより除去して、エアクラッド層を保持するブリッジの形成を行う。
次に、上記2次元フォトニック結晶共振器を備えた半導体素子(実施例)を作製して、2次元フォトニック結晶共振器のない従来の半導体素子(比較例)と共に、発光強度を測定して比較することにより、発光効率の増大化を確認した。
101 GaN低温堆積緩衝層
102 GaNエピタキシャル成長層
103 AlxIn1-xN層
104、105 AlxGa1-xNキャップ層
106 Eu添加GaN層
Claims (14)
- 基板上に形成されたGaNエピタキシャル膜上に設けられるAlInN膜であって、
AlInN層が積層されて形成されており、
積層された前記AlInN層の間に、厚み0.1~10nmのGaN製、AlN製またはAlGaN製のキャップ層が設けられて、超格子構造が形成されており、
総厚みが200nmを超えていると共に、二乗平均平方根高さRMSが3nm以下であることを特徴とするAlInN膜。 - 前記超格子構造における前記AlInN層の各々の厚みが、200nm以下であることを特徴とする請求項1に記載のAlInN膜。
- 前記AlInN層の表面におけるInのドロップレットの数が5×106個/cm2以下であることを特徴とする請求項1または請求項2に記載のAlInN膜。
- 前記AlInN層の表面にInのドロップレットが存在しないことを特徴とする請求項3に記載のAlInN膜。
- AlxIn1-xN(x=0.75~0.90)であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のAlInN膜。
- 基板上に形成されたGaNエピタキシャル膜上に、有機金属気相成長法、分子線エピタキシー法、スパッタ法のいずれかの方法を用いて、700~850℃の雰囲気下、AlInN層を厚み200nm以下にエピタキシャル成長させて形成するAlInN層形成工程を複数回繰り返して、所定の厚みとなるまで、AlInN層を成長させることを特徴とするAlInN膜の製造方法。
- 前記AlInN層形成工程を複数回繰り返すに際して、先行する前記AlInN層形成工程と後続する前記AlInN層形成工程との間に、雰囲気温度をAlInNの成長温度よりも低い温度に維持して、所定時間、AlInN層の成長を中断させるAlInN層形成中断工程を設けることを特徴とする請求項6に記載のAlInN膜の製造方法。
- 前記AlInN層形成工程を複数回繰り返すに際して、先行する前記AlInN層形成工程と後続する前記AlInN層形成工程との間に、先行する前記AlInN層形成工程において形成された前記AlInN層の上に、前記AlInN層形成工程と同じ温度雰囲気下、厚み0.1~10nmのGaN製、AlN製またはAlGaN製のキャップ層を形成させるキャップ層形成工程、および、前記キャップ層が形成された前記AlInN層をさらに昇温させると共に、AlInN層形成工程と同じ温度雰囲気まで降温させる昇温降温工程を設けることを特徴とする請求項6に記載のAlInN膜の製造方法。
- 前記昇温降温工程において所定の温度まで昇温した時点で、前記キャップ層形成工程において形成されたキャップ層の上に第二キャップ層を形成することを特徴とする請求項8に記載のAlInN膜の製造方法。
- 請求項1ないし請求項5のいずれか1項に記載のAlInN膜を犠牲層として2次元フォトニック結晶共振器を製造する2次元フォトニック結晶共振器の製造方法であって、
GaNエピタキシャル膜が形成された基板上に、前記AlInN膜および発光層を形成させた後、
前記AlInN膜をウェットエッチングしてエアクラッド層を形成させることを特徴とする2次元フォトニック結晶共振器の製造方法。 - GaNエピタキシャル膜が形成された基板上に、AlInN膜をウェットエッチングして形成されたエアクラッド層および発光層を積層して構成されている2次元フォトニック結晶共振器であって、
前記エアクラッド層が、200nmを超える厚みに形成されていることを特徴とする2次元フォトニック結晶共振器。 - 前記エアクラッド層が、前記発光層から出射される光の1波長分に対応する厚みに形成されていることを特徴とする請求項11に記載の2次元フォトニック結晶共振器。
- 前記GaNエピタキシャル膜が形成された基板が、サファイヤ基板、GaN基板、Si基板のいずれかの基板上に前記GaNエピタキシャル膜を積層して構成されていることを特徴とする請求項11または請求項12に記載の2次元フォトニック結晶共振器。
- 基板側から順に、n型GaN層、GaN系発光層、p型GaN層が設けられており、前記n型GaN層と前記GaN系発光層との間に、請求項11ないし請求項13のいずれか1項に記載の2次元フォトニック結晶共振器が配置されていることを特徴とする半導体発光素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020197026044A KR102301052B1 (ko) | 2017-02-28 | 2018-02-26 | AlInN막 및 2차원 광결정 공진기와 이들의 제조 방법, 그리고 반도체 발광 소자 |
JP2019502976A JP6788301B2 (ja) | 2017-02-28 | 2018-02-26 | AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 |
EP18760348.5A EP3591774A4 (en) | 2017-02-28 | 2018-02-26 | ALINN FILM, TWO-DIMENSIONAL PHOTONIC CRYSTAL RESONATOR, METHOD FOR THE PRODUCTION THEREOF AND LIGHT-EMITTING SEMICONDUCTOR ELEMENT |
US16/486,556 US11075322B2 (en) | 2017-02-28 | 2018-02-26 | AlInN film, two-dimensional photonic crystal resonator, method for manufacturing these, and semiconductor light-emitting element |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017036446 | 2017-02-28 | ||
JP2017-036446 | 2017-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018159531A1 true WO2018159531A1 (ja) | 2018-09-07 |
Family
ID=63369975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/006965 WO2018159531A1 (ja) | 2017-02-28 | 2018-02-26 | AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11075322B2 (ja) |
EP (1) | EP3591774A4 (ja) |
JP (2) | JP6788301B2 (ja) |
KR (1) | KR102301052B1 (ja) |
TW (1) | TWI672734B (ja) |
WO (1) | WO2018159531A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020107626A (ja) * | 2018-12-26 | 2020-07-09 | 富士通株式会社 | 化合物半導体装置及びその製造方法、赤外線検出器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6788301B2 (ja) * | 2017-02-28 | 2020-11-25 | 国立大学法人大阪大学 | AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 |
KR20210033763A (ko) | 2019-09-19 | 2021-03-29 | 주식회사 엘지화학 | 소화 유닛을 포함한 배터리 팩 |
CN114141918B (zh) * | 2021-11-30 | 2023-07-18 | 江苏第三代半导体研究院有限公司 | 适用于大电流条件工作的发光二极管外延结构及制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5378B1 (ja) | 1971-06-07 | 1978-01-05 | ||
JP2011109151A (ja) * | 2011-03-07 | 2011-06-02 | Canon Inc | 面発光レーザの製造方法 |
US20140003458A1 (en) * | 2012-06-28 | 2014-01-02 | Yale University | Lateral electrochemical etching of iii-nitride materials for microfabrication |
WO2014006813A1 (ja) * | 2012-07-06 | 2014-01-09 | パナソニック株式会社 | 半導体発光素子 |
JP2015056483A (ja) | 2013-09-11 | 2015-03-23 | 学校法人 名城大学 | 窒化物半導体混晶の製造方法及びその製造方法によって作製された窒化物半導体多層構造 |
JP2015160752A (ja) | 2014-02-26 | 2015-09-07 | 学校法人 名城大学 | 窒化物半導体多元混晶の製造方法 |
JP5896454B2 (ja) | 2011-12-07 | 2016-03-30 | 国立大学法人大阪大学 | 赤色発光半導体素子とその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5896454A (en) | 1996-03-08 | 1999-04-20 | Time Warner Entertainment Co., L.P. | System and method for controlling copying and playing of digital programs |
JP4110181B2 (ja) | 2006-09-01 | 2008-07-02 | キヤノン株式会社 | 半導体レーザ装置 |
KR101154596B1 (ko) * | 2009-05-21 | 2012-06-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
JP5300078B2 (ja) | 2009-10-19 | 2013-09-25 | 国立大学法人京都大学 | フォトニック結晶発光ダイオード |
US20120138891A1 (en) * | 2010-10-27 | 2012-06-07 | The Regents Of The University Of California | METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES |
KR20150056483A (ko) | 2013-11-14 | 2015-05-26 | 주식회사 아모그린텍 | 연성인쇄회로기판과 그 제조 방법 |
JP6788301B2 (ja) | 2017-02-28 | 2020-11-25 | 国立大学法人大阪大学 | AlInN膜および2次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子 |
-
2018
- 2018-02-26 JP JP2019502976A patent/JP6788301B2/ja active Active
- 2018-02-26 EP EP18760348.5A patent/EP3591774A4/en not_active Withdrawn
- 2018-02-26 WO PCT/JP2018/006965 patent/WO2018159531A1/ja unknown
- 2018-02-26 US US16/486,556 patent/US11075322B2/en active Active
- 2018-02-26 KR KR1020197026044A patent/KR102301052B1/ko active IP Right Grant
- 2018-02-27 TW TW107106585A patent/TWI672734B/zh active
-
2020
- 2020-07-30 JP JP2020129257A patent/JP7018217B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5378B1 (ja) | 1971-06-07 | 1978-01-05 | ||
JP2011109151A (ja) * | 2011-03-07 | 2011-06-02 | Canon Inc | 面発光レーザの製造方法 |
JP5896454B2 (ja) | 2011-12-07 | 2016-03-30 | 国立大学法人大阪大学 | 赤色発光半導体素子とその製造方法 |
US20140003458A1 (en) * | 2012-06-28 | 2014-01-02 | Yale University | Lateral electrochemical etching of iii-nitride materials for microfabrication |
WO2014006813A1 (ja) * | 2012-07-06 | 2014-01-09 | パナソニック株式会社 | 半導体発光素子 |
JP2015056483A (ja) | 2013-09-11 | 2015-03-23 | 学校法人 名城大学 | 窒化物半導体混晶の製造方法及びその製造方法によって作製された窒化物半導体多層構造 |
JP2015160752A (ja) | 2014-02-26 | 2015-09-07 | 学校法人 名城大学 | 窒化物半導体多元混晶の製造方法 |
Non-Patent Citations (9)
Title |
---|
BERGER, C. ET AL.: "Growth of AlInN/GaN distributed Bragg reflectors with improved interface quality", JOURNAL OF CRYSTAL GROWTH, vol. 414, 15 March 2015 (2015-03-15), pages 105 - 109, XP055467863 * |
D SIMEONOV ET AL.: "High quality nitride based microdisks obtained via selective wet etching of AlInN sacrificial layers", APPLIED PHYSICS LETTERS, vol. 92, 2008, pages 171102, XP012106650, doi:10.1063/1.2917452 |
INABA TOMOHIRO ET AL: "Controlling of Eu emission properties in Eu-doped GaN by microcavity", THE 65TH JSAP SPRING MEETING, 1 January 2016 (2016-01-01), pages 11-313, XP055619623 * |
INABA, ET AL.: "17p-P13-17 Growth of thick AlInN layers for fabrication of GaN based nanoscale photonic devices", THE 65TH JSAP SPRING MEETING, vol. 64, 1 March 2017 (2017-03-01), pages 13 - 322, XP009516078 * |
J. -F. CARLIN ET AL.: "Progresses in III-nitride distributed Bragg reflectors and microcavities using AlInN/GaN materials", PHYS.STAT.SOL., vol. 242, no. 11, 2005, pages 2326 - 2344 |
M. BELLANGER ET AL.: "Highly Reflective GaN-Based Air-Gap Distributed Bragg Reflectors Fabricated Using AlInN Wet Etching", APPL. PHYS. EXPRESS, vol. 2, 2009, pages 12003 |
S ZHANG ET AL.: "Glowth mechanism of vertical compositional inhomogeneities in AlInN films", J. PHYS. D: APPL. PHYS., vol. 44, no. 075405, 2011, pages 4 |
See also references of EP3591774A4 |
YUUGO KOZUKA ET AL.: "Nitride-based distributed Bragg reflectors with AlInN grown at high growth rate", LECTURE PROCEEDINGS OF THE 61ST ANNUAL SPRING MEETING OF THE INSTITUTE OF APPLIED PHYSICS, 2014, pages 15 - 135 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020107626A (ja) * | 2018-12-26 | 2020-07-09 | 富士通株式会社 | 化合物半導体装置及びその製造方法、赤外線検出器 |
JP7176402B2 (ja) | 2018-12-26 | 2022-11-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法、赤外線検出器 |
Also Published As
Publication number | Publication date |
---|---|
EP3591774A4 (en) | 2020-03-25 |
TWI672734B (zh) | 2019-09-21 |
TW201842549A (zh) | 2018-12-01 |
US20200058828A1 (en) | 2020-02-20 |
KR20190115463A (ko) | 2019-10-11 |
EP3591774A1 (en) | 2020-01-08 |
JPWO2018159531A1 (ja) | 2019-12-19 |
JP6788301B2 (ja) | 2020-11-25 |
JP7018217B2 (ja) | 2022-02-10 |
JP2020194968A (ja) | 2020-12-03 |
US11075322B2 (en) | 2021-07-27 |
KR102301052B1 (ko) | 2021-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7018217B2 (ja) | AlInN膜とその製造方法および2次元フォトニック結晶共振器の製造方法 | |
JP4223540B2 (ja) | 半導体発光素子、iii族窒化物半導体基板、及びその製造方法 | |
JP2008117922A (ja) | 半導体発光素子及びその製造方法 | |
JP5279006B2 (ja) | 窒化物半導体発光素子 | |
JP4987994B2 (ja) | 窒化物半導体の結晶成長方法 | |
JP4377600B2 (ja) | 3族窒化物半導体の積層構造、その製造方法、及び3族窒化物半導体装置 | |
WO2016132815A1 (ja) | 窒化物半導体自立基板作製方法 | |
JP2017126637A (ja) | 窒化物半導体素子およびそれを用いた量子カスケードレーザ | |
JP7158758B2 (ja) | 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法 | |
JP2010232364A (ja) | Iii族窒化物積層体、その製造方法およびiii族窒化物半導体素子 | |
JP2011051849A (ja) | 窒化物半導体自立基板とその製造方法 | |
JP5257967B2 (ja) | 半導体光素子 | |
KR20110084296A (ko) | 발광 소자의 제조 방법 및 발광 소자 | |
JP3157124U (ja) | 窒化ガリウム系発光ダイオードの構造 | |
JP6048896B2 (ja) | 窒化物半導体素子用基板とその製造方法、および赤色発光半導体素子とその製造方法 | |
JP2004014587A (ja) | 窒化物系化合物半導体エピタキシャルウエハ及び発光素子 | |
JP2005129923A (ja) | 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法 | |
JP7205474B2 (ja) | テンプレート基板、電子デバイス,発光デバイス,テンプレート基板の製造方法および電子デバイスの製造方法 | |
JP2017210391A (ja) | 窒化物半導体自立基板作製方法 | |
JP5946333B2 (ja) | Iii族窒化物半導体デバイス及びその製造方法 | |
JP2004363500A (ja) | 窒化物系化合物半導体の製造方法および窒化物系化合物半導体 | |
JP2005020026A (ja) | 窒化ガリウム系化合物半導体及び半導体基板 | |
JP2006156640A (ja) | Iii−v族化合物半導体の結晶成長方法、iii−v族化合物半導体層、半導体レーザ素子、および応用システム | |
作製と評価に関する研究 | Fabrication and Characterization of III-Nitride Semiconductor Nanocavity Light Emitters | |
Schujman et al. | GaN-Ready Aluminum Nitride Substrates for Cost-Effective, Very Low Dislocation Density III-Nitride LED's |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18760348 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2019502976 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 20197026044 Country of ref document: KR Kind code of ref document: A |
|
ENP | Entry into the national phase |
Ref document number: 2018760348 Country of ref document: EP Effective date: 20190930 |