TW201842549A - ＡｌＩｎＮ膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件 - Google Patents

ＡｌＩｎＮ膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件 Download PDF

Info

Publication number
TW201842549A
TW201842549A TW107106585A TW107106585A TW201842549A TW 201842549 A TW201842549 A TW 201842549A TW 107106585 A TW107106585 A TW 107106585A TW 107106585 A TW107106585 A TW 107106585A TW 201842549 A TW201842549 A TW 201842549A
Authority
TW
Taiwan
Prior art keywords
alinn
layer
film
gan
thickness
Prior art date
Application number
TW107106585A
Other languages
English (en)
Other versions
TWI672734B (zh
Inventor
藤原康文
稲葉智宏
Original Assignee
國立大學法人大阪大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立大學法人大阪大學 filed Critical 國立大學法人大阪大學
Publication of TW201842549A publication Critical patent/TW201842549A/zh
Application granted granted Critical
Publication of TWI672734B publication Critical patent/TWI672734B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明之課題在於提供一種與先前相比可飛躍性地達到發光效率的增大之半導體發光元件的製造技術。
本發明提供一種AlInN膜，其係設置在形成於基板上之GaN磊晶膜上之AlInN膜，AlInN層係經積層而形成，於所積層之AlInN層之間，設置有厚度0.1至10nm之GaN製、AlN製或AlGaN製的覆蓋層而形成超晶格構造，總厚度超過200nm，同時均方根高度RMS為3nm以下。此外，本發明提供一種AlInN膜的製造方法，其係重複進行複數次AlInN層形成步驟使AlInN層成長至既定厚度為止，該AlInN層形成步驟係使用有機金屬氣相成長法、分子束磊晶法、濺鍍法中任一方法，於700至850℃的環境下，以厚度200nm以下使AlInN層磊晶成長而形成於在基板上所形成之GaN磊晶膜上。

Description

AlInN膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件
本發明係關於AlInN膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件，更詳細而言，係關於使用厚膜的AlInN膜及前述AlInN膜作為犧牲層(最終被去除之層)來形成空氣包層(air clad)之二維光子結晶共振器和該製造方法，以及具備前述二維光子結晶共振器之光半導體發光元件。
氮化鎵(GaN)等之氮化物半導體，係作為構成藍色發光裝置之半導體材料而受到矚目，近年來，令人期待藉由將銦(In)高濃度地添加於GaN，可實現綠色甚至是紅色發光裝置。然而，伴隨著成為高In組成會產生結晶性的劣化，此外，亦導致因壓電電場效應所造成之發光效率的降低，因而難以藉由In組成的控制來實現紅色發光裝置。
在此狀況下，本發明者作為世界性先驅，已藉由有機金屬氣相磊晶(OMVPE：Organometallic Vapor Phase Epitaxy)法來製作出使用有添加Eu之GaN(GaN：Eu)之發光二極體(LED：Light Emitting Diode)，並藉由提高發光躍遷機率，而成功得到超過100μW之光輸出的紅色發光二極體(專利文獻1)。
藉由此紅色發光二極體的實現，配合已開發之藍色發光二極體及綠色發光二極體，可將採用氮化物半導體之光的三原色之發光二極體積體化於同一基板上，所以可令人期待對於小型且高精細之全彩顯示器，或是加上目前白色LED中尚未包含之紅色區域發光之LED照明等之領域的應用。
另一方面，近年來係已廣泛地採用發光二極體或雷射二極體(LD：Laser Diode)等之半導體發光裝置。例如LED，可使用在以各種顯示裝置、行動電話為首之液晶顯示器的背光、白色照明等，另一方面，LD可作為藍光光碟用光源而使用在高畫質影像的錄影再生、光通訊、CD、DVD等。
此外，近來，行動電話用MMIC(monolithic microwave integrated circuit：單晶微波積體電路)、HEMT(High Electron Mobility Transistor：高電子移動率電晶體)等之高頻裝置，或是汽車相關用途之反相器用功率電晶體、蕭特基能障二極體(SBD：Schottky Barrier Diode)等之高輸出裝置的用途，亦逐漸擴大。
然而，為了將上述GaN系的發光元件使用在此等裝置，係要求發光效率更進一步的增大，而提出有許多提案。
例如，專利文獻2中，係藉由形成二維光子結晶構造來謀求發光效率的增大。此外，專利文獻3、4中，係藉由使AlInN層成長於GaN層上以形成反射鏡構造而謀求發光效率的增大。
此AlInN層，為人所知者係藉由將In組成設為約0.18而與GaN形成晶格匹配(例如非專利文獻1、2)，變得於成膜時不易混入差排等之結晶缺陷，可得到結晶性高之異質接合構造。此外，此AlInN層，由於可藉由氮基三乙酸等來進行濕式蝕刻，所以能夠以AlInN作為犧牲層而容易地形成二維光子結晶構造(例如非專利文獻3、4)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特許第5896454號公報
[專利文獻2]日本特許第5300078號公報
[專利文獻3]日本特開2015-056483號公報
[專利文獻4]日本特開2015-160752號公報
[非專利文獻】
[非專利文獻1]小塚 祐吾及其他6位，「由高成長速度 AlInN所形成之氮化物半導體多層膜反射鏡」，第61回應用物理學會春季學術講演會演講預稿集(2014)15-135
[非專利文獻2]J. -F. Carlin及其他6位，「Progresses in III-nitride distributed Bragg reflectors and microcavities using AlInN/GaN materials」、 phys. stst. sol. (b)242, No.11, 2326-2344(2005)/DOI 10. 1002/pssb. 200560968
[非專利文獻3]D. Simeonov et al., 「High quality nitride based microdisks obtained via selective wet etching of AlInN sacrifical layers」， APPLIED PHYSICS LETTERS 92, 171102(2008)
[非專利文獻4]M. Bellinger et al., 「High Reflective GaN-Based Air-Gap Distributed Bragg Reflectors Fabricated Using AlInN Wet Etching」Appl. Phys. Express 2, 12003(2009)
然而，於上述先前技術中，仍無法斷言可充分地增大發光效率，而期待進一步的改良。
因此，本發明之課題在於提供一種與先前相比可飛躍性地達到發光效率的增大之半導體發光元件的製造技術。
本發明者係進行精心探討，結果發現可藉由以下所記載之各發明來解決上述課題，因而完成本發明。
請求項1所述之發明，為一種AlInN膜，其係設置在基板上所形成之GaN磊晶膜上之AlInN膜，其中，AlInN層係經積層而形成，於所積層之前述AlInN層之間，設置有厚度0.1至10nm之GaN製、AlN製或AlGaN製的覆蓋層而形成超晶格構造，總厚度超過200nm，同時均方根高度RMS為3nm以下。
請求項2所述之發明，如請求項1所述之AlInN膜，其中前述超晶格構造中之前述AlInN層的各厚度為200nm以下。
請求項3所述之發明，如請求項1或請求項2所述之AlInN膜，其中前述AlInN層的表面中之In的微滴(droplet)數為5×106個/cm2以下。
請求項4所述之發明，如請求項3所述之AlInN膜，其中於前述AlInN層的表面不存在In的微滴。
請求項5所述之發明，如請求項1至請求項4中任一項所述之AlInN膜，其係AlxIn1-xN(x=0.75至0.90)。
請求項6所述之發明，為一種AlInN膜的製造方法，係重複進行複數次AlInN層形成步驟使AlInN層成長至既定厚度為止，該AlInN層形成步驟係使用有機金屬氣 相成長法、分子束磊晶法、濺鍍法中任一方法，於700至850℃的環境下，以厚度200nm以下使AlInN層磊晶成長而形成於在基板上所形成之GaN磊晶膜上。
請求項7所述之發明，如請求項6所述之AlInN膜的製造方法，其中於重複進行複數次前述AlInN層形成步驟時，於先進行的前述AlInN層形成步驟與後續的前述AlInN層形成步驟之間，設置有：將環境溫度維持在較AlInN的成長溫度低之溫度，而使AlInN層的成長中斷既定時間之AlInN層形成中斷步驟。
請求項8所述之發明，如請求項6所述之AlInN膜的製造方法，其中於重複進行複數次前述AlInN層形成步驟時，於先進行的前述AlInN層形成步驟與後續的前述AlInN層形成步驟之間，設置有：於先進行的前述AlInN層形成步驟中所形成之前述AlInN層上，在與前述AlInN層形成步驟為相同之溫度環境下，形成厚度0.1至10nm之GaN製、AlN製或AlGaN製的覆蓋層之覆蓋層形成步驟；以及將形成有前述覆蓋層之前述AlInN層進一步升溫，並且降溫至與AlInN層形成步驟為相同之溫度環境為止之升溫降溫步驟。
請求項9所述之發明，如請求項8所述之AlInN膜的製造方法，其中於前述升溫降溫步驟中升溫至既定溫度為止之時點下，於前述覆蓋層形成步驟中所形成之覆蓋層上，形成第二覆蓋層。
請求項10所述之發明，為一種二維光子結 晶共振器的製造方法，其係以如請求項1至請求項5中任一項所述之AlInN膜作為犧牲層來製造二維光子結晶共振器之二維光子結晶共振器的製造方法，其中，於形成有GaN磊晶膜之基板上形成前述AlInN膜及發光層後，對前述AlInN膜進行濕式蝕刻而形成空氣包層。
請求項11所述之發明，為一種二維光子結晶共振器，其係將對前述AlInN膜進行濕式蝕刻所形成之空氣包層以及發光層積層於形成有GaN磊晶膜之基板上而構成之二維光子結晶共振器，其特徵為：前述空氣包層形成為超過200nm之厚度。
請求項12所述之發明，如請求項11所述之二維光子結晶共振器，其中前述空氣包層形成為對應於從前述發光層所射出之光的1波長份之厚度。
請求項13所述之發明，如請求項11或請求項12所述之二維光子結晶共振器，其中前述形成有GaN磊晶膜之基板，係將前述GaN磊晶膜積層於藍寶石基板、GaN基板、Si基板中任一基板上而構成。
請求項14所述之發明，為一種半導體發光元件，其中，從基板側依序設置有n型GaN層、GaN系發光層、p型GaN層，於前述n型GaN層與前述GaN系發光層之間，配置有如請求項11至請求項13中任一項所述之二維光子結晶共振器。
根據本發明，可提供一種與先前相比可飛躍性地達到發光效率的增大之半導體發光元件的製造技術。
100‧‧‧藍寶石基板
101‧‧‧GaN低溫沉積緩衝層
102‧‧‧GaN磊晶成長層
103‧‧‧AlxIn1-xN層
104、105‧‧‧AlxGa1-xN覆蓋層
106‧‧‧添加Eu之GaN層
第1圖為示意性顯示本發明的一實施形態之二維光子結晶共振器的構造之立體圖。
第2圖為顯示二維光子結晶共振器中之空氣包層的厚度與Q值之關係之圖。
第3圖為說明本發明的一實施形態之AlInN膜的構造之圖。
第4圖為成膜中途之AlInN膜之表面AFM影像。
第5圖為說明本發明的一實施形態之成長順序之圖。
第6圖為本發明的一實施例之AlInN膜之表面AFM影像。
第7圖為連續成長所製作之AlInN膜之表面AFM影像。
第8圖為AlInN膜之X射線繞射曲線。
第9圖為說明本發明的一實施例之二維光子結晶的製作步驟之圖。
第10圖為說明本發明的一實施例之二維光子結晶的構造之圖。
[1]本發明之探討過程
首先說明本發明之探討過程，然後說明具體的實施形態。以下係列舉出使用添加Eu之GaN(GaN：Eu)之紅色發光半導體為例來說明，但對於GaN系的藍色發光半導體、綠色發光半導體亦可同樣地考量。
1. 關於發光效率的增大化
如上述般，本發明係謀求發光效率(發光強度)的增大化，作為該對應策略，可考量到發光躍遷機率的提升與取光效率的提升。
(1)發光躍遷機率
當中，關於發光躍遷機率的提升，如前述般，本發明者係於使用添加Eu之GaN(GaN：Eu)之紅色發光半導體中提升發光躍遷機率，而得到超過100μW之光輸出。
此發光躍遷機率，可由發光壽命的倒數顯示，藉由縮短發光壽命，雖可達到發光躍遷機率的進一步提升，但目前GaN中的發光壽命約長達280μs，並不可謂充足。
(2)取光效率
另一方面，關於取光效率的提升，光，由於僅有臨界角以下的光可取至空氣中，所以目前於上述紅色發光半導 體之發光波長的622nm中之來自GaN的取光量停留在約4%的低水準，故期望可進一步提升取光效率。
2. 關於發光效率的增大化之對應策略的探討
因此，本發明者係考量到若可控制光的射出方向，將光往GaN發光層的垂直方向射出，則可增加取光量而提升取光效率，因而思考到使用雷射二極體等所適用之共振器分布布拉格反射器(共振器DBR：Distributed Bragg Reflector)之共振器。
亦即，當使用垂直於GaN發光層之方向為共振方向之微小共振器時，光往垂直方向的模式之耦合常數增大，另一方面，往傳輸模式之耦合常數減少，所以即使是臨界角以下的光，亦可以高效率取光至空氣中。此外，使用此微小共振器時，於共振器內光的狀態密度被調變而使發光壽命縮短，所以可增大共振波長的發光躍遷機率。此等結果為，可藉由微小共振器來增大化發光強度而達到發光效率的提升。
於上述共振器DBR的形成時，一般是使用二維光子結晶。二維光子結晶，係在由電介質所構成之母材內二維地週期性設置有折射率與母材不同之區域，而形成空氣包層(air clad)，藉此於結晶內形成光無法傳遞之光子能帶隙(photoric band gap)，所以從發光層所射出之光無法於週期構造的面內傳遞而被封閉在空氣包層內，僅於垂直方向上傳遞。
評估此二維光子結晶共振器之指標，係有共振器Q值(以下亦僅稱為「Q值」)，Q值愈大，光的封閉性愈大，可改善發光特性而提升發光效率。
本發明者，係藉由有限差分時域法(FDTD：Finite Difference Time Domain)來探討為了得到高Q值的二維光子結晶時需要何種程度的厚度。具體而言，於第1圖所示之構造的二維光子結晶共振器中，係改變空氣包層的厚度並算出各Q值。第1圖中，上側的GaN為成為發光層之活性層，兩側的AlInN為空氣包層的電橋部。
該結果如第2圖所示。第2圖中，∞顯示無基板之情形。
從第2圖中，可得知於此構造的二維光子結晶共振器中，當形成為至少確保了對應於添加Eu之GaN層之發光波長的約1波長份之600nm的厚度之空氣包層時，可得到高Q值。此外，此超過相當於發光波長的約1波長份之厚度時可得到高Q值之情事，可得知不僅是添加Eu之GaN層的紅色發光，關於前述藍色GaN層、綠色GaN層亦同。
此結果係表示於二維光子結晶共振器中，若將空氣包層形成為相當於所發光之各色波長的約1波長份之厚度(例如波長短之紫色的發光時，約為200nm的厚度)，則可得到高Q值，但對於每各發光色來改變空氣包層的厚度者，就製造上而言並不具效率。因此，較佳係以超過相當於波長最長之發光波長的約1波長份之厚度的1 種厚度，來形成空氣包層，具體而言，較佳係配合波長最長的紅色發光，以超過600nm的厚度來形成空氣包層。藉由形成此空氣包層，相對於此波長以下之波長的發光，亦可得到高Q值，就製造上而言具有效率。
3. 關於空氣包層的形成之探討
形成二維光子結晶構造中的空氣包層之技術，以往以來，係有人提出一種在GaN層上形成AlInN層作為犧牲層後，進行濕式蝕刻之技術。
然而，於先前之AlInN層的形成技術中，當AlInN層的厚度超過100nm時，於AlInN層的表面會析出In的微滴，無法避免表面狀態惡化之情形，200nm之程度已成為極限(參考S Zhang et al.,「Glowth mechanism of vertical compositional inhomogeneities in AlInN films」、J.Phys.D：Appl.Phys.44(2011)075405(4pp))。亦即，於先前技術中，並無法將AlInN層形成為如上述般之相當於發光波長的約1波長份之600nm的厚度。
於此狀況下，本發明者係發現到於AlInN層的形成時，在成長至厚度約200nm為止之間，In之微滴的析出少，表面狀態幾乎不會惡化，故考量到藉由積層此AlInN層，即使是600nm的厚度，亦可形成表面狀態良好的AlInN層，並進行各種實驗及探討，遂而完成本發明。
[2]實施形態
以下係根據實施形態來具體說明本發明。惟本發明並不限定於以下實施形態。在與本發明為同一或均等的範圍內，可對以下實施形態進行各種變更。
1. AlInN膜
首先說明本實施形態之AlInN膜。本實施形態之AlInN膜，係設置在基板上所形成之GaN磊晶膜上之AlInN膜，其特徵為：形成經積層之AlInN層，於所積層之AlInN層之間，設置有厚度0.1至10nm之GaN製、AlN製或AlGaN製的覆蓋層而形成超晶格構造，總厚度超過200nm，同時均方根高度RMS為3nm以下。
均方根高度RMS(Root Mean Square)為3nm以下時，優異的表面狀態之AlInN膜，可較佳地用作為用以形成二維光子結晶共振器之犧牲層，例如，於AlInN膜上形成發光GaN層後，使用氮基三乙酸(nitrilotriacetic acid)作為蝕刻液來選擇性地進行濕式蝕刻，藉此可容易將AlInN膜溶解去除，而形成空氣包層。
此時，當AlInN膜的厚度為相當於從發光層所射出之光的1波長之厚度以上時，如前述般，由於可形成具有確保了相當於至少發光波長的1波長之厚度的空氣包層之二維光子結晶構造，所以可提供Q值更高之共振器。
本實施形態之AlInN膜，較佳係積層有例如In之微滴的析出少之AlInN層，具體而言，厚度為200nm 以下，較佳為100nm以下的AlInN層而形成，尤佳係不存在In的微滴。In之微滴的析出少之AlInN層，由於表面狀態不會惡化，即使積層超過200nm的厚度時，表面狀態亦不會惡化。在此，所謂「In之微滴的析出少」，意指AlInN膜的表面上之In的微滴數為5×106個/cm2以下。
此外，本實施形態之AlInN膜，於所積層之AlInN層之間，設置有厚度0.1至10nm之GaN製、AlN製或AlGaN製的覆蓋層，藉而形成超晶格構造。藉由在AlInN層之間設置覆蓋層，可防止In從AlInN層中脫離，同時可抑制於AlInN層的表面形成In的微滴，所以可提供優異的表面狀態之AlInN膜。而且此覆蓋層，更佳係設置在最表層。
本實施形態中，形成為膜之AlInN，較佳為AlxIn1-xN(x=0.75至0.90)，尤佳為AlxIn1-xN(x=0.75至0.85)，更佳為AlxIn1-xN(x=0.82)。
為AlxIn1-xN(x=0.75至0.90)時，與作為基板的GaN之晶格不匹配度降低，故可在不產生應變等使AlInN膜成長。此外，為AlxIn1-xN(x=0.82)時，與GaN之晶格不匹配度幾乎為0%，故更佳。
使AlInN膜成長成長之基板，可使用於便宜的藍寶石基板上形成GaN膜之基板，來取代如以往般之GaN整體基板，所以可達到製造成本的降低。另外，本實施形態中，使用GaN基板、Si基板等作為成長基板亦可。
2. AlInN膜的製造
上述本實施形態之AlInN膜，可藉由重複進行複數次AlInN層形成步驟使AlInN層成長至既定厚度為止而製造，該AlInN層形成步驟，係使用有機金屬氣相成長法，於700至850℃，較佳為780至850℃的環境下，以厚度200nm以下，較佳為100nm以下將AlInN層磊晶成長於基板上所形成之GaN磊晶膜上而形成。
如前述般，於700至850℃的環境下以厚度約200nm為止使AlInN層成長時，In之微滴的析出少，表面狀態幾乎不會惡化，故藉由重複進行複數次此AlInN層形成步驟以積層至既定厚度為止，可形成表面狀態良好之AlInN層。
具體的製造方法，例如可採用以下所記載之2種製造方法，但此等僅為樣態的例示，只要是可積層表面狀態幾乎不會惡化之AlInN層之方法，則亦可為其他方法。
(1)AlInN層形成步驟與AlInN層形成中斷步驟之組合
第1製造方法，為於重複進行複數次AlInN層形成步驟時，於先進行的AlInN層形成步驟與後續的AlInN層形成步驟之間，設置有：將環境溫度維持在700至850℃，而使AlInN層的成長中斷既定時間之AlInN層形成中斷步驟之方法。
當使用有機金屬氣相成長法，於700至850 ℃的環境下以厚度200nm以下使AlInN層磊晶成長而形成時，In之微滴的析出少，表面狀態幾乎不會惡化，但持續維持此溫度時，AlInN層的形成會持續進行，會導致In之微滴的析出，而導致表面狀態的惡化。
因此，在將AlInN層形成至200nm以下的既定厚度為止後，將環境溫度維持在較AlInN的成長溫度低之溫度，使AlInN層的成長中斷既定時間。藉此固定在In的微滴幾乎不析出之狀態的AlInN層，即使之後重新開始進行AlInN層形成步驟，亦可在幾乎不析出In的微滴之狀態下形成AlInN層而積層。該結果為，即使形成超過200nm至成為600nm的厚度為止之AlInN層，亦可形成表面狀態良好之AlInN層。
於每1次AlInN層形成步驟中所形成之AlInN層的厚度，只要是幾乎不析出In的微滴之狀態即可，並無特別限定，惟較薄時，積層次數多，必須頻繁地切換AlInN層形成步驟與AlInN層形成中斷步驟，而有導致生產性的降低之疑慮。因此，於每1次AlInN層形成步驟中所形成之AlInN層的厚度，較佳為75至100nm，從更確實地抑制In之微滴的析出之觀點來看，特佳為約75nm，此時可藉由約8次的成膜來形成厚度約600nm的AlInN層。
上述中，係使用有機金屬氣相成長法來形成AlInN層，但亦可使用分子束磊晶法、濺鍍法等。
(2)AlInN層形成步驟，與覆蓋層形成步驟及升溫降溫步驟之組合
第2製造方法，為於重複進行複數次AlInN層形成步驟時，於先進行的AlInN層形成步驟與後續的AlInN層形成步驟之間，設置有：於先進行的AlInN層形成步驟中所形成之AlInN層上，在與AlInN層形成步驟為相同之溫度環境下，形成厚度0.1至10nm，較佳為1至10nm之GaN製、AlN製或AlGaN製的覆蓋層之覆蓋層形成步驟；以及將形成有覆蓋層之AlInN層進一步升溫，同時降溫至與AlInN層形成步驟為相同之溫度環境為止之升溫降溫步驟之方法。
如前述般，藉由重複進行lInN層形成步驟與AlInN層形成中斷步驟來積層AlInN層，可形成表面狀態良好之AlInN層，但AlInN層形成中斷步驟要求較長時間，無法充分地提升生產性。此外，於中斷AlInN層的形成之間，會有In從AlInN層中脫離之疑慮。
因此，本方法中，係設置上述覆蓋層形成步驟來取代此AlInN層形成中斷步驟。藉由設置此覆蓋層，可抑制AlInN層的表面上之In之微滴的析出，同時可防止In從AlInN層中脫離。
從而，係設置有：於形成覆蓋層後，將形成有覆蓋層之AlInN層進一步升溫(900℃以上，較佳約為1000℃)，同時降溫至與AlInN層形成步驟為相同之溫度環境(700至850℃)為止之升溫降溫步驟。此時，藉由先進行 升溫，將In的微滴蒸發並去除，可使AlInN層及覆蓋層平滑化。
該結果為，於重新開始進行AlInN層形成步驟時，可於經平滑化之AlInN層及覆蓋層上形成AlInN層，即使是厚膜，亦可得到表面狀態更良好之AlInN層。
此覆蓋層的形成可僅為1層，但尤佳係在升溫降溫步驟中升溫至既定溫度為止之時點下，於覆蓋層形成步驟中所形成之覆蓋層(第一覆蓋層)上形成第二覆蓋層之2階段形成。具體而言，第一覆蓋層的形成係在與AlInN層的形成為相同之溫度環境(約800℃)進行，然後升溫至大約高200℃的溫度(約1000℃)為止，並在該溫度環境進行第二覆蓋層的形成。此時，隨著升溫使In的微滴蒸發，所以可形成表面平坦性更良好之第二覆蓋層。如此，在設置表面平坦性良好之第二覆蓋層後，降溫至AlInN層的形成溫度為止並重新開始進行AlInN層形成步驟，藉此可得到表面狀態更良好之AlInN層。
於上述AlInN膜的製造時，Al、In、N的原料，例如可使用三甲基鋁(TMAl)、三甲基銦(TMIn)、氨(NH3)。此外，構成基材之GaN生成用的Ga原料，例如可使用三甲基鎵(TMGa)，形成AlInN膜時之載體氣體，例如可使用氫氣(H2)。
3. 二維光子結晶共振器
接著說明二維光子結晶共振器。一般而言，二維光子 結晶共振器的特徵為超小型且光封閉率高。本實施形態之二維光子結晶共振器，係具備空氣包層，且空氣包層的厚度超過200nm，較佳係具有相當於發光對象之光的1波長之長度以上的厚度，藉此可進一步提升Q值。
本實施形態中，第1圖所示之二維光子結晶共振器中之空氣包層的厚度係超過200nm，例如當發光層為產生紅色光之活性層時，具有相當於該1波長之長度600nm以上的厚度。
此空氣包層，係藉由以下方法來製造。首先使用上述方法，將既定厚度的AlInN層作為犧牲層形成於基板上(於藍寶石基板上形成GaN層)，然後將發光層(GaN：Eu層)形成於此AlInN層上。在此，發光層(GaN：Eu層)為本發明者根據專利文獻1等之已提出之方法，將Eu添加1×1017至5×1021cm-3，尤佳為1×1019至5×1020cm-3而形成。亦可添加Pr來取代Eu而構成為GaN：Pr層。
接著使用電子束描繪或奈米壓印等方法，於發光層的上面形成奈米大小的圖案。
然後使用感應耦合性電漿蝕刻裝置或反應性離子蝕刻裝置等，配合圖案來形成奈米大小的圓孔。
之後，藉由將氫氧化鉀與氮基三乙酸之混合液注入於所形成之圓孔內以進行電分解之方法，或是使用熱硝酸來進行濕式蝕刻，藉此去除犧牲層而形成空氣包層。
4. 半導體發光元件
然後，使用上述二維光子結晶共振器所製造之半導體發光元件，由於空氣包層形成為對應於發光1波長之厚度，所以可確保充分高的Q值而達到發光強度的增大，與先前相比可飛躍性地增大發光效率。
5. 二維光子結晶共振器的不同利用
上述中，係將二維光子結晶共振器利用作為半導體發光元件，但在設置吸光層來取代發光層時，由於所吸光之光被封閉在二維光子結晶共振器而無法往外逸散，所以可大幅提升吸光效率。因此，在如此將此二維光子結晶共振器使用在太陽能電池時，可大幅提升光往電之轉換效率，而提供高效率的太陽能電池。
[實施例]
以下係使用實施例來詳細說明本發明。
1. AlInN膜的製作
首先參考第3圖來說明AlInN膜的製作。第3圖為說明本實施形態之AlInN膜的構造之圖。
(1)基板的準備
首先將藍寶石基板100載置於有機金屬氣相成長裝置的反應爐內。然後在使氨與氫流通於反應爐內之環境狀態下，將反應爐內升溫，以對藍寶石基板100的表面進行熱 潔淨。
接著與作為載體氣體之氫氣一同將作為原料氣體之TMGa(三甲基鎵)及氨供給至反應爐內，並將溫度環境設為較通常GaN的成長溫度(1000℃前後)更低之溫度(約500℃)，藉此以約30nm的厚度使GaN低溫沉積緩衝層101結晶成長於藍寶石基板100的表面。
藉由設置此GaN低溫沉積緩衝層101，可緩和藍寶石基板100與GaN低溫沉積緩衝層101上所形成之GaN磊晶成長層102之間的晶格常數差，故較佳。
接著將反應爐內的溫度環境(基板溫度)升溫至例如約1000℃的高溫。藉此，可在不與藍寶石基板100引起晶格不匹配下，使配向為+c軸之高品質的GaN磊晶成長層102成長於GaN低溫沉積緩衝層101上。然後成長至既定厚度為止，例如約2000nm。藉由以上操作，完成AlInN膜形成前之基板的準備。
(2)AlInN膜的形成
接著將反應爐內的溫度環境(基板溫度)降溫至約800℃為止，並將作為載體氣體之氮氣、作為氮原料之氨、III族原料之TMAl(三甲基鋁)與TMIn(三甲基銦)供給至反應爐內。
藉此，使AlxIn1-xN層103(x=0.75至0.90)成長於GaN磊晶成長層102上。然後成長至既定厚度為止，例如約75nm。
第4圖為顯示於此時點下中斷AlxIn1-xN層103的成長並從反應爐中所取出之AlInN膜的表面AFM影像(依據原子力顯微鏡所形成之表面影像)。
從第4圖中，可得知在以圓圈所包圍之部分等的複數處上，形成有In之微滴的突起物。此In的微滴，隨著膜厚的增厚而多量地形成，故即使在約75nm的膜厚下，In之微滴的析出少，表面狀態未顯著惡化，但在厚膜化之AlInN膜中，會導致表面狀態的惡化。此表面狀態的惡化，可考量為由於過剩之In元素的供給，使滯留於成長表面之實質的In元素濃度提高，而引起表面平坦性的惡化。
(3)覆蓋層的形成
因此，本實施例中，係在In之微滴的析出仍少，且AlInN膜的表面狀態尚未惡化之膜厚，具體而言，至大約100nm為止之膜厚下，暫時中斷AlxIn1-xN層103的成膜。
因此，於AlInN膜之形成溫度的環境下，供給TMAl、TMGa及氨，使數nm的AlxGa1-xN覆蓋層104(x=0.0至1.0)(第一覆蓋層)沉積於AlxIn1-xN層103的表面。然後將成長溫度升溫至約1000℃為止。伴隨著此升溫，如前述般，將In的微滴蒸發並去除。之後於升溫後的溫度下，再次使數nm的AlxGa1-xN覆蓋層105(x=0.0至1.0)(第二覆蓋層)沉積。完成第二覆蓋層的形成後，降溫至AlxIn1-xN層的成長溫度為止，並重新開始進行AlxIn1-xN 層103的形成。
(4)AlInN膜的形成與覆蓋層的形成之重複進行
以下係重複進行AlInN膜的形成與覆蓋層的形成直到總厚度成為期望厚度為止。於此之間，於覆蓋層的形成時，由於去除In的微滴，即使積層AlInN膜及覆蓋層而厚膜化，亦不會導致表面狀態的惡化。
第5圖為顯示上述步驟作為成長順序。第5圖中，A至F所示之各順序如以下所述。
A：藍寶石基板的熱潔淨
B：GaN低溫沉積緩衝層的形成
C：GaN磊晶成長層的形成
D：AlxIn1-xN層的形成
E：於與AlxIn1-xN層為相同的成長溫度下之AlxGa1-xN覆蓋層(第一覆蓋層)的形成
F：於升溫後的溫度下所成長之AlxGa1-xN覆蓋層(第二覆蓋層)的形成
形成第二覆蓋層之順序F中，由於在升溫的過程中可將In的微滴蒸發並去除，所以可形成表面平坦性高之AlxGa1-xN覆蓋層105作為第二覆蓋層。
即使採用以下方法來取代上述覆蓋層的形成，亦可在In的微滴少之狀態下形成AlInN膜。亦即將環境溫度維持在較AlInN的成長溫度低之溫度，並中斷AlInN層的成長既定時間。藉此固定在In的微滴少之狀態的 AlInN層，即使之後重新開始進行AlInN層形成步驟，亦可在In的微滴少之狀態下形成AlInN層而積層。
(5)AlInN膜的評估 (a)表面狀態
對於依循第5圖的成長順序所製作之AlInN膜(實施例)，以及連續成長所製作之AlInN膜(比較例)，取得該表面AFM影像(1×1μm的區域)，並評估該表面粗糙度的均方根(RMS)值。第6圖為顯示實施例之AlInN膜之表面AFM影像，第7圖為顯示比較例之AlInN膜之表面AFM影像。
比較第6圖及第7圖，實施例中，與比較例相比，可得知表面平坦性大幅提升。此外，實施例中的RMS為0.17nm，相對於此，比較例中的RMS為遠大於此之7.15nm，可得知為凹凸較大之表面狀態。
此外，實施例中，如第6圖所示，未觀察到In的微滴，以原子層階梯來確認時，可得知形成為平坦的表面。藉由該結果，可確認到依循上述成長順序來成膜時，可形成表面平坦性大幅提升之AlInN膜。如此，未觀察到In的微滴者，可考量為於第5圖的順序中進行升溫時，於AlInN的成長時析出於表面之In的微滴被蒸發去除而被蝕刻之故。
(b)依據X射線繞射曲線所進行之結晶性的評估
接著對於實施例及比較例之AlInN膜進行X射線繞射 測定。所得到之X射線繞射曲線如第8圖所示。第8圖中，(a)為比較例，(b)為實施例，且各圖中橫軸為旋轉角度(2θ)，縱軸為X射線繞射強度。
從第8圖來看，於比較例(a)、實施例(b)中皆觀測到起因於底層之GaN磊晶成長層102的(0002)繞射之強峰值(各曲線之16.8°附近的峰值)。此外，於該高角度側觀測到AlInN結晶層，但該模樣有所不同。
亦即，比較例(a)中，係確認到Al0.85In0.15N與Al0.8In0.2N之峰值，以及於此之間的寬廣峰值。此係暗示於AlxIn1-xN層103的In組成中具有分布。
另一方面，實施例(b)中，雖確認到由AlxIn1-xN層103與AlxGa1-xN覆蓋層104、105所起因之光紋，但並未確認到Al0.82In0.18N以外的In組成之AlInN峰值，以及寬廣的峰值。從該結果中，可確認到依循上述成長順序進行成膜時，可提升In組成的均一性。
2. 二維光子結晶的製作
接著說明使用上述所製作之AlInN膜之二維光子結晶的製作。第9圖為說明此二維光子結晶的製作步驟之圖。
(1)薄膜成長(發光層的形成)
首先如第9圖的A所示，於上述所製作之AlInN膜上，形成作為發光層之添加Eu之GaN層106。
具體而言，根據本發明者於專利文獻1等 中已提出之方法，如第10圖所示，將添加Eu之GaN層106形成於製作成第3圖所示之構造之AlInN膜(厚度600nm)上。此添加Eu之GaN層106，係對應於第1圖所示之「GaN」層。
(2)空氣包層的形成
接著以AlInN膜作為犧牲層，依循第9圖之B至D的步驟來形成空氣包層。
(a)圖案描繪
本實施例中，係使用電子束描繪(EB光阻)，於添加Eu之GaN層上製作奈米大小的圖案，但亦可使用奈米壓印之方法。
具體而言，首先將電子束用的光阻塗佈於所形成之添加Eu之GaN層的表面。接著於加熱板上加熱全體以進行乾燥。然後使用電子束曝光機，於添加Eu之GaN層的表面描繪細微構造並進行顯影。藉此，於添加Eu之GaN層的表面上形成由光阻所形成之奈米大小的圖案。
(b)圓孔的形成
接著如第9圖的C所示，使用感應耦合性電漿蝕刻裝置或反應性離子蝕刻裝置，從添加Eu之GaN層朝向AlInN膜形成奈米大小的圓孔。
(c)電橋的形成
接著如第9圖的D所示，藉由濕式蝕刻來去除作為犧牲層之AlInN膜，來形成保持空氣包層之電橋。
具體而言，在去除添加Eu之GaN層的表面上之光阻後，使用採用了氫氧化鉀與氮基三乙酸之混合液之電分解，或是熱硝酸，除了殘留側面部作為電橋之外，其他藉由濕式蝕刻來去除AlInN膜。此時，形成於AlInN層之間之覆蓋層，由於厚度薄且強度低，所以配合AlInN膜的去除，藉由本身重量而剝落並與AlInN膜一同去除。
藉此，於基板與添加Eu之GaN層之間形成空氣包層，完成二維光子結晶的製作，而製作出第1圖所示之二維光子結晶共振器。
3. 半導體元件
接著製作具備上述二維光子結晶共振器之半導體元件(實施例)，並與不具有二維光子結晶共振器之先前的半導體元件(比較例)，一同測定發光強度並進行比較，以確認發光效率的增大化。
從該結果中，可得知實施例的發光強度與比較例相比為增大10倍以上，可確認到發光效率飛躍性地增大。如此，發光效率飛躍性地增大者，如前述般，可考量為藉由設置本實施形態之二維光子結晶共振器，使發光躍遷機率增大，並且取光效率亦經提升之結果。

Claims (14)

  1. 一種AlInN膜，其係設置在形成於基板上之GaN磊晶膜上之AlInN膜，其中，AlInN層係經積層而形成，於所積層之前述AlInN層之間，設置有厚度0.1至10nm之GaN製、AlN製或AlGaN製的覆蓋層而形成超晶格構造，總厚度超過200nm，同時均方根高度RMS為3nm以下。
  2. 如申請專利範圍第1項所述之AlInN膜，其中前述超晶格構造中之前述AlInN層的各厚度為200nm以下。
  3. 如申請專利範圍第1項或第2項所述之AlInN膜，其中前述AlInN層的表面中之In的微滴數為5×10 6個/cm 2以下。
  4. 如申請專利範圍第3項所述之AlInN膜，其中於前述AlInN層的表面不存在In的微滴。
  5. 如申請專利範圍第1至4項中任一項所述之AlInN膜，其係Al xIn 1-xN(x=0.75至0.90)。
  6. 一種AlInN膜的製造方法，係重複進行複數次AlInN層形成步驟使AlInN層成長至既定厚度為止，該AlInN層形成步驟係使用有機金屬氣相成長法、分子束磊晶法、濺鍍法中任一方法，於700至850℃的環境下，以厚度200nm以下使AlInN層磊晶成長而形成於在基板上所形成之GaN磊 晶膜上。
  7. 如申請專利範圍第6項所述之AlInN膜的製造方法，其中於重複進行複數次前述AlInN層形成步驟時，於先進行的前述AlInN層形成步驟與後續的前述AlInN層形成步驟之間，設置有：將環境溫度維持在較AlInN的成長溫度低之溫度，而使AlInN層的成長中斷既定時間之AlInN層形成中斷步驟。
  8. 如申請專利範圍第6項所述之AlInN膜的製造方法，其中於重複進行複數次前述AlInN層形成步驟時，於先進行的前述AlInN層形成步驟與後續的前述AlInN層形成步驟之間，設置有：於先進行的前述AlInN層形成步驟中所形成之前述AlInN層上，在與前述AlInN層形成步驟為相同之溫度環境下，形成厚度0.1至10nm之GaN製、AlN製或AlGaN製的覆蓋層之覆蓋層形成步驟；以及將形成有前述覆蓋層之前述AlInN層進一步升溫，並且降溫至與AlInN層形成步驟為相同之溫度環境為止之升溫降溫步驟。
  9. 如申請專利範圍第8項所述之AlInN膜的製造方法，其中於前述升溫降溫步驟中升溫至既定溫度為止之時點，於前述覆蓋層形成步驟中所形成之覆蓋層上，形成第二覆蓋層。
  10. 一種二維光子結晶共振器的製造方法，其係以如申請專利範圍第1至5項中任一項所述之AlInN膜作為犧牲層來製造二維光子結晶共振器之二維光子結晶共振器 的製造方法，其中，於形成有GaN磊晶膜之基板上形成前述AlInN膜及發光層後，對前述AlInN膜進行濕式蝕刻而形成空氣包層。
  11. 一種二維光子結晶共振器，其係將對前述AlInN膜進行濕式蝕刻所形成之空氣包層以及發光層積層於形成有GaN磊晶膜之基板上而構成之二維光子結晶共振器，其中，前述空氣包層形成為超過200nm之厚度。
  12. 如申請專利範圍第11項所述之二維光子結晶共振器，其中前述空氣包層形成為對應於從前述發光層所射出之光的1波長份之厚度。
  13. 如申請專利範圍第11或12項所述之二維光子結晶共振器，其中前述形成有GaN磊晶膜之基板，係將前述GaN磊晶膜積層於藍寶石基板、GaN基板、Si基板中任一基板上而構成。
  14. 一種半導體發光元件，其中，從基板側依序設置有n型GaN層、GaN系發光層、p型GaN層，於前述n型GaN層與前述GaN系發光層之間，配置有如申請專利範圍第11至13項中任一項所述之二維光子結晶共振器。
TW107106585A 2017-02-28 2018-02-27 ＡｌＩｎＮ膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件 TWI672734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017036446 2017-02-28
JP2017-036446 2017-02-28

Publications (2)

Publication Number Publication Date
TW201842549A true TW201842549A (zh) 2018-12-01
TWI672734B TWI672734B (zh) 2019-09-21

Family

ID=63369975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106585A TWI672734B (zh) 2017-02-28 2018-02-27 ＡｌＩｎＮ膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件

Country Status (6)

Country Link
US (1) US11075322B2 (zh)
EP (1) EP3591774A4 (zh)
JP (2) JP6788301B2 (zh)
KR (1) KR102301052B1 (zh)
TW (1) TWI672734B (zh)
WO (1) WO2018159531A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788301B2 (ja) * 2017-02-28 2020-11-25 国立大学法人大阪大学 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子
JP7176402B2 (ja) * 2018-12-26 2022-11-22 富士通株式会社 化合物半導体装置及びその製造方法、赤外線検出器
KR20210033763A (ko) 2019-09-19 2021-03-29 주식회사 엘지화학 소화 유닛을 포함한 배터리 팩
CN114141918B (zh) * 2021-11-30 2023-07-18 江苏第三代半导体研究院有限公司 适用于大电流条件工作的发光二极管外延结构及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378B1 (zh) 1971-06-07 1978-01-05
US5896454A (en) 1996-03-08 1999-04-20 Time Warner Entertainment Co., L.P. System and method for controlling copying and playing of digital programs
JP4110181B2 (ja) 2006-09-01 2008-07-02 キヤノン株式会社 半導体レーザ装置
KR101154596B1 (ko) * 2009-05-21 2012-06-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5300078B2 (ja) 2009-10-19 2013-09-25 国立大学法人京都大学 フォトニック結晶発光ダイオード
US20120138891A1 (en) * 2010-10-27 2012-06-07 The Regents Of The University Of California METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
JP5284393B2 (ja) 2011-03-07 2013-09-11 キヤノン株式会社 面発光レーザの製造方法
JP5896454B2 (ja) 2011-12-07 2016-03-30 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
US9583353B2 (en) 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
WO2014006813A1 (ja) 2012-07-06 2014-01-09 パナソニック株式会社 半導体発光素子
JP6319975B2 (ja) 2013-09-11 2018-05-09 学校法人 名城大学 窒化物半導体混晶の製造方法
KR20150056483A (ko) 2013-11-14 2015-05-26 주식회사 아모그린텍 연성인쇄회로기판과 그 제조 방법
JP6242238B2 (ja) 2014-02-26 2017-12-06 学校法人 名城大学 窒化物半導体多元混晶の製造方法
JP6788301B2 (ja) 2017-02-28 2020-11-25 国立大学法人大阪大学 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子

Also Published As

Publication number Publication date
EP3591774A4 (en) 2020-03-25
TWI672734B (zh) 2019-09-21
US20200058828A1 (en) 2020-02-20
KR20190115463A (ko) 2019-10-11
EP3591774A1 (en) 2020-01-08
JPWO2018159531A1 (ja) 2019-12-19
JP6788301B2 (ja) 2020-11-25
JP7018217B2 (ja) 2022-02-10
WO2018159531A1 (ja) 2018-09-07
JP2020194968A (ja) 2020-12-03
US11075322B2 (en) 2021-07-27
KR102301052B1 (ko) 2021-09-09

Similar Documents

Publication Publication Date Title
TWI533351B (zh) 高效能非極性第三族氮化物光學裝置之金屬有機化學氣相沈積生長
TWI672734B (zh) ＡｌＩｎＮ膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件
US9224909B2 (en) GaN based light emitting devices utilizing dispersion bragg reflection layer
JP2008117922A (ja) 半導体発光素子及びその製造方法
JP2001160627A5 (zh)
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2008182069A (ja) 半導体発光素子
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2007329353A (ja) ＺｎＯ系半導体素子
JP3910043B2 (ja) 窒化物半導体レーザ素子、その製造方法および半導体光学装置
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
WO2016132815A1 (ja) 窒化物半導体自立基板作製方法
JP2002145700A (ja) サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2007150312A (ja) 半導体発光デバイスおよび半導体発光デバイスの製造方法
JP2004327655A (ja) 窒化物半導体レーザ素子、その製造方法および半導体光学装置
KR20110084296A (ko) 발광 소자의 제조 방법 및 발광 소자
JP3157124U (ja) 窒化ガリウム系発光ダイオードの構造
JP5392885B2 (ja) ＺｎＯ系半導体素子
JP2004095724A (ja) 半導体発光素子
JP4282305B2 (ja) 窒化物半導体レーザ素子、その製造方法及びそれを備えた半導体光学装置
JP2007189221A (ja) 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP2017168783A (ja) 半導体装置およびその製造方法
JP2013254876A (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP2012019246A (ja) 半導体発光素子
JP2001156401A (ja) 窒素化合物半導体発光素子