JP2013254876A - Ｉｉｉ族窒化物半導体デバイス及びその製造方法 - Google Patents

Abstract

【課題】ＳｉＣ基板上にIII族窒化物半導体層を形成するにあたり、半導体層の転位密度の低減を的確に図ることのできるIII族窒化物半導体デバイス及びその製造方法を提供する。
【解決手段】ＳｉＣ基板上にIII族窒化物半導体層を形成するにあたり、ＳｉＣ基板上に所定厚さのガイド層を形成し、ガイド層を厚さ方向に貫通する複数のガイドを所定の周期で形成し、ガイド層の各ガイド内にてIII族窒化物半導体を成長させる。この後、ＳｉＣ基板上にIII族窒化物半導体からなる複数のナノコラムを、ナノコラムの側壁がガイド層から上方へ突出しないように、かつ、ガイド層の表面にナノコラムの結晶が堆積しないように所定の周期で形成し、ガイド層の少なくとも一部を除去してナノコラムの側壁の少なくとも一部を露出させ、ナノコラムを埋めるようにIII族窒化物半導体層を成長させるようにした。
【選択図】図１

Description

本発明は、III族窒化物半導体デバイス及びその製造方法に関する。

従来、ＳｉＣ基板上にＧａＮ系の半導体層を形成したＬＥＤ素子が知られている（例えば、特許文献１参照）。このＬＥＤ素子では、Ｂ及びＮをドープした第１ＳｉＣ層と、Ａｌ及びＮをドープした第２ＳｉＣ層を有する蛍光ＳｉＣ基板が用いられ、多重量子井戸活性層から近紫外光が放出される。近紫外光は、第１ＳｉＣ層及び第２ＳｉＣ層にて吸収され、第１ＳｉＣ層にて緑色から赤色の可視光に、第２ＳｉＣ層にて青色から赤色の可視光にそれぞれ変換される。この結果、蛍光ＳｉＣ基板から演色性が高く太陽光に近い白色光が放出されるようになっている。

しかしながら、このＬＥＤ素子では、ＳｉＣ基板とＧａＮ系半導体層の格子不整合及び熱膨張率差により、ＧａＮ系半導体層の転位密度が高くなる。この結果、ＧａＮ系半導体層の厚膜化及び低抵抗化が困難であるという問題点がある。

基板上における半導体層の転位密度を減じるべく、基板上にバッファ層を介してＧａＮ膜をＭＯＣＶＤによって成膜した後、金属及び誘電体ナノマスクを利用してＧａＮ膜をエッチングしてナノコラムを形成する方法が提案されている（例えば、特許文献２参照）。この方法によれば、ナノコラム形成後、バッファ層及びナノコラム上にＧａＮ系半導体層を、横方向成長を利用して成長させている。

しかしながら、特許文献２に記載の方法では、基板上に形成されるＵ−ＧａＮ膜は依然として転位密度が高く、これをエッチングして形成されるナノコラム自身もまた転位密度が高いものとなる。この結果、ナノコラム上に形成されるＧａＮ系半導体層に転位が伝搬してしまい、ＧａＮ系半導体層における転位密度の低減効果は不十分である。

また、パターン化された多数の開口を有する選択成長マスクを基板上に配置し、各開口を通じてIII族窒化物材料からなる多数のナノワイヤーを形成することが提案されている（例えば、特許文献３参照）。特許文献３では、多数のナノ構造の核が選択成長マスクの頂部から突き出るより前に、選択成長モードを終了しパルス状成長モードを適用することにより多数のナノ構造の核の成長を続けることによって多数のナノワイヤーを形成している。尚、特許文献３では、ナノワイヤーそれ自体をＬＥＤデバイスとして利用している。

さらに、Ｓｉ基板上に形成された多数のナノロッドと、ナノロッドの上端一部が突出するようナノロッド同士の空間を充填する非晶質のマトリックス層と、マトリックス層上に形成されたＧａＮ層と、を含む窒化物系半導体発光素子が提案されている（例えば、特許文献４参照）。この窒化物系半導体発光素子では、マスク等を用いず各ナノロッドを自己形成しており、各ナノロッドは無秩序に形成されている。従って、その後に形成されるＧａＮ層の転位密度は高くなってしまう。

特許第４１５３４５５号公報 特開２０１０−５１８６１５号公報 特表２００９−５４２５６０号公報 特開２００６−１２８６２７号公報

ここで、特許文献４に記載の発明では、高価かつ量産に不適なＳｉＣ基板に代えてＳｉ基板を用いた場合に、ＳｉとIII族窒化物系半導体の格子定数及び熱膨張係数の差に起因して発生するクラックを抑制することを目的としている。そして、ナノロッド‐マトリックス層の複合層が熱的ストレスを緩和していることから、ＳｉＣ基板上のIII族窒化物半導体層の転位密度を低減する技術ではない。

本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、ＳｉＣ基板上にIII族窒化物半導体層を形成するにあたり、半導体層の転位密度の低減を的確に図ることのできるIII族窒化物半導体デバイス及びその製造方法を提供することにある。

前記目的を達成するため、本発明では、ＳｉＣ基板上にIII族窒化物半導体層を形成するにあたり、前記ＳｉＣ基板上に所定厚さのガイド層を形成するガイド層形成工程と、前記ガイド層を厚さ方向に貫通する複数のガイドを所定の周期で形成するガイド形成工程と、前記ガイド層の各ガイド内にてIII族窒化物半導体を成長させ、前記ＳｉＣ基板上にIII族窒化物半導体からなる複数のナノコラムを、当該ナノコラムの側壁が前記ガイド層から上方へ突出しないように、かつ、前記ガイド層の表面に当該ナノコラムの結晶が堆積しないように、所定の周期で形成するナノコラム成長工程と、前記ガイド層の少なくとも一部を除去して、前記ナノコラムの側壁の少なくとも一部を露出させるガイド層除去工程と、前記ナノコラムを埋めるように、前記III族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法が提供される。

このIII族窒化物半導体デバイスの製造方法によれば、ガイド層を通じてナノコラムが選択的に成長されるため、ナノコラム自体の転位密度の低減を図ることができる。この結果、ガイド層上に形成されるIII族窒化物半導体層へのナノコラムから伝搬する転位が飛躍的に減少し、III族窒化物半導体層の転位密度も小さくなる。
また、ガイド層のガイドに沿ってナノコラムを成長させることで、各ナノコラムの品質を良好かつ均一にすることができる。そして、ガイド層の少なくとも一部を除去して各ナノコラムの側壁を露出するようにしたので、III族窒化物半導体を各ナノコラムの側壁から成長させることができる。
ここで、ナノコラムの成長時に、ナノコラムの側壁がガイド層から上方へ突出しないように、かつ、ガイド層の表面にナノコラムの結晶が堆積しないようにしているので、形成されるナノコラム表面に−ｃ面は存在せず、III族窒化物半導体層の成長時にナノコラムの−ｃ面から結晶が異常成長するようなことはない。

また、上記III族窒化物半導体デバイスの製造方法において、前記ＳｉＣ基板上にＡｌを含む窒化物半導体からなる下地層を形成する下地層形成工程を含んでもよい。

このIII族窒化物半導体デバイスの製造方法によれば、下地層がＡｌを含んでいるので、Ｇａを含むIII族窒化物半導体とＳｉＣ基板が互いの界面にて激しく反応することはなく、Ｇａを含むIII族窒化物半導体層をＳｉＣ基板上に的確に成長させることができる。

また、上記III族窒化物半導体デバイスの製造方法において、前記ナノコラムがＡｌを含む窒化物半導体からなっていてもよい。

このIII族窒化物半導体デバイスの製造方法によれば、ナノコラム成長初期で成長核密度が高くなるので、各ナノコラムを均一に形成することができる。

また、上記III族窒化物半導体デバイスの製造方法において、前記ガイド層の前記ガイドは、厚さ方向について前記下地層側へ向かって窄むテーパ状に形成されてもよい。

このIII族窒化物半導体デバイスの製造方法によれば、各ナノコラムは、ガイド層のテーパ状の各ガイドに沿って上方へ延びる。この後に、ガイド層の一部が除去されるので、各ナノコラムの露出した側壁は、厚さ方向について下地層へ向かって窄むテーパ状となる。これにより、各ナノコラムの側壁からIII族窒化物半導体を成長させると、転位の上方への伝搬が抑制され、III族窒化物半導体の転位密度が低減されて高品質なIII族窒化物半導体層を得ることができる。

また、上記III族窒化物半導体デバイスの製造方法において、前記ガイド層除去工程にて、前記ガイド層の一部を残留させてもよい。

このIII族窒化物半導体デバイスの製造方法によれば、ガイド層の一部が残留するので、各ナノコラムの埋め込み成長の際、III族窒化物半導体のナノコラムの側壁からの成長の選択性が改善されて転位密度のさらなる低減が図られる。

また、上記III族窒化物半導体デバイスの製造方法において、前記半導体層成長工程は、初期に前記III族窒化物半導体層を少なくとも前記ナノコラムの頂点高さまでは比較的遅い成長レートで成長させる初期成長工程と、前記初期成長工程の後、前記III族窒化物半導体層を前記初期成長工程の成長レートよりも速い成長レートで成長させる通常成長工程と、を含んでもよい。

このIII族窒化物半導体デバイスの製造方法によれば、各ナノコラムをIII族窒化物半導体で埋める際に、横方向への成長が促進され、転位の上方への伝搬が抑制されるので、III族窒化物半導体の転位密度が低減されて高品質なIII族窒化物半導体層を得ることができる。

また、上記III族窒化物半導体デバイスの製造方法において、前記ナノコラム成長工程では、前記半導体層成長工程と比べて、成長温度とV/III比の少なくとも一方が低くてもよい。

このIII族窒化物半導体デバイスの製造方法によれば、成長温度を低くするとナノコラム成長初期で成長核密度が高くなり、V/III比を低くすると横方向成長レートも下がるので、各ナノコラムを均一に形成することができる。

また、上記III族窒化物半導体デバイスの製造方法において、前記ナノコラム成長工程にて、前記ナノコラムの下端部を温度を比較的低くして成長させた後、成長温度を上げてもよい。

このIII族窒化物半導体デバイスの製造方法によれば、ナノコラム成長初期で成長核密度が高く、横方向成長レートも下がるので、各ナノコラムを均一に形成することができる。一方、成長途中から温度を高くすることにより、ナノコラム内の転位密度が低減し、結晶品質を向上させることができる。

また、本発明では、ＳｉＣ基板と、前記ＳｉＣ基板上に形成され、厚さ方向について前記ＳｉＣ基板側へ向かって窄み、所定の周期で形成されIII族窒化物半導体からなる複数のナノコラムと、前記各ナノコラムの傾斜した側壁から成長して前記各ナノコラムを埋めるように形成されるIII族窒化物半導体層と、を備えたIII族窒化物半導体デバイスが提供される。

このIII族窒化物半導体デバイスによれば、III族窒化物半導体層は、各ナノコラムの側壁から成長されているので、転位の上方への伝搬が抑制される。これにより、III族窒化物半導体層の転位密度が低減されて高品質なIII族窒化物半導体層を得ることができる。

また、上記III族窒化物半導体デバイスにおいて、前記ＳｉＣ基板上に形成され、Ａｌを含む窒化物半導体からなる下地層を備え、前記各ナノコラムは、前記下地層を介して前記ＳｉＣ基板上に形成されてもよい。

このIII族窒化物半導体デバイスによれば、下地層がＡｌを含んでいるので、Ｇａを含むIII族窒化物半導体とＳｉＣ基板が互いの界面にて激しく反応することはなく、Ｇａを含むIII族窒化物半導体層をＳｉＣ基板上に的確に成長させることができる。

また、上記III族窒化物半導体デバイスにおいて、前記ＳｉＣ基板上に形成され、厚さ方向に貫通する複数のガイドが所定の周期で形成されたガイド層を備え、前記各ナノコラムを前記ガイド層のガイドを利用して形成した後、前記III族窒化物半導体層を前記各ナノコラムの傾斜した側壁から成長させてもよい。

このIII族窒化物半導体デバイスによれば、各ナノコラムの埋め込み成長の際、III族窒化物半導体のナノコラムの側壁からの成長の選択性が改善されて転位密度のさらなる低減が図られる。

また、上記III族窒化物半導体デバイスにおいて、前記ナノコラムがＡｌを含む窒化物半導体からなっていてもよい。

このIII族窒化物半導体デバイスによれば、ナノコラム成長初期で成長核密度が高くなるので、各ナノコラムを均一に形成することができる。

また、上記III族窒化物半導体デバイスにおいて、前記ナノコラムの表面には、−ｃ面が存在しなくともよい。

このIII族窒化物半導体デバイスによれば、ナノコラム表面に−ｃ面が存在しないことから、III族窒化物半導体層の成長時にナノコラムの−ｃ面から結晶が異常成長するようなことはない。

本発明によれば、ＳｉＣ基板上にIII族窒化物半導体層を形成するにあたり、半導体層の転位密度の低減を的確に図ることができる。

図１は、本発明の一実施形態を示すＬＥＤ素子の模式断面図である。 図２は、ガイドの形成状態を示すガイド層の上面説明図である。 図３Ａは、ＬＥＤ素子の製造過程を示し、（ａ）は基板の状態を示し、（ｂ）は基板上に下地層が成長された状態を示し、（ｃ）は下地層上にガイド層が形成された状態を示し、（ｄ）はガイド層上にマスク層が形成された状態を示す。 図３Ｂは、ＬＥＤ素子の製造過程を示し、（ｅ）は、マスク層上にレジスト膜が形成された状態を示し、（ｆ）はレジスト膜にモールドを接触させた状態を示し、（ｇ）はレジスト膜にパターンが形成された状態を示す。 図３Ｃは、ＬＥＤ素子の製造過程を示し、（ｈ）はレジスト膜の残膜を除去した状態を示し、（ｉ）はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、（ｊ）はマスク層をマスクとしてガイド層をエッチングした状態を示す。 図３Ｄは、ＬＥＤ素子の製造過程を示し、（ｋ）はマスク層からレジスト膜を除去した状態を示し、（ｌ）はガイド層からマスク層を除去した状態を示し、（ｍ）はガイド内にナノコラムを成長させた状態を示す。 図３Ｅは、ＬＥＤ素子の製造過程を示し、（ｎ）はガイド層の一部を除去してナノコラムの側壁を露出させた状態を示し、（ｏ）はIII族窒化物半導体層のうちｎ型層が成長された状態を示す。 図４は、ＬＥＤ素子の製造過程を示すフローチャートである。 図５Ａは、ナノコラムをＡｌを含む窒化物半導体とした場合の一例を示すＳＥＭの断面写真である。 図５Ｂは、ナノコラムをＡｌを含まない窒化物半導体とした場合の一例を示すＳＥＭの断面写真である。 図６（ａ）はIII族窒化物半導体層を成長レートを二段階とした場合の一例を示すＳＥＭの上面写真であり、図６（ｂ）はIII族窒化物半導体層を成長レートを変化させなかった場合の一例を示すＳＥＭの上面写真である。

図１から図４は本発明の一実施形態を示すものであり、図１はＬＥＤ素子の模式断面図である。

図１に示すように、III族窒化物半導体デバイスとしてのＬＥＤ素子１は、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）で表されるIII族窒化物半導体層１０と、III族窒化物半導体層１０よりも熱膨張率の小さなＳｉＣ基板２０と、を備えている。本実施形態においては、ＳｉＣ基板２０は単結晶６Ｈ型であり、熱膨張係数が４．２×１０^−６／℃である。また、半導体発光部としての窒化物半導体層は、熱膨張係数が５．６×１０^−６／℃である。

ＳｉＣ基板２０は、ドナー性不純物及びアクセプタ性不純物を含んでおり、III族窒化物半導体層１０から発せられる光により励起されると、ドナー・アクセプタ・ペア発光により所定波長の光を発する。例えば、バルク状のＳｉＣ基板を用いた場合、ドナー性不純物をＮとし、アクセプタ性不純物をＢとすると、紫外光の励起により、おおよそ黄色から橙色の可視光が発せられる。また、バルク状のＳｉＣ基板を用いた場合、ドナー性不純物をＮとし、アクセプタ性不純物をＡｌとすると、紫外光の励起により、おおよそ青色の可視光が発せられる。尚、ドナー性不純物をＮとしつつ、アクセプタ性不純物としてＢ及びＡｌを同時に添加することで、純白色の可視光を得ることもできるし、ＳｉＣをポーラス状とすることにより発光波長を短波長側へシフトさせることもでき、基板の発光波長は任意に変更することができる。

ＳｉＣ基板２０上には、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）の式で表され、Ａｌを含むIII族窒化物半導体からなる下地層３０が形成される。

下地層３０上には、ナノコラム５０に対応したガイド４２が形成されたガイド層４０が形成される。本実施形態においては、ガイド層４０として、ＳｉＯ_２が用いられる。尚、ガイド層４０として、ＳｉＮ_ｘ（０＜ｘ）のような他の材料を用いてもよいことは勿論である。さらにガイド層４０の材料として、Ａｌ_２Ｏ_３、Ｗ等のような材料を用いることも可能である。これらの材料は、多結晶であっても、非晶質であってもよい。

図２は、ガイドの形成状態を示すガイド層の上面説明図である。
図２に示すように、ガイド層４０のガイド４２は円形に形成され、各ガイド４２は正三角形格子の交点に配置した形状を呈している。各ガイド４２の直径及び間隔は任意であるが、例えば、ガイド４２の直径を１０〜１０００ｎｍとし、隣接するガイド４２同士の間隔を１００〜１００００ｎｍとすることができる。

ＳｉＣ基板２０上には、下地層３０を介し、ガイド層４０のガイド４２を通じてナノコラム５０が形成されている。本実施形態においては、ナノコラム５０として、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）が用いられる。ナノコラム５０は、ガイド４２に対応して成長されており、ガイド層４０なしで成長させる場合に比して、転位密度が小さくなっている。本実施形態においては、ナノコラム５０は、下部が下方へ向かって断面積が小さくなる六角柱状に形成され、上端が六角錐状に形成される。ナノコラム５０は、中心を通る対角線の寸法よりも、高さ寸法を高くすることができる。ここで、ナノコラムの高さとは、六角柱の底部から六角錐の頂部までの長さをいう。尚、ナノコラム５０は、柱状に形成されるものであれば、六角柱以外の形状としてもよい。

ガイド層４０上には、III族窒化物半導体層１０が形成される。III族窒化物半導体層１０は、ｎ型層１２、多重量子井戸活性層１４、ｐ型クラッド層１６、ｐ型コンタクト層１８をＳｉＣ基板２０側からこの順に有している。III族窒化物半導体層１０の一部はエッチングにより除去されており、ｎ型層１２の一部が露出し、この露出部分にｎ側電極６０が設けられる。また、ｐ型コンタクト層１８上にはｐ側電極６２が形成されている。

本実施形態においては、ｎ型層１２は、所定量のｎ型ドーパント（例えば、Ｓｉ）をドーピングしたｎ−ＧａＮから形成される。また、多重量子井戸活性層１４は、Ｉｎ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）／Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）から形成される多重量子井戸構造を有する。さらに、ｐ型クラッド層１６とｐ型コンタクト層１８とは、所定量のｐ型ドーパント（例えば、Ｍｇ）をドーピングしたｐ−ＧａＮからそれぞれ形成される。

ｎ型層１２からｐ型コンタクト層１８までは、III族窒化物半導体のエピタキシャル成長により形成される。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであればよく、III族窒化物半導体層１０の層構成は任意である。

ｎ側電極６０は、ｎ型層１２上に形成され、例えばＮｉ／Ａｕからなり、真空蒸着法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。ｐ側電極６２は、ｐ型コンタクト層１８上に形成され、例えばＩＴＯ（Indium Tin Oxide）からなり、真空蒸着法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。

次いで、図３Ａから図４を参照してＬＥＤ素子１の製造方法について説明する。図３Ａから図３ＥはＬＥＤ素子の模式断面図であり、図４はＬＥＤ素子の製造方法のフローチャートである。尚、図３Ａから図３Ｅは、説明のために図１に対応するよう１素子単位で図示しているが、実際には素子分割前のウェハの状態であり、左右にも他の素子が連続的に形成されている。

まず、昇華法によりドナー性不純物及びアクセプタ性不純物がドープされたバルク状の単結晶６Ｈ型ＳｉＣを生成する。尚、ＳｉＣ結晶の不純物のドーピング濃度は、結晶成長時の雰囲気ガス中への不純物ガスの添加および原料粉末への不純物元素またはその化合物の添加により制御することができる。図３Ａ（ａ）に示すように、ＳｉＣ基板２０は、昇華法のバルク成長により例えば３０ｍｍ程度のバルク結晶を作製しておき、外周研削、スライス、表面研削、表面研磨等の工程を経て作製されている。ここで、ＳｉＣ基板２０の厚さは任意であるが、例えば２５０μｍである。

この後、図３Ａ（ｂ）に示すように、ＳｉＣ基板２０に下地層３０をエピタキシャル成長させる（下地層形成工程：Ｓ１（図４））。本実施形態においては、ＭＯＶＰＥ（Metal Organic Chemical Vapor Deposition）法により下地層３０をＳｉＣ基板２０上に全面的に形成する。尚、下地層３０は、スパッタリング法、ＭＢＥ法（Molecular Beam Epitaxy）、ＨＶＰＥ法（Halide Vapor Phase Epitaxy）等によって形成することもできる。さらに、下地層３０は、レーザーアブレーション法によって形成することもできる。ここで、下地層３０の厚さは任意であるが、例えば１０〜２００ｎｍである。

次いで、図３Ａ（ｃ）に示すように、下地層３０が形成されたＳｉＣ基板２０上にガイド層４０を形成する（ガイド層形成工程：Ｓ２（図４））。本実施形態においては、スパッタリング法によりガイド層４０を下地層３０上に全面的に形成する。ここで、ガイド層４０の厚さは任意であるが、ナノコラム５０の対角線寸法よりも厚いことが好ましい。ガイド層４０の厚さは、例えば、１００〜１０００ｎｍである。尚、ガイド層４０は、例えばＥＢ蒸着法等により形成することもできる。

そして、図３Ａ（ｄ）に示すように、ガイド層４０上にマスク層１１０を形成する（マスク層形成工程：Ｓ３（図４））。本実施形態においては、マスク層１１０はＮｉからなり、スパッタリング法、真空蒸着法、ＣＶＤ法等により形成される。マスク層１１０の厚さは任意であるが、例えば１０〜１００ｎｍとすることができる。

次に、図３Ｂ（ｅ）に示すように、マスク層１１０上にレジスト膜１２０を形成する（レジスト膜形成工程：Ｓ４（図４））。本実施形態においては、レジスト膜１２０として熱可塑性樹脂が用いられ、スピンコート法により均一な厚さに形成される。レジスト膜１２０は、厚さが例えば５０〜３００ｎｍである。

そして、レジスト膜１２０を加熱して軟化させ、図３Ｂ（ｆ）に示すように、モールド１３０でレジスト膜１２０をプレスする。モールド１３０の接触面には凹凸構造１３２が形成されており、レジスト膜１２０が凹凸構造１３２に沿って変形する。

この後、プレス状態を保ったまま、レジスト膜１２０をＳｉＣ基板２０ごと冷却して硬化させる。そして、モールド１３０をレジスト膜１２０から離隔することにより、図３Ｂ（ｇ）に示すように、レジスト膜１２０に凹凸構造１２２が転写される（パターン形成工程：Ｓ５（図４））。ここで、凹凸構造１２２の周期は１０μｍ以下となっている。本実施形態においては、凹凸構造１２２の周期は４６０ｎｍである。この状態で、レジスト膜１２０の凹部１２２には残膜１２４が形成されている。

以上のようにレジスト膜１２０が形成されたＳｉＣ基板２０を、プラズマエッチング装置の基板保持台に取り付ける。そして、例えばプラズマアッシングにより残膜１２４を取り除いて、図３Ｃ（ｈ）に示すようにマスク層１１０を露出させる（残膜除去工程：Ｓ６（図４））。本実施形態においては、プラズマアッシングの処理ガスとしてＯ_２ガスが用いられる。

そして、図３Ｃ（ｉ）に示すように、レジスト膜１２０をマスクとしてマスク層１１０のエッチングを行う（マスク層のエッチング工程：Ｓ７（図４））。本実施形態においては、レジスト膜１２０のエッチング用の処理ガスとして、Ａｒガスが用いられる。これにより、マスク層１１０にパターン１１２が形成される。

次に、図３Ｃ（ｊ）に示すように、マスク層１１０をマスクとして、ガイド層４０のエッチングを行う（ガイド層のエッチング工程：Ｓ８（図４））。本実施形態においては、マスク層１１０上にレジスト膜１２０が残った状態でエッチングが行われる。また、処理ガスとしてＳＦ_６ガス等のフッ素系ガスを用いたプラズマエッチングが行われる。エッチングが進行していくと、ガイド層４０に厚さ方向に延びるガイド４２が形成される。本実施形態においては、ガイド４２の内面が、下地層３０へ向かって窄むように傾斜している。ここで、ガイド４２の内面の傾斜角は、プラズマエッチング時のバイアスパワー等を制御することにより調整することができる。

この後、図３Ｄ（ｋ）に示すように、レジスト膜１２０を除去する（レジスト膜除去工程：Ｓ９（図４））。本実施形態においては、約１５０℃のデカヒドロナフタレン（Ｃ_１０Ｈ_１８）に漬け込み、アセトン、メタノール等の有機溶剤で洗浄した後、プラズマアッシングによりレジスト膜１２０を除去している。プラズマアッシングの処理ガスとして、例えばＯ_２ガスが用いられる。

次いで、図３Ｄ（ｌ）に示すように、マスク層１１０を除去する（マスク層除去工程：Ｓ１０（図４））。本実施形態においては、熱硝酸に２０分間漬け込んでＮｉからなるマスク層１１０を除去することができる。この後、水洗して乾燥させる。

そして、図３Ｄ（ｍ）に示すように、ガイド層４０のガイド４２内に、ナノコラム５０をエピタキシャル成長させる（ナノコラム成長工程：Ｓ１１（図４））。本実施形態においては、ＭＯＶＰＥ（Metal Organic Chemical Vapor Deposition）法によりナノコラム５０を形成する。尚、ナノコラム５０は、スパッタリング法、ＭＢＥ法（Molecular Beam Epitaxy）、ＨＶＰＥ法（Halide Vapor Phase Epitaxy）等によって形成することもできる。このように、ＳｉＣ基板２０上にナノコラム５０を選択的に成長させることから、ＳｉＣ基板２０に全面的に半導体層を成長させる場合に比べて、ナノコラム５０中の転位密度が極めて小さくなっている。

尚、ガイド層４０が厚い場合は、ガイド４２内にナノコラム５０を成長させると基端部にボイドが生じやすくなる。この傾向は、ガイド４２のアスペクト比が１以上となると顕著となる。本実施形態においては、図４に示すように、ナノコラム成長工程Ｓ１１は、ナノコラム５０の下端部を温度を比較的低くして成長させる初期成長工程Ｓ１１１と、初期成長工程Ｓ１１１よりも温度を高くしてナノコラム５０を成長させる通常成長工程Ｓ１１２と、含んでいる。これにより、ナノコラム５０の成長初期で成長核密度が高く、横方向成長レートも下がるので、各ナノコラム５０を均一に形成することができる。特に、ガイド４２のアスペクト比を１以上とした場合であっても、ナノコラム５０の基端部にボイドが生じることを抑制することができる。ここで、成長核密度が高いとは、結晶核の生成頻度が高い状態をいう。一方、成長途中から温度を高くすることにより、ナノコラム５０内の転位密度が低減し、結晶品質を向上させることができる。

また、本実施形態においては、ナノコラム５０の側壁５２がガイド層４２から上方へ突出しないように、かつ、ガイド層４２の表面（上面）にナノコラム５０の結晶が堆積しないように、ナノコラム５０が成長される。これにより、形成されるナノコラム５０表面に−ｃ面は存在せず、III族窒化物半導体層１０の成長時にナノコラム５０の−ｃ面から結晶が異常成長するようなことはない。

さらに、本実施形態においては、ナノコラム５０がＡｌを含む窒化物半導体からなっている。この場合、Ａｌ原子はＧａ原子と比べて表面拡散長が短いので、これによっても、ナノコラム５０の成長初期で成長核密度が高くなり、各ナノコラム５０を均一に形成することができる。特に、ガイド４２のアスペクト比を１以上とした場合であっても、ナノコラム５０の基端部にボイドが生じることを抑制することができる。

具体的に、初期成長工程Ｓ１１１にて、ＮＨ_３の流量を４５００μmol/min、基板温度を９５０℃、トリメチルガリウムの流量を４５μmol/min、トリメチルアルミニウムの流量を５μmol/minとして、ナノコラム５０を１００ｎｍだけ成長させた後、通常成長工程Ｓ１１２にて、ＮＨ_３の流量を４５０００μmol/min、基板温度を１０００℃、トリメチルガリウムの流量を４５μmol/minとして、ナノコラム５０を４００ｎｍ成長させて、５００ｎｍのナノコラム５０を成長させることができた。このように形成されたナノコラム５０には、ボイドは観察されなかった。

図５ＡはナノコラムをＡｌを含む窒化物半導体とした場合の一例を示すＳＥＭの断面写真であり、図５ＢはナノコラムをＡｌを含まない窒化物半導体とした場合の一例を示すＳＥＭの断面写真である。これらのナノコラム５０を作成するにあたり、ＳｉＣ基板２０上にＡｌＮの下地層３０及びＳｉＯ_２のガイド層４０を形成した後、ガイド層４０にガイド４２を形成した。尚、ガイド層４０の厚さは５５０ｎｍ、ガイド４２の径は基端部分で２１０ｎｍとした。そして、図５Ａのナノコラム５０は、ＮＨ_３の流量を４５００μmol/min、基板温度を９５０℃、トリメチルガリウムの流量を４５μmol/min、トリメチルアルミニウムの流量を５μmol/minとして、ナノコラム５０を８０秒だけ成長させた後、ＮＨ_３の流量を４５０００μmol/min、基板温度を９５０℃、トリメチルガリウムの流量を４５μmol/minとして、ナノコラム５０を１８０秒だけ成長させた。また、図５Ｂのナノコラム５０は、ＮＨ_３の流量を４５００μmol/min、基板温度を９５０℃、トリメチルガリウムの流量を４５μmol/minとして、ナノコラム５０を８０秒だけ成長させた後、ＮＨ_３の流量を４５０００μmol/min、基板温度を９５０℃、トリメチルガリウムの流量を４５μmol/minとして、ナノコラム５０を２２０秒だけ成長させた。各図から明らかなように、Ａｌを含まない窒化物半導体の場合はナノコラム５０の基端部にボイドが発生しているが、Ａｌを含む窒化物半導体とするとボイドの発生は認められなかった。

さらにまた、本実施形態においては、ナノコラム成長工程Ｓ１１では、後述する半導体層成長工程Ｓ１３と比べて、成長温度及びV/III比が低くなっている。これによっても、成長温度が低いことによりナノコラム５０成長初期で成長核密度が高くなり、V/III比が低いことにより横方向成長レートも下がるので、各ナノコラムを均一に形成することができる。特に、ガイド４２のアスペクト比を１以上とした場合であっても、ナノコラム５０の基端部にボイドが生じることを抑制することができる。尚、成長温度とV/III比の一方を低くしてもよい。

次いで、図３Ｅ（ｎ）に示すように、ガイド層４０の一部を除去して、ナノコラム５０の側壁５２を露出させる（ガイド層除去工程：Ｓ１２（図４））。本実施形態においては、ＳｉＯ_２からなるガイド層４０をドライエッチングにより除去する。エッチングガスとしては、ＳＦ_６ガス等のフッ素系ガスを用いられる。この後、例えば、バッファードフッ酸を用いてナノコラム５０の側壁５２に残されたＳｉＯ_２を除去する。

また、本実施形態においては、ガイド層４０は、１ｎｍ〜２００ｎｍ程度残留させる。この程度の厚さであれば、ガイド層４０が活性層から出射される光の透過の阻害作用が小さくなる。また、光の干渉作用を利用して光を取り出すのであれば、上記阻害作用を考慮する必要はないので、当該干渉作用が得られる程度にガイド層４０の厚さを設定すればよい。

ガイド層４０の除去が終わった後、III族窒化物半導体層１０を成長させる（半導体層成長工程：Ｓ１３（図４））。本実施形態においては、図３Ｅ（ｏ）に示すようにナノコラム５０が埋まるようにｎ型層１２を形成した後、多重量子井戸活性層１４、ｐ型クラッド層１６、ｐ型コンタクト層１８をガイド層４０側から順次成長させていく。このとき、ナノコラム５０自体の転位密度が低いことから、ナノコラム５０から伝搬する転位は極めて少ない。

本実施形態においては、図４に示すように、半導体層成長工程Ｓ１３は、初期にIII族窒化物半導体層１０を少なくともナノコラム５０の頂点高さまでは比較的遅い成長レートで成長させる初期成長工程Ｓ１３１と、初期成長工程Ｓ１３１の後、III族窒化物半導体層１０を初期成長工程Ｓ１３１の成長レートよりも速い成長レートで成長させる通常成長工程Ｓ１３２と、を含んでいる。これにより、各ナノコラム５０をIII族窒化物半導体１０で埋める際に、横方向への成長が促進され、転位の上方への伝搬が抑制されるので、III族窒化物半導体１０の転位密度が低減されて高品質なIII族窒化物半導体層１０を得ることができる。

具体的に、初期成長工程Ｓ１３１にて、ＮＨ_３の流量を１３４０００μmol/min、基板温度を１０５０℃、トリメチルガリウムの流量を５０μmol/minと、成長レートを１μｍ／ｈとしてIII族窒化物半導体層１０を１μｍだけ成長させた後、通常成長工程Ｓ１３２にて、ＮＨ_３の流量を１３０００μmol/min、基板温度を１０５０℃、トリメチルガリウムの流量を１４５μmol/minと、成長レートを３μｍ／ｈとしてIII族窒化物半導体層１０を３μｍ成長させて、４μｍのIII族窒化物半導体層１０を成長させることができた。これにより、図６（ａ）に示すようにナノコラム５０がボイドなしで形成された。

図６（ａ）はIII族窒化物半導体層を成長レートを二段階とした場合の一例を示すＳＥＭの上面写真であり、図６（ｂ）はIII族窒化物半導体層を成長レートを変化させなかった場合の一例を示すＳＥＭの上面写真である。これらのIII族窒化物半導体層１０を作成するにあたっては、前述の図５Ａのナノコラム５０を４６０ｎｍの周期で形成し、ガイド層４２の一部を除去したものを用いた。そして、図６（ａ）は前述の成長条件でIII族窒化物半導体層１０を形成し、図６（ｂ）は、ＮＨ_３の流量を１３０００μmol/min、基板温度を１０５０℃、トリメチルガリウムの流量を１４５μmol/min、成長レートを３μｍ／ｈとして１時間だけIII族窒化物半導体層１０を形成した。各図から明らかなように、成長レートを変化させない場合はナノコラム５０の埋め込みが不十分で平坦なIII族窒化物半導体層１０を成長することができないが、成長レートを二段階とするとIII族窒化物半導体層１０を平坦化することができた。

尚、III族窒化物半導体層１０の各層の厚さは任意であるが、例えば、ｎ型層１２の厚さを３μｍ、多重量子井戸活性層１４の厚さを１００ｎｍ、ｐ型クラッド層１６の厚さを８０ｎｍ、ｐ型コンタクト層１８の厚さを１０ｎｍとすることができる。このように、III族窒化物半導体層１０の厚さを３μｍ以上とすることができる。III族窒化物半導体層１０を成長した後、フォトレジストによるマスクをｐ型コンタクト層１８上にフォトリソグラフィー技術を用いて形成し、ｐ型コンタクト層１８からｎ型層１２の表面までエッチングした後、マスクを除去する（半導体層のエッチング工程：Ｓ１４（図４））。これにより、図１に示すように、ｎ型層１２からｐ型コンタクト層１８までの複数の化合物半導体層から構成されるメサ部分が形成される。

そして、真空蒸着法及びフォトリソグラフィー技術を用いて、ｎ側電極６０及びｐ側電極６２を形成する（電極形成工程：Ｓ１５（図４））。本実施形態においては、ｎ側電極６０の材料とｐ側電極６２の材料が異なっているが、これらの材料を同一とすると、ｎ側電極４０とｐ側電極６２を同時に形成することができる。尚、各電極６０，６２とIII族窒化物半導体層１０のオーミック接触と密着性を確保すべく、所定の温度、所定の雰囲気下で、所定の時間の熱処理を施すことができる。この後、ダイシングにより複数のＬＥＤ素子１に分割することにより、ＬＥＤ素子１が製造される。

以上のように構成されたＬＥＤ素子１は、ｐ側電極６２とｎ側電極６０に電圧を印加すると、多重量子井戸活性層１４から紫外光が発せられる。そして、紫外光がＳｉＣ基板２０にて可視光に変換された後、外部へ放射されるようになっている。

このＬＥＤ素子１によれば、ガイド層４０を通じてナノコラム５０が選択的に成長されるため、ナノコラム５０自体の転位密度の低減を図ることができる。この結果、ガイド層４０上に形成されるIII族窒化物半導体層１０へのナノコラム５０から伝搬する転位が飛躍的に減少し、III族窒化物半導体層１０の転位密度も小さくなる。従って、III族窒化物半導体１０における転位密度の低減を的確に図ることができる。

また、ガイド層４０にガイド４２を形成しておいてナノコラム５０を成長させることで、各ナノコラム５０の周期、径等に左右されることなく、各ナノコラム５０の品質を良好かつ均一にすることができる。また、ガイド４２なしでは、各ナノコラム５０をコラム状に成長させるために、各ナノコラム５０の成長条件が制約されるが、ガイド４２に沿って成長させることでナノコラム５０の成長条件の自由度が飛躍的に向上する。そして、ガイド層４０の一部を除去して各ナノコラム５０の側壁５２を露出するようにしたので、III族窒化物半導体１０を良質な各ナノコラム５０の側壁５２から成長させることができる。

また、このＬＥＤ素子１によれば、下地層３０がＡｌを含んでいるので、例えばＧａを含む窒化物半導体をＳｉＣ基板に直接的に成長させる場合のように、III族窒化物半導体と基板が互いの界面にて激しく反応することはなく、III族窒化物半導体層１０をＳｉＣ基板２０上に的確に成長させることができる。

尚、前記実施形態においては、半導体デバイスとしてＬＥＤ素子１に本発明を適用した例を示したが、例えばＬＤ素子のような他のデバイスに本発明を適用することも可能である。例えば、電界効果トランジスタや、バイポーラトランジスタ等の電子デバイス、太陽電池等にも適用可能である。

さらに、前記実施形態においては、ＳｉＣ基板２０として６Ｈ型のＳｉＣを用いたものを示したが、４Ｈ型であっても１５Ｒ型であってもよいことは勿論である。さらにまた、ＳｉＣ基板２０が蛍光機能を有しておらずともよいし、III族窒化物半導体層１０の発光色も任意である。

また、前記実施形態においては、Ａｌを含む窒化物半導体からなる下地層３０を設けるものを示したが、下地層３０は適宜省略することができる。例えば、ナノコラム５０がＡｌＮであって、ガイド層４０がＳｉＣ基板１０上に残留している場合などは、Ｇａを含む窒化物半導体がＳｉＣと接触しないので、下地層３０なしでも不具合が生じることはない。

また、前記実施形態においては、ナノコラム５０がＡｌを含む窒化物半導体からなるものを示したが、例えばＧａＮ等のＡｌを含まないIII族窒化物半導体とすることもできる。この場合は、下地層３０が設けられていることが好ましい。

また、前記実施形態において、プラズマ照射等により下地層３０の表面に凹凸形状を導入することでナノコラム５０の低転位化を図ることもできる。

また、前記実施形態においては、ガイド層４０のガイド４２が厚さ方向について下地層３０側へ向かって窄むテーパ状に形成されたものを示したが、例えば、厚さ方向について同一の断面となるようにしてもよい。この場合であっても、各ナノコラム５０をガイド４２に沿って成長させることで均一に形成することができ、続いて成長されるIII族窒化物半導体層１０の転位密度の低減効果を得ることができる。

また、前記実施形態においては、ガイド層４０の一部を残留させるものを示したが、ガイド層４０を全て除去するようにしてもよい。

以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１ ＬＥＤ素子
１０ III族窒化物半導体層
１２ ｎ型層
１４ 多重量子井戸活性層
１６ ｐ型クラッド層
１８ ｐ型コンタクト層
２０ ＳｉＣ基板
３０ 下地層
４０ ガイド層
４２ ガイド
５０ ナノコラム
５２ 側壁
６０ ｎ側電極
６２ ｐ側電極
１１０ マスク層
１１２ パターン
１２０ レジスト膜
１２２ 凹凸構造
１２４ 残膜
１３０ モールド
１３２ 凹凸構造

Claims (13)

1. ＳｉＣ基板上にIII族窒化物半導体層を形成するにあたり、
   前記ＳｉＣ基板上に所定厚さのガイド層を形成するガイド層形成工程と、
   前記ガイド層を厚さ方向に貫通する複数のガイドを所定の周期で形成するガイド形成工程と、
   前記ガイド層の各ガイド内にてIII族窒化物半導体を成長させ、前記ＳｉＣ基板上にIII族窒化物半導体からなる複数のナノコラムを、当該ナノコラムの側壁が前記ガイド層から上方へ突出しないように、かつ、前記ガイド層の表面に当該ナノコラムの結晶が堆積しないように、所定の周期で形成するナノコラム成長工程と、
   前記ガイド層の少なくとも一部を除去して、前記ナノコラムの側壁の少なくとも一部を露出させるガイド層除去工程と、
   前記ナノコラムを埋めるように、前記III族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法。
2. 前記ガイド層形成工程の前に、前記ＳｉＣ基板上にＡｌを含む窒化物半導体からなる下地層を形成する下地層形成工程を含む請求項１に記載のIII族窒化物半導体デバイスの製造方法。
3. 前記ナノコラムがＡｌを含む窒化物半導体からなる請求項１または２に記載のIII族窒化物半導体デバイスの製造方法。
4. 前記ガイド層の前記ガイドは、厚さ方向について前記下地層側へ向かって窄むテーパ状に形成される請求項１から３のいずれか１項に記載のIII族窒化物半導体デバイスの製造方法。
5. 前記ガイド層除去工程にて、前記ガイド層の一部を残留させる請求項１から４のいずれか１項に記載のIII族窒化物半導体デバイスの製造方法。
6. 前記半導体層成長工程は、
   初期に前記III族窒化物半導体層を少なくとも前記ナノコラムの頂点高さまでは比較的遅い成長レートで成長させる初期成長工程と、
   前記初期成長工程の後、前記III族窒化物半導体層を前記初期成長工程の成長レートよりも速い成長レートで成長させる通常成長工程と、を含む請求項１から５のいずれか１項に記載のIII族窒化物半導体デバイスの製造方法。
7. 前記ナノコラム成長工程では、前記半導体層成長工程と比べて、成長温度とV/III比の少なくとも一方が低い請求項１から６のいずれか１項に記載のIII族窒化物半導体デバイスの製造方法。
8. 前記ナノコラム成長工程にて、前記ナノコラムの下端部を温度を比較的低くして成長させた後、成長温度を上げる請求項１から７のいずれか１項に記載のIII族窒化物半導体デバイスの製造方法。
9. ＳｉＣ基板と、
   前記ＳｉＣ基板上に形成され、厚さ方向について前記ＳｉＣ基板側へ向かって窄み、所定の周期で形成されIII族窒化物半導体からなる複数のナノコラムと、
   前記各ナノコラムの傾斜した側壁から成長して前記各ナノコラムを埋めるように形成されるIII族窒化物半導体層と、を備えたIII族窒化物半導体デバイス。
10. 前記ＳｉＣ基板上に形成され、Ａｌを含む窒化物半導体からなる下地層を備え、
    前記各ナノコラムは、前記下地層を介して前記ＳｉＣ基板上に形成される請求項９に記載のIII族窒化物半導体デバイス。
11. 前記ＳｉＣ基板上に形成され、厚さ方向に貫通する複数のガイドが所定の周期で形成されたガイド層を備え、
    前記各ナノコラムを前記ガイド層のガイドを利用して形成した後、前記III族窒化物半導体層を前記各ナノコラムの傾斜した側壁から成長させる請求項９または１０に記載のIII族窒化物半導体デバイス。
12. 前記ナノコラムがＡｌを含む窒化物半導体からなる請求項１１に記載のIII族窒化物半導体デバイス。
13. 前記ナノコラムの表面には、−ｃ面が存在しない請求項９から１２のいずれか１項に記載のIII族窒化物半導体デバイス。