JP7133786B2 - Ｉｉｉ族窒化物半導体およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体およびその製造方法 Download PDF

Info

Publication number
JP7133786B2
JP7133786B2 JP2018203008A JP2018203008A JP7133786B2 JP 7133786 B2 JP7133786 B2 JP 7133786B2 JP 2018203008 A JP2018203008 A JP 2018203008A JP 2018203008 A JP2018203008 A JP 2018203008A JP 7133786 B2 JP7133786 B2 JP 7133786B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride crystal
crystal layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018203008A
Other languages
English (en)
Other versions
JP2020070199A (ja
Inventor
明彦 石橋
啓 大野
賢哉 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018203008A priority Critical patent/JP7133786B2/ja
Priority to CN201910719226.XA priority patent/CN111101197B/zh
Priority to US16/562,684 priority patent/US10923346B2/en
Publication of JP2020070199A publication Critical patent/JP2020070199A/ja
Application granted granted Critical
Publication of JP7133786B2 publication Critical patent/JP7133786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本開示はＩＩＩ族窒化物半導体およびその製造方法に関するものである。
ＩＩＩ族窒化物半導体とは異なる異種基板を用いてＩＩＩ族窒化物半導体を選択成長させた後、当該ＩＩＩ族窒化物半導体のナノワイヤを形成し、当該ナノワイヤ上にさらにＩＩＩ族窒化物半導体を結晶成長させることで、ＩＩＩ族窒化物半導体中の貫通転位欠陥（以下、「転位」とも称する）を減らす方法が開示されている（非特許文献１）。
例えば、図４に示すようにサファイア基板４０１上に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下「ＭＯＣＶＤ法」とも称する）で数μｍ厚の薄膜ｎ型ＧａＮ層４０２を結晶成長させる。次にハイドライド気相成長法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：以下、「ＨＶＰＥ法」とも称する）で３０μｍ厚程度の厚膜ｎ型ＧａＮ層４０３を結晶成長させる。その後、ＫＯＨ：Ｋ２Ｓ２Ｏ８電解液を用いて、厚膜ｎ型ＧａＮ層表面に紫外線ランプで紫外光を照射しながらウエットエッチングを行う（Ｐｈｏｔｏ－ｅｌｅｃｔｒｏ－ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ法：以下、「ＰＥＣ法」とも称する）。
上記ＰＥＣ法を行うと、サファイア基板４０１と薄膜ｎ型ＧａＮ層４０２や厚膜ｎ型ＧａＮ層４０３との格子不整合や、熱膨張不整合に起因して発生した転位の周辺部分が、選択的にエッチング除去される。そして、転位の少ない領域がエッチングされずにワイヤ状に残り、ｎ型ＧａＮナノワイヤ層４０４が形成される。当該ｎ型ＧａＮナノワイヤ層４０４では、サファイア基板４０１と薄膜ｎ型ＧａＮ層４０２との界面から数十μｍ程度離れた領域４０６で、応力がほぼ０になる。続いて、ｎ型ＧａＮナノワイヤ層４０４上にＨＶＰＥ法で厚膜ＧａＮ層４０５を形成すると、応力が小さく且つ転位の少ないｎ型ＧａＮナノワイヤ層４０４の頂上部からＧａＮ層が成長するので、転位の少ない厚膜ＧａＮ層４０５が形成できる。
Ｃｒｙｓｔａｌ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｍｍｕｎｉｃａｔｉｏｎ（２０１１年）第１３号５９２９～５９３５頁
しかしながら、上述の非特許文献のように、サファイア基板上にＰＥＣ法を用いてｎ型ＧａＮのナノワイヤを形成すると、エッチング深さが一様でなく、ナノワイヤの高さが不均一になるとの課題があった。そして、ナノワイヤの高さが不均一であると、その上に形成するＧａＮ層の転位密度に分布が生じたり、大きな貫通ピットが発生したりしやすかった。特にこれらは、大口径のＧａＮ結晶を作製する際に問題となりやすかった。
本発明は、前記従来の課題を解決するものであり、欠陥密度の小さい高品質で大口径のＩＩＩ族窒化物半導体およびその製造方法を提供することを目的とする。
上記目的を達成するために、本開示では、一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板と、前記ＲＡＭＯ４基板上に配されたｐ型ＩＩＩ族窒化物結晶層と、前記ｐ型ＩＩＩ族窒化物結晶層上に配され、互いに分離した複数のｎ型ＩＩＩ族窒化物結晶層と、前記複数のｎ型ＩＩＩ族窒化物結晶層上に配されたＩＩＩ族窒化物結晶層と、を有するＩＩＩ族窒化物半導体とする。
本開示によれば、高品質で大口径のＩＩＩ族窒化物半導体を提供できる。
本開示の実施の形態に係るＩＩＩ族窒化物半導体の断面模式図 図２（ａ）～図２（ｇ）は、本開示の実施の形態に係るＩＩＩ族窒化物半導体の製造工程断面図 本開示の実施の形態に係るＩＩＩ族窒化物半導体の原子濃度プロファイルを示す図 従来の方法で作製されたＩＩＩ族窒化物半導体の断面図
以下本開示の実施の形態について、図面を参照しながら説明する。
（実施の形態）
図１に本開示の実施形態に係るＩＩＩ族窒化物半導体の断面模式図を示す。当該ＩＩＩ族窒化物半導体は、一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表し、Ｏは酸素を表す）からなるＲＡＭＯ４基板１０１と、当該ＲＡＭＯ４基板１０１上に配されたｐ型ＩＩＩ族窒化物結晶層１０２と、当該ｐ型ＩＩＩ族窒化物結晶層１０２上に配され、互いに分離した複数のｎ型ＩＩＩ族窒化物結晶層１０３と、複数のｎ型ＩＩＩ族窒化物結晶層１０３上に配されたＩＩＩ族窒化物結晶層１０４と、を有する。当該ＩＩＩ族窒化物半導体により、欠陥密度が低い、高品質なＩＩＩ族窒化物半導体を実現できる。
次に、本開示に係るＩＩＩ族窒化物半導体の工程断面図を図２（ａ）～（ｇ）に示す。まず、図２（ａ）に示すように、ＩＩＩ族窒化物半導体を結晶成長させるためのＲＡＭＯ４基板２０１を準備する。当該ＲＡＭＯ４基板２０１は、一般式ＲＡＭＯ４で表される化合物のほぼ単一結晶体からなる。ほぼ単一結晶材料とは、エピタキシャル成長面を構成するＲＡＭＯ４が９０ａｔ％以上含まれ、かつ、任意の結晶軸に注目したとき、エピタキシャル成長面のどの部分においてもその向きが同一であるような結晶質固体をいう。ただし、局所的に結晶軸の向きが変わっているものや、局所的な格子欠陥が含まれるものも、単結晶として扱う。一般式で表されるＲＡＭＯ４の中でも、ＲはＳｃ、ＡはＡｌ、ＭはＭｇとするのが望ましい。また、当該ＲＡＭＯ４基板上に成長させるＩＩＩ族窒化物を構成するＩＩＩ族元素金属は、ガリウム（Ｇａ）が特に好ましいが、例えば、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）等であってもよい。以下、ＲがＳｃ、ＡがＡｌ、ＭがＭｇである場合、すなわちＲＡＭＯ４基板２０１がＳｃＡｌＭｇＯ４単結晶基板である場合を例に説明する。また、ＩＩＩ族窒化物結晶がＧａＮである場合を例に説明する。ただし、本実施の形態は、これらに限定されない。
図２（ｂ）に示すように、ＳｃＡｌＭｇＯ４基板２０１上に、ＭＯＣＶＤ法により、膜厚が例えば２．７μｍであるｐ型ＧａＮ層２０２を形成する。続けてＳｉドープした、膜厚が例えば３．３μｍであるｎ型ＧａＮ層２０３を積層する。後述のＰＥＣ法によるエッチングでは、ｎ型ＧａＮ層２０３のうち、欠陥のない平坦な領域も一部除去され得る。そのため、ｎ型ＧａＮ層２０３は、ｐ型ＧａＮ層２０２よりも厚く形成することが好ましい。
ＭＯＣＶＤ結晶成長（ｐ型ＧａＮ層２０２およびｎ型ＧａＮ層２０３の形成）は、以下のように行うことができる。まず、上述のＳｃＡｌＭｇＯ４基板２０１を常圧の水素と窒素との混合雰囲気中で１０分間サーマルアニーリングを行う。その後、同雰囲気を５００℃まで降温させる。そして当該雰囲気にアンモニア（ＮＨ３）を加えた後、Ｇａ原料であるトリメチルガリウム（ＴＭＧａ）を供給して、膜厚が例えば３０ｎｍのＧａＮ低温バッファ層（図示せず）を成長させる。次に、アンモニア、水素、及び窒素キャリアガス中で昇温（この間は成長中断）して１１２５℃に達した後、ｐ型ＧａＮ層２０２およびｎ型ＧａＮ層２０３を順次成長させる。
ここでｐ型ＧａＮ層２０２の形成方法について説明する。本実施の形態では、ｐ型ＧａＮ層２０２を形成する際のＭＯＣＶＤ成長において、意図的なドーピングは行わない。Ｇａ原料であるＴＭＧａとＮＨ３とを水素および窒素キャリアガスで供給し、常圧雰囲気下で気相成長させる。当該気相成長中に、ＳｃＡｌＭｇＯ４基板２０１からＭｇ原子が熱拡散し、ｐ型ＧａＮ層２０２に固相拡散する。そのため、Ｍｇ原子がｐ型ドーパントとしてドープされることと同義となる。
ここで、ｐ型ＧａＮ層２０２中のＭｇ原子濃度は図３の原子濃度プロファイルに示すようにＳｃＡｌＭｇＯ４基板２０１との界面で約１×１０２１ｃｍ－３と最も多く、当該界面から離れるにつれ１×１０１８ｃｍ－３程度に減っていく。この原子濃度プロファイルは、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ ＩＯＮ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）によって得られる。
なお、ＭＯＣＶＤ気相成長時（ｐ型ＧａＮ層２０２の形成時）にＭｇ原料を供給してドーピングを行ってもよい。ただしこの場合、ドーピング遅れが発生し、界面数μｍという薄膜に高い濃度で急峻なドーピングを行うことが困難である。更に、ＧａＮとは異なる異種基板（ＳｃＡｌＭｇＯ４基板２０１）近傍で、ＭＯＣＶＤ気相成長時に高濃度のＭｇをドーピングすると、転位の収束などの結晶性改善ができず、低品質のｐ型ＧａＮ層２０２しか得られない。したがって、当該ｐ型ＧａＮ層２０２上にナノワイヤを形成するとしても、高品質なナノワイヤを形成することが難しく、ひいてはその上に高品質なＧａＮ層２０５を形成できないことがある。したがって、上述のように、ＳｃＡｌＭｇＯ４基板２０１からＭｇを固相拡散させる方法は、異種基板との界面において高品質なｐ型ＧａＮ層２０２を形成するために極めて有効である。
一方、ｎ型ＧａＮ層２０３の成長では、ドーパント原料としてモノジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを供給する。ｎ型ＧａＮ層２０３中におけるＳｉ原子濃度は、１×１０１８以上５×１０１８ｃｍ－３以下であることが好ましい。当該範囲よりＳｉ濃度が増えると、モフォロジー荒れなど結晶性の低下を起こす。また、１×１０１８ｃｍ－３を下回ると、固相拡散したＭｇから供給される正孔キャリアによりｎ型ＧａＮ層２０３がｎ型伝導を示さなくなるからである。
一般にＧａＮ中におけるＭｇのアクセプター不純物準位は深く、活性化率（正孔濃度／Ｍｇ原子濃度）は約１０％である。図３に示すように、ｎ型ＧａＮ層２０３とｐ型ＧａＮ層２０２との境界域において、Ｍｇ原子濃度は約１×１０１８ｃｍ－３であり、正孔濃度は約１×１０１７ｃｍ－３である。つまり正孔濃度がＳｉ濃度約１×１０１８ｃｍ－３の１桁程度下である。そのため、ｎ型ＧａＮ層２０３はｎ型伝導を示す。なお、ＧａＮ中におけるＳｉ原子のドナー不純物準位は浅く、活性化率はほぼ１００％（Ｓｉ原子濃度＝電子キャリア濃度）とみなせる。
上記ｐ型ＧａＮ層２０２およびｎ型ＧａＮ層２０３の伝導性はＭｇ原子およびＳｉ原子濃度をそれぞれＳＩＭＳ測定すれば判別できるが、例えばサンプルの断面を走査型静電容量顕微鏡法（ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＳＣＭ法）で直接観察してもよい。
次に、ＰＥＣ法を用いてｎ型ＧａＮ層２０３をエッチングする。具体的には、ｎ型ＧａＮ層２０３を、ＫＯＨ：Ｋ２Ｓ２Ｏ８電解液を用いて、ｎ型ＧａＮ層表面に紫外線ランプで紫外光を照射しながらウエットエッチングを行う。その結果、図２（ｄ）に示すように、ｎ型ＧａＮ層２０３内の転位周辺部が優先的にエッチングされ、転位の少ない良質な部分がワイヤ状に互いに分離した複数のｎ型ＧａＮナノワイヤ層２０４となって残る。ｎ型ＧａＮナノワイヤ層２０４を構成する各ワイヤの直径はここでは数１００μｍ程度であり、その高さは約２μｍである。ＰＥＣ法に用いるエッチング液や紫外線照射用のランプは公知のエッチング液やランプと同様とすることができる。エッチング液としては、０．５Ｍ濃度のＫＯＨと０．１Ｍ濃度のＫ２Ｓ２Ｏ８との混合液を用いることができ、紫外線照射用のランプは、Ｘｅランプを用いることができる。
本実施形態のように、ｐ型ＧａＮ層２０２上にｎ型ＧａＮ層２０３を積層した構造を用いることにより、ＰＥＣ法によるエッチングによって、ｎ型ＧａＮ層２０３内の転位周辺部のみが除去されて、ｎ型ＧａＮ層２０３とｐ型ＧａＮ層２０２との界面でエッチングが停止する。ＰＥＣ法によるＧａＮのエッチングにおいては、Ｘｅランプによる紫外光照射で光励起された電子／正孔対のうち、正孔がＧａＮの表面に集まり、ＧａＮがエッチングされて溶けることが知られている。ＧａＮがｎ型伝導の場合、結晶表面におけるバンドギャップの曲がりから、光励起された電子／正孔対の正孔が表面側に移動できる。しかしながら、ｐ型の場合にはこのような移動ができず、いくら紫外光を照射してもエッチングされない。
したがって、本実施の形態のように、ＳｃＡｌＭｇＯ４基板２０１側に高品質なｐ型ＧａＮ層２０２を形成することで、精度良く均一にｎ型ＧａＮ層２０３とｐ型ＧａＮ層２０２との界面でＰＥＣ法によるエッチングを停止させることが可能となる。このため、均一な高さの互いに分離した複数のｎ型ＧａＮナノワイヤ層２０４を形成することができる。
上述のように、従来の方法では、ＰＥＣ法でエッチングを行うと、ナノワイヤの高さにバラツキが生じやすかった。そして、このようなナノワイヤの高さのバラツキは、その上に形成するＧａＮ層の転位密度に分布を生じさせたりする。また、局所的な応力分布に起因した成長異状などで、大きな貫通ピットが発生したりすることもあり、特に２インチ～６インチ径のような大口径で良質なＧａＮ自立基板を作製する場合に問題となる。これに対し、本実施の形態のように、ｎ型ＧａＮナノワイヤ層２０４の高さを揃えることで、当該問題を解決できる。
複数のｎ型ＧａＮナノワイヤ層２０４の形成後、当該ｎ型ＧａＮナノワイヤ層２０４上にＭＯＣＶＤ法またはＨＶＰＥ法によりＧａＮ層２０５を結晶成長させる。成長初期では各ｎ型ＧａＮナノワイヤ層２０４の頂上にのみＧａＮが成長するが（図２（ｅ））、成長を続けるとこれらが横方向成長して結合し、図２（ｆ）に示すように、一体のＧａＮ層２０５が形成される。なお、ＧａＮ層２０５には初期からＳｉドープしてもよいし、途中からＳｉドープしてもよい。
ＧａＮ層２０５を結晶成長させる際、数μｍ厚程度の薄膜のテンプレートを得たい場合には主にＭＯＣＶＤ法を用い、ＧａＮ層２０５を数１００μｍ～数ｍｍ厚程度まで厚く成長して自立化させる場合には、ＨＶＰＥ法のみ、またはＭＯＣＶＤ法とＨＶＰＥ法とを組合わせるなどの方法を用いる。ＧａＮ層２０５を厚膜にして自立化させる場合、ＳｃＡｌＭｇＯ４基板２０１の劈開特性を活かすことができる。すなわち、ＨＶＰＥ気相成長の冷却時において、ＳｃＡｌＭｇＯ４とＧａＮとの間に発生する熱応力でＳｃＡｌＭｇＯ４基板２０１の中（ｐ型ＧａＮ層２０２との界面に極近い領域（劈開位置２０６））で劈開される（図２（ｇ））。そして、デバイス作製用に自立基板を作製する場合は、図２（ｇ）に示される積層体の表面および裏面を研削、研磨してエピタキシャル成長用基板に仕上げる。ＧａＮ層２０５が数ｍｍと厚い場合はスライスして複数のＧａＮ自立基板を作製することが可能である。
ここで、本実施の形態で説明した方法でＩＩＩ族窒化物半導体を実際に作製したところ、得られたＧａＮ層２０５の転位密度は、ＭＯＣＶＤ成長した薄膜（約５μｍ厚）で平均５～１０×１０６ｃｍ－２程度であり、更にこの上にＨＶＰＥ成長した厚膜（１ｍｍ厚以上）で平均５～１０×１０５ｃｍ－２程度まで低減することができた。このとき、ＳｃＡｌＭｇＯ４基板２０１の口径を２インチとしたが、４インチ～６インチの口径でも同様の効果が得られる。
なお、ｎ型ＧａＮ層２０３の表面の転位密度は３～１０×１０７ｃｍ－２程度であった。この値は、通常用いられるサファイア基板上のＧａＮの転位密度に比べて、同じ膜厚において１／５～１／１０程度に低い。転位密度の測定はカソードルミネッセンス法（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ法：ＣＬ法）の暗点密度を算出することにより行った。
なお、本実施の形態において、ＳｃＡｌＭｇＯ４基板２０１上に、Ｍｇの固相拡散を用いてｐ型ＧａＮ層２０２を作製する効果がもう１つある。ＧａＮ結晶に上述の程度Ｍｇ原子が混入すると、その格子定数が大きくなる。ＳｃＡｌＭｇＯ４基板とＧａＮ結晶との格子不整合は、一般に用いられているサファイア基板に比べると小さいものの、ＳｃＡｌＭｇＯ４基板のほうがＧａＮ結晶より、１．８％程度格子定数が大きい。そのため、本実施の形態のようにｐ型ＧａＮ層２０２のとＳｃＡｌＭｇＯ４基板２０１側の界面に１×１０２１ｃｍ－３程度と高濃度のＭｇを、結晶品質を低下させることなく固相拡散させることにより、ＧａＮの格子定数を大きくしてＳｃＡｌＭｇＯ４基板の格子定数に近づけることが可能となる。その結果、ｐ型ＧａＮ層２０２やｎ型ＧａＮ層２０３の歪が低減されより均一性の高い高品質なナノワイヤが得られる。
前述の従来技術に記載されている、サファイア基板上にＧａＮナノワイヤを形成する方法では、ＧａＮナノワイヤの応力を低減させるために、サファイア基板上にＭＯＣＶＤ法で初期のｎ型ＧａＮ層を形成した後、ＭＯＣＶＤ成長に比べて１桁～２桁成長レートの速いＨＶＰＥ法で２０～３０μｍ程度の厚膜ｎ型ＧａＮ層を形成し、ＰＥＣ法によりエッチングしてナノワイヤを形成している。すなわち、方式の異なる気相成長法を２回行う必要がある。これに対し、本実施の形態では、ＳｃＡｌＭｇＯ４基板上にｐ型ＧａＮ層を形成しているため、ＰＥＣ法によるエッチングを停止させることができる。つまり、ｐ型ＧａＮ層やｎ型ＧａＮ層が薄膜ＧａＮ層であってもＰＥＣ法によるエッチング制御が十分に行える。更にＧａＮとＳｃＡｌＭｇＯ４基板との間の熱応力を利用して、ＳｃＡｌＭｇＯ４基板の一部を除去することができ、ＧａＮ層２０５を自立化させることができる。さらに、ｎ型ＧａＮナノワイヤ層２０４をＭＯＣＶＤ成長の１回のみで形成できるので、生産性が大幅に向上できる。
本実施の形態ではＧａＮ結晶の厚膜成長法としてＨＶＰＥ法を開示したが、酸化ガリウム法（Ｏｘｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＯＶＰＥ法）でも同様の効果が得られる。
また、ｐ型ＧａＮ層２０２が、ＳｃＡｌＭｇＯ４基板２０１の構成元素であるＭｇを含むことを述べたが、種基板を他の種類のＲＡＭＯ４基板とした場合、最終的に得られるＩＩＩ族窒化物半導体のｐ型ＩＩＩ族窒化物結晶層１０２は、一般式ＲＡＭＯ４における元素Ｍ、つまりＭｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、Ｚｎ、またはＣｄを含むことが好ましく、特にＭｇまたはＺｎを含むことが好ましい。これにより、複数のｎ型ＩＩＩ属窒化物結晶層１０３の高さのバラツキを抑制することができる。
ここで、ｐ型ＩＩＩ族窒化物結晶層１０２中の、前記一般式においてＭで表される原子の濃度は、ｎ型ＩＩＩ族窒化物結晶層１０３側と比べてＲＡＭＯ４基板１０１側の方が高いことが望ましい。特にＲＡＭＯ４基板１０１とｐ型ＩＩＩ族窒化物結晶層１０２との界面から厚み約１００ｎｍまでの領域には、界面で発生する転位が多い。そして、転位がより多い部分までＰＥＣ法によるエッチングが進行すると、ナノワイヤ（複数のｎ型ＩＩＩ族窒化物結晶層１０３）の根元が細くなったり、無くなってしまうなど、均一なナノワイヤが形成できなくなる。したがって、この転位の多い界面近傍に、より多くのＭ原子を添加してｐ型化し、エッチングされないように伝導性を調整することが好ましい。
なお、上述の説明では、ｐ型ＩＩＩ族窒化物結晶層が、ｎ型ＩＩＩ族窒化物結晶層より薄い場合を例に説明した。ただし、ｐ型ＩＩＩ族窒化物結晶層が、ｎ型ＩＩＩ族窒化物結晶層よりも厚い場合もあり得る。
また、上述の方法において、種基板であるＲＡＭＯ4基板１０１からその構成元素Ｍをｐ型ＩＩＩ族窒化物結晶層１０２中に十分に拡散させるには、上述のＭＯＣＶＤ法を行えばよい。より詳細には、９５０℃以上１１５０℃以下の温度、（０．１気圧以上１．６気圧以下の圧力条件）でＭＯＣＶＤ法を実施することで、ＲＡＭＯ4基板１０１の構成元素Ｍをｐ型ＩＩＩ窒化物結晶層１０２中に熱拡散させることができる。
また、ｎ型ＩＩＩ族窒化物結晶層１０３の一例であるｎ型ＧａＮナノワイヤ層２０４において、ドーパントとしてＳｉを説明したが、他のｎ型ドーパントであってもよい。例えば、Ｇｅ、Ｏ等が挙げられる。
また上述の説明では、ＳｃＡｌＭｇＯ４基板上にＧａＮナノワイヤ等を形成することを説明したが、ＭＯＣＶＤ法を用いて、同様に他のＩＩＩ族窒化物、例えばＡｌＮ層を成長させてＡｌＮナノワイヤやＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）ナノワイヤ等を形成することもできる。このようなナノワイヤを用いた場合にも、その上に形成するＧａＮ層やＡｌｙＧａ１－ｙＮ層（０≦ｙ≦１）等のＩＩＩ族窒化物結晶の欠陥低減等を図ることができる。すなわち、同様に高品質なＩＩＩ族窒化物結晶を得ることができる。ＡｌＮナノワイヤを形成する場合は、ＡｌＮのバンドギャップ（波長：約２００ｎｍ）より短波長の光を照射できる低圧水銀灯等を光源に用いることが好ましい。また、ＰＥＣ法に用いるエッチング液はＧａＮの場合と同様にＫＯＨとＫ２Ｓ２Ｏ８との混合液を用いることができ、濃度やエッチング時間は紫外光強度に応じて適宜調整する。
本開示は、照明および自動車用ヘッドライトなどに用いる白色ＬＥＤおよび半導体レーザダイオードや電気自動車に用いる高周波、高出力用途のパワートランジスターなどの結晶成長用高品質ＧａＮ基板に利用可能である。
１０１ ＲＡＭＯ４（ＳｃＡｌＭｇＯ４）基板
１０２ ｐ型ＩＩＩ族窒化物結晶層
１０３ ｎ型ＩＩＩ族窒化物結晶層
１０４ ＩＩＩ族窒化物結晶層
２０１ ＲＡＭＯ４（ＳｃＡｌＭｇＯ４）基板
２０２ ｐ型ＧａＮ層
２０３ ｎ型ＧａＮ層
２０４ ｎ型ＧａＮナノワイヤ層
２０５ ＧａＮ層
２０６ 劈開位置

Claims (5)

  1. 一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板と、
    前記ＲＡＭＯ４基板上に配されたｐ型ＩＩＩ族窒化物結晶層と、
    前記ｐ型ＩＩＩ族窒化物結晶層上に配された複数のｎ型ＩＩＩ族窒化物結晶層と、
    前記複数のｎ型ＩＩＩ族窒化物結晶層上に配されたＩＩＩ族窒化物結晶層と、
    を有し、
    前記複数のｎ型ＩＩＩ族窒化物結晶層が、隣り合う前記ｎ型ＩＩＩ族窒化物結晶層の間に前記ｐ型ＩＩＩ族窒化物結晶層の一部が露出するように、互いに分離して配置されており、
    前記複数のｎ型ＩＩＩ族窒化物結晶層の間に露出する前記ｐ型ＩＩＩ族窒化物結晶層の表面と、前記ｐ型ＩＩＩ族窒化物結晶層および前記ｎ型ＩＩＩ族窒化物結晶層の界面とが、同一平面上にある、
    ＩＩＩ族窒化物半導体。
  2. 前記ｐ型ＩＩＩ族窒化物結晶層は、前記一般式においてＭで表される原子を含む、請求項１に記載のＩＩＩ属窒化物半導体。
  3. 前記ｐ型ＩＩＩ族窒化物結晶層中の、前記一般式においてＭで表される原子の濃度が、前記ｎ型ＩＩＩ族窒化物結晶層側と比べて前記ＲＡＭＯ４基板側の方が高い、請求項２に記載のＩＩＩ族窒化物半導体。
  4. 前記一般式においてＭで表される原子はＭｇである、請求項３に記載のＩＩＩ族窒化物半導体。
  5. 一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板を準備する工程と、
    前記ＲＡＭＯ４基板上にｐ型ＩＩＩ族窒化物結晶層およびｎ型ＩＩＩ族窒化物結晶層をこの順に成長させる工程と、
    前記ｎ型ＩＩＩ族窒化物結晶層の一部を、前記ｎ型ＩＩＩ族窒化物結晶層および前記ｐ型ＩＩＩ族窒化物結晶層の界面までエッチング除去する工程と、
    前記エッチング除去の後に、前記ｎ型ＩＩＩ族窒化物結晶層上にＩＩＩ族窒化物半導体結晶を成長させる工程と、を備え、
    前記ｐ型ＩＩＩ族窒化物結晶層を成長させるに際し、前記ｐ型ＩＩＩ族窒化物結晶層中に前記ＲＡＭＯ４基板から前記一般式においてＭで表される原子を固相拡散させ、
    前記ｎ型ＩＩＩ族窒化物結晶層をエッチングするに際し、前記ｐ型ＩＩＩ族窒化物結晶層でエッチングを抑制する、ＩＩＩ族窒化物半導体の製造方法。



JP2018203008A 2018-10-29 2018-10-29 Ｉｉｉ族窒化物半導体およびその製造方法 Active JP7133786B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018203008A JP7133786B2 (ja) 2018-10-29 2018-10-29 Ｉｉｉ族窒化物半導体およびその製造方法
CN201910719226.XA CN111101197B (zh) 2018-10-29 2019-08-05 Iii族氮化物半导体及其制造方法
US16/562,684 US10923346B2 (en) 2018-10-29 2019-09-06 Group III nitride semiconductor and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018203008A JP7133786B2 (ja) 2018-10-29 2018-10-29 Ｉｉｉ族窒化物半導体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020070199A JP2020070199A (ja) 2020-05-07
JP7133786B2 true JP7133786B2 (ja) 2022-09-09

Family

ID=70327202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018203008A Active JP7133786B2 (ja) 2018-10-29 2018-10-29 Ｉｉｉ族窒化物半導体およびその製造方法

Country Status (3)

Country Link
US (1) US10923346B2 (ja)
JP (1) JP7133786B2 (ja)
CN (1) CN111101197B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124128A (ja) 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
WO2017082126A1 (ja) 2015-11-12 2017-05-18 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法及びｉｉｉ族窒化物半導体基板
JP2017183697A (ja) 2016-03-23 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
JP2018095545A (ja) 2016-12-15 2018-06-21 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板、およびｉｉｉ族窒化物結晶の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP4204163B2 (ja) * 2000-02-03 2009-01-07 株式会社リコー 半導体基板の製造方法
EP1265273A4 (en) * 2000-03-14 2009-05-06 Toyoda Gosei Kk PROCESS FOR PRODUCING NITRIDE III COMPOUND SEMICONDUCTOR AND SEMICONDUCTOR COMPONENT BASED ON NITRIDE III COMPOUND
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
KR100826395B1 (ko) * 2006-12-18 2008-05-02 삼성전기주식회사 수직구조 질화물 반도체 발광소자 제조방법
CN103180495A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 形成复合衬底的方法
KR20130140048A (ko) * 2010-11-02 2013-12-23 코닌클리케 필립스 엔.브이. 향상된 추출 효율을 가진 발광 디바이스
CN107227490B (zh) * 2016-03-23 2021-06-18 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法
JP6242941B2 (ja) * 2016-05-20 2017-12-06 パナソニック株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US10304740B2 (en) * 2016-12-15 2019-05-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 monocrystalline substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124128A (ja) 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
WO2017082126A1 (ja) 2015-11-12 2017-05-18 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法及びｉｉｉ族窒化物半導体基板
JP2017183697A (ja) 2016-03-23 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
JP2018095545A (ja) 2016-12-15 2018-06-21 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板、およびｉｉｉ族窒化物結晶の製造方法

Also Published As

Publication number Publication date
US20200135447A1 (en) 2020-04-30
CN111101197B (zh) 2024-06-25
US10923346B2 (en) 2021-02-16
JP2020070199A (ja) 2020-05-07
CN111101197A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI445052B (zh) 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US9064685B2 (en) Semiconductor substrate and method of forming
CN104518062A (zh) 制造半导体发光器件的方法
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR20080100706A (ko) ＧａＮ 반도체 기판 제조 방법
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US20160087153A1 (en) ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS "QUANTUM DOTS") IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS "CUBIC CRYSTAL-TYPE") AlyInxGal-y-xN CRYSTAL(Y . 0, X>0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD)
JP2020075842A (ja) 窒化物半導体
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
KR101288064B1 (ko) 발광소자의 제조방법, 화합물 반도체 웨이퍼 및 발광소자
JP7133786B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法
CN107316800B (zh) 自支撑氮化镓层及其制备方法
JPWO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
CN103872200A (zh) 形成半导体层的方法、半导体发光器件及其制造方法
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
JP2009212112A (ja) エピタキシャルウェーハ
JP2010073749A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP5076236B2 (ja) 半導体装置及びその製造方法
KR100606454B1 (ko) 3족 금속막을 이용한 질화갈륨소자 제작방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220819

R151 Written notification of patent or utility model registration

Ref document number: 7133786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151