KR100606454B1 - 3족 금속막을 이용한 질화갈륨소자 제작방법 - Google Patents

Abstract

본 발명은 종래의 저온 버퍼층을 사용하는 방법의 문제점을 해결하고자 하는 것으로서, 본 발명의 GaN 소자 제작방법은, 기판을 제공하는 단계와, 상기 기판의 온도를 200℃~1300℃로 변화 시키는 단계와, 상기 기판상에 III족 금속막을 증착하는 단계와, H2 및 N2 중 적어도 어느 한 기체를 공급하면서 상기 III족 금속막이 증착된 기판의 온도를 900℃~1300℃ 로 상승시키는 단계와, 상기 III족 금속막이 증착된 기판에 질소원 기체를 공급하여 표면을 질화처리하는 단계와, 상기 질화처리된 기판상에 u-GaN 박막을 형성시키는 단계와, 상기 성장된 GaN 박막 위에 GaN 소자를 성장시키는 단계를 포함한다.

Description

3족 금속막을 이용한 질화갈륨 소자 제작방법{A METHOD FOR FABRICATING GaN DEVICE USING III METAL LAYER}

도 1은 본 발명의 기본적인 실시예를 나타내는 흐름도.

도 2는 도 1의 흐름도를 시간 및 온도에 대해 표현한 공정도.

도 3은 본 발명의 질화처리된 Ga 금속막과 종래의 저온 GaN 버퍼층의 표면을 촬영한 사진.

도 4는 본 발명의 III족 금속막 형성 단계부터 질화처리 단계까지의 상황을 모식적으로 나타낸 도면.

도 5는 질화물 시드층을 이용한 u-GaN층 형성과정을 모식적으로 나타낸 도면.

도 6은 본 발명을 이용하여 u-GaN층까지 형성된 기판 상태를 모식적으로 나타낸 도면.

본 발명은 GaN LED(light emitting diode) 소자 또는 GaN LD(laser diode) 소자를 제작하는 방법에 관한 것으로서, 좀 더 상세하게는 III족 금속막을 이용하 여 보다 양질의 결정구조를 갖는 GaN 소자를 제작하는 방법에 관한 것이다.

GaN LED는 청색 및 자외선 계열의 빛을 발광하는 소자로서 최근 휴대폰 등의 키패드에 사용되는 백라이트나 백색 LED를 만드는데 있어서 중요하게 이용되고 있다. 또한 GaN LD는 그 발진 파장이 기존의 적색 레이저에 비해 짧으므로 인해서 대용량을 가진 DVD 타이틀 등에 응용하기 위해서 활발히 연구되고 있는 중이다.

수명이 길고 동작이 안정적이며 고휘도를 발하는 GaN 소자를 제작하기 위해서는 소자의 각 층을 이루는 에피택시층이 얼마나 양질의 결정구조 여부가 대단히 중요한 문제인데, 이러한 양질의 결정구조에는 기판과 그 상부에서 성장하는 GaN소자와의 격자 정합성 등이 큰 영향을 미친다. 하지만, GaN는 그 격자상수 및 결정구조에 적합한 기판을 아직 발견하지 못한 상황이므로, 일반적으로는 비교적 결정 구조가 GaN와 유사한 사파이어(sapphire)를 GaN 성장 기판으로 지금까지 사용해 왔다. 사파이어 기판을 사용할 경우, 두 물질간의 격자상수 및 열팽창계수의 차를 어느 정도 해소하기 인해서 GaN 소자와 사파이어 기판 사이에 저온 GaN 버퍼층을 두는 것이 일반적이다.

하지만, 이러한 버퍼층을 채용한 GaN 소자도 비교적 결정결함 밀도가 높은 편으로서, 버퍼층 상에 형성된 GaN층의 결함 밀도는 공정 조건 및 상황에 따라 차이는 있으나 평균적으로 약 1×10⁸cm-2 에서 1×10¹⁰cm-2 달한다고 알려져 있다. 이러한 결정 결함들은 소자의 안정적인 작동을 방해하고 활성층 등에서 홀-전자 결합의 효율을 떨어뜨리며 작동 전압의 상승을 초래한다.

따라서 효율적인 고휘도 발광을 위해서는 이러한 저온 버퍼층보다 좀 더 양질의 에피택시 층을 성장시킬 수 있는 새로운 방법이 요구된다.

본 발명은 전술한 종래 저온 버퍼층을 사용하는 방법의 문제점을 해결하고자 하는 것으로서, 저온 버퍼층 대신 III족 금속막을 이용한 새로운 GaN 결정 성장 방법을 제공하는 것을 목적으로 한다.

본 발명은 이러한 III족 금속막을 이용한 결정성장 방법을 통하여 양질의 GaN 소자를 제작하는 방법을 제공하는 것을 또 다른 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명의 GaN 소자 제작방법은, 기판을 제공하는 단계와, 상기 기판의 온도를 200℃ ~ 1300℃ 로 변경하는 단계와, 상기 기판상에 III족 금속막을 증착하는 단계와, H₂ 및 N₂ 중 적어도 어느 한 기체를 공급하면서 상기 III족 금속막이 증착된 기판의 온도를 900℃~1300℃ 로 상승시키는 단계와, 상기 III족 금속막이 증착된 기판에 질소원 기체를 공급하여 표면을 질화처리하는 단계와, 상기 질화처리된 기판상에 u-GaN 및 GaN 소자를 성장시키는 단계를 포함한다.

여기서 상기 III족 금속막은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 중 하나 또는 그 합금 등으로 구성될 수 있으며, 상기 기판은 사파이어, 탄화실리콘(SiC), 실리콘(Si) 중 어느 한 물질로 구성된 기판일 수 있다. 또한, 상기 질소원 기체는 암모니아, 하이드라진(hydrazine) 중 적어도 어느 한 물질로 구성될 수 있다.

이하, 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

도 1은 본 발명의 기본적인 실시예를 나타내는 흐름도이고 도 2는 도 1의 흐름도를 시간 및 온도 축에 도시한 것으로서 동일한 과정은 동일한 단계부호(S1 ~ S10)로 표시하였다.

본 발명에서 사용하는 기판은 사파이어, SiC 및 Si 중 어느 하나의 물질로 이루어진 기판을 사용할 수 있다. 본 발명에서 사용하는 에피택시 성장 방법은 종래와는 달리 기판과의 정합성에 크게 의존하지 않는 방식이므로, 사파이어 외에도 탄화실리콘(SiC)이나 실리콘도 기판으로 사용가능한 것이다.

상기 기판은 아세톤 등으로 세척된 다음, 반응로에 장입된 후 수소 분위기에서 그 온도를 1300℃ 이하까지 상승시켜(S1) 기판 표면에 흡착된 유기물질 및 기타 불순물 등을 제거하는 전처리 과정을 거친다(S2). 전처리 과정은 약 1분에서 약 10분 정도 진행할 수 있다.

상기 전처리 과정이 끝난 후, 기판 온도를 다시 200℃~1300℃ 로 변경시켜 금속막 형성 단계를 수행한다(S4). 본 실시예에서는 약 200℃, 약 580 ℃ 및 약 1300℃에서 반응로 내에 III족 유기금속 원인 TMG(TrimethylGallium)와 수소 및/또는 질소를 공급하면서 III족 금속막을 형성하는 단계를 수행하였다(S4). 이 때 반응로내의 기압은 약 250 Torr 이다. 위 온도에서 증착되는 금속막질은 유사하였지만, 온도가 200℃이하일 때는 TMG 가 잘 분해되지 않았고 온도가 1300℃ 이상에서 는 금속막이 형성되는 속도가 너무 느려 실질적으로는 바람직하지 않게 된다. 또한, 상기 금속막들은 사용되는 III족 금속원소에 따라 적정한 증착 온도가 조금씩 다르고, 후속하는 열적인 에칭 공정 등을 거쳐 다시 재결정화 등이 진행되므로 굳이 이 범위 외의 온도에서 공정을 수행할 필요는 없다.

본 실시예에서는 III족 금속막으로서 TMG를 이용한 갈륨 금속막을 이용하였지만, 그 밖에 TEG 등의 금속 유기 소스나, 클로라이드 계열의 전구체를 금속 소스원으로 이용할 수도 있으며, 나머지 III족 원소인 보론(B), 알루미늄(Al), 인듐(In) 등의 소스원도 마찬가지이다. 또한 금속막은 상기 III족 원소 중 어느 하나, 또는 이들이 혼합된 형태도 가능하며 혼합된 경우에는 합금화된 금속막이 이용된다.

본 실시예에서 사용된 온도 중 하나인 580℃에서 상기 Ga금속막이 형성된 후, 공급되던 III족 금속원 가스의 공급을 중단한다(S5). 그 다음, 수소 및/또는 질소만을 반응로내에 공급하면서 기판의 온도를 약 900℃ ~ 1300℃, 바람직하게는 약 950℃ ~ 1100℃, 좀 더 바람직하게는 약 1000℃ 사이에 유지한 후, 금속막을 에칭하는 단계를 거친다(S6).

이 단계의 에칭은 고온에서 III족 금속막 표면에 약하게 결합된 금속 원자들의 결합이 끊어지며 금속막이 작고 골고루 분산된 금속 입자층 형태로 변하는 단계이므로 전술한 금속막 형성 단계(S4)와 실질적인 구분을 할 수 없을 정도로 연속하여 수행될 수도 있다. 즉, 가령 약 1000℃에서 금속막 형성 단계(S4)를 수행하는 경우, TMG 등의 금속원 가스 공급을 중단한 채(S5) 온도를 이 상태내에서 유지하면, 곧바로 에칭단계(S6)가 자동적으로 진행될 수도 있다.

이러한 에칭 단계(S6)는 온도를 상승시키면서 수행할 수도 있지만 상기 온도 범위 중 어느 한 온도에서 정지한 채로 수행할 수도 있음은 물론이다. 또한 그 에칭 시간은 금속막이 아일랜드 형상으로 재결정화되는 정도이면 충분하다. 본 실시예에서는 전술한 1000℃에서 4분~5분 정도로 수행하였다.

상기 금속막을 열 에너지를 이용하여 에칭한 후, 암모니아 또는 하이드라진 가스를 상기 반응로내에 공급하는 질화처리 단계를 수행한다(S7). 이 질화처리 단계는 상기 온도 상승에 따른 최종 온도인 약 900℃ ~ 1300℃에서 수행되는데 이 때 반응로내의 압력은 약 250Torr 이다. 질화처리가 상기 900℃ 이하에서 진행될 경우에는 FCC구조인 III족 금속이 HCP구조인 III족 질화물로 재결정화되는 것이 용이하지 않고, 1300℃ 이상의 경우에는 장비 안정정이나 효율면에서 그리 바람직하지 않다.

이러한 질화처리 단계를 거치면 상기 분산된 금속 입자층은 골고루 미세하게 분산된 III족 질화물 입자층으로 변하게 된다(S8).

이러한 질화처리 단계를 거친 후의 질화물 입자층은 그 후 공정에서 양질의 결정질을 가진 GaN 에피택시 층을 성장시키는데 필요한 시드층(seed layer)으로서 작용한다.

질화처리 단계를 거친 후, 다시 온도를 약 950℃ ~ 1300℃로 변화시킨 후, 불순물이 도핑되지 않은 undoped-GaN층(이하 u-GaN층이라 한다)을 성장시키면(S9) 결정결함이 기존 공정에 비해 약 1/10로 감소한 양질의 u-GaN층을 성장시킬 수 있 다.

상기 u-GaN을 성장시킨 후 n-GaN, 활성층, p-GaN 층, 컨택층 및 전극 등을 순차로 적층시켜 GaN LED 소자를 제작하거나 또는 여기에 캐비티(cavity)를 형성하여 GaN 레이저 다이오드를 형성하는 단계(S10)는 기존의 공정과 동일하므로 상세 설명은 생략한다. 다만, 상기 활성층 형성 시, 필요한 발진 파장에 따라 알루미늄, 인듐 등을 갈륨에 포함시켜 그 발진 파장을 자외선부터 청녹색 계열까지 다양하게 변화시킬 수 있음은 물론이다.

도 2의 온도 다이아그램은 전술한 각 단계의 온도에서 수행하는 상황 중 일부 실시예의 온도를 모식적으로 도시한 것이므로, 온도가 하강하거나 상승하는 것처럼 보이는 구간은 실질적으로 하강이나 상승이 아닐 수 있다. 따라서 도 2는 본 발명의 이해를 돕기 위한 것이므로 본 발명의 권리범위 해석에 사용되어서는 안 된다.

도 3a는 본 발명을 이용하여 상기 질화처리된 기판의 표면 상태를 AFM으로 찍은 사진이며, 도 3b는 종래 기술의 GaN 버퍼층을 가진 기판을 찍은 사진으로서 본 발명과 대비하기 위한 것이다. 도면에서 알 수 있듯이 본 발명을 이용한 도 3a의 기판 표면의 입자 분포는 비교적 작고 그 크기가 거의 동일한 입자들로 구성된 GaN 입자층이 형성되었음을 볼 수 있는데 반해, 기존의 GaN 버퍼층은 그 표면의 거칠기가 일정하지 않음을 알 수 있다. 후술하는 u-GaN증착 공정에서 이러한 두 기판의 표면 형상 차이로 인해 본 발명은 기존 저온 GaN 버퍼층과는 전혀 다른 성장 기재를 갖게 된다.

이하에서는, 전술한 본 발명의 기판이 기존의 GaN 버퍼층을 이용한 경우보다 결정결함이 더 적고 우수한 에피택시층을 성장시킬 수 있는 본 발명의 기재(mechanism)를 설명하고자 한다. 참고로 본 발명의 기재는 정확한 측정에 근거를 둔 것은 아니며, 전술한 AFM 사진과 최종적인 표면에서의 결함 밀도에 대한 육안 측정을 바탕으로 본 발명자가 추측하는 기재임을 밝힌다.

도 4는 전술한 단계 S4 ~ S8 사이에 발생할 것이라고 추측되는 기판(10) 표면의 상태를 모식적으로 나타낸 것이다.

기판을 전처리한 후(S2), 기판 온도를 200℃ ~ 1300℃ 로 변경하고(S3), III족 금속원 가스 및 수소 또는 질소를 함께 공급하면서 금속막 형성 단계를 거치면, 기판(10) 표면에는 도 4a에 도시된 바와 같이 금속 입자들(20)이 증착되면서 곳곳에 공극과 비정질들이 산재하는 형태인 금속막이 기판 전면에 걸쳐 형성된다.

상기 금속막 형성 후, 금속원 가스의 공급을 중단한다(S5). 그 다음, 형성된 금속막을 열적으로 에칭하면서 동시에 재결정하는 단계를 거치기 위해서 기판의 온도를 900℃ ~ 1300℃로 유지한다(S6).

도 4b에 도시된 온도 상승 단계에서, 표면에 약하게 결합되어 있던 금속 입자들은 기판 표면과의 결합이 끊어지면서 다시 분위기 가스속으로 증발하거나(20") 또는 열역학적인 안정을 위해서 주변에 형성되는 금속 클러스터(cluster, 400)에 흡착되면서 재결정에 기여하게 된다(20'). 결국 이러한 단계를 거치면서 서로 일정 거리로 이격된 상태이며 그 크기가 작고 균질한 금속 클러스터들이 서로 거의 균일한 간격으로 이격되어 기판 표면에 골고루 형성된다. 이러한 균일성은 기판 표면에 서의 엔탈피 및 엔트로피에 의해 자연스럽게 형성되는 것이다.

이 상태의 기판에 질소원 가스인 암모니아나 하이드라진(hydrazine)을 공급하면, 금속 클러스터들은 활성화된 질소(N*)들과 결합하면서 질화물(30)로 변하는 질화물 입자층 형성 단계를 거친다(S7). 도 4c는 이러한 상태를 모식적으로 나타낸 것으로서,클러스터 표면은 모두 질화물(30)로 변성되고 그 내부에는 아직 질화물로 변성되지 않은 금속입자(20)가 혼재하고 있다. 시간이 지나면 이 금속들도 모두 질화물로 빠르게 변성된다. 이하에서는 이처럼 변성된 질화물 분포들을 질화물 시드(seed)라 칭한다.

이러한 질화물 입자층 형성 단계를 거치면, 최초에는 금속막으로 형성되었던 층이 작고 균일하게 분산된 질화물 시드로 변하게 된다. 도 5는, 전술한 공정으로 형성된 질화물 시드가 어떻게 양질의 GaN 결정질을 형성하는데 기여하는지를 설명하기 위한 도면이다.

도 5a에서, 모식적으로 도시된 질화물 시드(40)가 기판(10) 표면에 균일하게 분포하고 있는 것을 볼 수 있다. 이러한 질화물 시드가 형성되면, 본격적인 GaN 층을 형성하기 위해서 반응로 내의 온도를 GaN 성장온도인 약 950℃ ~ 1300℃로 변화시킨 후, u-GaN층을 형성하기 위한 TMG 및 NH3가스를 반응로내에 공급한다(S9).

가스 공급 초기에 형성되는 u-GaN은 질화물 시드(40)가 열역학적으로 결정 성장이 쉬운 핵생성 자리이므로 이에 우선적으로 성장하며 성장 방식은 횡적 성장 방식(lateral growth)을 주로 취하는 것으로 보인다. 즉, 도 5b에 도시된 바와 같이, 초기의 u-GaN(50)은 자신과 화학적 성질이 동일하거나 극히 유사한 III족 질화 물인 질화물 시드를 중심으로 그 좌우로 성장하는 방식인데, 이 때 성장되는 결정질은 질화물 시드와는 같은 III-V족 화합물이므로 서로 격자상수 및 구조 등이 극히 유사하여 그 사이에 스트레스나 결함이 거의 발생하지 않으며, 특히 질화물 시드가 Ga 금속막으로부터 출발한 경우에는 더욱 그러하다.

또한 횡축이 주 성장축이므로 하부 기판의 영향을 별로 받지 않고 시드간의 거리가 그리 멀지 않으므로 인해서 그 크기도 크지 않다. 따라서 거의 결정결함이 없는 완벽한 에피택시층이 이 때 성장하는 것으로 판단된다.

성장 단계가 계속 진행되면(도 5c), 인접한 질화물 시드들로부터 성장이 시작된 결정질들은 그 크기가 커지면서 서로 직접적으로 부딪혀 질화물 시드들 사이의 간격을 메우고, 이러한 현상이 기판 전면에 걸쳐 발생하면서 기판 전면을 덮는 초기 u-GaN층(50‘)이 형성된다.

이러한 초기 u-GaN층(50‘)은 종래의 저온 GaN 버퍼층과는 비교할 수 없을 정도로 그 결함 밀도가 작다. 이 층에 발생하는 대부분의 결함들은 전술한 도 5b의 성장층들이 부딪친 계면(500)에서 발생하는 적층 결함(stacking fault)들인데, 그 절대적인 수가 기존의 결함밀도에 비해 작고 이 또한 고온에서 발생하는 전위의 재배열 등으로 인해 상당수가 소멸된다. 따라서 본 발명에서 성장시킨 초기 u-GaN(50’)은 기존의 저온 버퍼층과는 비교할 수 없을 정도로 결함이 적고 그 표면 형상(surface morphology) 또한 우수하다.

도 6에서, 상기 초기 u-GaN층(50‘) 성장 후에도 좀 더 성장 시간을 지속시켜 두터운 u-GaN층(60)을 성장시킨 다음, 그 상부에 도시되지 않은 n-GaN, 인듐이 나 알루미늄이 첨가될 수 있는 GaN 활성층, p-GaN층, 전극층 등을 성장시키고 필요한 경우, 오믹 컨택층이나 윈도우층을 추가로 성장시킬 수 있다. 또한 GaN LD를 제작하는 경우에는 파브리-페로(pabry-perot) 공진기 등을 형성한다. 이러한 LED나 LD 제작공정은 일반적으로 잘 알려져 있으므로 더 이상의 상세한 설명은 생략한다.

본 발명은 GaN 소자 제작시에 기판에 사용되는 종래의 저온 GaN 버퍼층이 가지는 고밀도 결함 문제 등을 해결하기 위한 것으로서, 저온 버퍼층 대신에 기판 표면에 균질하게 분산된 III-V족 시드층을 이용하는 방법에 관한 것이다.

본 발명에서 제공되는 GaN 성장 방법 및 소자 제작 방법을 이용하면 기존의 저온 버퍼층을 이용하는 방법에 비해서 월등히 결정 결함이 적고 소자의 수명 및 휘도가 획기적으로 향상된 양질의 GaN 발광소자 또는 GaN 레이저 다이오드를 생산할 수 있다.

이러한 본 발명의 기술적 사상을 이해한 이 분야의 통상의 지식을 가진 자라면 전술한 실시예 들에서 각 공정 단계의 온도를 약간씩 변경하거나 또는 도핑 원소들을 추가하는 방식의 다양한 변형예들을 손쉽게 생각해 낼 수 있을 것이다. 따라서 이러한 변형예들 또한 본 발명의 권리범위에 속하는 것들이므로, 본 발명의 권리범위는 이하의 청구범위에 의해 정해져야 한다.

Claims (9)

1. GaN 소자 제작방법에 있어서,

   기판을 제공하는 단계와,

   상기 기판의 온도를 200℃~1300℃ 로 변경시키는 단계와,

   상기 기판상에 III족 금속막을 증착하는 단계와,

   상기 III족 금속막을 증착하는 단계를 중단한 후, H2 및 N2 중 적어도 어느 한 기체를 공급하면서 상기 III족 금속막이 증착된 기판의 온도를 900℃~1300℃ 로 변경하여 상기 III족 금속막을 아일랜드 형상으로 에칭하는 단계와,

   상기 아일랜드 형상으로 에칭된 III족 금속막이 증착된 기판에 질소원 기체를 공급하여 아일랜드 형상으로 에칭된 III족 금속막 표면을 질화처리하여 III족 질화물 아일랜드를 형성하는 단계와,

   상기 III족 질화물 아일랜드를 시드(seed)로 하여 그 상부에 GaN 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 GaN 소자 제작방법."
2. 제1항에 있어서, 상기 III족 금속막은 B, Al, Ga, In 중 적어도 어느 한 물질로 구성된 것을 특징으로 하는 GaN 소자 제작방법.
3. 제1항에 있어서, 상기 기판은 사파이어, SiC, Si 중 어느 한 물질로 구성된 기판인 것을 특징으로 하는 GaN 소자 제작방법.
4. 제1항에 있어서, 상기 질소원 기체는 암모니아, 하이드라진(hydrazine) 중 적어도 어느 하나 이상의 물질로 구성된 기체인 것을 특징으로 하는 GaN 소자 제작방법.
5. 제1항에 있어서, 상기 기판상에 III족 금속막을 증착하는 단계는 수소 및 질소 분위기 중 적어도 어느 하나 이상의 분위기에서 진행되는 것을 특징으로 하는 GaN 소자 제작방법.
6. 제1항에 있어서, 상기 GaN 소자는 GaN로 구성된 활성층을 가진 소자로서 상기 활성층은 Al 및 In 중 적어도 어느 한 물질을 화합물로서 추가로 포함하는 것을 특징으로 하는 GaN 소자 제작방법.
7. 제1항에 있어서, 상기 GaN 소자는 LED 및 레이저 다이오드 중 어느 하나의 소자인 것을 특징으로 하는 GaN 소자 제작방법.
8. 제1항에 있어서, 상기 III족 금속막 증착단계 이전에 상기 제공된 기판을 1300℃의 수소 분위기에서 전처리하는 단계를 추가로 포함하는 것을 특징으로 하는 GaN 소자 제작방법.
9. 제1항에 있어서, 상기 GaN 소자는 950℃ ~ 1300℃ 에서 성장되는 것을 특징으로 하는 GaN 소자 제작방법.

Images