JPWO2011099469A1 - 構造体、及び半導体基板の製造方法 - Google Patents

構造体、及び半導体基板の製造方法 Download PDF

Info

Publication number
JPWO2011099469A1
JPWO2011099469A1 JP2011553839A JP2011553839A JPWO2011099469A1 JP WO2011099469 A1 JPWO2011099469 A1 JP WO2011099469A1 JP 2011553839 A JP2011553839 A JP 2011553839A JP 2011553839 A JP2011553839 A JP 2011553839A JP WO2011099469 A1 JPWO2011099469 A1 JP WO2011099469A1
Authority
JP
Japan
Prior art keywords
plane
base substrate
group
group iii
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011553839A
Other languages
English (en)
Other versions
JP5814131B2 (ja
Inventor
隆文 八百
隆文 八百
ヒョン ヅェ イ
ヒョン ヅェ イ
藤井　克司
克司 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2011553839A priority Critical patent/JP5814131B2/ja
Publication of JPWO2011099469A1 publication Critical patent/JPWO2011099469A1/ja
Application granted granted Critical
Publication of JP5814131B2 publication Critical patent/JP5814131B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

構造体は、サファイアの下地基板と、前記下地基板の上に配されたＩＩＩ族窒化物半導体の半導体層とを有し、前記下地基板の上面は、｛１−１００｝面群に属するｍ面から、前記ｍ面に直交し｛１１−２０｝面群に属するａ面の法線に対して、０．５°以上４°以下の角度で傾けた結晶面である。

Description

本発明は、構造体、及び半導体基板の製造方法に関する。
ＩＩＩ族窒化物半導体は、次世代の低消費電力型の照明や高周波・高出力電子デバイス用の材料として注目を集めている。ＩＩＩ族窒化物半導体は、紫外・青色・緑色・白色発光ダイオードや紫外・青色・緑色レーザーダイオード、高周波・高出力電子デバイスなどに応用されている。特に、照明用途では、蛍光灯に代わるものとして高出力の発光ダイオードの作製方法について鋭意研究がすすめられている。
下地基板の上にＩＩＩ族窒化物半導体を成長させる場合、下地基板の上面は、｛０００１｝面群の面とされることが多い。この｛０００１｝面群の面の上に成長したＩＩＩ族窒化物半導体は、ＩＩＩ族原子とＶ族原子との間の自発分極効果やＩＩＩ族原子の原子間距離とＶ族原子の原子間距離との差が大きなことに起因して引き起こされるピエゾ電界効果の影響により、その特性が低下する傾向にある。すなわち、ＩＩＩ族窒化物半導体が発光ダイオードやレーザーダイオードなどの発光素子に用いられた場合、量子井戸内のキャリアの空間的分離が生じ、活性層におけるキャリアの発光再結合が阻害されるため、発光素子における効率が低下する傾向にある。
それに対して、極性がない（無極性の）｛１−１００｝面群の面や｛−１２−１０｝面群の面、もしくは、極性が小さい（半極性の）｛１０−１２｝面群の面を下地基板の上面として用いることが提案されている。このうち、｛１−１００｝面群の面を下地基板の上面として下地基板の上に成長したＩＩＩ族窒化物半導体は、そのドーピングや組成制御の特性も良いことから、特に注目されている。
特許文献１には、（１−１００）面（ｍ面）を主面とするサファイア基板の上にＧａＮ系窒化物半導体を結晶成長させることが記載されている。このサファイア基板の主面は、理想的にジャストｍ面であるが、許容できる誤差範囲としてジャストｍ面からａ軸方向及びｃ軸方向の双方に±０．５°以下傾斜した結晶面とすることがもっとも望ましいとされている。これにより、特許文献１によれば、良質なＧａＮ系窒化物半導体のエピタキシャル成長膜を得ることができるとされている。
特開２００９−２３９２５０号公報
しかし、本発明者が検討を行ったところ、サファイア基板の上面をジャストｍ面として、サファイア基板の上にＧａＮを成長させると、ＧａＮ内に非常に多くの双晶が発生する上、サファイア基板の上面（ｍ面）とＧａＮの成長面（ｍ面）との間における格子不整合が大きいために、ＧａＮ（ＩＩＩ族窒化物半導体）の結晶性も良くできないことを見出した。
本発明の目的は、ｍ面を成長面とするＩＩＩ族窒化物半導体の半導体層における結晶性を向上することにある。
本発明の第１側面にかかる構造体は、サファイアの下地基板と、前記下地基板の上に配されたＩＩＩ族窒化物半導体の半導体層とを備え、前記下地基板の上面は、｛１−１００｝面群に属するｍ面から、前記ｍ面に直交し｛１１−２０｝面群に属するａ面の法線に対して、０．５°以上４°以下の角度で傾けた結晶面であることを特徴とする。
本発明の第２側面にかかる半導体基板の製造方法は、第１の期間に、サファイアの下地基板を第１の温度に加熱した状態で、前記下地基板の上面へＶ族原料を供給せずにＩＩＩ族原料を供給することにより、前記下地基板の上面を処理する第１の工程と、前記第１の期間に続く第２の期間に、前記下地基板を前記第１の温度に加熱した状態で、前記下地基板の上面へ前記ＩＩＩ族原料に加えて前記Ｖ族原料を供給することにより、前記下地基板の上にＩＩＩ族窒化物半導体の半導体層を成長させる第２の工程とを備え、前記下地基板の上面は、｛１−１００｝面群に属するｍ面から、前記ｍ面に直交し｛１１−２０｝面群に属するａ面の法線に対して、０．５°以上４°以下の角度で傾けた結晶面であることを特徴とする。
本発明の第３側面にかかる半導体基板の製造方法は、本発明の第２側面にかかる半導体基板の製造方法の特徴に加えて、前記第１の期間の長さは、１０秒以上３００秒以下であることを特徴とする。
本発明の第４側面にかかる半導体基板の製造方法は、本発明の第２側面又は第３側面にかかる半導体基板の製造方法の特徴に加えて、前記第２の期間に続く第３の期間に、前記半導体層の上面へ前記ＩＩＩ族原料を供給せずに前記Ｖ族原料を供給しながら、前記第１の温度から第２の温度へ昇温する第３の工程と、前記第３の期間に続く第４の期間に、前記下地基板を前記第２の温度に加熱した状態で、前記半導体層の上面へ前記ＩＩＩ族原料及び前記Ｖ族原料を供給することにより、前記半導体層の上にＩＩＩ族窒化物半導体の第２の半導体層を成長させる第４の工程とをさらに備えたことを特徴とする。
本発明によれば、ｍ面を成長面とするＩＩＩ族窒化物半導体の半導体層における結晶性を向上することができる。
図１は、本発明の実施形態にかかる半導体基板の製造方法を示す工程断面図である。 図２は、本発明の実施形態にかかる半導体基板の製造方法を示すタイムフロー図である。 図３は、本発明の実施形態における結晶面を説明するための図である。 図４は、比較例２におけるＧａＮ層のＸ線分析の結果を示す図である。 図５は、実施例１におけるＧａＮ層の表面の光学顕微鏡写真である。 図６は、実施例１における欠陥密度と傾斜角との関係を示す図である。 図７は、実施例１におけるＧａＮのバッファ層の表面のＳＥＭ写真である。 図８は、実施例１におけるＸ線半値幅と傾斜角との関係を示す図である。 図９は、比較例３における結晶面を説明するための図である。 図１０は、比較例１におけるＧａＮ層のＸ線分析の結果を示す図である。 図１１は、比較例３におけるＧａＮのバッファ層の表面の光学顕微鏡写真である。 図１２は、比較例３におけるＧａＮのバッファ層の表面のＳＥＭ写真である。 図１３は、比較例３におけるＧａＮ層の表面のＳＥＭ写真である。
本発明の実施形態にかかる半導体基板の製造方法を、図１及び図２を用いて説明する。図１は、本発明の実施形態にかかる半導体基板の製造方法を示す工程断面図である。図２は、本発明の実施形態にかかる半導体基板の製造方法を示すタイムフロー図である。図３は、本発明で使用したサファイア結晶の表面と結晶面・結晶方位の関係を表した模式図であり、本発明の実施形態における結晶面を説明するための図である。以下では、ＩＩＩ族窒化物半導体として主にＧａＮを例として説明するが、他の物質系（例えば、Ｉｎ−Ｇａ−Ｎ、Ｇａ−Ａｌ−Ｎ、Ｉｎ−Ｇａ−Ａｌ−Ｎ）に関しても同様である。
図１（ａ）に示す工程では、下地基板１０を準備する。下地基板１０は、サファイア（Ａｌ２Ｏ３）の単結晶で形成されている。下地基板１０の上面１０ａは、ｍ面からａ面の法線に対して角度θ１で傾けた結晶面ＣＳ１である（図３参照）。ｍ面は、｛１−１００｝面群に属する面である。ａ面は、そのｍ面に直交し｛１１−２０｝面群に属する面である。θ１は、０．５°以上４°以下の値である。サファイアの単結晶は、擬似六方晶系の結晶構造を有する。
図３（ａ）に示すように、｛１−１００｝面群に属するｍ面は、例えば、（１０−１０）面である。そのｍ面に直交し｛１１−２０｝面群に属するａ面は、例えば、（−１２−１０）面である。図３（ｂ）に示すように、ａ面の法線は、（＜−１２−１０＞方位群に属する）［−１２−１０］方位を向いている。このとき、図３（ｃ）に示すように、下地基板１０の上面１０ａを構成する結晶面ＣＳ１は、ｍ面（１０−１０）におけるａ面（−１２−１０）と反対側の辺ＣＳ１ａを軸として、ａ面の法線［−１２−１０］に対して角度θ１で傾けた結晶面である。角度θ１は、０．５°以上４°以下の値である。
ここで、仮に、角度θ１を０．５°未満とすると、後の工程で下地基板１０の上にＩＩＩ族窒化物半導体の半導体層（例えば、ＧａＮ層）を成長させた場合に、その半導体層内に非常に多くの双晶が発生するために、半導体層の結晶性も良くできない可能性がある（図８参照）。加えて、角度θ１を０．５未満に制御するように加工することは、加工装置の加工精度の制約があるので困難である。
それに対して、本実施形態では、角度θ１を０．５°以上とするので、後の工程で下地基板１０の上にＩＩＩ族窒化物半導体の半導体層（例えば、ＧａＮ層）を成長させた場合に、後述のように半導体層内に発生する双晶を大幅に低減できるので、半導体層の結晶性を向上できる（図８参照）。
また、仮に、角度θ１を４°より大きくすると、後の工程で下地基板１０の上にＩＩＩ族窒化物半導体の半導体層（例えば、ＧａＮ層）を成長させた場合に、その半導体層の表面に発生するピットの密度が実用的に許容される範囲（すなわち、５×１０５／ｃｍ２以下）を超えて大きくなってしまう可能性がある（図６参照）。
それに対して、本実施形態では、角度θ１を４°以下とするので、後の工程で下地基板の上にＩＩＩ族窒化物半導体の半導体層（例えば、ＧａＮ層）を成長させた場合に、その半導体層の表面に発生するピットの密度を実用的に許容される範囲（すなわち、５×１０５／ｃｍ２以下）内に収めることができる（図６参照）。
次に、図２（ａ）に示すように、時刻ｔ０〜ｔ１の期間において、下地基板１０の温度を常温から第１の温度Ｔ１まで加熱する。第１の温度Ｔ１は、７００℃以上９００℃以下の温度である。
ここで、仮に、第１の温度Ｔ１を７００℃未満とすると、後の工程で下地基板１０の上にＩＩＩ族窒化物半導体の半導体層２０の品質低下、ひいては半導体層２０を成長できない可能性がある。また、仮に、第１の温度Ｔ１を９００℃より高くすると、ｍ面を成長面とするＩＩＩ族窒化物半導体の半導体層２０を成長させようとしても、表面ラフネスの増加、ひいては成長面が他の面方位の混ざった面となってしまうので、所望の成長面を有する半導体２０を得ることが困難になる。
また、このとき、図２（ｂ）に示すように、下地基板１０の上面１０ａへＶ族原料及びＩＩＩ族原料を供給せずにキャリアガスを供給する。以後、キャリアガスは、下地基板１０の上面１０ａへ継続的に供給する。キャリアガスは、結晶成長に対して不活性であるガスである。キャリアガスは、例えば、水素ガス、窒素ガス、アルゴンガスなどである。
そして（第１の工程）、第１の期間ＴＰ１に、サファイアの下地基板１０を第１の温度Ｔ１に加熱した状態で、下地基板１０の上面１０ａへＶ族原料を供給せずにＩＩＩ族原料を供給する。これにより、下地基板１０の上面１０ａを処理する。Ｖ族原料は、窒素の水素化物又は有機金属である。Ｖ族原料は、例えば、アンモニアガスである。ＩＩＩ族原料は、ＩＩＩ族原子の塩化物又は有機金属である。すなわち、ＩＩＩ族原料は、ＩＩＩ原子−ＣｌやＩＩＩ原子−Ｃｌ３、又はこれらの有機金属であるトリメチルＩＩＩ族化合物やトリエチルＩＩＩ族化合物などである。しかしながら、ＩＩＩ族原料は、特にこの例示した物質に限定されるものではない。成長すべきＩＩＩ族窒化物半導体がＧａＮである場合、ＩＩＩ族原料は、例えば、ＧａＣｌガスである。
なお、ＩＩＩ族窒化物半導体が他の物質系である場合、ＩＩＩ族原料は、その含まれるＩＩＩ族原子（Ｉｎ、Ｇａ、Ａｌのうちの１つ以上）の塩化物又は有機金属になる。
ここで、仮に、第１の期間ＴＰ１に、下地基板１０の上面１０ａへＶ族原料とＩＩＩ族原料との両方を供給すると、ｍ面を成長面とするＩＩＩ族窒化物半導体の半導体層２０を成長させようとしても、成長面が他の面方位の混ざった面となってしまうので、所望の成長面を有する半導体２０を得ることが困難になる。
それに対して、本実施形態では、第１の期間ＴＰ１に、下地基板１０の上面１０ａへＶ族原料を供給せずにＩＩＩ族原料を供給する。これにより、下地基板１０の上面１０ａを処理するので、下地基板１０の上面１０ａを、ｍ面を成長面とするＩＩＩ族窒化物半導体の半導体層２０がその上に成長しやすい状態にすることができる。これにより、後の工程で、ｍ面を成長面とするＩＩＩ族窒化物半導体の半導体層２０を下地基板１０の上に成長させることができる。
なお、ＩＩＩ族原料の供給を開始する時刻（第１の期間ＴＰ１の開始時刻）における下地基板１０の温度は、７００℃から９００℃の間であれば問題ないが、さらに望ましくは７５０℃から８５０℃、さらに望ましくは７７５℃から８２５℃である。すなわち、第１の期間ＴＰ１の開始時刻は、下地基板１０の温度が第１の温度Ｔ１に達する時刻ｔ１の直前であってもよい。このＩＩＩ族原料の供給を開始する際の下地基板１０の温度が７００℃より低いと、その後に成長させる半導体層２０の結晶学的な品質（結晶性）が低下するため、さらにその後に成長させた半導体層（第２の半導体層）３０の結晶性も低下してしまう。また、ＩＩＩ族原料の供給を開始する際の下地基板１０の温度が９００℃より高いと、その後に成長させる半導体層２０の表面ラフネスが増加する上、クラックなどの発生も起こってしまう。
また、第１の期間ＴＰ１の長さは、１０秒以上３００秒以下である。第１の期間ＴＰ１の長さは、１０秒から３００秒の間の値であれば問題ないが、望ましくは３０秒から１８０秒、さらに望ましくは４０秒から１２０秒の間の値である。
仮に、第１の期間ＴＰ１の長さが１０秒より短いと、ＩＩＩ族原料が十分に下地基板（サファイア）１０の上面１０ａに供給されないので、後の工程でＩＩＩ族窒化物半導体の半導体層２０の結晶成長が良好に行われない。第１の期間ＴＰ１の長さが３００秒より長いと、下地基板（サファイア）１０の上面１０ａにＩＩＩ族原料の凝集等が起こり、後の工程における異常成長（成長面の乱れ）の原因となってしまう。
図１（ｂ）に示す工程（第２の工程）では、第１の期間ＴＰ１に続く第２の期間ＴＰ２に、下地基板１０を第１の温度Ｔ１に加熱した状態で、下地基板１０の上面１０ａへＩＩＩ族原料に加えてＶ族原料を供給する。これにより、すなわち気相成長法により、下地基板１０の上にＩＩＩ族窒化物半導体の半導体層２０を成長させる。気相成長法は、ＩＩＩ族原料がＩＩＩ族原子の水素化物である場合、例えば、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法である。あるいは、気相成長法は、ＩＩＩ族原料がＩＩＩ族原子の有機金属である場合、例えば、ＭＯＶＰＥ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法である。
具体的には、第１の期間ＴＰ１の完了した際に、下地基板１０の温度を第１の温度Ｔ１に保持した状態で、ＩＩＩ族原料の供給を中断することなく、Ｖ族原料を下地基板１０の上面１０ａへ供給し始める。そして、第２の期間ＴＰ２に、下地基板１０の温度を第１の温度Ｔ１に保持した状態で、ＩＩＩ族原料とＶ族原料とを同時に下地基板１０の上面１０ａへ供給する。半導体層２０は、後の工程でその上に成長させる半導体層３０と下地基板１０との格子不整合を緩和するためのバッファ層として機能するのに十分な厚さに成長させる。そのような半導体層２０の厚さは、例えば、数十ｎｍ以上である。この半導体層２０は、その含まれる双晶が大幅に低減されており、下地基板（サファイア）の上面（結晶面ＣＳ１）と半導体層（例えば、ＧａＮ層）２０の成長面（ｍ面）との間における格子不整合が低減されているので、結晶性が向上したものとなっている。
次に（第３の工程）、第２の期間ＴＰ２に続く第３の期間ＴＰ３に、半導体層２０の上面２０ａへＩＩＩ族原料を供給せずにＶ族原料を供給しながら、下地基板１０の温度を第１の温度Ｔ１から第２の温度Ｔ２へ昇温する。すなわち、図２（ｂ）に示すように、第２の期間ＴＰ２が完了する際（時刻ｔ２）に、２０の上面２０ａへのＩＩＩ族原料の供給を停止する。時刻ｔ２〜ｔ３の期間（第２の期間ＴＰ２）に、半導体層２０の上面２０ａへＶ族原料を供給しながら、下地基板１０の温度を第２の温度Ｔ２まで昇温する。第２の温度Ｔ２は、１０００℃以上の温度である。
ここで、仮に、第２の温度Ｔ２を１０００℃未満とすると、後の工程で半導体層２０の上にＩＩＩ族窒化物半導体の半導体層３０を成長させた場合に、半導体層３０の結晶性を十分に向上できない可能性がある。
あるいは、仮に、第３の期間ＴＰ３に、半導体層２０の上面２０ａへＩＩＩ族原料とＶ族原料とを両方とも供給しながら、下地基板１０の温度を第１の温度Ｔ１から第２の温度Ｔ２へ昇温する場合を考える。この場合、第３の期間ＴＰ３に、１０００℃未満の温度でＩＩＩ族窒化物半導体の半導体層３０が成長し始めてしまうので、結晶としては成長可能であるが、温度変化を行いながら半導体層３０の成長を行うため、半導体層３０の成長制御が十分に行えない可能性がある。
それに対して、本実施の形態では、第３の期間ＴＰ３に、半導体層２０の上面２０ａへＩＩＩ族原料を供給せずにＶ族原料を供給することを望ましい方法と考え実施した。すなわち、ＩＩＩ族窒化物半導体の半導体層３０が成長し始めない。これにより、後の工程で第２の温度Ｔ２（１０００℃以上）になってから、ＩＩＩ族窒化物半導体の半導体層３０の成長を開始させることができる。
あるいは、仮に、第３の期間ＴＰ３に、半導体層２０の上面２０ａへＶ族原料を供給せずにＩＩＩ族原料を供給しながら、下地基板１０の温度を第１の温度Ｔ１から第２の温度Ｔ２へ昇温する場合を考える。この場合、第３の期間ＴＰ３に、ＩＩＩ族原料のみを供給しながら昇温を行った場合、結晶表面にＩＩＩ族金属が析出し、それが引き金となって結晶欠陥等、結晶が不完全になる原因となる。
それに対して、本実施の形態では、第３の期間ＴＰ３に、半導体層２０の上面２０ａへＩＩＩ族原料を供給せずにＶ族原料を供給するので、結晶表面に新たな結晶析出は行われないものの、Ｖ族原料が供給されているため結晶の分解も起こらず、第２の期間が終了した状態を保った形で、第４の期間での結晶成長を行うことが可能となる。
図１（ｃ）に示す工程（第４の工程）では、第３の期間ＴＰ３に続く第４の期間ＴＰ４に、下地基板１０を第２の温度Ｔ２に加熱した状態で、半導体層２０の上面２０ａへＩＩＩ族原料及びＶ族原料を供給する。これにより、すなわち気相成長法により、半導体層２０の上にＩＩＩ族窒化物半導体の半導体層（第２の半導体層）３０を成長させる。この半導体層（例えば、ＧａＮ層）３０は、その含まれる双晶が大幅に低減されており、結晶性が向上したものとなっている（図８参照）。
このようにして、下地基板１０、半導体層２０、及び半導体層３０が順に積層された構造体ＳＴを得ることができる。この構造体ＳＴにおいて、上述のように、下地基板１０の上面１０ａは、｛１−１００｝面群に属するｍ面から、そのｍ面に直交し｛１１−２０｝面群に属するａ面の法線に対して、０．５°以上４°以下の角度θ１で傾けた結晶面ＳＣ１となっている（図３参照）。さらに、半導体層２０と半導体層３０は異なったＩＩＩ族窒化物半導体であっても良く、半導体層３０にはＬＥＤ、ＬＤ、ＦＥＴ，ＨＥＭＴ，太陽電池等のデバイス構造が含まれていても問題ないし、半導体層３０において、一度第４の工程にある条件での結晶成長を行えば、結晶成長温度や原料供給条件を変更することは何の問題もない。
図１（ｄ）に示す工程では、構造体ＳＴから下地基板１０を剥離する。構造体ＳＴから下地基板１０を剥離する方法は、公知の方法を用いることができる。これにより、半導体層２０及び半導体層３０を含む半導体基板ＳＢを得ることができる。
（実施例及び比較例の概要）
本発明の実施例を以下に示すが、以下の実施例は本発明を限定するものではない。
実施例１及び比較例１〜４の結晶成長はＨＶＰＥ（水素化物気相成長）法を用いて確認した。キャリアガスとして、水素ガスを用いた。ＩＩＩ族原料としては、ＨＣｌガスと金属Ｇａを７５０℃で反応させたＧａＣｌを用いた。Ｖ族原料としては、アンモニア（ＮＨ３）ガスを用いた。成長圧力は、常圧（約１０１３ｈＰａ）とした。
なお、キャリアガスとして窒素を用いた場合も行ったが、結果としては同様なものであったので、説明を省略している。
（比較例１）
ｍ面（１０−１０）から傾斜していない結晶面の上面を有するサファイアの下地基板を１０４０℃で１０分間アニールを行い、そののち、温度を１０４０℃に保った状態でアンモニアを１ｓｌｍで３０分間導入してサファイアの下地基板の上面の窒化を行った。その後、温度を１０４０℃に保ったままＶ／ＩＩＩ比＝４０の条件でＧａＮ層を１０分間かけて３０μｍほど成長した。成長したＧａＮ層の表面のＳＥＭ写真とＸ線分析（ω−２θｓｃａｎ）の結果とを図１０に示す。
図１０のＸ線分析の結果に示されるように、比較例１におけるＧａＮ層では、（１０−１０）面に加えて（１０−１３）面や（１１−２２）面も成長している。すなわち、比較例１におけるＧａＮ層は、（１０−１０）面（ｍ面）以外の成長面を含むので、所望の成長面を有するＧａＮ層（半導体層）となっていない。
また、図１０のＳＥＭ写真に示されるように、比較例１におけるＧａＮ層は、凹凸を多く含む平坦でない表面を有している。このことから、比較例１におけるＧａＮ層は多くの双晶を含んでいるものと考えられる。
（比較例２）
ｍ面（１０−１０）から傾斜をしていない結晶面の上面を有するサファイアの下地基板を用いて、水素キャリアガス以外のものを導入せず、下地基板の温度が８００℃になったのち１分間２５ｓｃｃｍの条件でアンモニアガス（Ｖ族原料）を供給せずにＧａＣｌガス（ＩＩＩ族原料）を供給した。その後、下地基板の温度を８００℃に保ったままＶ／ＩＩＩ比＝５０の条件でＧａＣｌガス（ＩＩＩ族原料）とアンモニアガス（Ｖ族原料）とを供給して５分間窒化ガリウムのバッファ層（半導体層）を成長した。その後、ＧａＣｌガス（ＩＩＩ族原料）の供給をやめて、アンモニアガス（Ｖ族原料）とキャリアガスとを供給しながら、結晶成長温度である１０４０℃となるまで昇温した。１０４０℃の結晶成長温度に達したのちに再度ＧａＣｌガス（ＩＩＩ族原料）をＶ／ＩＩＩ比＝４０の条件で１０分間供給して、（１０−１０）のＧａＮ層（半導体層）を約３０μｍ成長した。成長したＧａＮ層のＸ線分析（ω−２θｓｃａｎ）の結果を図４に示す。成長したＧａＮ層の表面の光学顕微鏡写真は、図５（ａ）と同様であった。
図４のＸ線分析の結果に示されるように、比較例２におけるＧａＮ層では、（１０−１０）面（ｍ面）が成長しており、他の面が成長していないことが分かる。すなわち、比較例２におけるＧａＮ層は、（１０−１０）面（ｍ面）以外の成長面を含まないので、所望の成長面を有するＧａＮ層（半導体層）となっている。
しかし、図５（ａ）の光学顕微鏡写真に示されるように、比較例２におけるＧａＮ層は、依然として、凹凸を多く含む平坦でない表面を有している。このことから、比較例２におけるＧａＮ層は、依然として、多くの双晶を含んでいるものと考えられる。
なお、この成長において、アンモニアガス（Ｖ族原料）を供給せずにＧａＣｌガス（ＩＩＩ族原料）を供給する時間を１０から３００秒の間で変更したが、得られた結果は同じであった。また、ＧａＣｌガス（ＩＩＩ族原料）の供給開始温度も７００から９００℃の間で確認を行ったが、同様の結果が得られた。さらに、その後に続いて行われるバッファ層（半導体層）の成長を、Ｖ／ＩＩＩ比＝２０〜１００の範囲で、時間を１から６０分の範囲で変更したが、この場合もやはり同様の結果が得られた。
このように、上記の実施形態において、第１の期間Ｔ１に、サファイアの下地基板１０を第１の温度Ｔ１に加熱した状態で、下地基板１０の上面１０ａへＶ族原料を供給せずにＩＩＩ族原料を供給することは、所望の成長面（ｍ面）を有するＧａＮ層（半導体層）を得るために有効な条件であるが、ＧａＮ層内の双晶を低減するためには十分な条件でないことが確認された。
（比較例３）
次に、ｍ面（１０−１０）から＜０００１＞方向に０°、１°、２°傾けた結晶面の上面を有するサファイアの下地基板を準備した。１°、２°傾けた場合では、図９に示すように、下地基板の上面は、ｍ面（１０−１０）からｃ面（０００１）の法線［０００１］に対して角度θ２で傾けた結晶面ＣＳ２である。ｍ面は、｛１−１００｝面群に属する面である。ｃ面は、そのｍ面に直交し｛０００１｝面群に属する面である。
この下地基板を加熱した温度が８００℃になったのち、１分間２５ｓｃｃｍの条件でＧａＣｌガス（ＩＩＩ族原料）を導入した。その後、８００℃の温度でＶ／ＩＩＩ比＝５０の条件で５分間窒化ガリウムのバッファ層（半導体層）を２．５μｍ成長した。成長したバッファ層（半導体層）の光学顕微鏡による表面の観察結果を図１１に示す。図１１（ａ）、（ｂ）、（ｃ）は、それぞれ、ｍ面（１０−１０）から＜０００１＞方向に０°、１°、２°傾けた結晶面の上面を有するサファイアの下地基板の上に成長したバッファ層（半導体層）の表面を示す。
図１１（ａ）〜（ｃ）の光学顕微鏡写真に示されるように、＜０００１＞方向に傾けた場合、ｍ面（１０−１０）から傾いていない場合と同様に、表面に長方形、もしくは細長い三角形に似た形の模様が観察された。
この模様の原因が何であるかを確認するために、サファイアの下地基板がｍ面（１０−１０）から＜０００１＞方向に１°傾けた場合のＧａＮのバッファ層の表面を、０．２５ｍｏｌ／Ｌ、温度２００℃のＫＯＨ溶液を用いて１０分間エッチングを行った。その結果の表面のＳＥＭ写真を図１２に示す。
図１２のＳＥＭ写真に示されるように、長方形の短辺が突き合わさった部分のエッチングは深くなっていることが観察された。このエッチングが深くなった部分は、ＧａＮの結晶格子における２つのＮ原子面すなわち２つの（０００−１）面が互いに向かい合ったものであると考えられる。すなわち、１８０°回転させても同様のピークが得られたというＸ線分析（図４の小さい方のＸＲＤチャートであるｐｈｉ−Ｓｃａｎの図）の結果とあわせて考えると、この線状に見える表面に垂直な面に鏡面対称となるような双晶が形成されていることがわかった。
さらに、ｍ面（１０−１０）から＜０００１＞方向に１°傾けた結晶面の上面を有するサファイアの下地基板を用いた場合の、エッチングを行っていないＧａＮのバッファ層に対して、ＧａＣｌガス（ＩＩＩ族原料）の供給をやめて、アンモニアガス（Ｖ族原料）とキャリアガスとを供給しながら、結晶成長温度である１０４０℃となるまで昇温した。１０４０℃の結晶成長温度に達したのちに再度ＧａＣｌガス（ＩＩＩ族原料）をＶ／ＩＩＩ比＝４０の条件で１０分間供給して、（１０−１０）のＧａＮ層（半導体層）を約３０μｍ成長した。成長したＧａＮ層の表面のＳＥＭ写真を図１３に示す。
図１３のＳＥＭ写真に示されるように、ｍ面（１０−１０）から＜０００１＞方向に１°傾けた結晶面の上面を有するサファイアの下地基板上に成長させたＧａＮ層の表面では、明らかにうろこ状の欠陥が存在していることが分かる。
このように、ｍ面（１０−１０）から＜０００１＞方向に傾けた結晶面の上面を有するサファイアの下地基板の上にＩＩＩ族窒化物半導体の半導体層（バッファ層）を成長させることは、ＧａＮ層内の双晶を低減するために有効でないことが確認された。
（実施例１）
次に、ｍ面（１０−１０）から＜−１２−１０＞方向に０°、１°、２°、３°、５°傾けた結晶面の上面を有するサファイアの下地基板を準備した。そして、比較例３と同様の条件で、下地基板の上にＧａＮのバッファ層（半導体層）を２．５ μｍ成長した。成長したＧａＮのバッファ層の光学顕微鏡による表面の観察結果を図５に示す。（１０−１０）から傾けていない下地基板を用いた場合に存在していた双晶は、＜−１２−１０＞方向に１°傾けた時点で完全に消失している。しかしながら、この傾斜角が大きくなるに従ってピット状の欠陥は増加する傾向にあった。
この欠陥密度（ピット密度）と傾斜角の関係をグラフにしたものが図６である。図６に示されるように、良好な発光素子を作るのに必要だと思われる欠陥密度Ｄｔｈ１＝５×１０５ｃｍ−２以下にするためには、（１０−１０）から＜−１２−１０＞方向への傾斜角を４°以下にすれば良いことが分かる。
また、ｍ面（１０−１０）から＜−１２−１０＞方向に１°傾けた結晶面の上面を有するサファイアの下地基板の上に成長させたＧａＮのバッファ層の表面のＳＥＭ写真を図７に示す。図７のＳＥＭ写真に示されるように、実施例１におけるＧａＮのバッファ層は、非常に滑らかで平坦な表面を有している。このことから、実施例１におけるＧａＮ層では、双晶が大幅に低減されていると考えられる。
さらに、ｍ面（１０−１０）から＜−１２−１０＞方向に０°、１°、２°、３°、５°傾けた結晶面の上面を有するサファイアの下地基板の上に成長させたＧａＮのバッファ層の表面のＸ線分析（（１０−１０）のＸ線ロッキングカーブの半値全幅（ＦＷＨＭ））の結果を、ぞれぞれ、図８に、「Ｊｕｓｔ」、「ａ−（１）」、「ａ−（２）」、「ａ−（３）」、「ａ−（５）」として示している。なお、図８には、比較例３における、ｍ面（１０−１０）から＜０００１＞方向に１°、２°傾けた結晶面の上面を有するサファイアの下地基板の上に成長させたＧａＮのバッファ層の表面のＸ線分析の結果を、「ｃ−（１）」、「ｃ−（２）」として、比較のために併せて示している。
図８に示されるように、「Ｊｕｓｔ」から「ａ−（１）」にかけてＸ線半値全幅が劇的に減少しており結晶性が大幅に向上していることが分かる。すなわち、ｍ面（１０−１０）から＜−１２−１０＞方向に傾ける角度の臨界値は、０．５°であることが分かる。このときのＸ線半値全幅の値を閾値Ｗｔｈ１とすると、「ａ−（１）」、「ａ−（２）」、「ａ−（３）」、「ａ−（５）」のいずれの条件のＸ線半値全幅も閾値Ｗｔｈ１以下に収まっている。すなわち、「ａ−（１）」、「ａ−（２）」、「ａ−（３）」、「ａ−（５）」のいずれの条件のＧａＮのバッファ層も良好な結晶性を有していることが分かる。
このように、上記の実施形態において、下地基板１０の上面１０ａをｍ面からａ面の法線に対して角度θ１（０．５°以上４°以下の値）で傾けた結晶面ＣＳ１とすることは、その上にＩＩＩ族窒化物半導体の半導体層（例えば、ＧａＮ層）を成長させた場合に、半導体層内の双晶を低減し半導体層の結晶性を向上するために有効な条件であることが確認された。
一方、図８に示されるように、「ｃ−（１）」、「ｃ−（２）」の条件のＸ線半値全幅は「Ｊｕｓｔ」の条件のＸ線半値全幅と同様であり、半導体層の結晶性を向上するために有効でないことが確認された。
１０ 下地基板
２０ 半導体層
３０ 半導体層
ＳＢ 半導体基板
ＳＴ 構造体

Claims (4)

  1. サファイアの下地基板と、
    前記下地基板の上に配されたＩＩＩ族窒化物半導体の半導体層と、
    を備え、
    前記下地基板の上面は、｛１−１００｝面群に属するｍ面から、前記ｍ面に直交し｛１１−２０｝面群に属するａ面の法線に対して、０．５°以上４°以下の角度で傾けた結晶面である
    ことを特徴とする構造体。
  2. 第１の期間に、サファイアの下地基板を第１の温度に加熱した状態で、前記下地基板の上面へＶ族原料を供給せずにＩＩＩ族原料を供給することにより、前記下地基板の上面を処理する第１の工程と、
    前記第１の期間に続く第２の期間に、前記下地基板を前記第１の温度に加熱した状態で、前記下地基板の上面へ前記ＩＩＩ族原料に加えて前記Ｖ族原料を供給することにより、前記下地基板の上にＩＩＩ族窒化物半導体の半導体層を成長させる第２の工程と、
    を備え、
    前記下地基板の上面は、｛１−１００｝面群に属するｍ面から、前記ｍ面に直交し｛１１−２０｝面群に属するａ面の法線に対して、０．５°以上４°以下の角度で傾けた結晶面である
    ことを特徴とする半導体基板の製造方法。
  3. 前記第１の期間の長さは、１０秒以上３００秒以下である
    ことを特徴とする請求項２に記載の半導体基板の製造方法。
  4. 前記第２の期間に続く第３の期間に、前記半導体層の上面へ前記ＩＩＩ族原料を供給せずに前記Ｖ族原料を供給しながら、前記下地基板の温度を前記第１の温度から第２の温度へ昇温する第３の工程と、
    前記第３の期間に続く第４の期間に、前記下地基板を前記第２の温度に加熱した状態で、前記半導体層の上面へ前記ＩＩＩ族原料及び前記Ｖ族原料を供給することにより、前記半導体層の上にＩＩＩ族窒化物半導体の第２の半導体層を成長させる第４の工程と、
    をさらに備えた
    ことを特徴とする請求項２又は３に記載の半導体基板の製造方法。
JP2011553839A 2010-02-10 2011-02-08 構造体、及び半導体基板の製造方法 Expired - Fee Related JP5814131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011553839A JP5814131B2 (ja) 2010-02-10 2011-02-08 構造体、及び半導体基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010028184 2010-02-10
JP2010028184 2010-02-10
PCT/JP2011/052604 WO2011099469A1 (ja) 2010-02-10 2011-02-08 構造体、及び半導体基板の製造方法
JP2011553839A JP5814131B2 (ja) 2010-02-10 2011-02-08 構造体、及び半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011099469A1 true JPWO2011099469A1 (ja) 2013-06-13
JP5814131B2 JP5814131B2 (ja) 2015-11-17

Family

ID=44367742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011553839A Expired - Fee Related JP5814131B2 (ja) 2010-02-10 2011-02-08 構造体、及び半導体基板の製造方法

Country Status (5)

Country Link
US (1) US8878345B2 (ja)
JP (1) JP5814131B2 (ja)
KR (1) KR20130035995A (ja)
CN (1) CN102893374A (ja)
WO (1) WO2011099469A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595594B2 (en) * 2012-06-18 2017-03-14 Fujitsu Limited Compound semiconductor device and method for manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058539A (ja) * 2014-09-09 2016-04-21 三菱電機株式会社 高電子移動度トランジスタの製造方法
JP6306677B1 (ja) * 2016-12-19 2018-04-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002145700A (ja) 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2002064201A (ja) * 2000-08-18 2002-02-28 Toshiba Corp 半導体電界効果トランジスタ及び電力増幅器
JP4793824B2 (ja) * 2006-08-28 2011-10-12 シャープ株式会社 窒化物半導体層の形成方法
JP4890558B2 (ja) * 2006-10-20 2012-03-07 パナソニック電工株式会社 サファイア基板およびそれを用いる窒化物半導体発光素子ならびに窒化物半導体発光素子の製造方法
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
EP2221856B1 (en) * 2007-11-21 2020-09-09 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595594B2 (en) * 2012-06-18 2017-03-14 Fujitsu Limited Compound semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP5814131B2 (ja) 2015-11-17
US20130062739A1 (en) 2013-03-14
CN102893374A (zh) 2013-01-23
WO2011099469A1 (ja) 2011-08-18
KR20130035995A (ko) 2013-04-09
US8878345B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
JP5641506B2 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
KR20090023198A (ko) Ⅲ족 질화물 반도체와 그 제조 방법
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
WO2012043885A9 (ja) Iii族窒化物半導体素子製造用基板の製造方法、iii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法、およびiii族窒化物成長用基板
CN102067286B (zh) 氮化物半导体的晶体生长方法和半导体装置的制造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
KR20060112685A (ko) Ⅲ족 질화물 반도체 다층구조물
JP4940928B2 (ja) 窒化物半導体の製造方法
JP4960621B2 (ja) 窒化物半導体成長基板及びその製造方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
KR101919353B1 (ko) 질화물 반도체 나노 막대 장치 및 그 제조 방법
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140730

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140917

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150917

R150 Certificate of patent or registration of utility model

Ref document number: 5814131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees