KR20130035995A - 구조체, 및 반도체 기판의 제조 방법 - Google Patents

구조체, 및 반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20130035995A
KR20130035995A KR1020127022919A KR20127022919A KR20130035995A KR 20130035995 A KR20130035995 A KR 20130035995A KR 1020127022919 A KR1020127022919 A KR 1020127022919A KR 20127022919 A KR20127022919 A KR 20127022919A KR 20130035995 A KR20130035995 A KR 20130035995A
Authority
KR
South Korea
Prior art keywords
plane
base substrate
group
raw material
semiconductor layer
Prior art date
Application number
KR1020127022919A
Other languages
English (en)
Inventor
다카후미 야오
이현재
가츠시 후지이
Original Assignee
다카후미 야오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카후미 야오 filed Critical 다카후미 야오
Publication of KR20130035995A publication Critical patent/KR20130035995A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

구조체는, 사파이어의 베이스 기판과, 상기 베이스 기판 위에 배치된 III족 질화물 반도체의 반도체층을 가지고, 상기 베이스 기판의 상면은, {1-100}면 군에 속하는 m면으로부터, 상기 m면에 직교하고 {11-20}면 군에 속하는 a면의 법선에 대하여, 0.5° 이상 4° 이하의 각도로 기울인 결정면이다.

Description

구조체, 및 반도체 기판의 제조 방법{STRUCTURAL BODY, AND METHOD FOR PRODUCING SEMICONDUCTOR SUBSTRATE}
본 발명은, 구조체, 및 반도체 기판의 제조 방법에 관한 것이다.
III족 질화물 반도체는, 차세대의 저소비 전력형의 조명이나 고주파·고출력 전자 디바이스용 재료로서 주목을 모으고 있다. III족 질화물 반도체는, 자외·청색·녹색·백색 발광 다이오드나 자외·청색·녹색 레이저 다이오드, 고주파·고출력 전자 디바이스 등에 응용되고 있다. 특히, 조명 용도에서는, 형광등을 대신하는 것으로서 고출력의 발광 다이오드의 제조 방법에 대하여 예의 연구가 진행되고 있다.
베이스 기판 위에 III족 질화물 반도체를 성장시키는 경우, 베이스 기판의 상면은, {0001}면 군(群)의 면으로 이루어지는 경우가 많다. 이 {0001}면 군의 면 위에 성장한 III족 질화물 반도체는, III족 원자와 V족 원자 사이의 자발 분극 효과나 III족 원자의 원자간 거리와 V족 원자의 원자간 거리의 차가 큰 것에 기인하여 야기되는 피에조 전계 효과의 영향에 의해, 그 특성이 저하되는 경향이 있다. 즉, III족 질화물 반도체가 발광 다이오드나 레이저 다이오드 등의 발광 소자에 사용된 경우, 양자 우물 내의 캐리어의 공간적 분리가 생기고, 활성층에 있어서의 캐리어의 발광 재결합이 저해되기 때문에, 발광 소자에 있어서의 효율이 저하되는 경향이 있다.
그에 대하여, 극성이 없는(무극성의) {1-100}면 군의 면이나 {-12-10}면 군의 면, 혹은, 극성이 작은(반극성의) {10-12}면 군의 면을 베이스 기판의 상면으로서 사용하는 것이 제안되어 있다. 이 중, {1-100}면 군의 면을 베이스 기판의 상면으로서 베이스 기판 위에 성장한 III족 질화물 반도체는, 그 도핑이나 조성 제어의 특성도 양호하기 때문에, 특히 주목을 받고 있다.
특허 문헌 1에는, (1-100)면(m면)을 주면(主面)으로 하는 사파이어 기판 위에 GaN계 질화물 반도체를 결정 성장시키는 것이 기재되어 있다. 이 사파이어 기판의 주면은, 이상적으로 저스트 m면이지만, 허용할 수 있는 오차 범위로서 저스트 m면으로부터 a축 방향 및 c축 방향의 쌍방에 ±0.5° 이하 경사진 결정면으로 하는 것이 가장 바람직하다고 되어 있다. 이것에 의해, 특허 문헌 1에 의하면, 양질의 GaN계 질화물 반도체의 에피택셜 성장막을 얻을 수 있다고 되어 있다.
일본 특허공개 제2009-239250호 공보
그러나, 본 발명자가 검토를 행한바, 사파이어 기판의 상면을 저스트 m면으로 하여, 사파이어 기판 위에 GaN을 성장시키면, GaN 내에 매우 많은 쌍정(雙晶)이 발생하는 데다, 사파이어 기판의 상면(m면)과 GaN의 성장면(m면) 사이에 있어서의 격자 부정합이 크기 때문에, GaN(III족 질화물 반도체)의 결정성도 양호하게 할 수 없음을 발견하였다.
본 발명의 목적은, m면을 성장면으로 하는 III족 질화물 반도체의 반도체층에 있어서의 결정성을 향상시키는 것에 있다.
본 발명의 제1 측면과 관련되는 구조체는, 사파이어의 베이스 기판과, 상기 베이스 기판 위에 배치된 III족 질화물 반도체의 반도체층을 구비하고, 상기 베이스 기판의 상면은, {1-100}면 군에 속하는 m면으로부터, 상기 m면에 직교하고 {11-20}면 군에 속하는 a면의 법선에 대하여, 0.5° 이상 4° 이하의 각도로 기울인 결정면인 것을 특징으로 한다.
본 발명의 제2 측면과 관련되는 반도체 기판의 제조 방법은, 제1 기간에, 사파이어의 베이스 기판을 제1 온도로 가열한 상태에서, 상기 베이스 기판의 상면으로 V족 원료를 공급하지 않고 III족 원료를 공급함으로써, 상기 베이스 기판의 상면을 처리하는 제1 공정과, 상기 제1 기간에 이어지는 제2 기간에, 상기 베이스 기판을 상기 제1 온도로 가열한 상태에서, 상기 베이스 기판의 상면으로 상기 III족 원료에 더하여 상기 V족 원료를 공급함으로써, 상기 베이스 기판 위에 III족 질화물 반도체의 반도체층을 성장시키는 제2 공정을 구비하고, 상기 베이스 기판의 상면은, {1-100}면 군에 속하는 m면으로부터, 상기 m면에 직교하고 {11-20}면 군에 속하는 a면의 법선에 대하여, 0.5° 이상 4° 이하의 각도로 기울인 결정면인 것을 특징으로 한다.
본 발명의 제3 측면과 관련되는 반도체 기판의 제조 방법은, 본 발명의 제2 측면과 관련되는 반도체 기판의 제조 방법의 특징에 더하여, 상기 제1 기간의 길이는, 10초 이상 300초 이하인 것을 특징으로 한다.
본 발명의 제4 측면과 관련되는 반도체 기판의 제조 방법은, 본 발명의 제2 측면 또는 제3 측면과 관련되는 반도체 기판의 제조 방법의 특징에 더하여, 상기 제2 기간에 이어지는 제3 기간에, 상기 반도체층의 상면으로 상기 III족 원료를 공급하지 않고 상기 V족 원료를 공급하면서, 상기 제1 온도로부터 제2 온도로 승온하는 제3 공정과, 상기 제3 기간에 이어지는 제4 기간에, 상기 베이스 기판을 상기 제2 온도로 가열한 상태에서, 상기 반도체층의 상면으로 상기 III족 원료 및 상기 V족 원료를 공급함으로써, 상기 반도체층 위에 III족 질화물 반도체의 제2 반도체층을 성장시키는 제4 공정을 더 구비한 것을 특징으로 한다.
본 발명에 의하면, m면을 성장면으로 하는 III족 질화물 반도체의 반도체층에 있어서의 결정성을 향상시킬 수 있다.
도 1은, 본 발명의 실시 형태와 관련되는 반도체 기판의 제조 방법을 나타내는 공정 단면도이다.
도 2는, 본 발명의 실시 형태와 관련되는 반도체 기판의 제조 방법을 나타내는 타임 플로우도이다.
도 3은, 본 발명의 실시 형태에 있어서의 결정면을 설명하기 위한 도면이다.
도 4는, 비교예 2에 있어서의 GaN층의 X선 분석의 결과를 나타내는 도면이다.
도 5는, 실시예 1에 있어서의 GaN층 표면의 광학 현미경 사진이다.
도 6은, 실시예 1에 있어서의 결함 밀도와 경사각의 관계를 나타내는 도면이다.
도 7은, 실시예 1에 있어서의 GaN의 버퍼층 표면의 SEM 사진이다.
도 8은, 실시예 1에 있어서의 X선 반치폭과 경사각의 관계를 나타내는 도면이다.
도 9는, 비교예 3에 있어서의 결정면을 설명하기 위한 도면이다.
도 10은, 비교예 1에 있어서의 GaN층의 X선 분석의 결과를 나타내는 도면이다.
도 11은, 비교예 3에 있어서의 GaN의 버퍼층 표면의 광학 현미경 사진이다.
도 12는, 비교예 3에 있어서의 GaN의 버퍼층 표면의 SEM 사진이다.
도 13은, 비교예 3에 있어서의 GaN층 표면의 SEM 사진이다.
본 발명의 실시 형태와 관련되는 반도체 기판의 제조 방법을, 도 1 및 도 2를 이용하여 설명한다. 도 1은, 본 발명의 실시 형태와 관련되는 반도체 기판의 제조 방법을 나타내는 공정 단면도이다. 도 2는, 본 발명의 실시 형태와 관련되는 반도체 기판의 제조 방법을 나타내는 타임 플로우도이다. 도 3은, 본 발명에서 사용한 사파이어 결정의 표면과 결정면·결정 방위의 관계를 나타낸 모식도이고, 본 발명의 실시 형태에 있어서의 결정면을 설명하기 위한 도면이다. 이하에서는, III족 질화물 반도체로서 주로 GaN을 예로서 설명하지만, 다른 물질계(예를 들면, In-Ga-N, Ga-Al-N, In-Ga-Al-N)에 관해서도 마찬가지이다.
도 1(a)에 나타내는 공정에서는, 베이스 기판(10)을 준비한다. 베이스 기판(10)은, 사파이어(Al2O3)의 단결정으로 형성되어 있다. 베이스 기판(10)의 상면(10a)은, m면으로부터 a면의 법선에 대하여 각도 θ1로 기울인 결정면(CS1)이다(도 3 참조). m면은, {1-100}면 군에 속하는 면이다. a면은, 그 m면에 직교하고 {11-20}면 군에 속하는 면이다. θ1은, 0.5° 이상 4° 이하의 값이다. 사파이어의 단결정은, 유사 육방정계의 결정 구조를 가진다.
도 3(a)에 나타내는 바와 같이, {1-100}면 군에 속하는 m면은, 예를 들면, (10-10)면이다. 그 m면에 직교하고 {11-20}면 군에 속하는 a면은, 예를 들면, (-12-10)면이다. 도 3(b)에 나타내는 바와 같이, a면의 법선은, (<-12-10> 방위군에 속하는)[-12-10] 방위를 향하고 있다. 이때, 도 3(c)에 나타내는 바와 같이, 베이스 기판(10)의 상면(10a)을 구성하는 결정면(CS1)은, m면(10-10)에 있어서의 a면(-12-10)과 반대 측의 변(CS1a)을 축으로 하여, a면의 법선 [-12-10]에 대하여 각도 θ1로 기울인 결정면이다. 각도 θ1은, 0.5° 이상 4° 이하의 값이다.
여기서, 가령, 각도 θ1을 0.5° 미만으로 하면, 이후의 공정에서 베이스 기판(10) 위에 III족 질화물 반도체의 반도체층(예를 들면, GaN층)을 성장시킨 경우에, 그 반도체층 내에 매우 많은 쌍정이 발생하기 때문에, 반도체층의 결정성도 양호하게 하지 못할 가능성이 있다(도 8 참조). 덧붙여, 각도 θ1을 0.5 미만으로 제어하도록 가공하는 것은, 가공 장치의 가공 정밀도의 제약이 있기 때문에 곤란하다.
그에 대하여, 본 실시 형태에서는, 각도 θ1을 0.5° 이상으로 하기 때문에, 이후의 공정에서 베이스 기판(10) 위에 III족 질화물 반도체의 반도체층(예를 들면, GaN층)을 성장시킨 경우에, 후술과 같이 반도체층 내에 발생하는 쌍정을 대폭 저감할 수 있기 때문에, 반도체층의 결정성을 향상시킬 수 있다(도 8 참조).
또, 가령, 각도 θ1을 4°보다 크게 하면, 이후의 공정에서 베이스 기판(10) 위에 III족 질화물 반도체의 반도체층(예를 들면, GaN층)을 성장시킨 경우에, 그 반도체층의 표면에 발생하는 피트의 밀도가 실용적으로 허용되는 범위(즉, 5×105/㎠ 이하)를 넘어 커질 가능성이 있다(도 6 참조).
그에 대하여, 본 실시 형태에서는, 각도 θ1을 4° 이하로 하기 때문에, 이후의 공정에서 베이스 기판 위에 III족 질화물 반도체의 반도체층(예를 들면, GaN층)을 성장시킨 경우에, 그 반도체층의 표면에 발생하는 피트의 밀도를 실용적으로 허용되는 범위(즉, 5×105/㎠ 이하) 내로 억제할 수 있다 (도 6 참조).
다음으로, 도 2(a)에 나타내는 바와 같이, 시각 t0～t1의 기간에 있어서, 베이스 기판(10)의 온도를 상온으로부터 제1 온도(T1)까지 가열한다. 제1 온도(T1)는, 700℃ 이상 900℃ 이하의 온도이다.
여기서, 가령, 제1 온도(T1)를 700℃ 미만으로 하면, 이후의 공정에서 베이스 기판(10) 위에 III족 질화물 반도체의 반도체층(20)의 품질 저하, 나아가서는 반도체층(20)을 성장시키지 못할 가능성이 있다. 또, 가령, 제1 온도(T1)를 900℃보다 높게 하면, m면을 성장면으로 하는 III족 질화물 반도체의 반도체층(20)을 성장시키려고 해도, 표면 러프니스의 증가, 나아가서는 성장면이 다른 면 방위가 혼합된 면이 되기 때문에, 원하는 성장면을 가지는 반도체층(20)을 얻는 것이 곤란해진다.
또, 이때, 도 2(b)에 나타내는 바와 같이, 베이스 기판(10)의 상면(10a)으로 V족 원료 및 III족 원료를 공급하지 않고 캐리어 가스를 공급한다. 이후, 캐리어 가스는, 베이스 기판(10)의 상면(10a)으로 계속적으로 공급한다. 캐리어 가스는, 결정 성장에 대하여 불활성인 가스이다. 캐리어 가스는, 예를 들면, 수소 가스, 질소 가스, 아르곤 가스 등이다.
그리고 (제1 공정), 제1 기간(TP1)에, 사파이어의 베이스 기판(10)을 제1 온도(T1)로 가열한 상태에서, 베이스 기판(10)의 상면(10a)으로 V족 원료를 공급하지 않고 III족 원료를 공급한다. 이것에 의해, 베이스 기판(10)의 상면(10a)을 처리한다. V족 원료는, 질소의 수소화물 또는 유기 금속이다. V족 원료는, 예를 들면, 암모니아 가스이다. III족 원료는, III족 원자의 염화물 또는 유기 금속이다. 즉, III족 원료는, III원자-Cl이나 III원자-Cl3, 또는 이들의 유기 금속인 트리메틸 III족 화합물이나 트리에틸 III족 화합물 등이다. 그러나, III족 원료는, 특히 이 예시한 물질에 한정되는 것은 아니다. 성장해야 할 III족 질화물 반도체가 GaN인 경우, III족 원료는, 예를 들면, GaCl 가스이다.
또한, III족 질화물 반도체가 다른 물질계인 경우, III족 원료는, 그 포함되는 III족 원자(In, Ga, Al 중 1개 이상)의 염화물 또는 유기 금속이 된다.
여기서, 가령, 제1 기간(TP1)에, 베이스 기판(10)의 상면(10a)으로 V족 원료와 III족 원료의 양방을 공급하면, m면을 성장면으로 하는 III족 질화물 반도체의 반도체층(20)을 성장시키려고 해도, 성장면이 다른 면 방위가 혼합된 면이 되기 때문에, 원하는 성장면을 가지는 반도체층(20)을 얻는 것이 곤란해진다.
그에 대하여, 본 실시 형태에서는, 제1 기간(TP1)에, 베이스 기판(10)의 상면(10a)으로 V족 원료를 공급하지 않고 III족 원료를 공급한다. 이것에 의해, 베이스 기판(10)의 상면(10a)을 처리하기 때문에, 베이스 기판(10)의 상면(10a)을, m면을 성장면으로 하는 III족 질화물 반도체의 반도체층(20)이 그 위에 성장하기 쉬운 상태로 할 수 있다. 이것에 의해, 이후의 공정에서, m면을 성장면으로 하는 III족 질화물 반도체의 반도체층(20)을 베이스 기판(10) 위에 성장시킬 수 있다.
또한, III족 원료의 공급을 개시하는 시각[제1 기간(TP1)의 개시 시각]에 있어서의 베이스 기판(10)의 온도는, 700℃에서 900℃의 사이이면 문제없지만, 더 바람직하게는 750℃에서 850℃, 더욱 바람직하게는 775℃에서 825℃이다. 즉, 제1 기간(TP1)의 개시 시각은, 베이스 기판(10)의 온도가 제1 온도(T1)에 도달하는 시각 t1 직전이어도 된다. 이 III족 원료의 공급을 개시할 때의 베이스 기판(10)의 온도가 700℃보다 낮으면, 그 후에 성장시키는 반도체층(20)의 결정학적인 품질(결정성)이 저하되기 때문에, 추가로 그 후에 성장시킨 반도체층(제2 반도체층)(30)의 결정성도 저하된다. 또, III족 원료의 공급을 개시할 때의 베이스 기판(10)의 온도가 900℃보다 높으면, 그 후에 성장시키는 반도체층(20)의 표면 러프니스가 증가하는 데다, 크랙 등의 발생도 일어난다.
또, 제1 기간(TP1)의 길이는, 10초 이상 300초 이하이다. 제1 기간(TP1)의 길이는, 10초에서 300초의 사이의 값이면 문제없지만, 바람직하게는 30초에서 180초, 더욱 바람직하게는 40초에서 120초 사이의 값이다.
가령, 제1 기간(TP1)의 길이가 10초보다 짧으면, III족 원료가 충분히 베이스 기판(사파이어)(10)의 상면(10a)에 공급되지 않기 때문에, 이후의 공정에서 III족 질화물 반도체의 반도체층(20)의 결정 성장이 양호하게 행하여지지 않는다. 제1 기간(TP1)의 길이가 300초보다 길면, 베이스 기판(사파이어)(10)의 상면(10a)에 III족 원료의 응집 등이 일어나고, 이후의 공정에 있어서의 이상 성장(성장면의 흐트러짐)의 원인이 된다.
도 1(b)에 나타내는 공정(제2 공정)에서는, 제1 기간(TP1)에 이어지는 제2 기간(TP2)에, 베이스 기판(10)을 제1 온도(T1)로 가열한 상태에서, 베이스 기판(10)의 상면(10a)으로 III족 원료에 더하여 V족 원료를 공급한다. 이것에 의해, 즉 기상성장법에 의해, 베이스 기판(10) 위에 III족 질화물 반도체의 반도체층(20)을 성장시킨다. 기상성장법은, III족 원료가 III족 원자의 수소화물인 경우, 예를 들면, HVPE(Hydride Vapor Phase Epitaxy)법이다. 혹은, 기상성장법은, III족 원료가 III족 원자의 유기 금속인 경우, 예를 들면, MOVPE(Metal-Organic Vapor Phase Epitaxy)법이다.
구체적으로는, 제1 기간(TP1)이 완료되었을 때에, 베이스 기판(10)의 온도를 제1 온도(T1)로 유지한 상태에서, III족 원료의 공급을 중단하지 않고, V족 원료를 베이스 기판(10)의 상면(10a)으로 공급하기 시작한다. 그리고, 제2 기간(TP2)에, 베이스 기판(10)의 온도를 제1 온도(T1)로 유지한 상태에서, III족 원료와 V족 원료를 동시에 베이스 기판(10)의 상면(10a)으로 공급한다. 반도체층(20)은, 이후의 공정에서 그 위에 성장시키는 반도체층(30)과 베이스 기판(10)의 격자 부정합을 완화하기 위한 버퍼층으로서 기능하는 데 충분한 두께로 성장시킨다. 그러한 반도체층(20)의 두께는, 예를 들면, 수십 nm 이상이다. 이 반도체층(20)은, 그 포함되는 쌍정이 대폭 저감되어 있고, 베이스 기판(사파이어)의 상면[결정면(CS1)]과 반도체층(예를 들면, GaN층)(20)의 성장면(m면) 사이에 있어서의 격자 부정합이 저감되어 있기 때문에, 결정성이 향상된 것으로 되어 있다.
다음으로 (제3 공정), 제2 기간(TP2)에 이어지는 제3 기간(TP3)에, 반도체층(20)의 상면(20a)으로 III족 원료를 공급하지 않고 V족 원료를 공급하면서, 베이스 기판(10)의 온도를 제1 온도(T1)로부터 제2 온도(T2)로 승온한다. 즉, 도 2(b)에 나타내는 바와 같이, 제2 기간(TP2)이 완료될 때(시각 t2)에, 반도체층(20)의 상면(20a)으로의 III족 원료의 공급을 정지한다. 시각 t2～t3의 기간[제2 기간(TP2)]에, 반도체층(20)의 상면(20a)으로 V족 원료를 공급하면서, 베이스 기판(10)의 온도를 제2 온도(T2)까지 승온한다. 제2 온도(T2)는, 1000℃ 이상의 온도이다.
여기서, 가령, 제2 온도(T2)를 1000℃ 미만으로 하면, 이후의 공정에서 반도체층(20) 위에 III족 질화물 반도체의 반도체층(30)을 성장시킨 경우에, 반도체층(30)의 결정성을 충분히 향상시키지 못할 가능성이 있다.
혹은, 가령, 제3 기간(TP3)에, 반도체층(20)의 상면(20a)으로 III족 원료와 V족 원료를 양방 모두 공급하면서, 베이스 기판(10)의 온도를 제1 온도(T1)로부터 제2 온도(T2)로 승온하는 경우를 가정한다. 이 경우, 제3 기간(TP3)에, 1000℃ 미만의 온도에서 III족 질화물 반도체의 반도체층(30)이 성장하기 시작하기 때문에, 결정으로서는 성장 가능하지만, 온도 변화를 행하면서 반도체층(30)의 성장을 행하기 때문에, 반도체층(30)의 성장 제어가 충분히 행하여지지 않을 가능성이 있다.
그에 대하여, 본 실시 형태에서는, 제3 기간(TP3)에, 반도체층(20)의 상면(20a)으로 III족 원료를 공급하지 않고 V족 원료를 공급하는 것을 바람직한 방법이라고 생각하여 실시하였다. 즉, III족 질화물 반도체의 반도체층(30)이 성장하기 시작하지 않는다. 이것에 의해, 이후의 공정에서 제2 온도(T2)(1000℃ 이상)가 되고나서, III족 질화물 반도체의 반도체층(30)의 성장을 개시하게 할 수 있다.
혹은, 가령, 제3 기간(TP3)에, 반도체층(20)의 상면(20a)으로 V족 원료를 공급하지 않고 III족 원료를 공급하면서, 베이스 기판(10)의 온도를 제1 온도(T1)로부터 제2 온도(T2)로 승온하는 경우를 가정한다. 이 경우, 제3 기간(TP3)에, III족 원료만을 공급하면서 승온을 행한 경우, 결정 표면에 III족 금속이 석출되고, 그것이 계기가 되어 결정 결함 등, 결정이 불완전해지는 원인이 된다.
그에 대하여, 본 실시 형태에서는, 제3 기간(TP3)에, 반도체층(20)의 상면(20a)으로 III족 원료를 공급하지 않고 V족 원료를 공급하기 때문에, 결정 표면에 새로운 결정 석출은 행하여지지 않지만, V족 원료가 공급되고 있기 때문에 결정의 분해도 일어나지 않고, 제2 기간이 종료된 상태를 유지한 형태로, 제4 기간에서의 결정 성장을 행하는 것이 가능해진다.
도 1(c)에 나타내는 공정(제4 공정)에서는, 제3 기간(TP3)에 이어지는 제4 기간(TP4)에, 베이스 기판(10)을 제2 온도(T2)로 가열한 상태에서, 반도체층(20)의 상면(20a)으로 III족 원료 및 V족 원료를 공급한다. 이것에 의해, 즉 기상성장법에 의해, 반도체층(20) 위에 III족 질화물 반도체의 반도체층(제2 반도체층)(30)을 성장시킨다. 이 반도체층(예를 들면, GaN층)(30)은, 그 포함되는 쌍정이 대폭 저감되어 있고, 결정성이 향상된 것으로 되어 있다(도 8 참조).
이렇게 하여, 베이스 기판(10), 반도체층(20), 및 반도체층(30)이 순서대로 적층된 구조체(ST)를 얻을 수 있다. 이 구조체(ST)에 있어서, 상기 서술한 바와 같이, 베이스 기판(10)의 상면(10a)은, {1-100}면 군에 속하는 m면으로부터, 그 m면에 직교하고 {11-20}면 군에 속하는 a면의 법선에 대하여, 0.5° 이상 4° 이하의 각도 θ1로 기울인 결정면(SC1)으로 되어 있다(도 3 참조). 또한, 반도체층(20)과 반도체층(30)은 서로 다른 III족 질화물 반도체이어도 되고, 반도체층(30)에는 LED, LD, FET, HEMT, 태양 전지 등의 디바이스 구조가 포함되어 있어도 문제없으며, 반도체층(30)에 있어서, 한번 제4 공정에 있는 조건으로의 결정 성장을 행하면, 결정 성장 온도나 원료 공급 조건을 변경하는 것은 전혀 문제가 없다.
도 1(d)에 나타내는 공정에서는, 구조체(ST)로부터 베이스 기판(10)을 박리한다. 구조체(ST)로부터 베이스 기판(10)을 박리하는 방법은, 공지된 방법을 사용할 수 있다. 이것에 의해, 반도체층(20) 및 반도체층(30)을 포함하는 반도체 기판(SB)을 얻을 수 있다.
(실시예 및 비교예의 개요)
본 발명의 실시예를 이하에 나타내지만, 이하의 실시예는 본 발명을 한정하는 것은 아니다.
실시예 1 및 비교예 1～4의 결정 성장은 HVPE(수소화물 기상성장)법을 사용하여 확인하였다. 캐리어 가스로서, 수소 가스를 사용하였다. III족 원료로서는, HCl 가스와 금속 Ga를 750℃에서 반응시킨 GaCl을 사용하였다. V족 원료로서는, 암모니아(NH3) 가스를 사용하였다. 성장 압력은, 상압(약 1013hPa)으로 하였다.
또한, 캐리어 가스로서 질소를 사용한 경우도 행하였지만, 결과적으로는 동일한 것이었기 때문에, 설명을 생략하고 있다.
(비교예 1)
m면(10-10)으로부터 경사져 있지 않은 결정면의 상면을 가지는 사파이어의 베이스 기판을 1040℃에서 10분간 어닐을 행하고, 그 후, 온도를 1040℃로 유지한 상태에서 암모니아를 1slm으로 30분간 도입하여 사파이어의 베이스 기판의 상면의 질화를 행하였다. 그 후, 온도를 1040℃로 유지한 채 V/III비=40의 조건으로 GaN층을 10분간에 걸쳐 30㎛ 정도 성장시켰다. 성장한 GaN층 표면의 SEM 사진과 X선 분석(ω-2θscan)의 결과를 도 10에 나타낸다.
도 10의 X선 분석의 결과에 나타내는 바와 같이, 비교예 1에 있어서의 GaN층에서는, (10-10)면에 더하여 (10-13)면이나 (11-22)면도 성장하고 있다. 즉, 비교예 1에 있어서의 GaN층은, (10-10)면(m면) 이외의 성장면을 포함하기 때문에, 원하는 성장면을 가지는 GaN층(반도체층)으로 되어 있지 않다.
또, 도 10의 SEM 사진에 나타내는 바와 같이, 비교예 1에 있어서의 GaN층은, 요철을 많이 포함하는 평탄하지 않은 표면을 가지고 있다. 이것으로부터, 비교예 1에 있어서의 GaN층은 많은 쌍정을 포함하고 있는 것으로 생각된다.
(비교예 2)
m면(10-10)으로부터 경사져 있지 않은 결정면의 상면을 가지는 사파이어의 베이스 기판을 사용하여, 수소 캐리어 가스 이외의 것을 도입하지 않고, 베이스 기판의 온도가 800℃가 된 후 1분간 25sccm의 조건으로 암모니아 가스(V족 원료)를 공급하지 않고 GaCl 가스(III족 원료)를 공급하였다. 그 후, 베이스 기판의 온도를 800℃로 유지한 채 V/III비=50의 조건으로 GaCl 가스(III족 원료)와 암모니아 가스(V족 원료)를 공급하여 5분간 질화갈륨의 버퍼층(반도체층)을 성장시켰다. 그 후, GaCl 가스(III족 원료)의 공급을 중지하고, 암모니아 가스(V족 원료)와 캐리어 가스를 공급하면서, 결정 성장 온도인 1040℃가 될 때까지 승온하였다. 1040℃의 결정 성장 온도에 도달한 후에 다시 GaCl 가스(III족 원료)를 V/III비=40의 조건으로 10분간 공급하여, (10-10)의 GaN층(반도체층)을 약 30㎛ 성장시켰다. 성장한 GaN층의 X선 분석(ω-2θscan)의 결과를 도 4에 나타낸다. 성장한 GaN층 표면의 광학 현미경 사진은, 도 5(a)와 동일하였다.
도 4의 X선 분석의 결과에 나타내는 바와 같이, 비교예 2에 있어서의 GaN층에서는, (10-10)면(m면)이 성장하고 있고, 다른 면이 성장하고 있지 않은 것을 알 수 있다. 즉, 비교예 2에 있어서의 GaN층은, (10-10)면(m면) 이외의 성장면을 포함하지 않기 때문에, 원하는 성장면을 가지는 GaN층(반도체층)으로 되어 있다.
그러나, 도 5(a)의 광학 현미경 사진에 나타내는 바와 같이, 비교예 2에 있어서의 GaN층은, 여전히, 요철을 많이 포함하는 평탄하지 않은 표면을 가지고 있다. 이것으로부터, 비교예 2에 있어서의 GaN층은, 여전히, 많은 쌍정을 포함하고 있는 것으로 생각된다.
또한, 이 성장에 있어서, 암모니아 가스(V족 원료)를 공급하지 않고 GaCl 가스(III족 원료)를 공급하는 시간을 10에서 300초 사이에서 변경하였으나, 얻어진 결과는 동일하였다. 또, GaCl 가스(III족 원료)의 공급 개시 온도도 700에서 900℃의 사이에서 확인을 행하였지만, 동일한 결과가 얻어졌다. 또한, 그 후에 이어서 행하여지는 버퍼층(반도체층)의 성장을, V/III비=20～100의 범위에서, 시간을 1에서 60분의 범위에서 변경하였으나, 이 경우도 역시 동일한 결과가 얻어졌다.
이와 같이, 상기의 실시 형태에 있어서, 제1 기간(T1)에, 사파이어의 베이스 기판(10)을 제1 온도(T1)로 가열한 상태에서, 베이스 기판(10)의 상면(10a)으로 V족 원료를 공급하지 않고 III족 원료를 공급하는 것은, 원하는 성장면(m면)을 가지는 GaN층(반도체층)을 얻기 위하여 유효한 조건이지만, GaN층 내의 쌍정을 저감하기 위해서는 충분한 조건이 아닌 것이 확인되었다.
(비교예 3)
다음으로, m면(10-10)으로부터 <0001> 방향으로 0°, 1°, 2° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판을 준비하였다. 1°, 2° 기울인 경우에는, 도 9에 나타내는 바와 같이, 베이스 기판의 상면은, m면(10-10)으로부터 c면(0001)의 법선 [0001]에 대하여 각도 θ2로 기울인 결정면(CS2)이다. m면은, {1-100}면 군에 속하는 면이다. c면은, 그 m면에 직교하고 {0001}면 군에 속하는 면이다.
이 베이스 기판을 가열한 온도가 800℃가 된 후, 1분간 25sccm의 조건으로 GaCl 가스(III족 원료)를 도입하였다. 그 후, 800℃의 온도에서 V/III비=50의 조건으로 5분간 질화갈륨의 버퍼층(반도체층)을 2.5㎛ 성장시켰다. 성장한 버퍼층(반도체층)의 광학 현미경에 의한 표면의 관찰 결과를 도 11에 나타낸다. 도 11(a), 도 11(b), 도 11(c)는, 각각, m면(10-10)으로부터 <0001> 방향으로 0°, 1°, 2° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판 위에 성장한 버퍼층(반도체층)의 표면을 나타낸다.
도 11(a) 내지 도 11(c)의 광학 현미경 사진에 나타내는 바와 같이, <0001> 방향으로 기울인 경우, m면(10-10)으로부터 기울이지 않은 경우와 마찬가지로, 표면에 장방형, 혹은 가늘고 긴 삼각형과 닮은 형태의 모양이 관찰되었다.
이 모양의 원인이 무엇인지를 확인하기 위하여, 사파이어의 베이스 기판이 m면(10-10)으로부터 <0001> 방향으로 1° 기울인 경우의 GaN의 버퍼층 표면을, 0.25mol/L, 온도 200℃의 KOH 용액을 사용하여 10분간 에칭을 행하였다. 그 결과의 표면의 SEM 사진을 도 12에 나타낸다.
도 12의 SEM 사진에 나타내는 바와 같이, 장방형의 짧은 변이 맞닿은 부분의 에칭은 깊게 되어 있는 것이 관찰되었다. 이 에칭이 깊어진 부분은, GaN의 결정 격자에 있어서의 2개의 N 원자면 즉 2개의 (000-1)면이 서로 마주 본 것이라고 생각된다. 즉, 180° 회전시켜도 동일한 피크가 얻어졌다는 X선 분석(도 4의 작은 쪽의 XRD 차트인 phi-Scan의 도면)의 결과와 아울러 생각하면, 이 선 형상으로 보이는 표면에 수직한 면에 경면 대칭이 되도록 쌍정이 형성되어 있는 것을 알 수 있었다.
또한, m면(10-10)으로부터 <0001> 방향으로 1° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판을 사용한 경우의, 에칭을 행하지 않은 GaN의 버퍼층에 대하여, GaCl 가스(III족 원료)의 공급을 중지하고, 암모니아 가스(V족 원료)와 캐리어 가스를 공급하면서, 결정 성장 온도인 1040℃가 될 때까지 승온하였다. 1040℃의 결정 성장 온도에 도달한 후에 다시 GaCl 가스(III족 원료)를 V/III비=40의 조건으로 10분간 공급하여, (10-10)의 GaN층(반도체층)을 약 30㎛ 성장시켰다. 성장한 GaN층 표면의 SEM 사진을 도 13에 나타낸다.
도 13의 SEM 사진에 나타내는 바와 같이, m면(10-10)으로부터 <0001> 방향으로 1° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판 위에 성장시킨 GaN층의 표면에서는, 분명하게 비늘 형상의 결함이 존재하고 있는 것을 알 수 있다.
이와 같이, m면(10-10)으로부터 <0001> 방향으로 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판 위에 III족 질화물 반도체의 반도체층(버퍼층)을 성장시키는 것은, GaN층 내의 쌍정을 저감하기 위하여 유효하지 않은 것이 확인되었다.
(실시예 1)
다음으로, m면(10-10)으로부터 <-12-10> 방향으로 0°, 1°, 2°, 3°, 5° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판을 준비하였다. 그리고, 비교예 3과 동일한 조건으로, 베이스 기판 위에 GaN의 버퍼층(반도체층)을 2.5㎛ 성장시켰다. 성장한 GaN의 버퍼층의 광학 현미경에 의한 표면의 관찰 결과를 도 5에 나타낸다. (10-10)으로부터 기울어져 있지 않은 베이스 기판을 사용한 경우에 존재하고 있었던 쌍정은, <-12-10> 방향으로 1° 기울인 시점에서 완전하게 소실되어 있다. 그러나, 이 경사각이 커짐에 따라서 피트 형상의 결함은 증가하는 경향이 있었다.
이 결함 밀도(피트 밀도)와 경사각의 관계를 그래프로 한 것이 도 6이다. 도 6에 나타내는 바와 같이, 양호한 발광 소자를 만드는 데 필요하다고 생각되는 결함 밀도 Dth1=5×105cm-2 이하로 하기 위해서는, (10-10)으로부터 <-12-10> 방향으로의 경사각을 4° 이하로 하면 되는 것을 알 수 있다.
또, m면(10-10)으로부터 <-12-10> 방향으로 1° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판 위에 성장시킨 GaN의 버퍼층 표면의 SEM 사진을 도 7에 나타낸다. 도 7의 SEM 사진에 나타내는 바와 같이, 실시예 1에 있어서의 GaN의 버퍼층은, 매우 매끄럽고 평탄한 표면을 가지고 있다. 이 점에서, 실시예 1에 있어서의 GaN층에서는, 쌍정이 대폭 저감되어 있다고 생각된다.
또한, m면(10-10)으로부터 <-12-10> 방향으로 0°, 1°, 2°, 3°, 5° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판 위에 성장시킨 GaN의 버퍼층 표면의 X선 분석[(10-10)의 X선 로킹 커브의 반치전폭(FWHM)]의 결과를, 각각, 도 8에, 「Just」, 「a-(1)」, 「a-(2)」, 「a-(3)」, 「a-(5)」로서 나타내고 있다. 또한, 도 8에는, 비교예 3에 있어서의, m면(10-10)으로부터 <0001> 방향으로 1°, 2° 기울인 결정면의 상면을 가지는 사파이어의 베이스 기판 위에 성장시킨 GaN의 버퍼층 표면의 X선 분석 결과를, 「c-(1)」, 「c-(2)」로서, 비교를 위해 아울러 나타내고 있다.
도 8에 나타내는 바와 같이, 「Just」로부터 「a-(1)」에 걸쳐서 X선 반치전폭이 극적으로 감소하고 있어 결정성이 대폭 향상되어 있는 것을 알 수 있다. 즉, m면(10-10)으로부터 <-12-10> 방향으로 기울이는 각도의 임계값은, 0.5°인 것을 알 수 있다. 이때의 X선 반치전폭의 값을 문턱값(Wth1)으로 하면, 「a-(1)」, 「a-(2)」, 「a-(3)」, 「a-(5)」 중 어느 조건의 X선 반치전폭도 문턱값(Wth1) 이하로 억제되고 있다. 즉, 「a-(1)」, 「a-(2)」, 「a-(3)」, 「a-(5)」 중 어느 조건의 GaN의 버퍼층도 양호한 결정성을 가지고 있는 것을 알 수 있다.
이와 같이, 상기의 실시 형태에 있어서, 베이스 기판(10)의 상면(10a)을 m면으로부터 a면의 법선에 대하여 각도 θ1(0.5° 이상 4° 이하의 값)로 기울인 결정면(CS1)으로 하는 것은, 그 위에 III족 질화물 반도체의 반도체층(예를 들면, GaN층)을 성장시킨 경우에, 반도체층 내의 쌍정을 저감하고 반도체층의 결정성을 향상시키기 위하여 유효한 조건인 것이 확인되었다.
한편, 도 8에 나타내는 바와 같이, 「c-(1)」, 「c-(2)」의 조건의 X선 반치전폭은 「Just」의 조건의 X선 반치전폭과 동일하고, 반도체층의 결정성을 향상시키기 위하여 유효하지 않은 것이 확인되었다.
10 : 베이스 기판 20 : 반도체층
30 : 반도체층 SB : 반도체 기판
ST : 구조체

Claims (4)

  1. 사파이어의 베이스 기판과,
    상기 베이스 기판 위에 배치된 III족 질화물 반도체의 반도체층을 구비하고,
    상기 베이스 기판의 상면은, {1-100}면 군에 속하는 m면으로부터, 상기 m면에 직교하고 {11-20}면 군에 속하는 a면의 법선에 대하여, 0.5° 이상 4° 이하의 각도로 기울인 결정면인 것을 특징으로 하는 구조체.
  2. 제1 기간에, 사파이어의 베이스 기판을 제1 온도로 가열한 상태에서, 상기 베이스 기판의 상면으로 V족 원료를 공급하지 않고 III족 원료를 공급함으로써, 상기 베이스 기판의 상면을 처리하는 제1 공정과,
    상기 제1 기간에 이어지는 제2 기간에, 상기 베이스 기판을 상기 제1 온도로 가열한 상태에서, 상기 베이스 기판의 상면으로 상기 III족 원료에 더하여 상기 V족 원료를 공급함으로써, 상기 베이스 기판 위에 III족 질화물 반도체의 반도체층을 성장시키는 제2 공정을 구비하고,
    상기 베이스 기판의 상면은, {1-100}면 군에 속하는 m면으로부터, 상기 m면에 직교하고 {11-20}면 군에 속하는 a면의 법선에 대하여, 0.5° 이상 4° 이하의 각도로 기울인 결정면인 것을 특징으로 하는 반도체 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 제1 기간의 길이는, 10초 이상 300초 이하인 것을 특징으로 하는 반도체 기판의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 제2 기간에 이어지는 제3 기간에, 상기 반도체층의 상면으로 상기 III족 원료를 공급하지 않고 상기 V족 원료를 공급하면서, 상기 베이스 기판의 온도를 상기 제1 온도로부터 제2 온도로 승온하는 제3 공정과,
    상기 제3 기간에 이어지는 제4 기간에, 상기 베이스 기판을 상기 제2 온도로 가열한 상태에서, 상기 반도체층의 상면으로 상기 III족 원료 및 상기 V족 원료를 공급함으로써, 상기 반도체층 위에 III족 질화물 반도체의 제2 반도체층을 성장시키는 제4 공정을 더 구비한 것을 특징으로 하는 반도체 기판의 제조 방법.
KR1020127022919A 2010-02-10 2011-02-08 구조체, 및 반도체 기판의 제조 방법 KR20130035995A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010028184 2010-02-10
JPJP-P-2010-028184 2010-02-10
PCT/JP2011/052604 WO2011099469A1 (ja) 2010-02-10 2011-02-08 構造体、及び半導体基板の製造方法

Publications (1)

Publication Number Publication Date
KR20130035995A true KR20130035995A (ko) 2013-04-09

Family

ID=44367742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022919A KR20130035995A (ko) 2010-02-10 2011-02-08 구조체, 및 반도체 기판의 제조 방법

Country Status (5)

Country Link
US (1) US8878345B2 (ko)
JP (1) JP5814131B2 (ko)
KR (1) KR20130035995A (ko)
CN (1) CN102893374A (ko)
WO (1) WO2011099469A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6069688B2 (ja) * 2012-06-18 2017-02-01 富士通株式会社 化合物半導体装置及びその製造方法
JP2016058539A (ja) * 2014-09-09 2016-04-21 三菱電機株式会社 高電子移動度トランジスタの製造方法
JP6306677B1 (ja) * 2016-12-19 2018-04-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586819B2 (en) 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2002064201A (ja) * 2000-08-18 2002-02-28 Toshiba Corp 半導体電界効果トランジスタ及び電力増幅器
JP4793824B2 (ja) * 2006-08-28 2011-10-12 シャープ株式会社 窒化物半導体層の形成方法
CN101528991B (zh) * 2006-10-20 2012-10-03 松下电器产业株式会社 蓝宝石衬底、使用该蓝宝石衬底的氮化物半导体发光元件及氮化物半导体发光元件的制造方法
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP5589278B2 (ja) 2007-11-21 2014-09-17 三菱化学株式会社 窒化物半導体の結晶成長方法および窒化物半導体発光素子
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子

Also Published As

Publication number Publication date
US20130062739A1 (en) 2013-03-14
CN102893374A (zh) 2013-01-23
WO2011099469A1 (ja) 2011-08-18
US8878345B2 (en) 2014-11-04
JP5814131B2 (ja) 2015-11-17
JPWO2011099469A1 (ja) 2013-06-13

Similar Documents

Publication Publication Date Title
KR101416838B1 (ko) (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP5838523B2 (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮまたはＩＩＩ族窒化物の結晶
US8455885B2 (en) Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
KR20130035995A (ko) 구조체, 및 반도체 기판의 제조 방법
US20140183579A1 (en) Miscut semipolar optoelectronic device
KR101044039B1 (ko) 질화물계 발광소자 및 그의 제조방법
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
KR101182581B1 (ko) 질화갈륨계 반도체 기판 및 이의 제조방법
KR100492483B1 (ko) 질화갈륨 박막의 제조방법
KR20060074754A (ko) 질화갈륨 단결정 후막의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid