KR101182581B1

KR101182581B1 - 질화갈륨계 반도체 기판 및 이의 제조방법

Info

Publication number: KR101182581B1
Application number: KR20050087848A
Authority: KR
Inventors: 이혜용
Original assignee: 삼성코닝정밀소재 주식회사
Priority date: 2005-09-21
Filing date: 2005-09-21
Publication date: 2012-11-27
Also published as: KR20070033555A

Abstract

본 발명에 따른 질화갈륨계 반도체 기판은, 기판과; 상기 기판상에 형성된 질화갈륨계 반도체막을 포함하며, 상기 질화갈륨계 반도체막은 전체 관통전위 밀도가 1×10⁷/cm²이하이며, 전체 관통전위들 중 나선 및 혼합 관통전위들의 비율이 50% 이하이다.

질화갈륨, 성장, 수소화물기상에피텍시, 질소화 처리

Description

질화갈륨계 반도체 기판 및 이의 제조방법{GAN-BASED SIMICONDUCTOR SUBSTRATE AND MANUFACTURING METHOD THEROF}

도 1은 본 발명의 바람직한 실시예에 따른 수소화물기상에피텍시 성장법을 이용하여 기판상에 질화갈륨계 반도체막을 성장하는 방법을 나타내는 흐름도,

도 2는 본 발명의 적용예에 따른 질화갈륨 반도체 기판의 표면을 촬영한 사진,

도 3은 종래의 비교예에 따른 질화갈륨 반도체 기판의 표면을 촬영한 사진.

본 발명은 질화갈륨계 반도체 기판(GaN-based semiconductor substrate)에 관한 것으로서, 특히 나선 관통 전위(screw dislocation) 및 혼합 관통 전위(mixed dislocation)의 발생이 효과적으로 억제된 질화갈륨계 반도체 기판에 관한 것이다.

질화갈륨계 반도체 광전 소자 및 전자 소자의 품질은 질화갈륨계 반도체막(또는 질화갈륨계 반도체 기판)의 관통전위(dislocation)와 밀접한 관련이 있으며, 특히 관통전위 밀도(dislocation density)가 낮을수록 우수한 품질의 소자를 제조할 수 있는 것으로 알려져 있다. Shinich Nagahama 등(High-Power and Long- Lifetime InGaN Multi-Quantum-Well Laser Diodes Grown on Low-Dislocation-Density GaN substrates, Shinichi Nagahama, et al, Jpn. J. Appl. Phys. Vol. 39(2000) L647-650)은 레이저 다이오드의 수명은 관통전위 밀도에 의존한다는 결과를 발표한 바 있다. Y.S.Choi 등(Effects of dislocations on the luminescence of GaN/InGaN multi-quantum-well light emitting diode layers, Choi, et'al, Materials Letters 58(2004) 2614-2617)은 관통전위가 질화갈륨계 발광다이오드(light emitting diode: LED)에서 질화갈륨막의 발광 특성에 영향을 미치며, 비발광 결함 중심으로 작용한다고 보고한 바 있다. X.A.Cao 등(Microstructural origin of leakage current in GaN/InGaN light emitting diodes, Jr. Of Crystal Growth 264(2004) 172-177)은 나선 관통전위(screw dislocation) 및 혼합 관통전위(mixed dislocation)가 발광다이오드 구조에서 높은 누설 전류(leakage current)의 원인이 된다고 발표한 바 있다.

관통전위는 나선, 혼합, 칼날(edge) 관통전위들로 구분되며, 관통전위의 종류에 따라 소자의 특성에 영향을 미치는 정도가 다르다고 보고되고 있는데, 청색 레이저 다이오드(Non-Radiative Nature of Threading dislocations in GaN grown by Metal-Organic Chemical Vapor Deposition. Takao Miyajima et'al., IPAP conference Series 1. (Tokyo), 536-537) 및 발광다이오드(Influence of Defects on Electrical and Optical Characteristics of GaN/InGaN-Based Light Emitting Diodes. X.A. Cao, K. Topol, et'al., Proceedings of the SPIE, 4776, 105-113(2002))에서 나선 및 혼합 관통전위들이 강한 비발광 결함 중심으로 작용하며, 이러한 관통전위들을 감소시킴으로써 고성능 질화갈륨계 반도체 소자를 제조할 수 있다고 보고하고 있다.

종래에는 호모 에피택시(homo epitaxy) 성장을 위한 질화갈륨계 반도체의 부재로 헤테로 에피택시(hetero epitaxy) 성장에서 관통전위 감소를 위한 노력이 지속되어 왔으며, 최근에는 단결정 질화갈륨막을 성장하는 기술의 진보로 인해 많은 연구 기관들에서 고성능 질화갈륨 반도체 소자의 제조를 위한 저결함 질화갈륨 반도체 기판에 대한 연구 결과들을 보고하고 있고, 현재 스미토모 전기공업(住友電氣工業), Cree 등의 업체들은 질화갈륨 반도체 기판의 상업적 판매가 가능하다는 발표를 하고 있다.

M.A.Reshchikov 등(Photoluminescence from structural defects in GaN, M. A. Reshchikove, et'al, Physica B 340-342(2003), 440-443)에 의하면, 분자선 에피택시(molecuar beam epitaxy: MBE) 성장법에 의해 사파이어 기판(sapphire substrate) 상에 성장된 질화갈륨막의 관통전위를 투과전자현미경(transmission electron microscope: TEM)으로 분석하여 관통전위 밀도는 1×10¹⁰/cm²이며, 칼날, 나선 및 혼합 관통전위들의 비율들이 차례로 99.8%, 0.1% 이하 및 0.1-0.2%라고 발표한 바 있다.

그러나 분자선 에피택시 성장법의 경우는 성장 속도가 2㎛/hr(시간당 성장 두께) 정도로 낮기 때문에 프리스탠딩 타입(free-standing type)의 단결정 질화갈륨 반도체 기판을 제조하기에는 상업적으로 적합하지 않으며, 관통전위 밀도도 1× 10¹⁰/cm²수준으로 고출력 레이저 다이오드 등의 질화갈륨 반도체 소자에서 요구하는 수준(<1×10⁷/cm²)에도 부족하다는 문제점이 있다.

유기금속화학기상증착법(metal-organic chemical vapor deposition: MOCVD)에서 질소화 처리 시간을 조절함으로써, 성장되는 질화갈륨막에 존재하는 관통전위의 형태를 조절할 수 있다는 결과가 보고된바 있다(Dislocation generation in GaN Heteroepitaxy, X.H. Wu' et'al, Jr. of Crystal Growth 189/190(1998) 231-243). 짧은 시간 동안의 질소화(nitrification) 처리를 한 후 고온에서 질화갈륨막을 성장한 경우에는 전체 관통전위 밀도는 10⁸~10⁹ 수준이며, 이 중에서 혼합 및 나선 관통전위들의 합이 ~50% 정도로 관찰된다. 한편, 상대적으로 질소화 처리 시간을 길게 한 후 저온 버퍼층을 기판상에 형성하고, 상기 저온 버퍼층 상에 질화갈륨막을 성장한 경우에는 전체 관통전위 밀도는 10¹⁰~10¹¹ 수준이며, 주로 칼날 전위로 구성되는 것으로 보고된 바 있다.

S. Gradecak 등(Microstructure of ELO-GaN Layers Grown by Hydride Vapor Phase Epitaxy, silvija Gradecak, et'al, Mat. Res. Soc. Symp. Proc. Vol 693 I3.23.1-6)은 2-단계 에피텍셜 측면 과성장(2-step epitaxial lateral overgrowth: 2-step ELOG) 수소화물기상에피텍시 성장법(hydride vapor phase epitaxy: HVPE)으로 성장된 질화갈륨막에서 관통전위 밀도가 높은 영역은 주로 칼날 및 혼합 관통전위들이, 관통전위 밀도가 낮은 영역은 칼날 관통전위가 주로 관찰됨을 개시하고 있 다.

또한, 수소화물기상에피텍시 성장법에 의한 단결정 질화갈륨 반도체 기판에 존재하는 관통전위는 66%의 혼합 관통전위, 29%의 칼날 관통전위 및 5% 이하의 나선 관통전위로 구성된다는 사실이 보고된바 있다(Chemical Mechanical Polishing for Decoration and Measurement of Dislocations on Freestanding GaN wafers, Xueping Xu, et'al. phys. stat. sol. (c) 7, 2460-2463(2003)). 즉, 질화갈륨 반도체 소자의 특성에 나쁜 영향을 주는 나선 및 혼합 관통 전위들이 최소한 70% 이상 포함되어 있다고 추론할 수 있다.

A. Usui 등에 발명되어 공개된 US2003/0183157은 질화갈륨 반도체막의 성장 방법에 따른 관통전위 밀도와 칼날 관통전위(혼합 관통전위 포함) 밀도를 아래의 <표 1>과 같이 보고하고 있다. 하기 <표 1>의 마지막 칸에 나타낸 나선 관통전위의 비율은 계산에 의한 값이다.

GaN 성장방법	성장표면에서의 관통전위 밀도
초기성장방법	관통전위밀도(개/cm²)	칼날 관통전위		나선 관통전위
초기성장방법	관통전위밀도(개/cm²)	전위밀도(개/cm²)	비율	전위밀도(개/cm²)	비율
FIELO 공법	1×10⁶	3.5×10⁵	35%	6.5×10⁵	65%
ELO	2×10⁶	1×10⁶	50%	1×10⁶	50%
PENDEO	3×10⁶	1.2×10⁶	40%	1.8×10⁶	60%
저온 버퍼	1×10⁷	5×10⁶	50%	5×10⁶	50%

상기 <표 1>로부터, 통상적으로 제조되는 단결정 질화갈륨막의 표면에는 질화갈륨 반도체 소자의 특성에 나쁜 영향을 주는 나선 및 혼합 관통 전위들이 최소한 50% 이상 포함되어 있음을 알 수 있다.

X.H.Wu 등(Modeling of threading dislocation reduction in growing GaN layers, X. H. Wu, et'al, Jr. of Crystal Growth 231(2001), 371-390)은 성장 초기에 혼합 관통전위를 최대화시킬 수 있다면, 수소화물기상에피텍시 성장법으로 질화갈륨 반도체막을 성장하는 것이 관통 전위밀도를 감소시킬 수 있는 유용한 방법이라고 보고하고 있으나, 이의 실현에 대한 보고는 아직 찾을 수 없다.

그러나 상술한 바와 같은 종래의 수소화물기상에피텍시 성장법을 이용한 질화갈륨계 반도체막의 성장 방법들은 여전히 질화갈륨 반도체 소자의 특성에 나쁜 영향을 주는 나선 및 혼합 관통 전위들의 발생을 효과적으로 억제할 수 없다는 문제점이 있다.

따라서, 나선 및 혼합 관통 전위들을 발생이 효과적으로 억제된 새로운 질화갈륨계 반도체 기판이 요구된다.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 나선 및 혼합 관통 전위들의 발생이 효과적으로 억제된 질화갈륨계 반도체 기판을 제공함에 있다.

상기한 문제점을 해결하기 위하여, 본 발명의 제1 측면에 따른 질화갈륨계 반도체 기판은, 기판과; 상기 기판상에 형성된 질화갈륨계 반도체막을 포함하며, 상기 질화갈륨계 반도체막은 전체 관통전위 밀도가 1×10⁷/cm²이하이며, 전체 관통전위들 중 나선 및 혼합 관통전위들의 비율이 50% 이하이다.

또한, 본 발명의 제2 측면에 따른 프리스탠딩 타입의 질화갈륨계 반도체 기판에 있어서, 상기 질화갈륨계 반도체 기판은 전체 관통전위 밀도가 1×10⁷/cm²이하이며, 전체 관통전위들 중 나선 및 혼합 관통전위들의 비율이 50% 이하이다.

이하에서는 첨부도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능이나 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.

이하, 본 발명을 상세히 설명함에 있어서, 질화갈륨계 반도체 기판이라고 함은 질화갈륨계 반도체막이 적층된 기판과, 질화갈륨계 반도체로만 이루어진 기판을 포함하고, 특히 질화갈륨계 반도체로만 이루어진 기판은 프리스탠딩 타입으로 칭한다.

도 1은 본 발명의 바람직한 실시예에 따른 수소화물기상에피텍시 성장법을 이용하여 기판상에 질화갈륨계 반도체막을 성장하는 방법을 나타내는 흐름도이다. 상기 제조 방법은 순차적으로 수행되는 아래의 (a) 내지 (d) 과정들을 포함한다.

상기 (a) 과정은 질화갈륨계 반도체막의 성장 온도보다 낮은 온도에서 기판의 표면을 1차 질소화 처리하는 과정이다. 본 과정은 상기 기판을 반응기 내에 실 장하고, 상기 기판을 질화갈륨계 반도체막의 성장 온도보다 낮은 온도로 가열한 상태에서 상기 기판의 표면을 질소화 가스를 이용하여 질소화 처리함으로써 수행될 수 있다. 바람직하게는, 상기 기판의 가열 온도는 800~900℃ 정도이며, 상기 질소화 가스는 암모니아(NH₃) 가스이다.

상기 (b) 과정은 상기 1차 질소화 처리된 상기 기판의 표면을 식각 가스를 이용하여 식각하는 과정이다. 본 과정은 상기 기판을 질화갈륨계 반도체막의 성장 온도로 승온한 상태에서 상기 1차 질소화 처리된 상기 기판의 표면을 식각 가스를 이용하여 식각하는 과정이다. 바람직하게는, 상기 기판의 가열 온도는 1000℃ 정도이며, 상기 식각 가스는 암모니아 가스와 염화수소(HCl) 가스의 혼합 가스이다.

상기 (c) 과정은 식각된 상기 기판의 표면을 질소화 가스를 이용하여 2차 질소화 처리하는 과정이다. 본 과정은 상기 기판을 질화갈륨계 반도체막의 성장 온도로 유지한 상태에서 상기 식각된 기판의 표면을 질소화 가스를 이용하여 질소화 처리함으로써 수행될 수 있다. 바람직하게는, 상기 질소화 가스는 암모니아 가스이다. 본 과정은 필요에 따라 생략될 수 있는 과정이다.

상기 (d) 과정은 상기 2차 질소화 처리된 상기 기판의 표면상에 질화갈륨계 반도체막을 성장하는 과정이다. 본 과정은 상기 기판을 질화갈륨계 반도체막의 성장 온도로 유지한 상태에서, 수소화물기상에피텍시 성장법에 따라 상기 2차 질소화 처리된 상기 기판의 표면상에 질화갈륨계 반도체막을 성장함으로써 수행될 수 있다. 바람직하게는, 갈륨 금속과 암모니아가 프리커서(precursor)로 사용되고, 캐리 어 가스(carrier gas)로는 질소 가스가 사용된다.

이후에, 통상의 자외선 조사 과정 등을 수행하여 상기 질화갈륨계 반도체막을 상기 기판으로부터 분리한 후, 연마 가공을 통해 프리스탠딩 타입의 질화갈륨계 반도체 기판을 얻을 수 있다. 결과적으로 얻어지는 질화갈륨계 반도체막 또는 질화갈륨계 반도체 기판은 전체 관통전위 밀도가 1×10⁷/cm²이하이며, 전체 관통전위들 중 나선 및 혼합 관통전위들의 비율은 50% 이하이다. 바람직하게는, 나선 및 혼합 관통전위들의 비율이 30% 이하이다.

또한, 상기 질화갈륨계 반도체 기판을 이용하여 통상의 공정에 따라 레이저 다이오드 등과 같은 고성능 질화갈륨계 반도체를 얻을 수 있다.

상술한 바와 같이, 본 발명에 따른 상기 1차 질소화 처리 과정 (a)를 질화갈륨계 반도체막의 성장 온도보다 낮은 온도에서 수행하고, 상기 질화갈륨계 반도체막의 성장 과정 (d)를 수소화물기상에피텍시 성장법에 따라 수행함으로써, 질화갈륨 반도체 소자의 특성에 나쁜 영향을 주는 나선 및 혼합 관통 전위들의 발생을 효과적으로 억제할 수 있다.

이하, 상술한 수소화물기상에피텍시 성장법을 이용한 질화갈륨계 반도체막의 성장 방법을 적용한 예와, 종래에 따른 비교예를 비교하기로 한다.

적용예

이하의 (a) 및 (c) 과정들은 순차적으로 수행된다.

(a) 통상적인 수평 수소화물기상에피텍시 반응기(horizontal HPVE reactor) 내에 사파이어 기판을 실장하고, 상기 사파이어 기판을 70℃/min 이상의 속도로 승온하며, 800~900℃의 온도 범위에서 암모니아 가스를 이용하여 상기 사파이어 기판의 표면을 질소화 처리한다.

(b) 염화갈륨(GaCl)을 생성하기 위해 상기 반응기 내의 700℃의 갈륨 영역을 통과하는 염화수소의 유량을 400sccm으로 유지하고, 암모니아 가스 유량을 2000sccm으로 유지하며, n형 도핑을 위해 실란 가스를 3sccm 공급하면서, 1000℃로 가열된 상기 사파이어 기판상에 7시간에 걸쳐서 질화갈륨 반도체막을 성장시킨다. 이때, 캐리어 가스로서 질소 가스가 사용되며, 전체 가스의 유량은 20,000 sccm으로 유지된다.

(c) 상술한 과정들을 거쳐서 상기 사파이어 기판상에 성장된 400㎛ 두께의 질화갈륨 반도체막을 상기 사파이어 기판으로부터 분리한 후, 연마 가공을 통해 질화갈륨 반도체 기판을 얻는다.

도 2는 본 발명의 적용예에 따른 질화갈륨 반도체 기판의 표면을 촬영한 사진이다. 도 2의 (A) 및 (B)는 상기 질화갈륨 반도체 기판의 다른 표면 영역들을 촬영한 것이며, 도 2에 표시된 s, e 및 m은 차례로 나선, 칼날 및 혼합 관통전위들을 나타낸다. 이러한 관통전위의 종류별 관찰 방법은 g=(11-20)의 조건과 시료를 18도 틸트(tilt)한 조건에서 동일한 이미지 내에서 3 종류(칼날, 혼합 및 나선)의 관통전위들을 관찰할 수 있다고 발표한 D.M.Foolstaedt 등(Plan-view image contrast of dislocations in GaN, Applied Physics Letters, 83(2003) 4797-4799, D. M. Follstaedt, et'al)이 제안한 방법을 이용하였다. 전체 관통전위 밀도는 ~1× 10⁷/cm²이며, 질화갈륨 반도체 소자의 특성에 나쁜 영향을 주는 나선 및 혼합 관통전위들의 비율은 25%로 계산되었다.

비교예

이하의 (a) 및 (c) 과정들은 순차적으로 수행된다.

(a) 통상적인 수평 수소화물기상에피텍시 반응기(horizontal HPVE reactor) 내에 사파이어 기판을 실장하고, 상기 사파이어 기판이 1000℃로 가열된 상태에서 암모니아 가스를 이용하여 상기 사파이어 기판의 표면을 질소화 처리한다.

(b) 염화갈륨을 생성하기 위해 상기 반응기 내의 700℃의 갈륨 영역을 통과하는 염화수소의 유량을 400sccm으로 유지하고, 암모니아 가스 유량을 2000sccm으로 유지하며, n형 도핑을 위해 실란 가스를 3sccm 공급하면서, 1000℃로 가열된 상기 사파이어 기판상에 7시간에 걸쳐서 질화갈륨 반도체막을 성장시킨다. 이때, 캐리어 가스로서 질소 가스가 사용되며, 전체 가스의 유량은 20,000 sccm으로 유지된다.

(c) 상술한 과정들을 거쳐서 상기 사파이어 기판상에 성장된 400㎛ 두께의 질화갈륨 반도체막을 상기 사파이어 기판으로부터 분리한 후, 연마 가공을 통해 프리스탠딩 타입의 질화갈륨 반도체 기판을 얻는다.

도 3은 종래의 비교예에 따른 질화갈륨 반도체 기판의 표면을 촬영한 사진이다. 도 3의 (A) 및 (B)는 상기 질화갈륨 반도체 기판의 다른 표면 영역들을 촬영한 것이며, 도 3에 표시된 s, e 및 m은 차례로 나선, 칼날 및 혼합 관통전위들을 나타 낸다. 이러한 관통전위의 종류별 관찰 방법은 g=(11-20)의 조건과 시료를 18도 틸트(tilt)한 조건에서 동일한 이미지 내에서 3 종류(칼날, 혼합 및 나선)의 관통전위들을 관찰할 수 있다고 발표한 D.M.Foolstaedt 등(Plan-view image contrast of dislocations in GaN, Applied Physics Letters, 83(2003) 4797-4799, D. M. Follstaedt, et'al)이 제안한 방법을 이용하였다. 전체 관통전위 밀도는 ~5×10⁶/cm²이며, 질화갈륨 반도체 소자의 특성에 나쁜 영향을 주는 나선 및 혼합 관통전위들의 비율은 75% 이상으로 계산되었다.

상술한 본 발명의 적용예와 종래의 비교예를 비교하여 알 수 있다시피, 본 발명에 따른 질화갈륨계 반도체 기판은 나선 및 혼합 관통전위들의 발생이 현저하게 억제됨을 알 수 있다.

상술한 바와 같이, 본 발명에 따른 질화갈륨계 반도체 기판은, 1차 질소화 처리 과정을 질화갈륨계 반도체막의 성장 온도보다 낮은 온도에서 수행하고, 상기 질화갈륨계 반도체막의 성장 과정을 수소화물기상에피텍시 성장법에 따라 수행함으로써, 질화갈륨 반도체 소자의 특성에 나쁜 영향을 주는 나선 및 혼합 관통 전위들의 발생이 효과적으로 억제되어 있다는 이점이 있다.

Claims

질화갈륨계 반도체 기판에 있어서,

기판과;

상기 기판상에 형성된 질화갈륨계 반도체막을 포함하며,

상기 질화갈륨계 반도체막은 표면에 존재하는 전체 관통전위 밀도가 1×10⁷/cm² 이하이며, 전체 관통전위들 중 나선 및 혼합 관통전위들의 비율이 50% 이하임을 특징으로 하는 질화갈륨계 반도체 기판.
제1항에 있어서,

상기 나선 및 혼합 관통전위들의 비율이 30% 이하임을 특징으로 하는 질화갈륨계 반도체 기판.
제1항에 있어서,

상기 기판은 사파이어 기판임을 특징으로 하는 질화갈륨계 반도체 기판.
프리스탠딩 타입의 질화갈륨계 반도체 기판에 있어서,

상기 질화갈륨계 반도체 기판은 표면에 존재하는 전체 관통전위 밀도가 1×10⁷/cm² 이하이며, 전체 관통전위들 중 나선 및 혼합 관통전위들의 비율이 50% 이하임을 특징으로 하는 프리스탠딩 타입의 질화갈륨계 반도체 기판.
제4항에 있어서,

상기 나선 및 혼합 관통전위들의 비율이 30% 이하임을 특징으로 하는 프리스탠딩 타입의 질화갈륨계 반도체 기판.
제1항의 질화갈륨계 반도체막을 제조하는 제조방법으로서,

질화갈륨계 반도체막의 성장 온도보다 낮은 온도에서 기판의 표면을 질소화 처리하는 단계; 및

질화갈륨계 반도체막의 성장 온도에서 상기 질소화 처리된 기판 상에 질화갈륨계 반도체막을 성장시키는 단계; 를 포함하는 것을 특징으로 하는 질화갈륨계 반도체막의 제조방법.
제6항에 있어서,

상기 질화갈륨계 반도체막의 제조방법은

상기 질소화 처리 단계 이후,

질소화 처리된 상기 기판의 표면을 식각 가스를 이용하여 식각하는 단계; 및

상기 식각된 기판의 표면을 질화갈륨계 반도체막의 성장 온도에서 다시 질소화 처리하는 단계;를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체막의 제조방법.