JP2006310850A - 窒化ガリウム系半導体の製造方法 - Google Patents

窒化ガリウム系半導体の製造方法 Download PDF

Info

Publication number
JP2006310850A
JP2006310850A JP2006118959A JP2006118959A JP2006310850A JP 2006310850 A JP2006310850 A JP 2006310850A JP 2006118959 A JP2006118959 A JP 2006118959A JP 2006118959 A JP2006118959 A JP 2006118959A JP 2006310850 A JP2006310850 A JP 2006310850A
Authority
JP
Japan
Prior art keywords
gallium
layer
gallium oxide
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006118959A
Other languages
English (en)
Other versions
JP4452252B2 (ja
Inventor
Hyo Won Suh
孝 源 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006310850A publication Critical patent/JP2006310850A/ja
Application granted granted Critical
Publication of JP4452252B2 publication Critical patent/JP4452252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02414Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】低密度の結晶欠陥と高品質の結晶性を有する窒化ガリウム系半導体の製造方法を提供する。
【解決手段】本発明に伴う窒化ガリウム系半導体の製造方法は、ガリウム酸化物基板を準備する段階と;上記ガリウム酸化物基板表面に対する物理的化学的前処理により上記ガリウム酸化物基板表面を窒化物に改質させGa-N結合を有する表面窒化物層を形成する段階と;上記表面窒化物層上に窒化ガリウム系半導体層を形成する段階を含む。
【選択図】図2

Description

本発明は窒化ガリウム(GaN)系半導体の製造方法に関することとして、特に高品質の結晶性を有するGaN系半導体層を得るための窒化ガリウム系半導体の製造方法に関する。以下、本明細書においてGaN系半導体とは、AlGaIn(1-x-y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)に表現される2成分系(bianary)、3成分系(ternary)または4成分系(quaternary)化合物半導体を意味する。
最近、GaN系半導体が短波長帯域の光電子素子および高性能の電子素子応用に適合な材料として注目をあびている。特に、GaN系半導体は青色および緑色発光ダイオード(LED)の核心材料として脚光をあびている。このようなGaN系半導体発光素子を製造するためには高品質のGaN系単結晶成長を成長させる技術が必須的に要求される。しかし、GaN系単結晶の格子常数および熱膨張係数と整合されるGaN系単結晶成長用基板材料が普遍化されていない問題点がある。
通常GaN系単結晶は、サファイア基板などの異種基板(hetero-substrate)上に有機金属CVD(MOCVD)法、水素化物VPE(HVPE)法などの気相成長法または分子ビームエピタキシ(MBE)法から成長される。
しかし、サファイア基板などの異種基板とGaN単結晶との間には大きい格子不整合が存在するため(例えば、サファイア基板とGaN単結晶との間には約18%の格子不整合が存在する)、異種基板上にGaN系半導体層を成長させる場合、転位(dislocation)のような多くの欠陥が発生する。
このような格子不整合を緩和させ欠陥発生を減少させるため、サファイア基板などの異種基板とGaN系半導体層との間に低温GaNバッファ層、高温GaNバッファ層またはAlNバッファ層など様々なバッファ層を成長させる技術が提案された。
例えば、Akasaki et al.のAppl.Phys.Lett 48、(1986)、page353にはサファイア基板上に形成された低温AlNバッファ層の上にAlGaNエピタキシャル層を成長させる方法が開示されている。また、アメリカ特許第5、290、393号には、サファイア基板上に形成された低温GaNバッファ層上にAlGaNエピタキシャル層を成長させる方法が開示されている。
図1a及び図1bは従来のGaN系半導体の製造方法らに伴い得た半導体層構造10、20を概略的に示す断面図らである。
先ず、図1aを参照すると、サファイア基板11上に低温AlNバッファ層13及びAlGaN結晶層15が順次に形成されている。このような半導体層構造10を得るため、先ずサファイア基板11上において400ないし600℃の低温からAlN多結晶層(polycrystalline layer)を成長させAlNバッファ層13を形成する。その後、約1000℃の高温に温度を上げAlGaNを成長させることにより、AlNバッファ層13上に所望のAlGaN結晶層を形成する。低温成長されたAlNバッファ層13を使用することにより、改善された結晶性を有するAlGaN結晶層を得ることが可能となる。
図1bを参照すると、サファイア基板21上に低温GaNバッファ層23及びAlGaN結晶層25が順次に形成されている。このような半導体層構造20を得るため、先ずサファイア基板21上に約600℃の温度から低温GaN多結晶層を成長させ低温GaNバッファ層23を形成する。その後、約1000℃の高温に温度を上げることにより、上記多結晶層23の一部を単結晶に変化させる。この単結晶は後続のAlGaN結晶層25成長のためのシード結晶(seed crystal)の役割をすることとなる。これに伴い、AlNバッファ層13上に成長されたAlGaN結晶層15より優秀な結晶を有するAlGaN結晶層25を得ることが可能となる。
しかし、このようなバッファ層を利用するとしても、サファイア等の異種基板とGaN系半導体との間の格子不整合が非常に大きいため結晶欠陥発生を根本的に解決することは不可能である。例えば、低温GaNバッファ層を使用するとしても、~1010/cm3程度の結晶欠陥を含有しているため、良質のLEDまたはLD等の発光素子製造に障害になっている。また、従来の方法らは高い密度の結晶欠陥により、数十μm以上の厚さを有するバルク(bulk)形態のGaN系半導体後膜を成長させるに適合ではない。従って、より低い欠陥密度を有するGaN系半導体結晶層を成長させる技術が要求される。
本発明は上記の問題点を解決するためのものとして、その目的は結晶欠陥発生を抑制しGaN系半導体の結晶性をさらに改善させることが可能なGaN系半導体製造方法を提供することにある。
上記の技術的課題を達成するため、本発明に伴うGaN系半導体製造方法は、ガリウム酸化物基板を準備する段階と;上記ガリウム酸化物基板表面に対する物理的化学的前処理により上記ガリウム酸化物基板表面を窒化物に改質させGa-N結合を有する表面窒化物層を形成する段階と;上記表面窒化物層上にGaN系半導体層を形成する段階を含む。本発明では、既存のサファイア基板を使用する代わりに、LiGaOまたはGa等のガリウム酸化物基板を使用する。ガリウム酸化物はGaN結晶との格子整合性が非常に優れるため、優秀な結晶性と低い欠陥密度のGaN系半導体層を成長させることが可能な基盤構造を提供する。
本発明の一実施形態によると、上記ガリウム酸化物基板表面に対する物理的化学的前処理は、N イオンビーム照射により実施されることが可能である。 好ましくは、上記イオンビーム照射は0.001keVないし10MeVのエネルギーを有する反応性N +イオンビームを上記ガリウム酸化物基板に照射することにより実施される。
他の実施形態によると、上記ガリウム酸化物基板表面に対する物理的化学的前処理は、窒素イオン(N+)のイオン注入により実施されることが可能である。好ましくは、上記イオン注入は1×1015ないし1×1017 /cmのドーズ量と10keVないし10MeVの注入エネルギーで窒素イオンを上記ガリウム酸化物基板に注入することにより実施される。
また異なる実施形態として、上記ガリウム酸化物基板表面に対する物理的化学的前処理は、 窒素を含むプラズマ(plasma)またはラジカル(radical)を使用した表面処理により実施されることも可能である。好ましくは、上記プラズマまたはラジカルとしては窒素および水素が含まれたプラズマまたはラジカルを使用する。
前記の様々な物理的化学的前処理により、上記ガリウム酸化物基板表面にはGa-N結合を有する表面窒化物層が形成される。このような表面窒化物層は、後続きのGaN系半導体層を成長させる時有用なシード層の役割をし、GaN系半導体層の結晶品質を大きく向上させる。
本発明の好ましい実施形態によると、上記表面窒化物層を形成する前に、上記ガリウム酸化物基板を洗浄する段階をさらに含むことが可能である。上記洗浄段階は上記ガリウム酸化物基板をエタノールまたは水に浸し超音波を加えることにより実施されることが可能である。
本発明の実施形態によると、上記表面窒化物層を形成した後、上記表面窒化物層上にAlGa1−xNバッファ層(0≦x<1)を形成する段階をさらに含むことが可能である。例えば、300ないし900℃の低温から上記表面窒化物層上にAlGa1−xNバッファ層(0≦x<1)を形成することが可能である。
本発明の好ましい実施形態によると、上記表面窒化物層を形成した後、上記基板をアニーリングするか上記基板表面を熱洗浄する段階をさらに含むことが可能である。上記アニーリングは1000ないし1300℃の温度から実施されることが好ましい。また、上記表面熱洗浄は、800ないし1200℃の温度から実施されることが好ましい。
本発明の一実施形態によると、GaN系半導体層を形成した後上記ガリウム酸化物基板を分離または除去する段階をさらに含むことも可能である。例えば、上記GaN系半導体層を30μm以上の厚さに形成した後、上記ガリウム酸化物基板を分離または除去することにより、GaN系基板を得ることが可能である。
本発明によると、ガリウム酸化物基板表面を窒化物に改質させて得た表面窒化物層上にGaN系半導体層を形成することにより、結晶欠陥発生をさらに抑制させGaN系半導体の結晶性をさらに改善させることが可能となる。これに伴い、電気的光学的特性が向上されたLED等の発光素子などを製造することが可能であるだけではなく、ガリウム酸化物基板の分離または除去工程を通じ高品質のGaN系基板を得ることが可能である。
以下、添付の図面を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は様々な形態に変形されることが可能で、本発明の範囲が以下に説明する実施形態に限定されることではない。本発明の実施形態は当業界で平均的な知識を有している者に本発明をより完全に説明するため提供される。従って、図面における要素らの形状および大きさ等はより明確な説明のため誇張されることが可能で、図面上の同一な符号で表示される要素は同一な要素である。
図2は本発明に伴うGaN系半導体の製造方法を概略的に示した工程フロー図である。図2を参照すると、先ずLiGaO基板またはGa基板などのガリウム酸化物基板を準備する(S1段階)。このようなガリウム酸化物基板は既存のサファイア基板に比べGaN結晶との格子整合性が非常に高い。例えば、LiGaOの結晶は、GaN結晶とは非常に類似な結晶構造および格子常数を有し、両子間の格子不整合度が0.1ないし4%程度にすぎない。
具体的に説明すると、LiGaO結晶はその格子常数(a、b、c)がa=5.402Å、b=6.372Å、c=5.007Åとして、 ウルツアイト(wurtzite)構造を有するZnO結晶からZn原子がLiとGaに置換されて成る結晶構造を有する。このLiGaO結晶は一般的なチョクラルスキー(Czochralski)法によって容易に成長されることが可能である。
特に、LiGaO結晶とGaN結晶間の格子不整合度は基部面(basal plane)の(0001)面で約0.8%にすぎない(常温での平均格子不整合度は0.9%である)。Ga結晶などの他のガリウム酸化物結晶もGaN結晶とは優れた格子整合性を示している。従って、ガリウム酸化物基板上にGaN結晶層を成長させる場合、低い欠陥密度を具現することが可能であると予想される。
しかし、より低い欠陥密度とより優秀な結晶性を有するGaN系半導体層を成長させるためには、GaN系半導体を成長させる前にガリウム酸化物基板の表面を窒化物に改質させる必要がある。即ち、図2に図示された通り、イオン注入、イオンビーム照射、プラズマまたはラジカル処理などの物理的化学的表面処理を通じ上記ガリウム酸化物層の表面を窒化処理する(S2段階)。
このような窒化処理によって、上記ガリウム酸化物層の表面にはGa-N結合を有する表面窒化物層が形成される。この表面窒化物層は後続きのGaN系半導体結晶成長のための良質のシード層(seed)の役割をする。ガリウム酸化物基板を窒化処理する前に予めガリウム酸化物基板を洗浄することが好ましい。
その後、窒化処理された上記基板をアニーリングするか、または上記基板表面を熱洗浄する(S3段階)。格子損傷が少ない場合上記アニーリングまたは表面熱洗浄工程は省略することも可能である。選択的な工程として、上記基板の窒化処理段階とアニーリング(または表面熱洗浄)段階との間に、低温成長されたAlGa1−xNバッファ層のようなバッファ層を表面窒化物層上に形成することも可能である(S3’段階)。
次に、表面窒化物層上に得ようとするGaN系半導体層を成長させる(S4段階)。GaNとの格子整合性が優れたガリウム酸化物基板と共に、良質のシード層を提供する表面窒化物層を下層構造で使用しているため、その上に成長されるGaN系半導体層は非常に低い密度の欠陥を有し優れた結晶性を示すようになる。
その後には、所望の素子(例えば、LED素子)を得るため、様々な組成と厚さのGaN系エピタキシャル層らをさらに成長させることが可能である。また、GaN基板を製造するため上記S4段階でGaN系半導体層を30μm以上の大きい厚さに成長させた後に上記ガリウム酸化物基板をGaN系半導体層から分離または除去することも可能である。
図3aないし図3dは本発明の一実施形態に伴うGaN系半導体の製造方法を説明するための断面図らである。先ず、図3aを参照すると、Ga結晶またはLiGaO結晶などからなるガリウム酸化物基板101を準備する。その後、上記ガリウム酸化物基板101をエタノールまたは水に浸して超音波を加えることにより、基板を洗浄する。
次に、図3bに図示された通りガリウム酸化物基板101表面上に反応性N イオンビームを一定量照射し上記基板101表面を窒化物に改質させる。上記イオンビーム照射時、上記反応性N イオンビームは0.001keVないし10MeVのエネルギーを有することが好ましい。このようなイオンビーム照射を通じた表面の窒化処理によって、基板101表面にはGa-N結合を有する表面窒化物層103が形成される(図3c参照)。
具体的に説明すると、NガスまたはNとHガスまたはNHガス等の窒素ガスや窒素を含むガスを反応ソースガスにしてガリウム酸化物基板101が収容された反応チャンバ内にN イオンビームを形成する。その後、ガリウム酸化物基板101表面への反応性N イオンビーム照射により基板101表面辺りで酸素原子と他の原子との結合が切られ窒素原子が酸素原子の代わりを占めることにより、少なくとも一部酸素原子が窒素原子に置換される。
これに伴い、基板表面にはGa-N結合を有する窒化物層103が形成される。実際に、酸素原子は窒素原子と容易に置換されることが可能である。これは密度関数論によるイオン半径の類似性に起因する。即ち、密度関数論(density functional theory)による理論的なイオン半径計算によると、1.88Åの窒素イオン間距離は1.93Åの酸素イオン間距離に非常に類似である。
従って、上記反応性N イオンビーム照射により基板101表面付近の酸素原子は窒素原子に容易に置換される。上記表面窒化物層103は、後続きのGaN系半導体層を成長させるための良質のシード層(seed layer)の役割をするだけではなく、基板101内に存在するLi等の異種原子(例えば、LiGaO基板を使用する場合)がGaN系半導体層に拡散されることを防止する障壁層(barrier layer)としての役割もする。
その後、好ましくは上記窒化処理された基板をアニーリングするか、または上記基板表面を熱洗浄する。上記アニーリングは1000ないし1300℃の温度範囲で実施されることが可能である。表面熱洗浄は800ないし1200℃の温度範囲でHClまたはアンモニア等の洗浄またはエッチングガス雰囲気で実施されることが可能である。このようなアニーリングまたは表面熱洗浄を通じて、イオンビーム照射などによって発生され得る表面窒化物層の格子損傷を回復させるか除去することが可能である。格子損傷が少ない場合には上記アニーリングまたは表面熱洗浄工程は省略することも可能である。
次に、図3dに図示された通り、表面窒化物層103上にGaN系結晶を成長させる。これに伴い、低い欠陥密度と優秀な結晶性を有するGaN系半導体層105を得ることとなる。GaN系半導体層105は例えば有機金属化学気相蒸着(MOCVD)または分子線エピタキシ(MBE)によって成長されることが可能である。表面窒化物層103は、Ga結晶またはLiGaO結晶(ガリウム酸化物基板101)から形成されたものであるため、GaN結晶とは優秀な格子整合を示す。また、表面窒化層103は窒素原子への置換により酸素が欠如された(酸素濃度が少ない)膜を形成する。一般的に剰余の酸素原子はGaN結晶層成長時欠陥を誘導してGaN結晶層全体に良くない影響を及ぼす。従って、優秀な格子整合性と欠如された酸素濃度を有する表面窒化物層103上には結晶欠陥密度が低い高品質のGaN系半導体層105が容易に成長されることが可能である。
前記の実施形態では、ガリウム酸化物基板101の表面を窒化物に改質させるため基板101表面に対する反応性N イオンビーム照射を実施したが、反応性イオンビーム照射以外の他の物理的化学的表面処理方法を使用することも可能である。例えば、窒素イオン(N)のイオン注入によりガリウム酸化物基板101表面を窒化物に改質させることも可能である。好ましくは、1×1015ないし1×1017/cmのドーズ量と10keVないし10MeVの注入エネルギーで窒素イオンをガリウム酸化物基板101上に注入することによりガリウム酸化物基板101に表面窒化物層を形成する。
ガリウム酸化物基板101表面を窒化物に改質させるためのまた異なる方法として、窒素を含むプラズマまたはラジカルを使用してガリウム酸化物基板101表面を処理することも可能である。好ましくは、基板101表面での窒素原子の雇用度を高めるため、窒素および水素が含まれたプラズマまたはラジカルを使用して基板101表面を処理する。
上記GaN系半導体の製造方法は、GaN系LED素子だけではなく数十μm以上の厚さを有するGaN系後膜またはGaN系基板を製造するにも容易に適用されることが可能である。例えば、GaN系半導体層105を30μm以上の厚さに形成した後、ガリウム酸化物基板101を分離または除去することにより、GaN系基板を得ることが可能である。この場合、ガリウム酸化物基板101は、例えばレーザ照射、湿式エッチングまたは化学的機械的研磨により上記GaN系半導体層105から分離または除去されることが可能である。
図4aないし図4cは本発明の他の実施形態に伴うGaN系半導体の製造方法を説明するための断面図らである。先ず、図3a及び図3bに図示された通り洗浄処理されたガリウム酸化物基板101表面上に反応性N イオンビームを照射して基板101表面を窒化物に改質させる。前記の通り、反応性N イオンビーム照射の代わりに窒素イオン注入、プラズマまたはラジカル処理を実施することも可能である。これに伴い、図4aに図示された通り、ガリウム酸化物基板101表面にGa-N結合を有する表面窒化物層103が形成される。
次に、図4bに図示された通り、表面窒化物層103上に高温または低温 AlGa1−xNバッファ層204を形成する。例えば、300ないし900℃の低温から表面窒化物層103上にAlGa1−xNバッファ層(0≦x<1)を成長させることが可能である。このようなバッファ層204を形成することにより、後続きの工程から成長されるGaN系結晶層の欠陥密度はさらに低くなる。その後、好ましくは、イオンビーム照射などによって表面窒化物層103に発生され得る格子損傷を回復または除去するためアニーリングまたは表面熱洗浄工程を実施する。
次に、図4cに図示された通り、MOCVD等のCVDまたはMBE等のPVD蒸着法によってGaN系結晶を成長させることにより、バッファ層204上にGaN系半導体層105を形成する。表面窒化物層103とバッファ層204を基盤層にしてその上にGaN系結晶を成長させたため、上記GaN系半導体層105は低密度の欠陥と高品質の結晶性を有することとなる。本実施形態においても、ガリウム酸化物基板101の分離または除去工程を追加的に実施することにより、GaN系基板を得ることが可能である。
本発明は上述の実施形態および添付の図面により限定されることではなく、添付の請求範囲により限定しようとする。また、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形および変更が可能であることは当技術分野の通常の知識を有している者には自明である。
従来の窒化ガリウム系半導体製造方法の一例に伴い製造された半導体層構造の断面図である。 従来の窒化ガリウム系半導体製造方法の他の例に伴い製造された半導体層構造の断面図である。 本発明に伴う窒化ガリウム系半導体製造方法を概略的に示した工程フロー図である。 本発明の一実施形態に伴う窒化ガリウム系半導体製造方法を説明するための断面図らである。 本発明の一実施形態に伴う窒化ガリウム系半導体製造方法を説明するための断面図らである。 本発明の一実施形態に伴う窒化ガリウム系半導体製造方法を説明するための断面図らである。 本発明の一実施形態に伴う窒化ガリウム系半導体製造方法を説明するための断面図らである。 本発明の他の実施形態に伴う窒化ガリウム系半導体製造方法を説明するための断面図らである。 本発明の他の実施形態に伴う窒化ガリウム系半導体製造方法を説明するための断面図らである。 本発明の他の実施形態に伴う窒化ガリウム系半導体製造方法を説明するための断面図らである。
符号の説明
101 ガリウム酸化物基板 103 表面窒化物層
105 GaN系半導体層 204 バッファ層

Claims (14)

  1. ガリウム酸化物基板を準備する段階と、
    上記ガリウム酸化物基板表面に対する物理的化学的前処理により上記ガリウム酸化物基板表面を窒化物に改質させGa-N結合を有する表面窒化物層を形成する段階及び
    上記表面窒化物層上に窒化ガリウム系半導体層を形成する段階を含むことを特徴とする窒化ガリウム系半導体の製造方法。
  2. 上記ガリウム酸化物基板はLiGaO基板またはGa基板であることを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
  3. 上記ガリウム酸化物基板表面に対する物理的化学的前処理は、N イオンビーム照射により実施されることを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
  4. 上記イオンビーム照射は0.001keVないし10MeVのエネルギーを有する反応性N イオンビームを上記ガリウム酸化物基板に照射することにより実施されることを特徴とする請求項3に記載の窒化ガリウム系半導体の製造方法。
  5. 上記ガリウム酸化物基板表面に対する物理的化学的前処理は、窒素イオンのイオン注入により実施されることを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
  6. 上記イオン注入は1×1015ないし1×1017/cmのドーズ量と10keVないし10MeVの注入エネルギーで窒素イオンを上記ガリウム酸化物基板に注入することにより実施されることを特徴とする請求項5に記載の窒化ガリウム系半導体の製造方法。
  7. 上記ガリウム酸化物基板表面に対する物理的化学的前処理は、窒素を含むプラズマまたはラジカルを使用した表面処理により実施されることを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
  8. 上記表面処理に使用されるプラズマまたはラジカルは窒素および水素が含まれたプラズマまたはラジカルであることを特徴とする請求項7に記載の窒化ガリウム系半導体の製造方法。
  9. 上記表面窒化物層を形成する前に、上記ガリウム酸化物基板を洗浄する段階をさらに含むことを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
  10. 上記表面窒化物層を形成した後に、上記表面窒化物層上にAlGa1−xNバッファ層(0≦x<1)を形成する段階をさらに含むことを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
  11. 上記表面窒化物層を形成した後、上記表面窒化層が形成された基板をアニーリングするか、または表面熱洗浄する段階をさらに含むことを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
  12. 上記アニーリングは1000ないし1300℃から実施されることを特徴とする請求項11に記載の窒化ガリウム系半導体の製造方法。
  13. 上記表面熱洗浄は、800ないし1200℃から実施されることを特徴とする請求項11に記載の窒化ガリウム系半導体の製造方法。
  14. 上記GaN系半導体層を形成した後に、上記ガリウム酸化物基板を分離または除去する段階をさらに含むことを特徴とする請求項1に記載の窒化ガリウム系半導体の製造方法。
JP2006118959A 2005-04-30 2006-04-24 窒化ガリウム系半導体の製造方法 Expired - Fee Related JP4452252B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036571A KR100691159B1 (ko) 2005-04-30 2005-04-30 질화갈륨계 반도체의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006310850A true JP2006310850A (ja) 2006-11-09
JP4452252B2 JP4452252B2 (ja) 2010-04-21

Family

ID=37234968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006118959A Expired - Fee Related JP4452252B2 (ja) 2005-04-30 2006-04-24 窒化ガリウム系半導体の製造方法

Country Status (3)

Country Link
US (1) US20060246614A1 (ja)
JP (1) JP4452252B2 (ja)
KR (1) KR100691159B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012518916A (ja) * 2009-02-25 2012-08-16 エルジー イノテック カンパニー リミテッド 発光素子の製造方法
CN110678990A (zh) * 2017-04-10 2020-01-10 挪威科技大学 纳米结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102011100037A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8853086B2 (en) 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions
US8980002B2 (en) 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
CN110391352B (zh) * 2018-04-17 2021-12-07 上海和辉光电股份有限公司 一种柔性显示器的封装方法和结构
US20220246423A1 (en) * 2021-02-03 2022-08-04 Texas Instruments Incorporated Technique for GaN Epitaxy on Insulating Substrates
CN114525585A (zh) * 2022-01-05 2022-05-24 西安电子科技大学 采用预铺Ga层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433169A (en) * 1990-10-25 1995-07-18 Nichia Chemical Industries, Ltd. Method of depositing a gallium nitride-based III-V group compound semiconductor crystal layer
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5834331A (en) * 1996-10-17 1998-11-10 Northwestern University Method for making III-Nitride laser and detection device
JP3639789B2 (ja) * 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
JP4754164B2 (ja) * 2003-08-08 2011-08-24 株式会社光波 半導体層

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012518916A (ja) * 2009-02-25 2012-08-16 エルジー イノテック カンパニー リミテッド 発光素子の製造方法
CN110678990A (zh) * 2017-04-10 2020-01-10 挪威科技大学 纳米结构
JP2020513167A (ja) * 2017-04-10 2020-04-30 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー(エヌティーエヌユー) ナノ構造
CN110678990B (zh) * 2017-04-10 2024-02-06 挪威科技大学 纳米结构
JP7541480B2 (ja) 2017-04-10 2024-08-28 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー(エヌティーエヌユー) ナノ構造

Also Published As

Publication number Publication date
KR100691159B1 (ko) 2007-03-09
US20060246614A1 (en) 2006-11-02
KR20060113285A (ko) 2006-11-02
JP4452252B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
JP4452252B2 (ja) 窒化ガリウム系半導体の製造方法
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
CN101138091B (zh) 用于生长平坦半极性氮化镓的技术
JP5099763B2 (ja) 基板製造方法およびiii族窒化物半導体結晶
TWI445052B (zh) 藉由金屬有機化學氣相沈積(MOCVD)於多孔性氮化鎵(GaN)模板上氮化銦鎵(InGaN)之生長
JP5277270B2 (ja) 結晶成長方法および半導体素子
US7576372B2 (en) Method for making free-standing AlGaN wafer, wafer produced thereby, and associated methods and devices using the wafer
JP4907691B2 (ja) イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JP2008109084A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP4996448B2 (ja) 半導体基板の作成方法
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
US7468103B2 (en) Method of manufacturing gallium nitride-based single crystal substrate
US8889530B2 (en) Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2011216549A (ja) GaN系半導体エピタキシャル基板の製造方法
JP4786587B2 (ja) Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板
JP2009084136A (ja) 半導体デバイスの製造方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP4192430B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
WO2003056073A1 (fr) Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091009

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees