KR101919353B1 - 질화물 반도체 나노 막대 장치 및 그 제조 방법 - Google Patents

질화물 반도체 나노 막대 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101919353B1
KR101919353B1 KR1020160028407A KR20160028407A KR101919353B1 KR 101919353 B1 KR101919353 B1 KR 101919353B1 KR 1020160028407 A KR1020160028407 A KR 1020160028407A KR 20160028407 A KR20160028407 A KR 20160028407A KR 101919353 B1 KR101919353 B1 KR 101919353B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
site
nanorod
polar
Prior art date
Application number
KR1020160028407A
Other languages
English (en)
Other versions
KR20170105323A (ko
Inventor
김진완
편재도
남옥현
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020160028407A priority Critical patent/KR101919353B1/ko
Publication of KR20170105323A publication Critical patent/KR20170105323A/ko
Application granted granted Critical
Publication of KR101919353B1 publication Critical patent/KR101919353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물 반도체 나노 막대 장치 및 그 제조 방법에 관한 것이다.
또한, 본 발명에 따르면, 기판; 상기 기판에 형성된 지지층; 상기 지지층에 형성된 버퍼층; 및 상기 버퍼층에 형성된 나노 막대층을 포함하는 질화물 반도체 나노 막대 장치 및 그 제조 방법을 제공하여 사파이어 기판 전체에 나노 막대가 제작될 수 있어 소자 제작이 용이하여 종래 기술에서 제기된 국소 부위에만 나노 구조가 제작되어 소자로 제작하기에 어려운 문제점을 해결하였다.

Description

질화물 반도체 나노 막대 장치 및 그 제조 방법{Nitride-based semiconductor nano rod and manufacturing method of the same}
본 발명은 질화물 반도체 나노 막대 장치 및 그 제조 방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다.
Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다.
예를 들어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다.
그러나, 통상적으로 사파이어 기판에 성장되는 GaN 등의 질화물 반도체 템플레이트층은 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 면 결함 등의 결정 결함이 존재하고, 이러한 결정 결함은 그 위에 재성장되는 질화물 반도체층에도 영향을 미쳐, 분극장(polarization field) 형성으로 인한 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되거나, 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄 수도 있고, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.
이러한 결함의 영향을 줄이기 위하여 습식 식각 방식으로 기판을 다공성으로 표면 개질 처리하는 기술이 알려져 있으나, 이러한 방법은 식각 깊이가 깊지 못하거나 식각 부분이 많은 곳에 균일하게 형성되지 못하여 결함 제거 효과가 크지 않으며, 또한, 결정 성장 반응기 내에서 꺼내어 습식 식각 장비를 이용해 처리하므로 처리공정이 복잡하고 시간도 많이 소요되는 문제점이 있다.
이러한 문제점을 해결하기 위한 종래 기술로 사파이어 기판 위에 템플레이트층을 형성함에 있어서 별도의 마스크나 복잡한 공정 없이 시간과 비용을 단축시키기 위하여 간단한 질화처리 또는 Al 처리와 식각을 통하여 나노구조 질화물 반도체층을 형성하여, 이러한 템플레이트층 위에 제조되는 반도체 소자(예, 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등)가 저 결함의 질화물 반도체 기반으로 제작되어 광추출 효율이 향상될 수 있는, 고품질 반도체 소자용 템플레이트의 제조 방법이 있다.
하지만 상기 종래 기술은 암모니아/알루미늄 소스 (NH3/TMA)를 사파이어 기판에 표면 처리하여 나노구조의 모양 (막대/월/퍼로우 등)를 변경하는 것으로 고온에서 막대 모양의 형성 공정이 이루어져 막대 모양의 형상과 밀도를 조절하는데 어려움이 많이 있다.
특히, 종래 기술에 따르면 워낙 고온에서 공정이 진행되기 때문에 기판의 휨 현상과 공정가스 유입의 불균일도가 심하여 기판위에 국소부위만 나노구조를 형성하여 효율적이지 않은 문제점이 있었다.
국내공개특허공보 2005-0018118호 국내공개특허공보 2011-0041611호
본 발명은 상기와 같은 문제점을 해결하기 위하여 사파이어의 기판 표면을 고온에서 수소를 이용하여 표면 처리하여 부분적으로 AlON(Aluminum Qxy Nitride)층을 형성한 후 저온에서 AlN층을 성장하여 오프닝에서 막대 모양으로 금속 극성의 Al(Ga)N을 성장시키고 식각하여 고효율의 질화물 반도체 나노 막대 장치 및 그 제조 방법을 제공하는 데 있다.
본 발명의 장치는 기판; 상기 기판에 형성된 지지층; 상기 지지층에 형성된 버퍼층; 및 상기 버퍼층에 형성된 나노 막대층을 포함한다.
또한, 본 발명의 장치의 상기 기판은 사파이어 기판이다.
또한, 본 발명의 장치의 상기 기판은 나노미터의 폭과 단차 높이를 갖는 단차면들이 비시널 형태를 갖는다.
또한, 본 발명의 장치는 상기 단차면들의 벽에 접촉되게 형성되어 있는 나노 웰층을 더 포함한다.
또한, 본 발명의 장치의 상기 지지층은 상기 기판의 표면이 노출되도록 매립되어 있다.
또한, 본 발명의 장치의 상기 지지층은 산화알루미늄층이다.
또한, 본 발명의 장치의 상기 버퍼층은 지지층에 형성된 N-극성(polar) 사이트와 그외의 부분에 형성된 3족-극성(polar) 사이트로 이루어져 있다.
또한, 본 발명의 장치의 상기 나노 막대층은 상기 3족-극성 사이트상에 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층으로 이루어진다.
또한, 본 발명의 장치는 상기 나노 막대층 사이에 형성되어 있는 희생층을 더 포함한다.
또한, 본 발명의 장치의 상기 버퍼층은 지지층에 형성된 N-극성(polar) 사이트와 그외의 부분에 형성된 3족-극성(polar) 사이트로 이루어진 있으며, 상기 나노 막대층은 상기 3족-극성 사이트상에 극성에 따른 면방향의 반도체 질화물층인 AlxGa1-xN(0≤x≤1)층으로 이루어진 있고, 상기 희생층은 상기 N-극성(plar) 사이트상에 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층으로 이루어진다.
한편, 본 발명의 방법은 (A) 기판에 N-극성(polar) 사이트가 형성되어야 할 부분에 제1 반응 가스를 공급하여 지지층을 형성하는 단계; (B) 사이트 형성을 위한 제2반응 가스를 공급하여 상기 기판의 지지층에 N-극성(polar) 사이트를 형성하고 그 외의 기판 부분에 3족-극성(polar) 사이트를 형성하는 단계; (C) 질화물 반도체층 형성을 위한 제3반응 가스를 공급하여 상기 N-극성 사이트와 상기 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 AlxGa1 - xN(0≤x≤1)층을 형성하는 단계; 및 (D) 상기 N-극성 사이트 상에 형성된 AlxGa1 - xN을 식각하여 상기 3족-극성 사이트 상의 AlxGa1 - xN의 나노 막대층을 형성하는 단계를 포함한다.
또한, 본 발명의 방법의 상기 기판은 사파이어 기판이다.
또한, 본 발명의 방법의 상기 기판은 나노미터의 폭과 단차 높이를 갖는 단차면들이 비시날 형태를 갖는다.
또한, 본 발명의 방법의 상기 (B) 단계 이후에 (E) 질화물 반도체층 형성을 위한 제3반응 가스를 공급하여 상기 단차면들의 벽에 접촉되게 AlxGa1-xN(0≤x≤1)로 이루어진 나노 웰층을 형성하는 단계를 더 포함한다.
또한, 본 발명의 방법의 상기 지지층은 상기 기판의 표면이 노출되도록 매립되어 있다.
또한, 본 발명의 방법의 상기 지지층은 산화알루미늄층이다.
또한, 본 발명의 방법의 상기 (A) 단계에서 상기 제1 반응 가스는 수소 가스이며, 850℃~1200℃의 사이에서 정해진 온도로 상기 지지층을 형성한다.
또한, 본 발명의 방법의 상기 (B) 단계에서 상기 제2 반응 가스는 암모니아 가스이며, 700℃~1000℃의 사이에서 정해진 온도로 상기 기판의 지지층에 N-극성(polar) 사이트를 형성하고 그 외의 기판 부분에 3족-극성(polar) 사이트를 형성한다.
이와 같이 본 발명은 사파이어 기판 전체에 나노 막대가 제작될 수 있어 소자 제작이 용이하여 종래 기술에서 제기된 국소 부위에만 나노 구조가 제작되어 소자로 제작하기에 어려운 문제점을 해결하였다.
그리고, 본 발명은 사파이어 기판의 표면을 고온에서 수소 처리 후에 저온 버퍼층을 성장하여 버퍼 성장시 조건 변화에 따라 각 극성의 사이즈나 밀도 등은 조절가능 하도록 한다.
즉, 본 발명은 사파이어의 기판 표면을 고온에서 수소 처리 후 저온 버퍼를 성장시킴으로써 혼합된 극성의 나노 막대층과 희생층을 형성하여 나노 막대를 제조하여 저온 버퍼의 두께등을 조절하여 성장되는 나노 막대의 형상과 밀도 조절이 가능하도록 한다.
한편, 본 발명은 종래 질화물 나노 구조 제조 방법과 달리 별도의 마스크나 복잡한 추가 공정이 없으며 Al 원자의 높은 흡착 계수로 인해 마스크를 사용할 수 없는 문제점을 해결하였다.
도 1은 본 발명의 제1 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 단면 공정도이다.
도 2는 본 발명의 제1 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 공정 사시도이다.
도 3은 도 1의 버퍼층의 두께 차이를 보여주는 사시도이다.
도 4는 도 1의 나노 막대층의 사시도이다.
도 5는 도 1의 나노 막대층의 크기와 폭의 변화를 보여주는 개념도이다.
도 6은 본 발명의 제2 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 단면 공정도이다.
도 7은 본 발명의 제2 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 공정 사시도이다.
도 8은 본 발명의 제3 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 단면 공정도이다.
도 9는 본 발명의 제3 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 공정 사시도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 제1 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 단면 공정도이고, 도 2는 본 발명의 제1 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 공정 사시도이다.
도 1과 2를 참조하면, 본 발명의 제1 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 공정은 먼저 MOCVD(Metal-organic chemical vapor depositon), HVPE(Hydride vapor phase epitaxy) 등 반도체 진공증착장비의 반응기에서 이루어질 수 있다.
먼저, 도 1의 (a) 및 도 2의 (a)와 같이 반도체 장비의 반응기에 질화물 반도체(예, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1))를 성장할 수 있는 기판, 즉 사파이어(Al2O3) 기판(10)을 장착하고, 도 1의 (b) 및 도 2의 (b)와 같이 H2(수소)를 포함하는 반응 가스를 850℃~1200℃의 사이에서 미리 정해진 온도로 가열하여 기판(10) 상에 N-극성(polar) 사이트(11)가 형성되어야 할 부분에 산화 알루미늄층(AlO)(10-1)을 형성하고 3족-극성(polar) 사이트(12)가 형성되어야 할 부분은 변화가 없도록 한다. 여기에서, 온도는 바람직하게 1000℃~1100℃가 좋다.
이때, 온도 상승과정 중에서 사파이어 기판이 자연스럽게 열처리되는 방법, 또는 온도 상승 후 3분~20분 사이에서 미리 정해진 시간 동안 일정온도에서 열처리하는 방법이 있다. 여기에서 시간은 바람직하게 5분 내지 10분 사이가 좋다.
이후에, 도 1의 (c) 및 도 2의 (c)를 참조하면 열처리 단계에서 700℃~1000℃사이의 온도로 상승된 온도에서, 3분 내지 10분 사이에 반응기에 암모니아 가스(NH3)를 포함하는 반응 가스를 공급하여 사파이어 기판의 표면에 AlO1 -XNX(0<X≤1)를 포함하는 버퍼층(11, 12)을 형성한다. 질화처리 온도는 바람직하게 850℃~900℃사이가 좋으며 시간은 4분~5분 사이에서 처리하면 적당하다. 이와 같은 과정을 거쳐 기판(10) 상에 N-극성(polar) 사이트(11)와 3족-극성(polar) 사이트(12)로 이루어진 버퍼층이 형성된다. 이때 반응 가스 이외에 H2, Ar, N2, 또는 다른 비활성 가스가 캐리어 가스로 공급될 수 있다.
여기에서 버퍼층을 형성할 때 위에서 제시된 온도 범위에서 온도가 높을 수록 이후 형성되는 나노 막대층(12-1)의 크기(즉 높이)가 커지며 이때 밀도는 반대로 작아진다.
또한, 버퍼층의 두께가 두꺼울수록 이후 형성되는 나노 막대층(12-1)의 폭(또는 지름)은 커진다. 도 3의 (a)는 버퍼층의 두께가 두꺼운 사시도를 나타내며, 도 3의 (b)는 버퍼층의 두께가 (a)보다 두껍지 않은 사시도를 나타낸다.
이때, NH3(암모니아)를 포함하는 반응 가스를 공급하는 시간을 늘릴수록 3족-극성(polar) 사이트(12)의 크기(예, 직경 10~1000nm)를 더 크게 조절이 가능하며 이에 따라 폭( 또는 지름)이 커진다.
한편, N-극성(polar) 사이트(11)는 결정면이 -C-면(즉, (000-1)면)인 사이트이고, 3족-극성(polar) 사이트(12)는 결정면이 +C-면(즉, (0001)면)인 사이트로서, 도 1의 (c) 및 도 2의 (c)와 같이 사파이어(Al2O3)와 암모니아 가스(NH3)의 반응에 따라 대부분 질화물 반도체 결정성이 좋지 않은 N-극성(polar) 사이트(11)를 일정 두께(예, 10 내지 20000 Å 두께) 형성시킬 수 있으며, 질화물 반도체 결정성이 상대적으로 높고 그 성장 속도가 늦은 3족-극성(polar) 사이트(12)가 N-극성(polar) 사이트(11)의 두께보다 작은 두께로 형성되어 포러스(porous) 형태 또는 오픈 사이트 형태로 형성된다. 3족은 3족 반도체 물질로서 Al,Ga 등이다.
이와 같이 N-극성(polar) 사이트(11)와 3족-극성(polar) 사이트(12)가 형성된 후에는, 도 1의 (d) 및 도 2의 (d)와 같이 반응기에 TMA(Al(CH3)3, TriMethylAluminum)　또는 TMGa(Ga(CH3)3, TriMethylGallium) 중 어느 하나 이상을 포함하는 반응 가스를 공급하여 N-극성 사이트(11)와 3족-극성 사이트(12) 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층을 일정 두께(예, 10 내지 20000 Å 두께)로 형성하여 희생층(11-1)과 나노 막대층(12-1)을 형성한다.
이에 따라 N-극성 사이트(11) 상에서 보다 3족-극성 사이트(12) 상에서 결정성이 더 높고 결함이 더 적은 AlxGa1 - xN이 형성되도록 할 수 있다.
이와 같이 N-극성 사이트(11)와 3족-극성 사이트(12) 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층이 형성된 후에는, 즉 희생층(11-1)과 나노 막대층(12-1)이 형성된 이후에는 도 1의 (e)및 도 2의 (e)와 같이 반응기 내에서 인시추(in-situ) 공정으로, 즉, 건식 식각 가스(H2 가스)를 공급하여 N-극성 사이트(11) 상에 형성된 희생층(11-1)인 AlxGa1 - xN을 전부 또는 일부 식각하여, 도 4와 같은 3족-극성 사이트(12) 상의 AlxGa1 - xN 나노 구조체(예, 나노 막대층(nanorod)(12-1))를 형성할 수 있게 된다.
이외에도, N-극성 사이트(11)와 3족-극성 사이트(12) 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층이 형성된 후에, 반응기에서 해당 사파이어 기판을 꺼낸 후 습식 식각 용액에 처리하는 방식으로, 도 5와 같이 3족-극성 사이트(12) 상의 AlxGa1 - xN 나노 구조체(예, 나노 막대층(nanorod)(12-1))를 형성할 수도 있다.
한편, 이후에 식각 후 재성장 과정에서 발광층을 형성할 수 있어 LED 또는 LD의 나노 발광 구조체를 형성할 수 있다.
도 6은 본 발명의 제2 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 단면 공정도이고, 도 7은 본 발명의 제2 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 공정 사시도이다.
도 6과 7을 참조하면, 본 발명의 제2 실시예에 따른 질화물 반도체 나노 막대 장치의 제조 방법의 공정은 MOCVD(Metal-organic chemical vapor depositon), HVPE(Hydride vapor phase epitaxy) 등 반도체 진공증착장비의 반응기에서 이루어질 수 있다.
먼저, 도 6의 (a) 및 도 7의 (a)와 같이, 반도체 장비의 반응기에 질화물 반도체(예, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1))를 성장할 수 있는 기판, 즉 사파이어(Al2O3) 기판(20)을 장착한다. 다만, 여기서는 사파이어 기판(20)이 인접(vicinal) 표면 또는 계단형(stepped) 표면을 갖는 사파이어 기판을 사용한다. 인접(vicinal) 표면 또는 계단형(stepped) 표면을 갖는 사파이어 기판은 사파이어 기판의 제조 공법 상에서 수~수천 나노미터의 폭과 단차 높이를 갖는 단차면들이 인접(vicinal) 표면 또는 계단형(stepped) 표면 형태(이하 비시날 표면 형태로 약칭함)를 이루도록 주문 제조될 수 있다.
비시날 표면을 갖는 이와 같은 사파이어 기판(20)이 장착되면, 도 6의 (b) 및 도 7의 (b)와 같이 H2(수소)를 포함하는 반응 가스를 850℃~1200℃의 사이에서 미리 정해진 온도로 가열하여 기판(20) 상에 N-극성(polar) 사이트(21)가 형성되어야 할 부분에 산화 알루미늄층(AlO)(20-1)을 형성하고 3족-극성(polar) 사이트(22)가 형성되어야 할 부분은 변화가 없도록 한다. 여기에서, 온도는 바람직하게 1000℃~1100℃가 좋다.
이때, 온도 상승과정 중에서 사파이어 기판이 자연스럽게 열처리되는 방법, 또는 온도 상승 후 3분~20분 사이에서 미리 정해진 시간 동안 일정온도에서 열처리하는 방법이 있다. 여기에서 시간은 바람직하게 5분 내지 10분 사이가 좋다.
이후에, 도 6의 (c) 및 도 7의 (c)를 참조하면 열처리 단계에서 700℃~1000℃ 사이의 정해진 온도에서 시간은 3분 내지 10분 사이의 정해진 시간에서, 반응기에 암모니아 가스(NH3)를 포함하는 반응 가스를 공급하여 사파이어 기판의 표면에 AlO1-XNX(0<X≤1)를 포함하는 버퍼층을 형성한다. 질화처리 온도는 바람직하게 850℃~900℃ 사이의 정해진 온도에서, 시간은 4분~5분 사이에서 처리하면 적당하다. 이와 같은 과정을 거쳐 기판(20) 상에 N-극성(polar) 사이트(21)와 3족-극성(polar) 사이트(22)로 이루어진 버퍼층를 형성한다. 이때 반응 가스 이외에 H2, Ar, N2, 또는 다른 비활성 가스가 캐리어 가스로 공급될 수 있다.
여기에서 버퍼층을 형성할 때 위에서 제시된 온도 범위에서 온도가 높을 수록 이후 형성되는 나노 막대층(22-1)의 크기(즉 높이)가 커지며 이때 밀도는 반대로 작아진다.
또한, 버퍼층의 두께가 두꺼울수록 이후 형성되는 나노 막대층(22-1)의 폭(또는 지름)은 커진다.
이때, NH3(암모니아)를 포함하는 반응 가스를 공급하는 시간을 늘릴수록 3족-극성(polar) 사이트(22)의 크기(예, 직경 10~1000nm)를 더 크게 조절이 가능하며 이에 따라 폭( 또는 지름)이 커진다.
한편, 여기서도 N-극성(polar) 사이트는 결정면이 -C-면(즉, (000-1)면)인 사이트이고, 3족-극성(polar) 사이트는 결정면이 +C-면(즉, (0001)면)인 사이트로서, 도 6의 (c) 및 도 7의 (c)와 같이 사파이어(Al2O3)와 TMA(TriMethylAluminum)의 반응에 따라 결정성이 상대적으로 높은 3족-극성(polar) 사이트, 즉, Al adatom(흡착원자)이 나노 사이즈(예, 직경 10~1000nm)로 형성되며, 그 이외 부분은 반응이 없이 결정성이 좋지 않은 N-극성(polar) 사이트가 되거나 또는 Al adatom(흡착원자) 두께보다 작은 일정 두께로 Al2O3 층이 N-극성(polar) 사이트로 형성될 수도 있다.
이와 같이 N-극성(polar) 사이트와 3족-극성(polar) 사이트가 형성된 후에는, 도 6의 (d) 및 도 7의 (d)와 같이 비교적 저온을 포함하는 600~1500℃ 사이의 온도에서 반응기 분위기를 유지하면서 반응기에 TMA(Al(CH3)3, TriMethylAluminum)　또는 TMGa(Ga(CH3)3, TriMethylGallium) 중 어느 하나 이상을 포함하는 반응 가스를 공급하여 N-극성 사이트와 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층인 희생층(21-1)과 나노 막대층(22-1)을 일정 두께(예, 10 내지 20000 Å 두께)로 형성한다.
이에 따라 N-극성 사이트 상에서 보다 3족-극성 사이트 상에서 결정성이 더 높고 결함이 더 적은 AlxGa1 - xN이 형성되도록 할 수 있다.
이와 같이 N-극성 사이트와 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층이 형성된 후에는, 도 6의 (e) 및 도 7의 (e)와 같이 반응기 내에서 인시추(in-situ) 공정으로, 즉, 건식 식각 가스(H2 가스)를 공급하여 N-극성 사이트 상에 형성된 AlxGa1 - xN을 전부 또는 일부 식각하여, 3족-극성 사이트 상의 AlxGa1 - xN 나노 구조체(예, 나노 막대층(nanorod)(22-1))를 형성할 수 있게 된다.
이외에도, N-극성 사이트와 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층이 형성된 후에, 반응기에서 해당 사파이어 기판을 꺼낸 후 습식 식각 용액에 처리하는 방식으로, 3족-극성 사이트 상의 AlxGa1-xN 나노 구조체(예, 나노 막대층(nanorod)(22-1))를 형성할 수도 있다.
한편, 이후에 식각 후 재성장 과정에서 발광층을 형성할 수 있어 LED 또는 LD의 나노 발광 구조체를 형성할 수 있다.
도 8은 본 발명의 제3 실시예에 따라 질화물 반도체 나노 막대 장치의 제조 방법의 단면 공정도이고, 도 9는 본 발명의 제3 실시예에 따라 질화물 반도체 나노 막대 장치의 제조 방법의 공정 사시도이다.
여기서도 본 발명의 템플레이트층을 형성하는 과정은, MOCVD(Metal-organic chemical vapor depositon), HVPE(Hydride vapor phase epitaxy) 등 반도체 진공증착장비의 반응기에서 이루어질 수 있다.
먼저, 도 8의 (a) 및 도 9의 (a)와 같이, 위와 같은 반도체 장비의 반응기에 질화물 반도체(예, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1))를 성장할 수 있는 기판, 즉 사파이어(Al2O3) 기판(20)을 장착한다. 다만, 여기서도 도 6에서 설명한 바와 같이 사파이어 기판(20)이 인접(vicinal) 표면 또는 계단형(stepped) 표면을 갖는, 즉, 비시날 표면을 갖는 사파이어 기판을 사용한다.
비시날 표면을 갖는 이와 같은 사파이어 기판(20)이 장착되면, 도 8의 (b) 및 도 9의 (b)와 같이 H2(수소)를 포함하는 반응 가스를 850℃~1200℃의 사이에서 미리 정해진 온도로 가열하여 기판(20) 상에 N-극성(polar) 사이트(21)가 형성되어야 할 부분에 산화 알루미늄층(AlO)(20-1)을 형성하고 3족-극성(polar) 사이트(22)가 형성되어야 할 부분은 변화가 없도록 한다. 여기에서, 온도는 바람직하게 1000℃~1100℃가 좋다.
이때, 온도 상승과정 중에서 사파이어 기판이 자연스럽게 열처리되는 방법, 또는 온도 상승 후 3분~20분 사이에서 미리 정해진 시간 동안 일정온도에서 열처리하는 방법이 있다. 여기에서 시간은 바람직하게 5분 내지 10분 사이가 좋다.
이와 같은 과정에서 도 6과 달리 단차진 부분의 벽에 마스크등을 사용하여 산화 알루미늄층이 형성되지 않도록 한다.
이후에, 도 8의 (c) 및 도 9의 (c)를 참조하면 열처리 단계에서 700℃~1000℃ 사이의 정해진 온도에서 시간은 3분 내지 10분 사이의 정해진 시간에서, 반응기에 암모니아 가스(NH3)를 포함하는 반응 가스를 공급하여 사파이어 기판의 표면에 AlO1 -XNX(0<X≤1)를 포함하는 버퍼층을 형성한다. 질화처리 온도는 바람직하게 850℃~900℃ 사이의 정해진 온도에서, 시간은 4분~5분 사이에서 처리하면 적당하다. 이와 같은 과정을 거쳐 기판(20) 상에 N-극성(polar) 사이트(21)와 3족-극성(polar) 사이트(22)로 이루어진 버퍼층를 형성한다. 이때 반응 가스 이외에 H2, Ar, N2, 또는 다른 비활성 가스가 캐리어 가스로 공급될 수 있다.
여기에서 버퍼층을 형성할 때 위에서 제시된 온도 범위에서 온도가 높을 수록 이후 형성되는 나노 막대층(22-1)의 크기(즉 높이)가 커지며 이때 밀도는 반대로 작아진다.
또한, 버퍼층의 두께가 두꺼울수록 이후 형성되는 나노 막대층(22-1)의 폭(또는 지름)은 커진다.
이때, NH3(암모니아)를 포함하는 반응 가스를 공급하는 시간을 늘릴수록 3족-극성(polar) 사이트(22)의 크기(예, 직경 10~1000nm)를 더 크게 조절이 가능하며 이에 따라 폭( 또는 지름)이 커진다.
한편, 여기서도 N-극성(polar) 사이트는 결정면이 -C-면(즉, (000-1)면)인 사이트이고, 3족-극성(polar) 사이트는 결정면이 +C-면(즉, (0001)면)인 사이트로서, 도 8의 (c) 및 도 9의 (c)와 같이 사파이어(Al2O3)와 TMA(TriMethylAluminum)의 반응에 따라 결정성이 상대적으로 높은 3족-극성(polar) 사이트, 즉, Al adatom(흡착원자)이 나노 사이즈(예, 직경 10~1000nm)로 형성되고 단차진 부분이ㅡ 벽을 따라 월(wall) 형태(예, 두께와 폭 10~1000nm, 길이 100~10000nm)로 형성되며, 그 이외 부분은 반응이 없이 결정성이 좋지 않은 N-극성(polar) 사이트가 되거나 또는 Al adatom(흡착원자) 두께보다 작은 일정 두께로 Al2O3 층이 N-극성(polar) 사이트로 형성될 수도 있다.
이와 같이 N-극성(polar) 사이트와 3족-극성(polar) 사이트가 형성된 후에는, 도 8의 (d) 및 도 9의 (d)와 같이 비교적 저온을 포함하는 600~1500℃ 사이의 온도에서 반응기 분위기를 유지하면서 반응기에 TMA(Al(CH3)3, TriMethylAluminum)　또는 TMGa(Ga(CH3)3, TriMethylGallium) 중 어느 하나 이상을 포함하는 반응 가스를 공급하여 N-극성 사이트와 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층인 희생층(21-1)과 나노 막대층(22-1)을 일정 두께(예, 10 내지 20000 Å 두께)로 형성한다.
이에 따라 N-극성 사이트 상에서 보다 3족-극성 사이트 상에서 결정성이 더 높고 결함이 더 적은 AlxGa1 - xN이 형성되도록 할 수 있다.
이와 같이 N-극성 사이트와 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층이 형성된 후에는, 도 8의 (e) 및 도 9의 (e)와 같이 반응기 내에서 인시추(in-situ) 공정으로, 즉, 건식 식각 가스(H2 가스)를 공급하여 N-극성 사이트 상에 형성된 AlxGa1 - xN을 전부 또는 일부 식각하여, 3족-극성 사이트 상의 AlxGa1 - xN 나노 구조체로 나노 막대층(nanorod)(22-1)과 나노 웰층(22-2)을 형성할 수 있게 된다.
이외에도, N-극성 사이트와 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층이 형성된 후에, 반응기에서 해당 사파이어 기판을 꺼낸 후 습식 식각 용액에 처리하는 방식으로, 3족-극성 사이트 상의 AlxGa1-xN 나노 구조체(예, 나노 막대층(nanorod)(22-1)과 나노 웰층(22-2))를 형성할 수도 있다.
한편, 이후에 식각 후 재성장 과정에서 발광층을 형성할 수 있어 LED 또는 LD의 나노 발광 구조체를 형성할 수 있다.
이와 같이 본 발명은 사파이어 기판 전체에 나노 막대가 제작될 수 있어 소자 제작이 용이하여 종래 기술에서 제기된 국소 부위에만 나노 구조가 제작되어 소자로 제작하기에 어려운 문제점을 해결하였다.
그리고, 본 발명은 사파이어 기판의 표면을 고온에서 수소 처리 후에 저온 버퍼층을 성장하여 버퍼 성장시 조건 변화에 따라 각 극성의 사이즈나 밀도 등은 조절가능 하도록 한다.
즉, 본 발명은 사파이어의 기판 표면을 고온에서 수소 처리 후 저온 버퍼를 성장시킴으로써 혼합된 극성의 나노 막대층과 희생층을 형성하여 나노 막대를 제조하여 저온 버퍼의 두께등을 조절하여 성장되는 나노 막대의 형상과 밀도 조절이 가능하도록 한다.
한편, 본 발명은 종래 질화물 나노 구조 제조 방법과 달리 별도의 마스크나 복잡한 추가 공정이 없으며 Al 원자의 높은 흡착 계수로 인해 마스크를 사용할 수 없는 문제점을 해결하였다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10, 20 : 기판 10-1, 20-1 : 산화알루미늄층
11, 21 : N-극성(polar) 사이트 12, 22 : 3족-극성(polar) 사이트
11-1, 21-1 : 희생층 12-1, 22-1 : 나노 막대층
22-2 : 나노 웰층

Claims (18)

  1. 기판;
    상기 기판에 표면이 노출되도록 매립되어 형성되어 있으며, 산화알루미늄층인 지지층;
    상기 지지층에 형성된 버퍼층;
    막대형상으로 상기 버퍼층에 일단부가 접촉되어 형성된 나노 막대층; 및
    상기 나노 막대층에 형성된 발광층을 포함하는 질화물 반도체 나노 막대 장치.
  2. 청구항 1항에 있어서,
    상기 기판은 사파이어 기판인 질화물 반도체 나노 막대 장치.
  3. 청구항 1항에 있어서,
    상기 기판은 나노미터의 폭과 단차 높이를 갖는 단차면들이 비시널 형태를 갖는 질화물 반도체 나노 막대 장치.
  4. 청구항 3항에 있어서,
    상기 단차면들의 벽에 접촉되게 형성되어 있는 나노 웰층을 더 포함하는 질화물 반도체 나노 막대 장치.
  5. 삭제
  6. 삭제
  7. 청구항 1항에 있어서,
    상기 버퍼층은 지지층에 형성된 N-극성(polar) 사이트와 그외의 부분에 형성된 3족-극성(polar) 사이트로 이루어진 질화물 반도체 나노 막대 장치.
  8. 청구항 7항에 있어서,
    상기 나노 막대층은 상기 3족-극성 사이트상에 극성에 따른 면방향의 반도체 질화물층인 AlxGa1 - xN(0≤x≤1)층으로 이루어진 질화물 반도체 나노 막대 장치.
  9. 청구항 1항에 있어서,
    상기 나노 막대층 사이에 형성되어 있는 희생층을 더 포함하는 질화물 반도체 나노 막대 장치.
  10. 청구항 9항에 있어서,
    상기 버퍼층은 지지층에 형성된 N-극성(polar) 사이트와 그외의 부분에 형성된 3족-극성(polar) 사이트로 이루어진 있으며,
    상기 나노 막대층은 상기 3족-극성 사이트상에 극성에 따른 면방향의 반도체 질화물층인 AlxGa1-xN(0≤x≤1)층으로 이루어진 있고,
    상기 희생층은 상기 N-극성(polar) 사이트상에 극성에 따른 면방향의 반도체 질화물층인 AlxGa1-xN(0≤x≤1)층으로 이루어진 질화물 반도체 나노 막대 장치.
  11. (A) 기판에 N-극성(polar) 사이트가 형성되어야 할 부분에 제1 반응 가스를 공급하여 표면이 노출되도록 매립된 상태로 지지층을 형성하는 단계;
    (B) 사이트 형성을 위한 제2반응 가스를 공급하여 상기 기판의 지지층에 N-극성(polar) 사이트를 형성하고 그 외의 기판 부분에 3족-극성(polar) 사이트를 형성하는 단계;
    (C) 질화물 반도체층 형성을 위한 제3반응 가스를 공급하여 상기 N-극성 사이트와 상기 3족-극성 사이트 상에 각각의 극성에 따른 면방향의 AlxGa1-xN(0≤x≤1)층을 형성하는 단계; 및
    (D) 상기 N-극성 사이트 상에 형성된 AlxGa1-xN을 식각하여 상기 3족-극성 사이트 상의 AlxGa1-xN의 나노 막대층을 형성하는 단계를 포함하는 질화물 반도체 나노 막대 장치 제조 방법.
  12. 청구항 11항에 있어서,
    상기 기판은 사파이어 기판인 질화물 반도체 나노 막대 장치 제조 방법.
  13. 청구항 11에 있어서,
    상기 기판은 나노미터의 폭과 단차 높이를 갖는 단차면들이 비시날 형태를 갖는 질화물 반도체 나노 막대 장치 제조 방법.
  14. 삭제
  15. 청구항 12항에 있어서,
    상기 지지층은 상기 기판의 표면이 노출되도록 매립되어 있는 질화물 반도체 나노 막대 장치 제조 방법.
  16. 청구항 12항에 있어서,
    상기 지지층은 산화알루미늄층인 질화물 반도체 나노 막대 장치 제조 방법.
  17. 청구항 12항에 있어서,
    상기 (A) 단계에서 상기 제1 반응 가스는 수소 가스이며, 850℃~1200℃의 사이에서 정해진 온도로 상기 지지층을 형성하는 질화물 반도체 나노 막대 장치 제조 방법.
  18. 청구항 17항에 있어서,
    상기 (B) 단계에서 상기 제2 반응 가스는 암모니아 가스이며, 700℃~1000℃의 사이에서 정해진 온도로 상기 기판의 지지층에 N-극성(polar) 사이트를 형성하고 그 외의 기판 부분에 3족-극성(polar) 사이트를 형성하는 질화물 반도체 나노 막대 장치 제조 방법.
KR1020160028407A 2016-03-09 2016-03-09 질화물 반도체 나노 막대 장치 및 그 제조 방법 KR101919353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160028407A KR101919353B1 (ko) 2016-03-09 2016-03-09 질화물 반도체 나노 막대 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160028407A KR101919353B1 (ko) 2016-03-09 2016-03-09 질화물 반도체 나노 막대 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170105323A KR20170105323A (ko) 2017-09-19
KR101919353B1 true KR101919353B1 (ko) 2018-11-19

Family

ID=60033465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160028407A KR101919353B1 (ko) 2016-03-09 2016-03-09 질화물 반도체 나노 막대 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101919353B1 (ko)

Also Published As

Publication number Publication date
KR20170105323A (ko) 2017-09-19

Similar Documents

Publication Publication Date Title
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
KR20130113452A (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
CN114361302B (zh) 一种发光二极管外延片、发光二极管缓冲层及其制备方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP4679810B2 (ja) エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
KR101919353B1 (ko) 질화물 반도체 나노 막대 장치 및 그 제조 방법
KR101919360B1 (ko) 질화물 반도체 나노 막대 발광 장치 및 그 제조 방법
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR100304733B1 (ko) 질화물 반도체의 구조 및 그 결정성장방법
KR101512958B1 (ko) 나노구조 질화물 반도체층을 갖는 고품질 반도체 소자용 템플레이트의 제조 방법
JP2008308349A (ja) Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
KR101182581B1 (ko) 질화갈륨계 반도체 기판 및 이의 제조방법
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
KR100839224B1 (ko) ＧａＮ 후막의 제조방법

Legal Events

Date Code Title Description
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant