JP4449357B2 - 電界効果トランジスタ用エピタキシャルウェハの製造方法 - Google Patents

電界効果トランジスタ用エピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP4449357B2
JP4449357B2 JP2003193708A JP2003193708A JP4449357B2 JP 4449357 B2 JP4449357 B2 JP 4449357B2 JP 2003193708 A JP2003193708 A JP 2003193708A JP 2003193708 A JP2003193708 A JP 2003193708A JP 4449357 B2 JP4449357 B2 JP 4449357B2
Authority
JP
Japan
Prior art keywords
layer
growth
aln
buffer layer
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003193708A
Other languages
English (en)
Other versions
JP2005032823A (ja
Inventor
和人 高野
貴征 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003193708A priority Critical patent/JP4449357B2/ja
Publication of JP2005032823A publication Critical patent/JP2005032823A/ja
Application granted granted Critical
Publication of JP4449357B2 publication Critical patent/JP4449357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、SiC(シリコン・カーバイド)基板直上にバッファー層としてのAlN(窒化アルミニウム)層を形成した後、チャネル層としての高純度GaN(窒化ガリウム)層もしくはInGaN(窒化インジウム・ガリウム)層と、該チャネル層よりも電子親和力の小さい電子供給層としてのAlGaN(窒化アルミニウム・ガリウム)層を形成する電界効果トランジスタ用エピタキシャルウェハの製造方法に関するものである。
【0002】
【従来の技術】
GaN、AlN、InN、およびこれらの混晶を最適な構造で積層成長させたIII−V族窒化物結晶エピタキシャルウェハは、すでに青色LED用結晶として市場に出回っており、さらには青色LEDや紫外LED用エピタキシャルウェハなども開発されつつある。
【0003】
しかし窒化物結晶の用途は、光デバイスだけでなく、近年の高出力トランジスタの需要に伴い、GaN−HEMT(高電子移動度トランジスタ)などの電界効果トランジスタ用エピタキシャルウェハの開発もなされるようになってきた。
【0004】
このHEMT用エピタキシャルウェハの基板としては、GaNバルク単結晶の実現が難しいため、これまでサファイア基板やSiC基板が用いられ開発が進められてきた。しかしプロセス技術の発達と共に、放熱性の良いSiC基板の方が、結晶性及び電気的特性の良好な窒化物系化合物半導体薄膜を実現できるようになってきた。
【0005】
通常、SiC基板に窒化物結晶を形成するときは、六方晶SiC結晶の(0001)面上に成長がなされる。しかし窒化物結晶であるGaNもしくはInGaN薄膜を直接にSiC基板上に成長しても、濡れ性の悪さから平坦な膜にならず、六角柱状に結晶が形成(三次元核成長)される。しかし、濡れ性のよいAlNは膜として形成(二次元核成長)されたものであるため、通常はAlNもしくはAlを含んだ窒化物混晶をバッファー層としてSiC直上に成長した後、必要とする窒化物結晶のGaNもしくはInGaNを成長する方法がとられている。
【0006】
このときのバッファー層の成長条件は、各研究機関で異なるが、成長温度の変化によるタイムロスを無くすため、通常はバッファー層上に成長する結晶(チャネル層に用いる結晶)と同じ温度で成長を行っている。
【0007】
なお、SiC基板に窒化物系化合物半導体薄膜を形成するに際し、平面平坦性および電気的特性に優れた結晶を得る工夫としては、(1) バッファー層のAlN薄膜の厚さを臨界膜厚(4.6nm)以下にして、SiC基板に対してスードモーフィックに歪ませ、AlN薄膜中にミスフィット転位やこれによって生じる貫通転位が発生しないようにする方法(例えば、特許文献1参照)や、(2) 表面がC面であるSiC基板上に窒化物系III−V族化合物半導体材料を結晶成長させる方法(例えば、特許文献2参照)などがある。この特許文献2においては、始めに熱酸化と酸化膜の除去を数回繰り返してSiC基板の研磨傷を完全に取り除き、そのC面SiC基板上に1100℃でAlNバッファー層を成長し、このAlNバッファー層上に1000℃で第1のGaN層、AlGaN層、および第2のGaN層を成長する。
【0008】
【特許文献1】
特開平9−219540号公報
【0009】
【特許文献2】
特開2003−17419号公報
【0010】
【発明が解決しようとする課題】
しかしながら、SiC基板の品質はまだ発展途上にあり、改良の余地は多々存在する。なかでも基板表面には多数の研磨キズや結晶欠陥が存在し、SiやGaAs基板に比べると厳密に平坦とは言い難い状態にある。そのためバッファー層の結晶性は基板表面状態に大きく影響され、バッファー層中の結晶欠陥がその上のチャネル層や電子供給層に伝搬されることにより、エピタキシャルウェハ中の結晶欠陥の増加、それに伴う電気的特性の劣化が起こる。その結果、電流利得やゲート耐圧などのデバイス特性が劣化することになる。
【0011】
さらに高出力設計になるほどデバイスの面積は大きくなり、面内に結晶欠陥を含む確率は高くなる。つまり出力用途が高くなるにつれて、デバイス特性は理論値から下回ることが予想される。
【0012】
そこで、本発明の目的は、上記課題を解決し、SiC基板表面状態に起因するAlNバッファー層内の結晶欠陥を抑止もしくは低減させ、GaN−HEMTデバイスの特性を向上させることのできる電界効果トランジスタ用エピタキシャルウェハの製造方法を提供することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0014】
請求項1の発明に係る電界効果トランジスタ用エピタキシャルウェハの製造方法は、MOVPE法(有機金属気相成長法)により、SiC基板直上に、バッファー層としてのAlN層と、チャネル層としての高純度GaN層と、該チャネル層よりも電子親和力の小さい電子供給層としてのAlGaN層とを順次形成する電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記AlNバッファー層を形成するAlN結晶の横方向成長(二次元核成長)、及び前記AlN結晶が膜化した後のピット埋め込みが促進されるように、上記AlNバッファー層の成長時のV族原料とIII族原料の供給量比であるV/III比を、50以上500以下の範囲に設定し、上記AlNバッファー層の成長を、隣接する上記GaNチャネル層の成長温度よりも高い1100℃超〜1200℃の温度範囲でうことを特徴とする。
【0015】
この特徴によれば、AlNバッファー層の成長温度を上げて、隣接する上記チャネル層の成長温度(ほぼ1100℃)よりも高くすることで、AlN反応種の離脱が容易になる。またAlNバッファー層の成長時のV/III比を下げて成膜速度を遅くし、V/III比をAlN反応種の吸着と離脱の速度が等しくなる低い値とすることで、AlN反応種が表面を動きやすい平衡状態に近い状況が作り出される。このため、SiC基板直上での横方向成長(二次元核成長)が促進されるだけでなく、AlN結晶が膜化した後のピット埋め込みが促進される。よって、欠陥の少ないAlNバッファー層の成長が実現される。また、AlNバッファー層成長時のV/III比を50以上500以下の範囲にすることで、AlNバッファー層の成膜速度が一般的な成膜速度よりも低く抑えられて、AlN反応種の二次元核成長が促進され、またAlN結晶が膜化した後のピットの埋め込み作用が促進される。これによりAlNバッファー層の良好な平坦性が得られる。特に、V/III比を230程度に設定することで、AlNバッファー層の平坦性が最良となる。そして、成膜速度の制御は、具体的には、例えば窒素原料としてアンモニア(V族原料)、アルミニウム原料としてTMA(III族原料)を用い、TMA供給量で製膜速度を制御するか、又はNH 流量を変えて、TMAとNH のアダクト反応を意図的に促進することにより、成膜速度を制御する。
【0016】
本発明は、AlN反応種の脱離をし易くするために成長温度の高温化を行い、また擬似的に吸着と脱離の速度を近くするために、V族およびIII族原料の供給量の低減を行うことにより、欠陥の少ないAlNバッファー層成長を実現するものである。
【0019】
また、上記バッファー層としてのAlN層の成長を1100℃より高い温度で行い、上記チャネル層としての高純度GaN層もしくはInGaN層の成長及び電子供給層としてのAlGaN層の成長をほぼ1100℃の温度で行う。AlNバッファー層の成長温度を、一般的な成長温度である1100℃よりも高い1100℃超〜1200℃の範囲に設定することで、AlN反応種が活性化される。特に、ほぼ1200℃に設定することで、AlNバッファー層の平坦性が最良となる。
【0023】
請求項の発明は、請求項1に記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記SiC基板は、Si面が用いられることを特徴とする。
【0024】
なお、AlNバッファー層成長時の成膜速度が0.2nm/sec以下という値は、例えば上記AlNバッファー層成長時のV/III比を50以上500以下の範囲にすることで達成することができる。
【0026】
請求項の発明は、請求項1〜のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記AlNバッファー層を成長した後に成長を中断、炉内をチャネル層成長に最適な温度まで下げた後、上記チャネル層を成長することを特徴とする。
【0027】
<発明の要点>
本発明の要点は、SiC基板を用い、バッファー層としてAlN層を形成するGaN−HEMTエピタキシャルウェハにおいて、バッファー層のステップフロー成長を促進するため、GaN層の成長で一般に用いられる条件よりも、より高温・低V/III比・低成膜速度で成長することである。
【0028】
SiC基板直上のAlN成長初期においては、気相から供給されたAlN反応種が基板表面をある程度の時間動き回り、やがて任意の場所に結晶核として定着する。このように基板面内にランダムにAlNの核が形成された後、その核が横方向に成長して拡大し、隣り合った核同士が融合を繰り返していく。このように二次元核成長して最終的にAlN結晶は平坦な膜となる。このSiC基板上のAlN層成長初期の様子を図3に示す。図3中、(a)は5秒成長時の、(b)は10秒成長時の、(c)は20秒成長時の原子間力顕微鏡写真(一辺2μm)を示す。
【0029】
しかし基板上に研磨キズや欠陥が存在した場合、核の横方向成長(二次元核成長)はその地点で妨げられ、AlNが膜になってもその地点にはピット(穴)状の結晶欠陥が残ることになる。このピットが埋め込まれないままチャネル層の成長に移ると、エピタキシャル層最表面まで貫通する転位となって、デバイス特性劣化の原因となる。
【0030】
従って、このSiC基板直上での横方向成長(二次元核成長)の促進、およびAlN結晶が膜化した後のピット埋め込み作用を促進するために、AlN層のステップフロー成長を促進しなくてはならない。
【0031】
そのためにはAlN反応種ができるだけ表面を動き易い状況を作り出さなくてはならない。反応種が表面を動き易い状況とは、平衡状態に近い状態である。平衡状態とは反応種の吸着と脱離の速度が等しい状況のことを指す。本発明は、脱離をし易くするために成長温度の高温化、擬似的に吸着と脱離の速度を近くするために、V族およびIII族原料の供給量比であるV/III比の低減を行い、これにより欠陥の少ないAlNバッファー層成長を実現するものである。
【0032】
【発明の実施の形態】
以下、本発明の実施形態について実施例を中心に説明する。
【0033】
本発明の効果を確認するため、試作例として、AlNバッファー層の成長温度を1100℃(従来例)、1150℃(実施例1)、1180℃(実施例2)、1200℃(実施例3)と変化させた4種類の電界効果トランジスタ(GaN系HEMT)用エピタキシャルウェハを作成した。このとき、炉内に導入するIII族原料濃度に対するV族原料濃度の比率、すなわちV/III比は230とした。そして、試作したこの4種類のAlNバッファー層の表面状態、およびそのバッファー層上に成長したGaN−HEMTエピタキシャルウェハのホール測定結果、および溶融KOHエッチングによる結晶性評価を比較した。
【0034】
詳述するに、試作したGaN系HEMT用エピタキシャルウェハの構造は図2に示した通りであり、SiC基板1上に、un−AlNバッファー層2(厚さ100nm)と、un−GaNチャネル層3(厚さ2000nm)と、un−Al0.25Ga0.75N層4(厚さ3nm)及びn−Al0.25Ga0.75N層5(厚さ30nm)から成るAlGaN層6とを順次成長し積層した構成となっている。
【0035】
試料の作製はMOVPE法により行なった。SiC基板としてはポリタイプが4H、<0001>方向にon−Axis、Si面を用いた。
【0036】
まず、基板表面処理として、熱酸化した後、希フッ酸洗浄を行った。これにより表面の酸化膜ごと異物を除去した。このときのSiC基板の表面状態は、図4に原子間力顕微鏡写真(一辺10μm)で示すように多数の研磨キズが存在する状態である。
【0037】
このSiC基板をMOCVDによる薄膜結晶成長装置のサセプタ上に設置し、実施例1〜3のものについては、水素雰囲気中にてAlNバッファー層2の成長温度Tg1(図1に「1100℃超〜1200℃」と表記した温度レベル)まで加熱した(図1のa点)。具体的には、AlNバッファー層2の成長温度を、実施例1〜3では、1150℃(実施例1)、1180℃(実施例2)、1200℃(実施例3)まで加熱した。これら実施例1〜3に共通している点は、すべて従来のAlNバッファー層の成長温度1100℃よりも高い温度レベルに設定してあることである。なお、試作例のうち、従来例のものについては1100℃まで加熱した。
【0038】
その後、図1に示すように、10分間の空焼きを行った後(図1のb点)、アルミニウム原料であるトリメチルアルミニウム(以後、TMAと略す)と窒素原料であるNH3を同時に流して、AlNバッファー層2の成長を行った。
【0039】
この時の炉内圧力は135Torr(約180.0hPa)、 III族原料であるTMAとV族原料であるNH3の供給流量はそれぞれ2.00×10-5mol/min、4.46×10-3mol/minとした。従って、AlNバッファー層2の成長に際し、炉内に導入するV族原料とIII族原料の供給量比つまりV/III比は230であり、これは実施例1〜3及び従来例において同じとした。
【0040】
このようにして作成されたAlNバッファー層/SiC基板について、各成長温度(従来例:1100℃、実施例1〜3:1150℃〜1200℃)におけるAlN層(厚さ100nm)の表面状態を原子間力顕微鏡(AFM)によって観察した。結果を図5に一辺2μmの写真で示す。図5から分かるように、AlNバッファー層の成長温度が従来例の1100℃を越えて実施例1〜3の1150℃〜1200℃と高くなるほど平坦性が良好となり、1200℃で成長したときのAlNの表面が一番平坦となる。
【0041】
また、このAlNバッファー層/SiC基板について、AlN中のピット密度の成長温度依存性と、表面ラフネスの成長温度依存性を調べた。図6(a)にピット密度の成長温度依存性の結果を、そして図6(b)に表面ラフネスの成長温度依存性の結果を示した。この図6(a)(b)から分かるように、1200℃成長のときのAlNのピット数が一番少なく、表面も一番平坦である。また、AlNの成長温度とピット密度の間、およびAlNの成長温度と表面ラフネスの間には明らかな相関があり、AlN成長温度を1100℃超〜1200℃と高温化することが、バッファー層2の平坦化に大きな効果を発揮していることがわかる。
【0042】
次に、炉内温度を1000℃に設定し、これより高い温度で成長した上記AlNバッファー層(100nm)上に、さらにアンドープGaNチャネル層(高純度GaN層)3を2μm、un−Al0.25Ga0.75N層4を3nm、そしてn−Al0.25Ga0.75N層5を30nm成長した。この成長をAlNバッファー層の成長(図1のc点)からGaNチャネル層3の成長(図1のd点)に移すときは、温度変化のために中断時間、つまり炉内温度を下げるための中断期間(図1のc〜d点の区間)を設けた。この区間はNH3のみを流し続けた。
【0043】
そして、同じ1000℃の成長温度の下で、アンドープGaNチャネル層3を2μm成長させ(図1のd〜e点の区間)、続いて、同じ1000℃の成長温度の下で、un−Al0.25Ga0.75N層4を3nm、そしてn−Al0.25Ga0.75N層5を30nm成長した(図1のe〜f点の区間)。前者のGaNチャネル層3を成長させる際には、窒素原料としてNH3を、ガリウム原料としてTMG(トリメチルガリウム)を流し、また後者のAlGaN電子供給層6を成長させる際には、窒素原料としてNH3を、アルミニウム原料としてTMAを、ガリウム原料としてTMGを流した。
【0044】
上記の如く製造した図2に示す構造のGaN−HEMTエピタキシャルウェハについて、その電気的特性および結晶性を調べた。このときのGaNチャネル層3およびAlGaN電子供給層6の成長条件は、上記の通り、全て1100℃で行い、水素雰囲気中の135Torr(約180.0hPa)で成長を行っている。
【0045】
ホール測定は、4端子法によるVan der paw法を用いて測定を行った。電極はTi/Niを蒸着した後、700℃の窒素雰囲気で加熱してオーミックコンタクトを取った。このときのAlNバッファー層2の成長温度に対する電子密度Ns、電子移動度μの変化を、図7、図8に示す。
【0046】
この結果では、電子密度Nsに際立った変化は見られないが(図7)、電子移動度μについては、1200℃でAlNを成長したエピタキシャル層が一番大きいことが分かり(図8)、AlNバッファー層成長温度依存性があることが認められた。これはAlNバッファー層の成長温度により、散乱要因となるGaNチャネル層3中の欠陥が変化しているためと考えられる。
【0047】
また溶融KOHエッチングにより発生するピット数の比較も行った。KOHエッチングはエッチング条件で発生ピット密度が異なったり、SiC基板上成長のGaN薄膜の場合だと基板の結晶欠陥が薄膜まで伝播したりするため、厳密にはエピタキシャル層中の結晶欠陥密度として同定することはできない。しかし定量的な比較では有効な手段となるため、この結果を図9に示す。その結果、AlNバッファー層の成長温度(1100℃、1150℃、1180℃、1200℃)と、HEMTエピタキシャル層最表面まで貫通する転位の密度には明らかな相関があることがわかった。また、先ほどの考察通り、AlNを1200℃で成長したエピタキシャル層が一番エッチピットが少なく、1100℃超〜1200℃の間では、AlN成長温度を高くするほどに、転位の密度は低減していることが確認された。
【0048】
<最適条件についての根拠>
上記実施例では、V/III比が230の場合について説明した。しかし本発明はこれに限定されるものではない。AlNバッファー層の成長時のV/III比を下げて、AlN反応種の吸着と離脱の速度が等しくなるようにすることができれば、SiC基板表面状態に起因するバッファー層内の結晶欠陥を抑止もしくは低減させ、GaN−HEMTデバイスの特性を向上させることができる。
【0049】
図10(a)(b)は、パラメータとしてV/III比を30、50、230、500、800と変化させた場合について、AlN中のピット密度の成長温度依存性と、表面ラフネスの成長温度依存性を示したものである。この図10(a)(b)から分かるように、V/III比が50〜500の範囲で良好な平面性が得られる。しかし、V/III比がこの範囲より外れた場合、例えばV/III比が800では、AlN反応種の吸着と離脱の速度が等しい平衡状態から遠くなって、AlN反応種がピットを埋める作用が弱くなり、良好な平面性が得られなくなる。また、V/III比が50〜500の範囲のなかでも、特に好ましいのは、ほぼ中間の値であるV/III比が230程度とした場合であり、このV/III比において上述のように、良好な平坦性の改善が示された。
【0050】
以上を整理すると、バッファー層としてのAlN層の成長は、1100℃超〜1200℃の温度範囲、好ましくはほぼ1200℃の温度で行い、上記GaNチャネル層及び上記AlGaN電子供給層の成長をほぼ1100℃の温度で行うことで、AlN反応種の活性化がなされる。
【0051】
また、上記AlNバッファー層成長時のV/III比は、50以上500以下の範囲、好ましくは230程度に設定することで、良い平坦性と電気特性がえられる。そして、このV/III比の範囲で、AlNバッファー層成長時の成膜速度が0.2nm/sec以下と低速にすることができる。
【0052】
また、AlNバッファー層を成膜するために、上記実施例では、窒素原料としてアンモニア、アルミニウム原料としてTMAを用いたが、これらより分解温度の低いヒドラジンやトリエチルアルミニウムを用いても同様な効果を得ることが出来る。また成膜速度をTMA供給量で制御したが、NH3流量を変えて、TMAとNH3のアダクト反応を意図的に促進することにより、成膜速度を制御することも可能である。
【0053】
また、上記実施例では、炉内圧力を135Torr(約180.0hPa)とした例について述べたが、本発明は、これに限定されるものではなく、AlNバッファー層成長時の成長圧力は200Torr以下にすることで、本発明所期の効果を得ることができる。200Torr以下とする理由は、TMAとNHの気相反応を極力抑えるためである。
【0054】
また上記実施例1〜3では、成長温度を1150℃、1180℃、1200℃としたが、このAlNバッファー層2の成長温度T1は、隣接するGaNチャネル層3の成長温度T2(1100℃)よりも高い設定温度であればよく本発明所期の効果を得ることができ、1100℃超〜1200℃の範囲で任意の温度に設定することができる。
【0055】
また、AlNバッファー層2上に形成するチャネル層は、GaN層に限られるものではなく、チャネル層としてInGaN層を形成する場合であっても、全く同様に、従来よりも高品質・高性能なGaN−HEMTデバイスを実現することができる。
【0056】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【0057】
本発明によれば、AlNバッファー層の成長温度を上げて、隣接する上記チャネル層の成長温度(ほぼ1100℃)よりも高くしているので、AlN反応種の離脱が容易になる。またAlNバッファー層の成長時のV/III比を下げて成膜速度を遅くし、V/III比をAlN反応種の吸着と離脱の速度が等しくなる低い値としているので、AlN反応種が表面を動きやすい平衡状態に近い状況が作り出される。このため、SiC基板直上での横方向成長(二次元核成長)が促進されるだけでなく、AlN結晶が膜化した後のピット埋め込みが促進される。よって、欠陥の少ないAlNバッファー層の成長が実現される。
【0058】
よって本発明による電界効果トランジスタ用エピタキシャルウェハの製造方法によれば、従来より結晶欠陥の少ないエピタキシャルウェハを実現することができる。このエピタキシャルウェハを用いれば、プロセス技術を変えることなく、従来よりも高品質・高性能なGaN−HEMTデバイスが実現できる。
【図面の簡単な説明】
【図1】本発明の実施例に係るGaN−HEMTのエピタキシャル成長のガスシーケンスを示した図である。
【図2】本発明の実施例に係るGaN−HEMTエピタキシャルウェハの構造を示した図である。
【図3】SiC基板上にAlNが結晶核として定着し二次元核成長して行くAlN層成長初期の様子を、成長時間の経過を追って示した図面代用の原子間力顕微鏡写真である。
【図4】本発明の実施例に用いた市販のSiC基板の表面状態を示した図面代用の原子間力顕微鏡写真である。
【図5】本発明の実施例(Tg:1150℃、1180℃、1200℃)と従来例(Tg:1100℃)に係るAlN(100nm)/SiC基板の表面のAFM観察による図面代用写真である。
【図6】本発明の実施例(1150℃、1180℃、1200℃)と従来例(1100℃)に係るAlNバッファー層のピット密度と表面ラフネスの成長温度依存性を示した図である。
【図7】本発明の実施例(1150℃、1180℃、1200℃)と従来例(1100℃)に係るGaN−HEMTエピタキシャル層のNsのAlN成長温度依存性を示した図である。
【図8】本発明の実施例(1150℃、1180℃、1200℃)と従来例(1100℃)に係るGaN−HEMTエピタキシャル層の移動度μのAlN成長温度依存性を示した図である。
【図9】本発明の実施例(1150℃、1180℃、1200℃)と従来例(1100℃)に係るGaN−HEMTエピタキシャル層のKOHエッチングによるエッチピット発生の様子を示した図面代用の顕微鏡写真である。
【図10】本発明の実施例(1200℃)に係るAlNバッファー層のピット密度と表面ラフネスの成長温度依存性を、V/III比を変えて示した図である。
【符号の説明】
1 SiC基板
2 AlNバッファー層
3 GaNチャネル層
4 un−Al0.25Ga0.75N層
5 n−Al0.25Ga0.75N層
6 AlGaN電子供給層

Claims (3)

  1. MOVPE法により、SiC基板直上に、バッファー層としてのAlN層と、チャネル層としての高純度GaN層と、該チャネル層よりも電子親和力の小さい電子供給層としてのAlGaN層とを順次形成する電界効果トランジスタ用エピタキシャルウェハの製造方法において
    記AlNバッファー層を形成するAlN結晶の横方向成長(二次元核成長)、及び前記AlN結晶が膜化した後のピット埋め込みが促進されるように、上記AlNバッファー層の成長時のV族原料とIII族原料の供給量比であるV/III比を、50以上500以下の範囲に設定し、上記AlNバッファー層の成長を、隣接する上記GaNチャネル層の成長温度よりも高い1100℃超〜1200℃の温度範囲で行うことを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
  2. 請求項に記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
    上記SiC基板は、Si面が用いられることを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
  3. 請求項1〜2のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
    上記AlNバッファー層を成長した後に成長を中断し、炉内をチャネル層成長に最適な温度まで下げた後、上記チャネル層を成長することを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
JP2003193708A 2003-07-08 2003-07-08 電界効果トランジスタ用エピタキシャルウェハの製造方法 Expired - Fee Related JP4449357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003193708A JP4449357B2 (ja) 2003-07-08 2003-07-08 電界効果トランジスタ用エピタキシャルウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003193708A JP4449357B2 (ja) 2003-07-08 2003-07-08 電界効果トランジスタ用エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2005032823A JP2005032823A (ja) 2005-02-03
JP4449357B2 true JP4449357B2 (ja) 2010-04-14

Family

ID=34205097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003193708A Expired - Fee Related JP4449357B2 (ja) 2003-07-08 2003-07-08 電界効果トランジスタ用エピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP4449357B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165073A (zh) * 2014-04-09 2016-11-23 三垦电气株式会社 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件
CN106688084A (zh) * 2014-09-09 2017-05-17 夏普株式会社 氮化物半导体层叠体的制造方法和氮化物半导体层叠体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5205613B2 (ja) * 2007-03-26 2013-06-05 国立大学法人山口大学 GaN層の選択成長方法
JP5095253B2 (ja) 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP5399021B2 (ja) * 2008-08-28 2014-01-29 日本碍子株式会社 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
US8569106B2 (en) 2009-03-05 2013-10-29 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP6052570B2 (ja) * 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
JP5733258B2 (ja) * 2012-03-30 2015-06-10 日立金属株式会社 窒化物半導体エピタキシャルウェハの製造方法
JP5616420B2 (ja) * 2012-12-10 2014-10-29 日本碍子株式会社 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP6534993B2 (ja) * 2014-04-04 2019-06-26 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
JP2018101701A (ja) 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JPWO2019156121A1 (ja) * 2018-02-08 2021-01-28 住友化学株式会社 半導体ウエハー
US11876147B2 (en) * 2018-05-25 2024-01-16 The Regents Of The University Of Michigan Enhanced doping efficiency of ultrawide bandgap semiconductors by metal-semiconductor assisted epitaxy

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106165073A (zh) * 2014-04-09 2016-11-23 三垦电气株式会社 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件
CN106165073B (zh) * 2014-04-09 2019-05-07 三垦电气株式会社 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件
CN106688084A (zh) * 2014-09-09 2017-05-17 夏普株式会社 氮化物半导体层叠体的制造方法和氮化物半导体层叠体

Also Published As

Publication number Publication date
JP2005032823A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP5705399B2 (ja) 転位密度の低いiii族窒化物材料及び当該材料に関連する方法
JP4088111B2 (ja) 多孔質基板とその製造方法、GaN系半導体積層基板とその製造方法
KR100901822B1 (ko) 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
JP2013216573A (ja) 基板上に堆積された窒化ガリウムフィルムにおける応力の制御方法
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP2006261476A (ja) Si基板結晶上における窒化ガリウム結晶成長方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
JP4593067B2 (ja) 半導体材料の積層構造の製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP4524630B2 (ja) Hemt用エピタキシャルウェハの製造方法
JP2006120855A (ja) Iii−v族窒化物半導体エピタキシャルウェハ
KR100839224B1 (ko) GaN 후막의 제조방법
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
TW511143B (en) Method for forming GaN/AlN superlattice structure
CN113539786A (zh) 硅基氮化镓外延结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050826

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Ref document number: 4449357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees