KR100590444B1 - 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법 - Google Patents

고온 완충층을 이용한 질화물 반도체 에피층 성장 방법 Download PDF

Info

Publication number
KR100590444B1
KR100590444B1 KR1020030068329A KR20030068329A KR100590444B1 KR 100590444 B1 KR100590444 B1 KR 100590444B1 KR 1020030068329 A KR1020030068329 A KR 1020030068329A KR 20030068329 A KR20030068329 A KR 20030068329A KR 100590444 B1 KR100590444 B1 KR 100590444B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
growth
layer
temperature
buffer layer
Prior art date
Application number
KR1020030068329A
Other languages
English (en)
Other versions
KR20050032297A (ko
Inventor
윤의준
권순용
김현진
나현석
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020030068329A priority Critical patent/KR100590444B1/ko
Publication of KR20050032297A publication Critical patent/KR20050032297A/ko
Application granted granted Critical
Publication of KR100590444B1 publication Critical patent/KR100590444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 결함 밀도가 낮은 고품질 질화물 반도체 에피층 성장 방법에 관한 것이다. 본 발명에 따른 질화물 반도체 에피층 성장 방법에서는, 고온에서 얇은 두께의 평탄한 2차원 질화물 반도체 완충층을 성장시킨 후 온도를 낮추어 적정 성장 온도에서 상기 질화물 반도체 완충층과 동종의 질화물 반도체 에피층을 성장시킨다. 이러한 방법으로 성장시킨 질화물 반도체 에피층은 결함 밀도가 낮고 결정성이 양호하여 고효율 광소자 및 전자소자 제작에 유리하다.

Description

고온 완충층을 이용한 질화물 반도체 에피층 성장 방법{Growth method of nitride epitaxial layer using high temperature grown buffer layer}
도 1은 본 발명의 실시예에 따른 질화물 반도체 에피층 성장 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 질화물 반도체 에피층 성장 방법을 단계별로 보여주는 단면도들이다.
도 6은 본 발명의 실시예에 따라 고온에서 질화물 반도체 완충층을 성장시킬 때 성장정지 중에 일어나는 현상을 설명하기 위한 개략도이다.
도 7은 본 발명에 따라 고온에서 질화물 반도체 완충층을 성장시킬 때 성장정지에 따른 막의 변화를 보여주는 투과전자현미경 사진들이다.
도 8은 본 발명에 따라 GaN 기판 위에 730℃에서 1 nm의 InN 완충층을 성장시킨 후, 500℃에서 200 nm의 InN 에피층을 성장시킨 시편의 고해상도 X선 회절법(High Resolution X-Ray Diffraction) 측정 결과이다.
도 9는 본 발명에 따라 GaN 기판 위에 730℃에서 1 nm의 InN 완충층을 성장시킨 후, 600℃에서 200 nm의 InN 에피층을 성장시킨 시편의 측정 온도에 따른 발광 특성을 보여주는 그래프이다.
본 발명은 질화물 반도체 에피층(epitaxial layer) 성장 방법에 관한 것으로, 보다 상세하게는 격자 결함 밀도가 낮아 고효율 광소자 및 전자소자 제작에 유리한 질화물 반도체 에피층 성장 방법에 관한 것이다.
이종기판에 질화물 반도체 에피층을 성장시키는 경우, 격자 상수 불일치와 열팽창 계수의 차이로 인해 질화물 반도체 에피층 내에 결정 결함이 많이 발생된다. 결정 결함은 광소자 및 전자소자에 있어서 발광 효율을 크게 저하시켜 고효율 소자의 제작을 어렵게 한다.
결함 밀도가 낮은 질화물 반도체 에피층을 성장시키기 위하여, 종래에는 이종기판 위에 에피층과 동종 물질로 된 완충층(buffer layer)을 저온에서 성장시킨 후 완충층 성장 온도보다 고온에서 에피층을 성장시키는 2 단계 성장법을 이용하고 있다. 저온에서 완충층을 성장시키면 높은 표면 농도의 불연속적인 핵이 이종기판 위에 생성된다. 이러한 핵을 포함하는 완충층은 기판과 일정한 상관 관계를 지니는 동종의 수많은 핵 생성 자리를 제공하여 성장기구가 3차원 성장에서 2차원 성장으로 전환되도록 하고 동종 에피층의 성장을 위한 씨앗 역할을 한다. 그리고 기판과 에피층간의 격자 불일치에 의해 생겨난 전위(dislocation)들을 후속 열처리에 의한 재결정화로 완충층 내에 묶어두는 역할을 한다. 종래에는 이렇게 이종기판 위에 "저온 완충층"을 형성하는 방법으로 수 ㎛ 두께의 질화물 반도체 에피층을 성장시키고 있다. 그리고, 이러한 방법 이외에도 완충층을 에피층 중간에 삽입하여 결함 밀도를 줄이거나 응력을 제거하는 방법도 사용되고 있으나 기술적 한계를 나타내고 있다.
본 발명이 이루고자 하는 기술적 과제는 고효율 질화물계 광소자 및 전자소자를 제작하기 위하여 결함 밀도가 크게 낮은 고품질 질화물 반도체 에피층을 성장시킬 수 있는 방법을 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에서는, 챔버 내에 재치된 기판 상에 3족원 및 질소원을 공급하여 에피층 성장 온도보다 고온에서 질화물 반도체 완충층을 성장시킨다. 본 발명에 따르면 완충층이 에피층 성장 온도보다 고온에서 성장되므로, 종래의 "저온 완충층"과 대비되는 개념에서, 본 발명에 따른 완충층을 "고온 완충층"이라고 부를 수 있다. 다음, 상기 질화물 반도체 완충층을 2차원의 균일한 두께를 지니는 질화물 반도체 완충층으로 전환시키기 위해 상기 3족원의 공급을 차단하는 성장정지 단계를 수행한다. 상기 성장정지 단계 이후 상기 에피층 성장 온도로 상기 기판의 온도를 낮춘 다음, 상기 에피층 성장 온도에서 상기 기판 상에 3족원과 질소원을 공급하여 상기 질화물 반도체 완충층과 동종의 질화물 반도체 에피층을 성장시킨다.
본 발명에 있어서, 상기 기판으로는 상기 질화물 반도체 완충층과 이종인 기판을 사용할 수 있는데, 예컨대 Si, SiC, GaAs 등과 같은 반도체 기판 또는 사파이 어(Al2O3)와 같은 산화물계 기판을 사용할 수 있다. 특히, 이러한 기판 상에 통상적인 2 단계 성장법으로 1 ㎛ 이상 성장시킨 GaN, AlN 또는 AlGaN 계열의 질화물 기판을 사용하면 광소자 및 전자소자 제작에 투입이 용이하다.
상기 성장정지 단계 중의 온도는 상기 질화물 반도체 완충층의 성장 온도와 동일하게 유지하며 성장정지 시간은 60초 이내에서 조절하는 것이 바람직하다. 그리고, 상기 성장정지 단계 이후 상기 에피층 성장 온도로 상기 기판의 온도를 낮추는 동안, 상기 질화물 반도체 완충층이 탈착되는 것을 방지하기 위하여, 상기 챔버 내로 3족원 및 질소원을 공급하는 것이 바람직하다. 이렇게 공급된 상기 3족원 및 질소원에 의해 증착된 층이 있으면 이를 탈착시키기 위해, 상기 에피층 성장 온도에서 상기 3족원의 공급을 중지하는 추가적인 성장정지 단계를 더 포함하는 것이 바람직하다. 이 때의 성장정지 시간도 60초 이내에서 조절한다.
광소자로의 제작을 위해, 상기 질화물 반도체 에피층 상에 수 nm에서 수십 nm 수준으로 다른 질화물 반도체 에피층을 덮개층으로서 성장시킬 수 있다. 이 때의 덮개층은 상기 질화물 반도체 에피층보다 큰 에너지 밴드갭을 갖는 물질로 성장시킨다. 예를 들어, 상기 질화물 반도체 완충층 및 상기 질화물 반도체 에피층이 InN 또는 InxGa1-xN(여기서, 0.5 < x < 1)인 경우에, 상기 덮개층은 GaN, AlN 또는 AlGaN 계열의 물질로 성장시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위 가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 질화물 반도체 에피층 성장 방법을 설명하기 위한 순서도이고, 도 2 내지 도 5는 본 발명의 실시예에 따른 질화물 반도체 에피층 성장 방법을 단계별로 보여주는 단면도들이다.
먼저 도 1의 단계 s1과 도 2를 참조하여, 챔버(미도시) 내에 재치된 기판(105) 상에 3족원 및 질소원을 공급하여 에피층 성장 온도보다 고온에서 질화물 반도체 완충층(110)을 성장시킨다. 본 실시예에서 상기 기판(105)은 질화물 기판인데, 상기 질화물 반도체 완충층(110)과 이종인 이종기판(100) 상에 통상적인 2 단계 성장법으로 1000℃ 이상의 고온에서 1 ㎛ 이상 성장시킨 GaN, AlN 또는 AlGaN 계열의 질화물 에피층(102)을 포함하는 것이다. 이 때 이종기판(100)은 반도체 기판 또는 산화물계 기판으로서, 예컨대 Si, SiC, GaAs 또는 사파이어(Al2O3) 기판이다. 그러나, 질화물 에피층(102) 없이 이종기판(100)만을 사용하여 이종기판(100) 상에 직접 질화물 반도체 완충층(110)을 성장시킬 수도 있다. 이와 같이, 기판(105)은 질화물계 반도체 에피층을 성장시킬 수 있는 기판이기만 하면 되고 그 종류가 여기에 언급한 것에 한정되는 것은 아니다.
바람직한 실시예에 있어서, 상기 질화물 반도체 완충층(110)은 InN 또는 InxGa1-xN(여기서, 0.5 < x < 1)으로 성장시킨다. 질화물 반도체 완충층(110)의 성장 단계는 물질과 성장 장치의 종류에 따라 다르지만, InN 또는 InxGa1-xN 계열의 물질이고 MOCVD(metalorganic chemical vapor deposition) 장치를 이용하는 경우에는, 기판(105)의 온도를 700℃ 내지 800℃의 고온으로 유지하여 수행한다. InN 또는 InxGa1-xN 에피층의 적정 성장 온도가 400℃ 내지 700℃라고 한다면, 이러한 온도보다 고온에서 성장되기 때문에, 본 발명의 질화물 반도체 완충층은 "고온 완충층"이다. 이 때, 질화물 반도체의 높은 평형증기압으로 인해 박막에서의 탈착이 주된 작용을 하게 되므로, 질화물 반도체 완충층(110)을 성장시킬 때 3족원 및 질소원의 양을 종래보다 증가시켜 증착된 막이 기판(105) 전체를 덮을 수 있도록 한다. 예를 들어, 챔버 내로 공급되는 3족원 및 질소원의 유량을 종래보다 10배 정도 크게 한다. 종래에 InN층을 성장시키기 위해 챔버에 30sccm으로 TMIn(Trimethylindium)을 공급하였다면, 본 발명의 경우에는 300sccm의 TMIn을 공급하는 것이다. 이렇게 고온에서 3족원 및 질소원의 양을 많게 하여 성장시킨 질화물 반도체 완충층(110)은 비교적 울퉁불퉁한 표면을 갖게 되고, 기판(105)과의 격자상수 차이로 인한 변형 에너지 증가로 인해 많은 결함을 갖게 된다.
다음, 도 1의 단계 s2와 도 3을 참조하여, 질화물 반도체 완충층(110)을 2차원의 균일한 두께를 지니는 질화물 반도체 완충층(110a)으로 전환시키기 위해 상기 3족원의 공급을 차단하는 성장정지 단계를 1차적으로 수행한다.
질화물 반도체의 평형증기압이 매우 높으므로, 성장정지동안 질화물 반도체 완충층(110)에서 많은 양의 탈착이 일어날 것이다. 특히 이러한 탈착 현상은 질화물 반도체 완충층(110)의 볼록한 부분에서 더욱 원활하게 일어나게 된다. 분자의 탈착 및 표면에서의 이동, 박막 내에서의 확산 과정을 통해, 성장정지 후 질화물 반도체 완충층(110a)의 두께는 감소하게 되고 표면은 평탄해진다. 따라서, 성장정지 시간을 적절히 조절하면, 0.1 nm 내지 10 nm의 얇은 두께를 갖는 평탄한 질화물 반도체 완충층(110a)을 얻을 수 있게 된다. 성장정지 시간은 예컨대 60초 이내에서, 원하는 완충층 두께에 따라 변화시킬 수 있다.
성장정지 단계를 거친 후, 질화물 반도체 완충층(110a)의 결함은 상당량 감소하게 된다. 성장정지 동안 온도는 질화물 반도체 완충층(110)의 성장 온도와 동일하게 고온으로 유지한다. 이러한 방법으로 성장시킨 질화물 반도체 완충층(110a)은 후속으로 두껍게 형성하는 동종의 질화물 반도체 에피층의 씨앗 역할을 한다.
도 6은 이러한 질화물 반도체 완충층(110a)을 형성함에 있어서 성장정지가 미치는 영향을 도식화한 그림이다. 도 6에서는 사파이어 기판(100) 상에 GaN 에피층(102)이 성장된 GaN 기판(105) 상에 InN 완충층(110)을 성장시킨 경우를 예로 들었다. 증착 직후 높은 결함 밀도를 지닌 불균일한 두께의 InN 완충층(110)이 성장중지 동안의 볼록한 면에서의 선택적 탈착 현상 및 표면에서의 분자의 이동, 그리고 박막 내에서의 확산 과정을 통해 낮은 결함 밀도를 지닌 균일한 두께의 InN 완충층(110a)으로 변화된다.
다음, 계속하여 도 1의 단계 s3에 따라, 성장정지를 통해 평탄해진 질화물 반도체 완충층(110a) 위에 동종의 질화물 반도체 에피층을 성장시키기 위해 에피층의 적정 성장 온도인 400℃ 내지 700℃의 범위로 상기 기판(105)의 온도를 내린다. 이러한 온도 하강동안에 상기 챔버 내로 3족원 및 질소원을 공급함으로써, 상기 질화물 반도체 완충층(110a)의 탈착을 방지함이 바람직하다.
그런데, 이렇게 공급된 상기 3족원 및 질소원에 의해 증착된 층이 있으면, 양질의 질화물 반도체 에피층을 성장시키기 위해 먼저 이를 탈착시키는 것이 바람직하다. 증착된 층을 탈착시키기 위해서는, 상기 3족원의 공급을 중지하는 2차 성장정지 단계를 수행하는 것이 바람직하다. 이것은 도 1의 단계 s4로 나타내었다. 이 때의 성장정지 시간은 예컨대 60초 이내에서 조절할 수 있다.
이제 도 1의 단계 s5와 도 4를 참조하여, 질화물 반도체 에피층의 최적 성장 온도인 400℃ 내지 700℃의 저온에서 상기 기판(105) 상에 3족원과 질소원을 공급하여 원하는 두께의 질화물 반도체 에피층(120)을 성장시킨다. 질화물 반도체 에피층(120)은 상기 질화물 반도체 완충층(110a)과 동종의 에피층이므로, 바람직한 실시예에 따라 InN나 InxGa1-xN으로 성장시키며, 상기 s1 단계에서 사용한 3족원과 질소원을 그대로 사용할 수 있다. 정확한 에피층의 성장속도를 파악한 후, 성장시간을 조절함으로써 수십 nm 내지 수백 nm 수준으로 충분히 두꺼운 질화물 반도체 에피층(120)을 성장시킬 수 있다. 질화물 반도체 에피층(120)은 얇은 두께의 평탄한 2차원 질화물 반도체 완충층(110a) 상에 성장되므로 결정성이 양호하고 결함 밀 도가 크게 낮은 고품질의 에피층으로서 성장된다.
다음, 도 1의 단계 s6과 도 5에 도시한 바와 같이, 필요에 따라 질화물 반도체 덮개층(130)을 더 성장시킨다. 질화물 반도체 덮개층(130)으로는 질화물 반도체 에피층(120)보다 큰 에너지 밴드갭을 갖는 물질을 성장시킨다. 바람직한 실시예에 있어서, 상기 질화물 반도체 완충층(110a) 및 질화물 반도체 에피층(120)이 InN 또는 InxGa1-xN이므로, 상기 질화물 반도체 덮개층(130)으로는 GaN, AlN 또는 AlGaN 계열이 적당하다. 이 때의 성장 온도는 질화물 반도체 에피층(120)과 같거나 혹은 물성의 향상을 위해 더 고온에서 행하도록 한다. 두께는 필요에 따라 수 nm에서 수십 nm 수준이 되게 한다.
이와 같이 본 발명에 따르면, 기판 위에 종래 저온 완충층 대신 실제 에피층의 적정 성장 온도보다 고온에서 질화물 반도체 완충층, 즉 "고온 완충층"을 성장시킨다. 종래 저온 완충층은 기판과 일정한 상관 관계를 지니는 동종의 수많은 핵 생성 자리를 제공하여 성장기구가 3차원 성장에서 2차원 성장으로 전환되도록 하고 동종 에피층의 성장을 위한 씨앗 역할을 해주는 데 반해, 본 발명의 고온 완충층은 그 위에 성장시킬 에피층과 동종인 얇은 두께의 평탄한 2차원 막으로서, 고품질의 동종 에피층의 성장을 원활히 할 수 있다.
본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예들을 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다. 또한, 다음 실험예들이 본 발명을 제한하려는 것은 아니다.
본 실험예에서 각 박막층을 성장시키는 데에 사용된 결정 성장 방법은 챔버의 압력이 300 Torr인 저압 MOCVD이었으며, 기판으로는 사파이어 기판 위에 2 ㎛ 두께로 성장시킨 GaN 에피층을 포함하는 GaN 기판을 사용하였다. 3족원 및 질소원으로는 TMIn, TMGa(Trimethylgallium), 암모니아(Ammonia) 등을 사용하였고, 캐리어 가스로는 H2 또는 N2 가스를 사용하였다.
먼저 GaN 기판의 표면 불순물을 제거하기 위해 기판의 온도를 1080℃로 올려 5분간 유지시켰다. 이 때 고온에서의 GaN 에피층의 탈착을 막기 위해 질소원인 암모니아를 흘려주고 캐리어 가스로는 H2 가스를 사용하였다. 그 후, InN으로 된 고온 완충층을 형성하기 위하여 기판의 온도를 730℃로 낮추어 주었다.
730℃로 온도를 낮춘 후, 캐리어 가스를 N2 가스로 바꾸어 주고 TMIn과 암모니아를 공급하여 InN층을 90초간 성장시켰다. 하지만 이 때 생성된 InN층은 두께가 불균일하고 많은 결함층을 갖는다. 도 7의 (a)는 이를 확인하기 위해 고온 InN층을 730℃에서 성장시킨 후 같은 온도에서 20 nm의 GaN 덮개층을 형성하고 나서 관찰한 투과전자현미경 사진이다. 도 7의 (a)에서 볼 수 있듯이, 고온 InN층(210)을 형성한 후 성장정지 없이 다음 GaN 덮개층(230)을 바로 성장시킬 경우, 2.5 nm 정도의 고온 InN층(210)은 두께가 불균일하고 그 위에 성장시킨 GaN 덮개층(230)은 많은 결함 밀도를 갖는다. 참조부호 "205"는 GaN 기판이다.
도 7의 (b)는, 730℃에서 성장시킨 InN층(도 7의 (a)의 210)에 TMIn 공급은 차단하고 암모니아만 공급하는 10초의 성장정지를 준 후, GaN 덮개층을 덮어 촬영한 투과전자현미경 사진이다. 도 7의 (b)에서 볼 수 있는 바와 같이, 성장정지 후의 InN층(210a)의 두께는 1 nm로 균일해지고 그 위에 성장시킨 GaN 덮개층(240)의 결함 밀도 또한 도 7의 (a)의 경우에 비해 크게 감소함을 확인할 수 있다. 도 7의 (c)는 10초의 성장정지를 준 경우의 고해상도 투과전자현미경 사진이다. 도 7의 (b) 및 도 7의 (c)에서 볼 수 있듯이, 10초의 성장정지를 줌으로써 고온 완충층인 InN층(210a)의 두께가 매우 균일해지고 GaN 덮개층(240)과의 계면이 매우 깨끗하게 형성되어 있음을 알 수 있다.
이처럼 730℃에서 성장정지를 통해 1 nm의 두께를 갖는 평탄한 InN 고온 완충층을 성장시킨 후, InN 에피층의 적정 성장 온도인 500℃ 혹은 600℃로 챔버의 온도를 내려주었다. 온도를 내려주는 과정에서 이미 증착된 InN 고온 완충층의 탈착을 막기 위하여 TMIn과 암모니아의 공급은 계속 유지하여 주었다.
하지만 온도 하강시, 탈착을 막기 위하여 흘려준 TMIn과 암모니아로 인해 InN 고온 완충층 위에는 소량의 InN 에피층이 형성됨을 알 수 있었다. 이를 제거하기 위해 500℃ 혹은 600℃의 온도에서 30초 정도의 2차 성장정지를 주었다.
2차 성장정지 후, 동일 온도에서 원하는 두께의 InN 에피층을 성장시켰다. 목적에 따라 수 nm 정도의 박막 내지는 수백 nm의 두꺼운 에피층을 성장시킬 수 있는데, 본 실험예에서는 200 nm 정도의 에피층을 성장시켰다. 그리고 단일양자우물 구조 형성을 위해 GaN 덮개층을 InN 성장 온도와 동일 온도에서 20 nm 성장시켰다.
도 8은 이상의 방법으로 GaN 기판 위에 730℃에서 1 nm의 InN 고온 완충층을 성장시킨 후, 500℃에서 200 nm의 InN 에피층을 성장시킨 시편의 고해상도 X선 회절법(High Resolution X-Ray Diffraction) 측정 결과이다. 도 8에서 두 개의 피크는 각각 GaN 기판 및 InN 에피층에서 나온 것으로, 우수한 결정성을 갖는 순수한 InN 에피층이 형성되어 있음을 확인할 수 있다.
도 9는 이상의 방법으로 GaN 기판 위에 730℃에서 1 nm의 InN 고온 완충층을 성장시킨 후, 600℃에서 200 nm의 InN 에피층을 성장시킨 시편의 측정온도에 따른 발광 특성을 보여주는 그래프이다. 대략 0.75eV에서 InN 에피층으로부터 나오는 발광 피크를 확인할 수 있다. InN는 높은 평형증기압 등으로 인한 성장 상의 어려움으로 인해, 현재까지 이의 물성에 대한 정확한 정보가 없는 상태이다. 최근 들어 성장기법의 발달로 인해 저온 완충층을 이용한 2 단계 성장법을 이용하여 InN 박막을 성공적으로 성장시킨 몇몇 그룹들은 InN의 밴드갭 에너지가 0.7~0.8eV임을 보고하고 있다. 이는 고온 완충층을 이용하여 InN 에피층을 성장시킨 본 발명의 결과와 매우 잘 일치하는 결과로서, 고온 완충층을 이용한 고품질의 에피층 성장 방법의 가능성을 확인해 주는 좋은 예라 할 수 있다.
지금까지 본 발명에 대하여 실험이 수행된 GaN 기판 위의 InN 에피층 성장에 관하여 주로 설명하였으나, 본 발명은 이종기판 및 질화물 기판 위에 성장되는 다른 질화물 시스템에도 폭넓게 적용될 수 있다. 또한, 본 발명의 상세한 설명에서는 MOCVD법을 사용한 경우를 예로 들었으나, MBE(molecular beam epitaxy)법이나 화학선 증착법(CBE)이 적용될 수도 있다.
이상, 본 발명의 바람직한 실시예를 설명하였으나, 본 발명의 범위에서 벗어 나지 않은 한도 내에서 여러 가지 변형이 가능함은 명백하다.
본 발명에 따르면, 기판 위에 종래 저온 완충층 대신 실제 에피층의 적정 성장 온도보다 고온에서 질화물 반도체 완충층(본 발명에 따라 "고온 완충층")을 성장시킨다. 종래 저온 완충층은 기판과 일정한 상관 관계를 지니는 동종의 수많은 핵 생성 자리를 제공하여 성장기구가 3차원 성장에서 2차원 성장으로 전환되도록 하고 동종 에피층의 성장을 위한 씨앗 역할을 해주는 데 반해, 본 발명의 고온 완충층은 에피층과 동종인 얇은 두께의 평탄한 2차원 완충층이므로, 그 위에 고품질의 동종 에피층 성장을 원활히 할 수 있다.

Claims (15)

  1. 챔버 내에 재치된 기판 상에 3족원 및 질소원을 공급하여 에피층 성장 온도보다 고온에서 질화물 반도체 완충층을 성장시키는 단계;
    상기 질화물 반도체 완충층을 2차원의 균일한 두께를 지니는 질화물 반도체 완충층으로 전환시키기 위해 상기 3족원의 공급을 차단하는 성장정지 단계;
    상기 성장정지 단계 이후 상기 에피층 성장 온도로 상기 기판의 온도를 낮추는 단계; 및
    상기 에피층 성장 온도에서 상기 기판 상에 3족원과 질소원을 공급하여 상기 질화물 반도체 완충층과 동종의 질화물 반도체 에피층을 성장시키는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  2. 제1항에 있어서, 상기 질화물 반도체 완충층은 InN 또는 InxGa1-xN(여기서, 0.5 < x < 1)으로 성장시키는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  3. 제2항에 있어서, 상기 질화물 반도체 완충층의 성장 온도는 700℃ 내지 800℃인 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  4. 제3항에 있어서, 상기 에피층 성장 온도는 400℃ 내지 700℃인 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  5. 제1항에 있어서, 상기 성장정지 단계 중의 온도는 상기 질화물 반도체 완충층의 성장 온도와 동일하게 유지하며 성장정지 시간은 60초 이내에서 조절하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  6. 제1항에 있어서, 상기 성장정지 단계 이후 상기 에피층 성장 온도로 상기 기판의 온도를 낮추는 동안, 상기 질화물 반도체 완충층의 탈착을 방지하기 위하여, 상기 챔버 내로 3족원 및 질소원을 공급하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  7. 제6항에 있어서, 상기 공급된 3족원 및 질소원에 의해 증착된 층이 있으면 탈착시키기 위해, 상기 질화물 반도체 에피층을 성장시키는 단계 전에 상기 에피층 성장 온도에서 상기 3족원의 공급을 중지하는 추가적인 성장정지 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  8. 제7항에 있어서, 상기 추가적인 성장정지 단계의 성장정지 시간은 60초 이내에서 조절하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  9. 제1항에 있어서, 상기 질화물 반도체 에피층 상에 다른 질화물 반도체 에피층을 덮개층으로서 성장시키는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  10. 제9항에 있어서, 상기 덮개층은 상기 질화물 반도체 에피층보다 큰 에너지 밴드갭을 갖는 물질로 성장시키는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  11. 제9항에 있어서, 상기 덮개층은 GaN, AlN 또는 AlGaN 계열의 물질로 성장시키는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  12. 제9항에 있어서, 상기 덮개층의 성장 온도는 상기 에피층 성장 온도 이상인 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  13. 챔버 내에 재치된 기판 상에 3족원 및 질소원을 공급하여 700℃ 내지 800℃의 고온에서 InN 또는 InxGa1-xN(여기서, 0.5 < x < 1)으로 이루어진 질화물 반도체 완충층을 성장시키는 단계;
    상기 질화물 반도체 완충층을 2차원의 균일한 0.1 nm 내지 10 nm 두께를 지니는 질화물 반도체 완충층으로 전환시키기 위해 상기 3족원의 공급을 차단하는 성장정지 단계;
    상기 성장정지 단계 이후, 상기 질화물 반도체 완충층의 탈착을 방지하기 위하여, 3족원 및 질소원을 공급하면서 400℃ 내지 700℃의 에피층 성장 온도로 상기 기판의 온도를 낮추는 단계; 및
    상기 에피층 성장 온도에서 상기 기판 상에 3족원과 질소원을 공급하여 상기 질화물 반도체 완충층과 동종의 질화물 반도체 에피층을 수십 nm 내지 수백 nm 두께로 성장시키는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  14. 제13항에 있어서, 상기 공급된 3족원 및 질소원에 의해 증착된 층이 있으면 탈착시키기 위해, 상기 질화물 반도체 에피층을 성장시키는 단계 전에 상기 에피층 성장 온도에서 상기 3족원의 공급을 중지하는 추가적인 성장정지 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
  15. 제13항에 있어서, 상기 질화물 반도체 에피층 상에 GaN, AlN 또는 AlGaN 계열의 물질로 덮개층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 에피층 성장 방법.
KR1020030068329A 2003-10-01 2003-10-01 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법 KR100590444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030068329A KR100590444B1 (ko) 2003-10-01 2003-10-01 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030068329A KR100590444B1 (ko) 2003-10-01 2003-10-01 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법

Publications (2)

Publication Number Publication Date
KR20050032297A KR20050032297A (ko) 2005-04-07
KR100590444B1 true KR100590444B1 (ko) 2006-06-19

Family

ID=37236854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068329A KR100590444B1 (ko) 2003-10-01 2003-10-01 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법

Country Status (1)

Country Link
KR (1) KR100590444B1 (ko)

Also Published As

Publication number Publication date
KR20050032297A (ko) 2005-04-07

Similar Documents

Publication Publication Date Title
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US6649493B2 (en) Method for fabricating a III nitride film, and underlayer for fabricating a III nitride film and a method for fabricating the same underlayer
KR100304664B1 (ko) ＧａＮ막 제조 방법
KR100901822B1 (ko) 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
JP2006523033A (ja) シリコン上に単結晶ＧａＮを成長させる方法
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP3476754B2 (ja) 窒化ガリウム系化合物半導体の製造方法
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JPH11340147A (ja) 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
JP3805703B2 (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
KR100450784B1 (ko) Gan단결정제조방법
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
KR100295022B1 (ko) 질화물 반도체 제조방법
KR20050061994A (ko) Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee