JP4088111B2 - 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 - Google Patents

多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 Download PDF

Info

Publication number
JP4088111B2
JP4088111B2 JP2002190270A JP2002190270A JP4088111B2 JP 4088111 B2 JP4088111 B2 JP 4088111B2 JP 2002190270 A JP2002190270 A JP 2002190270A JP 2002190270 A JP2002190270 A JP 2002190270A JP 4088111 B2 JP4088111 B2 JP 4088111B2
Authority
JP
Japan
Prior art keywords
substrate
porous
porous layer
gan
outermost surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002190270A
Other languages
English (en)
Other versions
JP2004035275A (ja
Inventor
真佐知 柴田
祐一 大島
健 江利
彰 碓井
晴夫 砂川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
NEC Corp
Original Assignee
Hitachi Cable Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, NEC Corp filed Critical Hitachi Cable Ltd
Priority to JP2002190270A priority Critical patent/JP4088111B2/ja
Priority to PCT/JP2003/008173 priority patent/WO2004003266A1/ja
Priority to CNB038152967A priority patent/CN100341116C/zh
Priority to KR1020047021383A priority patent/KR100680670B1/ko
Priority to US10/519,152 priority patent/US7829913B2/en
Publication of JP2004035275A publication Critical patent/JP2004035275A/ja
Application granted granted Critical
Publication of JP4088111B2 publication Critical patent/JP4088111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体等、特にIII族窒化物半導体の結晶を成長するために用いられる基板の構造に係り、特に、基板上に複数の多孔質層を形成した多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法に関するものである。
【０００２】
【従来の技術】
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡＩＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等のＧａＮ系化合物半導体は、青色発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）用材料として、脚光を浴びている。さらに、ＧａＮ系化合物半導体は、耐熱性や耐環境性が良いという特徴を活かして、電子デバイス用素子への応用開発も始まっている。
【０００３】
ＧａＮ系化合物半導体は、バルク結晶成長が難しく、従って実用に耐えるＧａＮの自立基板は未だ開発途上にある。現在広く実用化されているＧａＮ成長用の基板はサファイアであり、単結晶サファイア基板の上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般に用いられている。
【０００４】
サファイア基板は、ＧａＮと格子定数が異なるため、サファイア基板上に直接ＧａＮを成長させたのでは単結晶膜を成長させることができない。このため、サファイア基板上に一旦低温でＡｌＮバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてからその上にＧａＮを成長させる方法が発明された（特開平２−８１４８４号公報）。
【０００５】
この低温成長窒化物層をバッファ層として用いることで、ＧａＮの単結晶エピタキシャル成長は可能になった。
【０００６】
しかし、この方法でも、やはり基板と結晶の格子のずれは如何ともし難く、こうして得られたＧａＮは、１０９ 〜１０１０ｃｍ−２もの転位を有している。この欠陥は、ＧａＮ系ＬＤを製作する上で障害となる。
【０００７】
近年、サファイアとＧａＮの格子定数差に起因して発生する欠陥の密度を低減する方法として、ＥＬＯ（Appl. Phys. lett. 71(18)2638(1997)) や、ＦＩＥＬＯ（Japan. J. Appl. Phys. 38,L184(1999))、ペンデオエピタキシー(MRS Internet J. Nitride Semicond. Res. 4S1,G3.38(1999))といった成長技術が報告された。
【０００８】
これらの成長技術は、サファイア等の基板上に成長させたＧａＮ上に、ＳｉＯ２ 等でパターニングされたマスクを形成し、マスクの窓部からさらにＧａＮ結晶を選択的に成長させて、マスク上をＧａＮがラテラル成長で覆うようにすることで、下地結晶からの転位の伝播を防ぐものである。
【０００９】
これらの成長技術の開発により、ＧａＮ中の転位密度は１０７ ｃｍ−２台程度にまで、飛躍的に低減させることができるようになった。例えば、特開平１０−３１２９７１号公報には、この技術の一例が開示されている。
【００１０】
【発明が解決しようとする課題】
前述のＥＬＯをはじめとする低転位ＧａＮの成長技術は、いずれもサファイア等の基板上にＳｉＯ２ などのパターニングされたマスクを形成する工程を必要とする。この工程は、ＣＶＤ法等によるＳｉＯ２ 膜の堆積工程、レジストの塗布工程、フォトリソグラフィ工程、エッチング・洗浄工程等からなり、非常に複雑で多大な時間を要する。
【００１１】
また、微細な加工技術を要求されるため、マスク形成の歩留まり（再現性）が悪いという問題もある。さらに、本工程中には多数の熱処理工程、洗浄工程があり、ハンドリングによる基板の汚染、破損の危険性が高い。
【００１２】
前記の技術は、上述の通り複雑な工程を要するものの、得られるＧａＮ結晶の転位密度は、必ずしもＬＤ開発にとって満足のいく値にはなっていない。
【００１３】
これは、選択成長のためのマスクがある領域と無い領域との差に起因して、成長するＧａＮ中に歪が発生し、結晶の軸が傾くためと考えらており、例えば、Appl. Phys. Lett., Vol.76,No.26(2000)3893-3895やJ. Crystal Growth 208(2000)804-808などで報告されている。
【００１４】
本発明の目的は、上述の問題を解決すべく、従来の結晶成長方法がそのまま適用可能で、かつ従来よりも大幅に欠陥密度の少ないＧａＮ単結晶のエピタキシャル成長を可能とするＧａＮ結晶成長用下地基板としての多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、III 族窒化物半導体の結晶を成長するために用いられる基板において、基板は、 III 族窒化物半導体とは異種の材料からなり、その基板上に、複数の多孔質層を有し、かつ最表面に位置する多孔質層は、金属酸化物、金属窒化物、金属炭化物、金属材料のうちのいずれかからなり、最表面に位置する多孔質層より基板側に位置する多孔質層は、 III 族窒化物半導体からなり、前記多孔質層のうちの最表面に位置する多孔質層における空隙の平均開口部径が、前記最表面に位置する多孔質層よりも基板側に位置する多孔質層における空隙の直径よりも小さく、１μｍ以下であることを特徴とする多孔質基板である。
【００１６】
請求項２の発明は、前記多孔質層の体積空隙率が１０〜９０％の範囲内にある請求項１記載の多孔質基板である。
【００１７】
請求項３の発明は、基板上に二層の多孔質層を有し、前記二層の多孔質層のうちの最表面に位置する第一の多孔質層における空隙の５０％以上が、前記第一の多孔質層の表面から前記第一の多孔質層と前記第二の多孔質層の界面まで貫通している請求項１又は２記載の多孔質基板である。
【００１８】
請求項４の発明は、前記基板がサファイア基板からなり、前記多孔質層のうち最表面に位置する多孔質層がＴｉＮ、Ｐｔのうちいずれかからなり、前記最表面に位置する多孔質層よりも基板側に位置する多孔質層がＧａＮからなる請求項１〜３のいずれかに記載の多孔質基板である。
【００１９】
請求項５の発明は、前記第一の多孔質層における膜厚が１μｍ以下である請求項３記載の多孔質基板である。
【００２０】
請求項６の発明は、請求項１〜５のいずれかに記載の多孔質基板の上に、ＧａＮ系半導体層を成長したことを特徴とするＧａＮ系半導体積層基板である。
【００２１】
請求項７の発明は、III 族窒化物半導体の結晶を成長するために用いられる基板の製造方法において、 III 族窒化物半導体とは異種の材料からなる基板を用い、その基板上に、異なる材料からなる層を二層以上成長させると共に、前記各層に対して熱処理を加えることにより前記各層の内部に空隙を有する複数の多孔質層を形成し、最表面に位置する多孔質層は、金属酸化物、金属窒化物、金属炭化物、金属材料のうちのいずれかで形成し、最表面に位置する多孔質層より基板側に位置する多孔質層は、 III 族窒化物半導体で形成し、さらに前記多孔質層のうちの最表面に位置する多孔質層における空隙の平均開口部径が、前記最表面に位置する多孔質層よりも基板側に位置する多孔質層における空隙の直径よりも小さく、１μｍ以下とすることを特徴とする多孔質基板の製造方法である。
【００２２】
請求項８の発明は、請求項７で製造した多孔質基板上に、ＧａＮ半導体層を成長させることを特徴とするＧａＮ系半導体積層基板の製造方法である。
【００２９】
【発明の実施の形態】
以下、本発明の好適な一実施形態を詳述する。
【００３０】
本発明の要点は、ＧａＮエピ中の転位低減を可能にする下地基板として、表面により細かい空隙を設けた２層構造の多孔質層を有する基板を用いることにある。 本発明の多孔質基板は、サファイヤ等の基板上に、エピタキシャル成長法にてＧａＮ層を形成し、そのＧａＮ層上にＴｉ層などの金属膜を蒸着した後、これをアンモニア等の雰囲気中で熱処理することで、金属膜に空隙が形成されて金属窒化物などの第一の多孔質層が形成されると同時にＧａＮ層の一部がエッチングされて表面に高密度の空隙が形成された第二の多孔質層が形成される。
【００３１】
これにより、本発明にかかる多孔質基板は、通常のＧａＮ系結晶のエピタキシャル成長に用いられる手法、即ち、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法等を用いた結晶成長全般に用いることが可能である。
【００３２】
本発明にかかる多孔質基板上の結晶成長においては、２層の多層膜の材質の組み合わせ方により、２種類の成長モードが現出する。
【００３３】
すなわち、表面に現れる第一の多孔質層が、内部にある第二の多孔質層よりも、成長結晶との親和力が強い材質からなっている場合（第１のモード）と表面に現れる第一の多孔質層が、内部にある第二の多孔質層よりも、成長結晶との親和力が弱い材質からなっている場合（第２のモード）の２種類の成長モードが現出する。
【００３４】
第１のモード；
【００３５】
表面に現れる第一の多孔質層が、内部にある第二の多孔質層よりも、成長結晶との親和力が強い材質からなっている場合、成長結晶の初期成長核は、第一の多孔質層の表面に優先的に発生し、さらに成長が進むと、この成長核同士が結合して最終的には平坦な膜となる。この際、第一の多孔質層が核発生のためのサイトを与える働きをするため、表面に現れている空隙の密度を制御すれば、結晶成長核の密度を制御することができる。エピタキシャル結晶中に発生する転位の密度は、この初期核発生密度と相関があり、初期核発生密度を下げれば、転位密度も減少する。但し、初期核発生密度を下げると、結晶が平坦化するまでに必要な結晶の厚みが増し、エピタキシャル層の表面の平坦性が劣化する傾向にあるため、結晶成長条件や必要とする成長膜の厚さ、平坦性等を勘案して、多孔質基板の空隙率を最適化する必要がある。ここで、核発生サイトを制御するだけであれば、第一の多孔質層の下地は多孔質である必要はないが、下地となる第二の多孔質層を挿入することで、下地基板と成長結晶との歪を緩和し、より低転位の結晶を成長することが可能となる。第一の多孔質層の空隙が、第二の多孔質層の空隙よりも小さい必要があるのは、第一の多孔質層上に選択的に結晶成長核を発生させ、第二の多孔質層内での核発生を抑制するためである。第一の多孔質層と第二の多孔質層の両方から同時に結晶成長核が発生すると、成長結晶は多結晶化してしまう確率が増してしまう。
【００３６】
第２の成長モード；
【００３７】
次に表面に現れる第一の多孔質層が、内部にある第二の多孔質層よりも、成長結晶との親和力が弱い材質からなっている場合、結晶成長の初期成長核は、第二の多孔質層の空隙中に優先的に発生し、成長結晶は第一の多孔質層の空隙を通って第一の多孔質層の表面に到達する。空隙から顔を出した結晶は、その後第一の多孔質層の表面をラテラル成長し、最終的には結合して平坦な膜となる。この成長モードにおいては、第一の多孔賃層は、微少な窓を有するマスクとして機能し、ＥＬＯ成長と同様のメカニズムにより、成長結晶中に発生した転位の伝播が第一の多孔質層により止められ、第一の多孔質層上に成長する結晶が低転位化する。 第一の多孔質層の空隙が、第二の多孔質層の空隙よりも小さい必要があるのは、第一の多孔質層の空隙の方が大きいと、転位の伝播を止めるマスクの働きが失われてしまうためである。
【００３８】
上述のように、本発明の多孔質基板を用いた場合、２種類の成長モードが現出する可能性があるが、いずれのモードにおいても得られるエピタキシャル結晶の低転位化という目的は達成が可能であり、どちらのモードの場合も発明の有効性は発揮することが可能である。
【００３９】
次に空隙の最適条件についての根拠を説明する。
【００４０】
第一の多孔質層中に設けられた空隙の平均的な開口部径が、その直下に位置する第二の多孔質層中に設けられた平均的な空隙の直径よりも小さいことの必要な理由は、第１の成長モードでは、第一の多孔質層上に選択的に結晶成長核を発生させ、第二の多孔質層内での核発生を抑制して多結晶化を防止するためであり、第２の成長モードでは、転位の伝播を止めるマスクの働きが失わないようにするためである。
【００４１】
第一の多孔質層中に設けられた空隙の総数のうち、その５０％以上が、基板表面から第二の多孔質層との界面まで貫通していることが必要な理由は、前述の２つの成長モードの内、前者のモードの場合においては、成長結晶と基板との歪緩和効果を発現させるため、後者のモードの場合においては、第一の多孔質層中で発生した結晶が、第二の多孔費層表面にまで到達させる窓として機能させるためである。
【００４２】
第一の多孔質層と第二の多孔質層の材質を違える必要があるのは、成長結晶と各層と間に働く親和力に差を持たせ、成長核の発生を選択的に生じさせるためである。どちらの多孔質層にも等しく核発生が生じると、前述のように多結晶化する危険が増すことになる。
【００４３】
前述の２つの成長モードの内、第１の成長モードを発現させるには、第一の多孔質層は単結晶である必要がある。また、第２の成長モードにおいても、第一の多孔質層は、単結晶であった方が、成長結晶の結晶性、平坦性が向上する傾向がある。そのためには、第二の多孔質層も単結晶であり、第一の多孔質層は、第二の多孔質層にエピタキシャル成長していることが望ましい。第二の層を半導体層、特にIII−Ｖ族化合物半導体層とし、その上に金属膜をエピタキシャル成長させることは、比較的容易に行える。この積層基板に、後述する実施例で説明するように適当な条件で処理を行うと、前記金属膜は金属酸化物、金属窒化物、金属炭化物のいずれかに変化し、本発明のような多孔質層を積層した構造が得られる。
【００４４】
もちろん、本発明は多孔質層を積層した構造であることが要点であり、その材質、製法には上記以外の様々な組合せがあり得る。
【００４５】
第一の多孔質層中に設けられた空隙の平均開口部径が１μｍ以下であることが望ましい。その理由は、空隙の平均開口部径が１μｍよりも大きいと、第１の成長モードの場合、空隙の内部、即ち第二の多孔質層中からも核が発生してしまい、エピタキシャル層の多結晶化が生じてしまうため、また、第２の成長モードの場合、転位の伝播を止めるマスクの機能が果たせなくなり、低転位化の効果が薄れるためである。
【００４６】
第一の多孔質層の膜厚は、１μｍ以下であることが望ましい。これは、第２の成長モードにおいてエピタキシャル層の多結晶化を防ぐために望ましい条件である。第一の多孔質層の空隙の平均開口部径が１μｍ以下であり、かつ膜厚が１μｍを超えると、第二の多孔質層中だけに選択的に成長核を発生させることが難しくなり、エピタキシャル層の多結晶化が生じてしまう。
【００４７】
第一の多孔質層の体積空隙率は、１０％以上９０％以下であり、かつ前記空隙が、多孔質層中に略均一に分散して形成されていることが望ましい。これは、体積空隙率が１０％未満でも、また９０％を超えても、多孔質膜としての前述の機能が失われてしまうためである。分布が均一であることの必要性も、同様の理由による。
【００４８】
第二の多孔質層の体積空隙率は、１０％以上、９０％以下であり、かつ前記空隙が、多孔質層中に略均一に分散して形成されていることが望ましい。これは、体積空隙率が１０％未満では、多孔質膜としての前述の機能が失われてしまうためであり、逆に９０％を超えると、強度が不足して第一の多孔質層を支持していることができなくなってしまうためである。
【００４９】
本発明にかかる多孔質基板は、２層の多孔質層自体が自立した基板であっても構わないが、下地に空隙を有さないサファイア等の基体（基板）があり、その表面に２層の多孔質層が形成された構造であってもよい。
【００５０】
本発明においては、多孔質層を、３層以上に積層する構造の変形例でも、本発明と同様の効果を得ることができるであろう。
【００５１】
前述の、前者の成長モードをとる場合には、２層の多孔質層が接触している界面に、空隙を含まない第三の層が挿入されている構造でも、同様の効果を得ることができると考えられる。
【００５２】
【実施例】
以下、添付図面と共に本発明の実施例を説明する。
【００５３】
実施例１
【００５４】
図１は、単結晶サファイヤ基板１上にＧａＮからなる第二の多孔質層２を、その第二の多孔質層２上にＴｉＮ等の金属窒化物からなる第一の多孔質層３を形成した多孔質基板１０を示している。
【００５５】
この図１に示す構造の多孔質基板１０を作製する方法について述べる。
【００５６】
図２（ａ）に示すように、直径２インチの単結晶サファイアＣ面基板上１に、ＭＯＶＰＥ法で、ＴＭＧとＮＨ３ を原料として、ＧａＮ層２ａを５００ｎｍ成長した基板８を用意した。
【００５７】
このＧａＮ層２ａ上に、真空蒸着装置を用いて金属Ｔｉ膜３ａを２０ｎｍ蒸着し（図２（ｂ））、これを電気炉に入れて、ＮＨ３ を２０％混合したＨ２ の気流中で、１０４０℃で２０分間の熱処理を施した。
【００５８】
この結果、図２（ｃ）に示すようにＧａＮ層２ａの一部がエッチングされて高密度の空隙が発生して第二の多孔質層２が形成され、同時に、Ｔｉ膜３ａは窒化されてＴｉＮに変化し、表面にはサブミクロンの微細な穴が高密度に形成された第一の多孔質層３が形成される。
【００５９】
こうして得られた多孔質基板１０の表面ＳＥＭ写真を図３に、同多孔質基板の断面ＳＥＭ写真を図４に示す。
【００６０】
図３より、多孔質基板の表面を形成する第一の多孔質層には、０．１μｍ程度の貫通孔が面内ほぼ均一に形成さていることが見てとれる。
【００６１】
また、図４より、第二の多孔質層には、第一の多孔質層の空隙よりも大きい１μｍ程度の空隙が面内ほぼ均一に形成され、山型になったＧａＮ結晶の頂上部分で網目状のＴｉＮ層（第一の多孔質層）が支持された構造になっていることが見てとれる。
【００６２】
実施例２
【００６３】
実施例１で示した多孔質基板１０上に、ＭＯＶＰＥ法でＧａＮ結晶を成長した例を図５で説明する。
【００６４】
実施例１の方法で作製した多孔質基板１０をＭＯＣＶＤ炉内に入れて、Ｈ２ を２０％混合したアンモニア気流中で、１０５０℃×３０ｍｉｎの熱処理を施した。さらに引き続き、同炉内で、Ｔｉ膜上にＴＭＧとアンモニアを原料として、１０５０℃でＧａＮ膜４を２μｍ成長した。得られたＧａＮエピタキシャル基板１２の表面は、非常に平坦で、ノマルスキー顕微鏡観察およびＳＥＭ観察の結果、サファイア基板上に低温成長バッファ層を介して成長した既存のＧａＮエピタキシャル基板と比較して、表面の微少な凹凸が少ない、良好な表面状態となっていることが確認できた。
【００６５】
基板１２の表面をＡＦＭ（原子間力顕微鏡）で観察し、表面に観察されるピット（転位に対応すると言われている）の密度を測定したところ、５×１０６ 個／ｃｍ２ と、非常に少なく、結晶性の高いＧａＮ単結晶基板１２が得られていることを確認した。
【００６６】
この基板１２のＸ線回折測定を行ったところ、ＧａＮ（０００２）面回折ロッキングカーブの半値幅は、基板面内のどこを測定しても約９０ｓｅｃ、また、（１０−１０）面回折ロッキングカーブの半値幅も、基板面内のどこを測定しても約１４０ｓｅｃと、良好で均一な結晶性を有していることが確認できた。
【００６７】
実施例３
【００６８】
第一の多孔質層の材料としてＰｔを、第二の多孔質層の材料としてＧａＮを用いた例について、実施例１と同様図２を用いて説明する。
【００６９】
直径２インチの単結晶サファイアＣ面基板１上に、ＭＯＶＰＥ法で、ＴＭＧとＮＨ３ を原料として、ＧａＮ層２ａを０．５μｍ成長した基板８を用意した。このＧａＮ層２ａ上に、金属Ｐｔ膜３ａを２０ｎｍ蒸着し、これを電気炉に入れて、大気中で、８５０℃、２０分間の熱処理を施した。この結果、ＧａＮ層２中には図４と類似した高密度の空隙を有する第二の多孔質層２が形成され、Ｐｔ膜には、高密度のサブミクロンサイズの穴を有する第一の多孔質層３が形成された。
【００７０】
実施例４
【００７１】
実施例３で示した多孔質基板１０上に、ＨＶＰＥ法でＧａＮ結晶を成長した例を述べる。
【００７２】
実施例３の方法で作製した多孔質基板１０をＨＶＰＥ炉に入れ、ＧａＮを５０μｍ堆積した。成長に用いた原料はＮＨ３ とＧａＣｌで、キャリアガスとしてＮ２ を用いた。供給ガス中のＧａＣｌ分圧、ＮＨ３ 分圧は、それぞれ、８×１０−３ａｔｍ、８×１０−２ａｔｍである。成長は常圧で行い、成長温度は１０５０℃とした。
【００７３】
得られたＧａＮエピタキシャル基板の表面は非常に平坦で、顕微鏡観察およびＳＥＭ観察により、サファイア基板上にＳｉＯ２ でストライプマスクを形成してＥＬＯ成長した、既存のＧａＮエピ基板と比較して、同等かそれ以上の良好な表面状態となっていることを確認した。この基板のＸ線回折測定を行つたところ、ＧａＮ（０００２）面、および（１０−１０）面の回折のＦＷＨＭは、基板面内のどこを測定してもそれぞれ、約１００ｓｅｃ、１４０ｓｅｃと、良好で均一な結晶性を有していることが確認できた。また、得られたＧａＮエピタキシャル基板の転位密度を、熱燐酸、硫酸混合液（２５０℃）に試料を浸した結果得られるエッチピツトで計測したが、ｌ×ｌ０７ ｃｍ−２と非常に少ないことが判明した。さらに、原子間力顕微鏡で表面のピットの密度も測定したところ、この値も５×１０６ 個／ｃｍ２ と、非常に少なく、結晶性の高いＧａＮエピタキシャル基板が得られていることを確認した。
【００７４】
上述の実施例では、ＧａＮ結晶成長の例について述べたが、本発明においては、ＡｌＧａＮ結晶やＩｎＧａＮ結晶等の窒化物系結晶全般に適用が可能である。更に、ＧａＮ系以外の材料の結晶成長に適用しても、同様のメカニズムで低欠陥密度の結晶成長が可能になる。
【００７５】
特に成長結晶とは異種の材料からなる基板上に結晶を成長する、いわゆるへテロエピタキシャル成長が必要な材料系に応用すると、効果的である。
【００７６】
本発明の多孔質基板の使用方法、応用システムなどを説明すると、本発明にかかる多孔質基板は、通常のＧａＮ系結晶のエピタキシャル成長に用いられる手法、即ち、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法等を用いた結晶成長全般に用いることが可能であり、本多孔質基板上にＧａＮ結晶を成長することにより、低転位密度のエピタキシャル成長結晶を容易に得ることができる。更に、その上に発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）等のデバイス機能を有するエピタキシャル構造を成長させることで、高出力、高信頼性の発光素子を製作することが可能になる。もちろん、ＧａＮ−ＨＥＭＴなどの電子デバイス作製用基板としても応用が可能である。
【００７７】
【発明の効果】
本発明の多孔質基板を用いることで、従来の結晶成長方法を用いて、容易に低欠陥密度のエピタキシャル結晶成長が可能になる。特に、ＧａＮ系の結晶成長に適用すると効果的で、転位密度の低いエピタキシャル成長ウェハが得られることから、その上に形成した発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）等のデバイスで、高出力かつ高信頼性が得られる。
【００７８】
本発明の多孔質基板は、多層膜に熱処理を加えるだけの簡単なプロセスにより作製することが可能であり従来エピタキシャル結晶の転位低減に用いられていたＥＬＯ等の複雑なフォトリソ工程を必要とするプロセスに較べて、高価な装置を必要としない、熟練も必要としない、再現性が高い、工程が簡略で時間もかからない、コストがかからない等の多くの優位な点を有している。
【図面の簡単な説明】
【図１】本発明の一実施例に係る基板の断面構造を模式的に現した図である。
【図２】本発明の一実施例に係る基板の製造方法を、基板の断面構造にて模式的に表した図である。
【図３】本発明の一実施例に係る基板の表面ＳＥＭ写真である。
【図４】本発明の一実施例に係る基板の断面ＳＥＭ写真である。
【図５】本発明の多孔質基板を用いてＧａＮ層を形成した例を示す図である。
【符号の説明】
１ 基板
２ 第二の多孔質体
３ 第一の多孔質体
１０ 多孔質基板

Claims (8)

  1. III 族窒化物半導体の結晶を成長するために用いられる基板において、基板は、 III 族窒化物半導体とは異種の材料からなり、その基板上に、複数の多孔質層を有し、かつ最表面に位置する多孔質層は、金属酸化物、金属窒化物、金属炭化物、金属材料のうちのいずれかからなり、最表面に位置する多孔質層より基板側に位置する多孔質層は、 III 族窒化物半導体からなり、前記多孔質層のうちの最表面に位置する多孔質層における空隙の平均開口部径が、前記最表面に位置する多孔質層よりも基板側に位置する多孔質層における空隙の直径よりも小さく、１μｍ以下であることを特徴とする多孔質基板。
  2. 前記多孔質層の体積空隙率が１０〜９０％の範囲内にある請求項１記載の多孔質基板。
  3. 前記基板上に二層の多孔質層を有し、前記二層の多孔質層のうちの最表面に位置する第一の多孔質層における空隙の５０％以上が、前記第一の多孔質層の表面から前記第一の多孔質層と前記第二の多孔質層の界面まで貫通している請求項１又は２記載の多孔質基板。
  4. 前記基板がサファイア基板からなり、前記多孔質層のうち最表面に位置する多孔質層がＴｉＮ、Ｐｔのうちいずれかからなり、前記最表面に位置する多孔質層よりも基板側に位置する多孔質層がＧａＮからなる請求項１〜３のいずれかに記載の多孔質基板。
  5. 前記第一の多孔質層における膜厚が１μｍ以下である請求項３記載の多孔質基板。
  6. 請求項１〜５のいずれかに記載の多孔質基板の上に、ＧａＮ系半導体層を成長したことを特徴とするＧａＮ系半導体積層基板。
  7. III 族窒化物半導体の結晶を成長するために用いられる基板の製造方法において、 III 族窒化物半導体とは異種の材料からなる基板を用い、その基板上に、異なる材料からなる層を二層以上成長させると共に、前記各層に対して熱処理を加えることにより前記各層の内部に空隙を有する複数の多孔質層を形成し、最表面に位置する多孔質層は、金属酸化物、金属窒化物、金属炭化物、金属材料のうちのいずれかで形成し、最表面に位置する多孔質層より基板側に位置する多孔質層は、 III 族窒化物半導体で形成し、さらに前記多孔質層のうちの最表面に位置する多孔質層における空隙の平均開口部径が、前記最表面に位置する多孔質層よりも基板側に位置する多孔質層における空隙の直径よりも小さく、１μｍ以下とすることを特徴とする多孔質基板の製造方法。
  8. 請求項７で製造した多孔質基板上に、ＧａＮ半導体層を成長させることを特徴とするＧａＮ系半導体積層基板の製造方法。
JP2002190270A 2002-06-28 2002-06-28 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 Expired - Fee Related JP4088111B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002190270A JP4088111B2 (ja) 2002-06-28 2002-06-28 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
PCT/JP2003/008173 WO2004003266A1 (ja) 2002-06-28 2003-06-26 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
CNB038152967A CN100341116C (zh) 2002-06-28 2003-06-26 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法
KR1020047021383A KR100680670B1 (ko) 2002-06-28 2003-06-26 다공질 기판과 그의 제조 방법, 및 ＧａＮ계 반도체 적층기판과 그의 제조 방법
US10/519,152 US7829913B2 (en) 2002-06-28 2003-06-26 Porous substrate and its manufacturing method, and gan semiconductor multilayer substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002190270A JP4088111B2 (ja) 2002-06-28 2002-06-28 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2004035275A JP2004035275A (ja) 2004-02-05
JP4088111B2 true JP4088111B2 (ja) 2008-05-21

Family

ID=27655665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002190270A Expired - Fee Related JP4088111B2 (ja) 2002-06-28 2002-06-28 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法

Country Status (5)

Country Link
US (1) US7829913B2 (ja)
JP (1) JP4088111B2 (ja)
KR (1) KR100680670B1 (ja)
CN (1) CN100341116C (ja)
WO (1) WO2004003266A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102719615B (zh) * 2012-06-26 2013-11-20 山西太钢不锈钢股份有限公司 一种原料纯铁用钢的冶炼方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2006080481A (ja) * 2004-08-11 2006-03-23 Canon Inc 半導体基板及びその製造方法
JP2006073578A (ja) * 2004-08-31 2006-03-16 Nokodai Tlo Kk ＡｌＧａＮの気相成長方法及び気相成長装置
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
KR100682881B1 (ko) 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7646027B2 (en) 2005-05-06 2010-01-12 Showa Denko K.K. Group III nitride semiconductor stacked structure
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
JP4259591B2 (ja) * 2007-01-16 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
KR100878512B1 (ko) * 2007-05-14 2009-01-13 나이넥스 주식회사 ＧａＮ 반도체 기판 제조 방법
US7928448B2 (en) 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
JP5196403B2 (ja) 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
CN104795314B (zh) 2009-08-26 2018-02-09 首尔伟傲世有限公司 制造发光装置的方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
WO2012065536A1 (en) * 2010-11-15 2012-05-24 Chuwen Wang Semiconductor structure and method for forming the same
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
JP6301259B2 (ja) 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
CN103456852B (zh) * 2012-05-30 2016-09-07 比亚迪股份有限公司 一种led外延片及制备方法
US8940616B2 (en) 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
JP6144630B2 (ja) * 2012-08-30 2017-06-07 日本碍子株式会社 複合基板の製造方法、１３族元素窒化物からなる機能層の製造方法
JP5629870B2 (ja) * 2012-10-26 2014-11-26 農工大ティー・エル・オー株式会社 ＡｌＧａＮの気相成長方法及びＡｌＧａＮの気相成長方法で製造されたＡｌＧａＮ結晶の厚膜基板
CN103035585B (zh) * 2012-12-12 2015-07-15 武汉铂岩科技有限公司 一种金属铝基氮化铝封装基板及其制备方法
US9012912B2 (en) 2013-03-13 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafers, panels, semiconductor devices, and glass treatment methods
KR102122366B1 (ko) 2013-06-14 2020-06-12 삼성전자주식회사 질화물 반도체 박막 제조방법 및 이를 이용한 질화물 반도체 소자 제조방법
KR20170033118A (ko) 2015-09-16 2017-03-24 주식회사 루미스탈 표면 가공을 통해 휨을 제어하는 질화물 반도체 기판 제조 방법
KR101951902B1 (ko) 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR101967716B1 (ko) 2018-02-05 2019-04-10 주식회사 루미스탈 질화갈륨 웨이퍼의 제조방법
KR102517784B1 (ko) * 2018-05-16 2023-04-04 (주)포인트엔지니어링 마이크로 led 흡착체
WO2021210390A1 (ja) * 2020-04-14 2021-10-21 学校法人関西学院 半導体基板の製造方法、半導体基板、及び、成長層におけるクラックの発生を抑制する方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3690227A (en) * 1970-07-14 1972-09-12 Lloyd G Welty Frictional self-draining structure
NZ226543A (en) * 1987-10-22 1992-02-25 Merck & Co Inc Recombinant mutant acidic fibroblast growth factor
JPH0281484A (ja) 1988-09-16 1990-03-22 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JPH0412092A (ja) 1990-04-27 1992-01-16 Sumitomo Electric Ind Ltd 化合物半導体及びその成長方法
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
US5729029A (en) * 1996-09-06 1998-03-17 Hewlett-Packard Company Maximizing electrical doping while reducing material cracking in III-V nitride semiconductor devices
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
TW398084B (en) * 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
GB9826517D0 (en) 1998-12-02 1999-01-27 Arima Optoelectronics Corp Semiconductor devices
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102719615B (zh) * 2012-06-26 2013-11-20 山西太钢不锈钢股份有限公司 一种原料纯铁用钢的冶炼方法

Also Published As

Publication number Publication date
US20060046511A1 (en) 2006-03-02
US7829913B2 (en) 2010-11-09
CN1665969A (zh) 2005-09-07
WO2004003266A1 (ja) 2004-01-08
KR20050030626A (ko) 2005-03-30
KR100680670B1 (ko) 2007-02-09
JP2004035275A (ja) 2004-02-05
CN100341116C (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6864160B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US7435608B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP4735949B2 (ja) Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法
JP4396816B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
KR20090018106A (ko) 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2002050585A (ja) 半導体の結晶成長方法
JP4424497B2 (ja) 窒化物半導体結晶の製造方法
US8736025B2 (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
JP2007266157A (ja) 半導体単結晶基板の製造方法及び半導体デバイス
JP4593067B2 (ja) 半導体材料の積層構造の製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
WO2010116596A1 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法及びｉｉｉ族窒化物半導体層成長用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4088111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees