CN100341116C - 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法 - Google Patents

多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法 Download PDF

Info

Publication number
CN100341116C
CN100341116C CNB038152967A CN03815296A CN100341116C CN 100341116 C CN100341116 C CN 100341116C CN B038152967 A CNB038152967 A CN B038152967A CN 03815296 A CN03815296 A CN 03815296A CN 100341116 C CN100341116 C CN 100341116C
Authority
CN
China
Prior art keywords
porous
porous layer
layer
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038152967A
Other languages
English (en)
Other versions
CN1665969A (zh
Inventor
柴田真佐知
大岛祐一
江利健
碓井彰
砂川晴夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, NEC Corp filed Critical Hitachi Cable Ltd
Publication of CN1665969A publication Critical patent/CN1665969A/zh
Application granted granted Critical
Publication of CN100341116C publication Critical patent/CN100341116C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及用于生长半导体等、特别是Ⅲ族氮化物半导体的结晶层的基板的结构及其制造方法。在本发明中，基板上具备两个多孔层，在两个多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径小于与第一多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，第一以及第二多孔层具有10～90%的体积空隙率，且第一多孔层的空隙的50%以上从第一多孔层表面向第一多孔层与第二多孔层的界面贯通。根据本发明的多孔基板，即使采用以往的结晶生长方法，也能容易地在该多孔基板上生长低缺陷密度的外延结晶。

Description

多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法
技术领域
本发明涉及用于半导体等、尤其是用于生长III族氮化物半导体的结晶层的基板的结构及其制造方法。
背景技术
氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化镓铝(GaAlN)等GaN系化合物半导体，作为蓝色发光二极管(LED)或者激光二极管(LD)用材料，倍受关注。而且GaN系化合物半导体发挥耐热性和耐环境性等优良的特点，也开始使用于向电子设备用元件的应用开发。
GaN系化合物半导体很难大型结晶生长，从而耐于实用的GaN独立基板还正在开发过程中。目前广泛实用化的GaN生长用基板是蓝宝石，且一般采用在单晶蓝宝石基板上通过有机金属气相生长法(MOVPE法)等外延生长GaN的方法。
由于蓝宝石基板的晶格常数不同于GaN，因此如果直接在蓝宝石基板上生长GaN，则无法生长单晶膜。因此，首先暂时在低温下在蓝宝石基板上生长AlN缓冲层，通过该低温生长缓冲层缓和晶格应变，然后在这之上生长GaN的方法(特开平2-81484号公报)。
通过将该低温生长氮化物层作为缓冲层使用，可以进行GaN的单晶外延生长。
但是在该方法中，仍然无法消除基板和晶格之间的晶格的偏差，获得的GaN具有109～1010cm-2的错位。该缺陷阻碍了GaN系LD的制作。
近年来，作为降低由于蓝宝石和GaN之间存在晶格常数的差而产生的缺陷的密度的方法，已有报告了ELO(Appl.Phys.lett.71(18)2638(1997))、FIELO(Japan.J.Appl.Phys.38，L184(1999))、ペンデオエピタキシ一(MRSInternet J.Nitride Semicond.Res.4S1.G3.38(1999))等生长技术。
在这些生长技术中，在生长于蓝宝石等基板上的GaN上，形成由SiO2等图案化了的掩膜，从掩膜的窗部选择性地生长GaN结晶，使GaN横向生长而覆盖于掩膜之上，从而防止来自衬底结晶的错位的传播。
通过这些生长技术的开发，将GaN中的错位密度飞跃性地降低到了107cm-2级别程度。例如特开平10-312971号公报公开了该技术的一例。
上述的以ELO为代表的低错位GaN的生长技术，都必须包括在蓝宝石等基板上形成对二氧化硅等图案化了的掩膜的工序。该工序由通过CVD法等进行的SiO2膜沉积工序、抗蚀剂的涂敷工序、光刻工序、蚀刻·清洗工序等构成，不仅复杂而且很费时。
另外由于要求微细加工技术，因此具有掩膜形成的成品率降低(重复性变差)的问题。而且本工序中存在多次的热处理工序、清洗工序，因此由于操作不当而引起基板的污染、破损的危险性也提高了。
所述的技术尽管需要进行如上所述的复杂工序，但所获得的GaN结晶的错位密度不一定能满足对于LD开发要满足的值。
对于该原因考虑如下：由于具有选择生长用掩膜的领域和没有掩模的领域之间的差，使生长的GaN中产生应变，从而使结晶轴倾斜。对于这样的考虑，例如在Appl.Phys.Lett.，Vol.76.No.26(2000)3893-3895或者J.Crystal Growth 208(2000)804-808等中已有报告。
发明内容
本发明的目的在于，为解决以上问题，提供作为能够适用以往的结晶生长方法、且使进行与以往相比能够大幅降低缺陷密度的GaN单晶的外延生长成为可能的GaN结晶生长用衬底基板的、多孔基板，及其制造方法、以及GaN系半导体叠层基板及其制造方法。
(1).一种多孔基板，其中，
在基板上具备多个多孔层，在所述多个多孔层中，位于最表面的第一多孔层的空隙的平均开口部直径，小于所述多个多孔层中与位于最表面的所述多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
(2).一种多孔基板，其中，
在基板上具备多个多孔层，在所述多个多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径，小于所述多个多孔层中与位于最表面的所述多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，且所述多个多孔层的体积空隙率是10～90％范围，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
(3).一种多孔基板，其中，
在基板上具备两层多孔层，在所述两层多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径，小于与所述第一多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，所述第一多孔层的空隙的50％以上，从所述第一多孔层表面向所述第一多孔层与所述第二多孔层的界面贯通，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
(4).一种多孔基板，其中，
在基板上具备两层多孔层，在所述两层多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径，小于与所述第一多孔层相比更靠近于基板侧的所述第二多孔层的空隙的平均直径，所述第一多孔层的空隙的50％以上，从所述第一多孔层表面向所述第一多孔层与所述第二多孔层的界面贯通，且所述第一以及第二多孔层的体积空隙率是10～90％范围，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
(5).如上述(3)或者(4)所述的多孔基板，其中，
所述第一多孔层的空隙的平均开口部直径是1μm以下。
(6).如上述(3)或者(4)所述的多孔基板，其中，
所述第一多孔层的膜厚是1μm以下。
(7).一种多孔基板的制造方法，其中，
在基板上生长由GaN构成的层和由TiN或者Pt构成的层，通过对所述各层进行热处理，而形成内部具有空隙的由GaN构成的多孔层和由TiN或者Pt构成的多孔层。
(8).一种GaN系半导体叠层基板，其中，
在上述(1)～(7)中的任何一项所述的多孔基板上生长有GaN系半导体层。
(9).一种GaN系半导体叠层基板的制造方法，其中，
在基板上形成由GaN构成的层和由TiN或者Pt构成的层，通过对所述各层进行热处理，而形成内部具有空隙的由GaN构成的多孔层和由TiN或者Pt构成的多孔层，在具有该多孔层的多孔基板上生长GaN系半导体层。
附图说明
图1是示意性地表示本发明的一个实施例的多孔基板的断面结构的图。
图2(a)～(c)是示意性地表示本发明的一个实施例的、多孔基板的制造方法的断面结构的图。
图3是本发明的一个实施例的多孔基板的表面SEM照片。
图4是本发明的一个实施例的多孔基板的断面SEM照片。
图5是示意性地表示本发明的一个实施例的GaN系半导体叠层基板的断面结构的图。
具体实施方式
下面详细叙述本发明的优选的实施方式。
本发明的要点在于：作为能够降低GaN外延层中的错位的衬底基板，使用备有设置了比表面更细的空隙的两层结构的多孔层的基板。本发明的多孔基板，在蓝宝石等基板上，通过外延生长法形成GaN层，并在该GaN层上蒸镀Ti层等金属膜之后，通过在氨气等气氛中对其进行热处理，在金属膜中形成空隙而形成金属氮化物等的第一多孔层，同时蚀刻GaN层的一部分而形成表面具有高密度的空隙的第二多孔层。
由此，本发明的多孔基板可以使用于通常的GaN系结晶的外延生长的手法，即，可以在使用了MOVPE法、HVPE法、MBE法等的结晶生长中使用。
在本发明的多孔基板上的结晶生长中，通过两个多孔层的材质的组合，产生两种生长模式。
即，第一生长模式是：在显示在表面的第一多孔层由与在内部的第二多孔层相比、与生长结晶之间的亲和力更强的材质构成的情况下，进行生长；第二生长模式是：在显示在表面的第一多孔层由与在内部的第二多孔层相比、与生长结晶之间的亲和力更弱的材质构成的情况下，进行生长。
第一生长模式：
在显示在表面的第一多孔层由与在内部的第二多孔层相比、与生长结晶之间的亲和力更强的材质构成的情况下，生长结晶的初期生长核是，在第一多孔层的表面优先产生，进而若再继续生长，则该生长核彼此相互结合而最终构成平坦的膜。此时，第一多孔层发挥提供产生核的位置的作用，因此通过控制显现在表面的空隙密度，可以控制结晶生长核的密度。外延结晶中产生的错位密度与该初期核产生密度相关，初期核产生密度下降，则错位密度也下降。但是如果降低初期核产生密度，则实现结晶平坦化时的必要的结晶厚度会增加，且外延层表面的平坦化状况变差，因此必须综合考虑结晶生长条件、必要的生长膜厚度、以及平坦性等，选择最适当的多孔基板的空隙率。在这里，如果仅是为了控制核产生位置，第一多孔层的衬底没有必要是多孔质，但通过插入作为衬底的第二多孔质层，可以缓和衬底基板和生长结晶之间的应变，生长更低错位的结晶。第一多孔层的空隙要小于第二多孔层的空隙，是为了在第一多孔质层上有选择地产生结晶生长核，控制第二多孔层内的核产生。如果第一多孔层和第二多孔层双方同时产生结晶生长核，则生长结晶多晶化的概率会提高。
第二生长模式：
在显示在表面的第一多孔层由与在内部的第二多孔层相比、与生长结晶之间的亲和力更弱的材质构成的情况下，生长结晶的初期生长核是，在第二多孔层的空隙中优先产生，且生长结晶通过第一多孔层的空隙到达第一多孔层表面。从空隙中露出的结晶，此后在第一多孔层表面横向生长，最终结合成平坦的膜。在该生长模式中，第一多孔层发挥具有微少窗户的掩膜的作用，通过与ELO生长时一样机制，生长结晶中产生的错位传播被第一多孔层阻止，使生长在第一多孔层上的结晶低错位化。第一多孔层的空隙要小于第二多孔层的空隙，是因为如果第一多孔层的空隙一方较大，则会失去阻止错位传播的掩膜的作用。
如上所述，在本发明的多孔基板上的结晶生长中，可以有两种生长模式，而在哪一个模式下，都可以获得使得到的外延结晶显著低错位化的效果。
接着关于空隙的最佳条件的根据，进行说明。
形成于第一多孔层中的空隙的平均开口部直径应当比形成于位于其正下方的第二多孔层中的平均空隙直径小。其理由是：在采用第一生长模式的情况下，是为了在第一多孔层上有选择性地产生结晶生长核，抑制第二多孔层内的核产生，防止多晶化；在采用第二生长模式的情况下，是为了不丧失阻止错位传播的掩膜的作用。
另外，设置在第一多孔层中的空隙的总数中，应当有50％以上从基板表面贯通到与第二多孔层之间的界面。其理由是：在采用第一生长模式的情况下，是为了通过空隙发挥生长结晶与基板之间的应变缓和效果；在采用第二生长模式的情况下，是为了发挥作为使产生于第一多孔层中的结晶到达第二多孔层表面的窗口的空隙的功能。
另外第一多孔层和第二多孔层的材质应该不同。其理由是：为了使生长结晶和各层之间起作用的亲和力具备差异，从而选择性地引起生长核的产生。如果第一多孔层和第二多孔层的材质相同，则两个多孔层都会等同地发生核产生，如前所述的多晶化的危险也会增加。
另外，在采用第一生长模式的情况下，第一多孔质层必须是单晶。在采用第二生长模式的情况下，第一多孔质层也优选是单晶。具有生长结晶的结晶性、平坦性提高的倾向。因此，优选第二多孔层也是单晶，且第一多孔层从第二多孔层外延生长。将第二层作为半导体层、特别是III-V族化合物半导体层，并在其上外延生长金属膜，是比较很容易做到的。对于该叠层基板进行后述的实施例中说明的适当条件下的处理，则可以将所述金属膜变化为金属氧化膜、金属氮化膜、金属碳化膜中的任何一个，从而获得本发明的叠层多孔层的结构。
当然，本发明的要点在于叠层多孔层的结构，且其材质、制造方法可以采用上述以外的各种组合。
设置于第一多孔层中的空隙的平均开口部直径优选1μm以下。其理由是：如果空隙的平均开口部直径大于1μm，则在采用第一生长模式的情况下，是因为空隙的内部、即第二多孔层中也会产生核，发生外延层的多晶化；在采用第二生长模式的情况下，是因为起不了阻止错位传播的掩膜的功能，使低错位化效果变得很小。
第一多孔层的膜厚优选1μm以下。这是在第二生长模式中防止外延层的多晶化的优选条件。如果第一多孔层中的空隙的平均开口部直径是1μm以下，而膜厚超过1μm，则很难仅在第二多孔层中有选择性地产生生长核，引起外延层的多晶化。
第一多孔层的体积空隙率优选10％以上90％以下，且优选所述空隙在多孔层中大致均匀分散形成。这是因为如果体积空隙率不足10％或者超过90％，则会丧失作为多孔膜的所述功能。分布要均匀的理由也和以上相同。
第二多孔层的体积空隙率优选10％以上90％以下，且优选所述空隙在多孔层中大致均匀分散形成。这是因为如果体积空隙率不足10％，则会丧失作为多孔膜的所述功能；而如果超过90％，则由于强度不够而无法支撑第一多孔层。
本发明的多孔层可以是两层多孔层自身独立形成的基板，也可以具有在衬底不含空隙的蓝宝石等基体(基板)且在其表面形成两层多孔层的结构。
在本发明中，多孔层具有三层以上的叠层结构的变形例，也能获得与本发明相同的效果。
在采用第一生长模式的情况下，在两层的多孔层接触的界面插入不含空隙的第三层的结构，也能获得与本发明相同的效果。
[实施例]
下面，参照附图，说明本发明的实施例。
(实施例1)
图1表示具有以下结构的多孔基板10：在单晶蓝宝石基板1上形成由GaN构成的第二多孔层2，且在该第二多孔层2上形成由TiN等金属氮化物构成的第一多孔层3。
下面对制造具有如图1所示的结构的多孔基板10的方法，进行说明。
如图2(a)所示，在直径为2英寸的单晶蓝宝石C面基板1上，通过MOVPE法，以TMG和NH3为原料，生长50nm的GaN层2a。
接着，在GaN层2a上，使用真空蒸镀装置蒸镀20nm的金属Ti膜3a(图2(b))，并将此置入到电炉，在混合有20％的NH3的H2气流中，进行1040℃下的20分钟热处理。
其结果如图2(c)所示，GaN层2a的一部分被蚀刻而产生高密度的空隙，并由此形成第二多孔层2，同时，Ti膜3a也被氮化为TiN，形成表面形成有高密度超微细小孔的第一多孔层3。
图3是由此获得的多孔基板10的表面SEM照片，图4是多孔基板10的断面SEM照片。
如图3所示，构成多孔基板10表面的第一多孔层3，在其面内大致均匀地形成了具有0.1μm左右直径的通孔(图3中用黑色表示的部分)。
另外如图4所示，在第二多孔层2，其面内大致均匀地形成了具有比第一多孔层3的空隙大的1μm左右直径的空隙(在图4的中央部，沿水平方向排列的山型的GaN结晶间的空隙)，且由山型的GaN结晶的顶点部分支撑网眼状的TiN层(第一多孔层3)。
(实施例2)
图5说明在实施例1表示的多孔基板10上，通过MOVPE法生长GaN结晶的实例。
将由实施例1的方法制作的多孔基板10置入MOCVD炉内，在混合有20％的H2的NH3气流中，进行1050℃下的30分钟热处理。然后紧接着在同一炉内，在1050℃下以TMG和氨为原料，在TiN层(第一多孔层3)上生长2μm的GaN膜4。获得的GaN外延基板的12的表面非常平坦，且用ノマルスキ一显微镜观察或者SEM观察的结果，确认了与在蓝宝石基板上经由低温生长缓冲层生长的以往的GaN外延基板相比，表面的微少凹凸变少了，且呈现出良好的表面状态了。
使用AFM(原子间力显微镜)观察GaN外延基板12的表面，测定在表面观察到的坑(pit)(被认为与错位对应)的密度的结果，得到了5×106个/cm2这样一个非常小的值，从而确认获得了结晶性高的GaN单晶基板12。
对该基板12进行X射线衍射测定的结果，确认了GaN(0002)面衍射摇摆曲线的半幅值，在测定基板面内的任何一处的情况下，都是约90sec，而且(10-10)面衍射摇摆曲线的半辐值也是在测定基板面内的任何一处的情况下都为约140sec，从而确认了具备良好且均匀的结晶性。
(实施例3)
与实施例2一样同样参照图2，对第一多孔层3的材料使用Pt、第二多孔层2的材料使用GaN的实例，进行说明。
在直径为2英寸的单晶蓝宝石C面基板1上，通过MOVPE法，以TMG和NH3为原料，生长0.5μm的GaN层2a，由此准备基板8。在GaN层2a上，蒸镀20nm的金属Pt膜3a，并将此置入到电炉，在大气中进行850℃下的20分钟热处理。其结果，GaN层2中形成了具有与图4中类似的高密度空隙的第二多孔层2，在Pt膜形成了具备有高密度超微小尺寸的孔的第一多孔层3。
(实施例4)
下面叙述在实施例3表示的多孔基板10上通过HVPE法生长GaN结晶的实例。
将由实施例3的方法制作的多孔基板10置入HVPE炉内，沉积50μm的GaN。生长中使用的原料是NH3和GaCl，而作为载气使用了N2。供给气体中的GaCl分压和NH3分压分别是8×10-3atm、8×10-2atm。生长在常压下进行，而生长温度是1050℃。
获得的GaN外延基板的的表面非常平坦，且用显微镜观察或者SEM观察的结果，确认了与在蓝宝石基板上用SiO2形成带状掩膜而进行ELO生长的以往GaN外延基板相比，具备相同或者更加良好的表面状态。对该基板进行X射线衍射测定结果，在测定基板面内的任何一处的情况下，其GaN(0002)面以及(10-10)面的衍射FWHM分别是约100sec、140sec，从而确认了具备良好且均匀的结晶性。另外对获得的GaN外延基板的错位密度，通过对在热磷酸、硫酸混合液(250℃)中浸入试料而得到的腐蚀坑进行测量的结果，获得了非常小的值1×107cm-2。另外，使用原子间力显微镜测定在表面的坑(pit)的密度的结果，也得到了5×106个/cm2这样一个非常小的值，从而确认获得了结晶性高的GaN外延基板。
上述的实施例中仅对GaN结晶生长的实例进行了叙述，但本发明可适用于AIGaN结晶或者InGaN结晶等氮化物系结晶的全部。而且在适用于GaN系以外的材料的结晶生长的情况下，通过同样机制，也能实现低缺陷密度的结晶生长。
尤其是将本发明应用于在由与生长结晶种类不同的材料构成的基板上生长结晶，即应用于需要所谓异相外延生长的材料系的情况下，其效果更好。
本发明的多孔基板可应用于各种结晶方法、设备。本发明的多孔基板可使用于通常用的GaN系结晶的外延生长的方法，即MOVPE法、HVPE法、MBE法等。本发明的多孔基板，通过使用上述方法中的任何一个而生长GaN结晶，可以很容易地获得低错位密度的外延生长结晶。而且，通过在本发明的多孔基板上生长具有发光二极管(LED)或者激光二极管(LD)等设备的功能的外延结构，可制造出高输出、高可靠性的发光元件。另外，还可作为GaN-HEMT等电子设备制作用基板使用。
根据本发明的多孔基板，即使采用以往的结晶生长方法，也能在该多孔基板上容易地生长低缺陷密度的外延结晶。特别是，在GaN系外延结晶生长中适用该多孔基板的情况下，能容易获得低错位密度的外延生长GaN晶片等。因此，可在该晶片上形成高输出、高可靠性的GaN发光二极管(LED)或者激光二极管(LD)等设备。
本发明的多孔基板可以通过仅增加对多层膜进行热处理的简单工序制作获得。从而，本发明的多孔基板的制造方法与需要包括光刻工序等复杂工序·装置的ELO等以往方法相比，其成本降低了。另外，由于重复性好因此不必要求熟练。另外由于工序简单化，因此可以在比较短时间内制造外延结晶生长用基板。

Claims (9)

1.一种多孔基板，其中，
在基板上具备多个多孔层，在所述多个多孔层中，位于最表面的第一多孔层的空隙的平均开口部直径，小于所述多个多孔层中与位于最表面的所述多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
2.一种多孔基板，其中，
在基板上具备多个多孔层，在所述多个多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径，小于所述多个多孔层中与位于最表面的所述多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，且所述多个多孔层的体积空隙率是10～90％范围，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
3.一种多孔基板，其中，
在基板上具备两层多孔层，在所述两层多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径，小于与所述第一多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，所述第一多孔层的空隙的50％以上，从所述第一多孔层表面向所述第一多孔层与所述第二多孔层的界面贯通，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
4.一种多孔基板，其中，
在基板上具备两层多孔层，在所述两层多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径，小于与所述第一多孔层相比更靠近于基板侧的所述第二多孔层的空隙的平均直径，所述第一多孔层的空隙的50％以上，从所述第一多孔层表面向所述第一多孔层与所述第二多孔层的界面贯通，且所述第一以及第二多孔层的体积空隙率是10～90％范围，所述第一多孔层由TiN或者Pt构成，且所述第二多孔层由GaN构成。
5.如权利要求3或者4所述的多孔基板，其中，
所述第一多孔层的空隙的平均开口部直径是1μm以下。
6.如权利要求3或者4所述的多孔基板，其中，
所述第一多孔层的膜厚是1μm以下。
7.一种多孔基板的制造方法，其中，
在基板上生长由GaN构成的层和由TiN或者Pt构成的层，通过对所述各层进行热处理，而形成内部具有空隙的由GaN构成的多孔层和由TiN或者Pt构成的多孔层。
8.一种GaN系半导体叠层基板，其中，
在权利要求1～7中的任何一项所述的多孔基板上生长有GaN系半导体层。
9.一种GaN系半导体叠层基板的制造方法，其中，
在基板上形成由GaN构成的层和由TiN或者Pt构成的层，通过对所述各层进行热处理，而形成内部具有空隙的由GaN构成的多孔层和由TiN或者Pt构成的多孔层，在具有该多孔层的多孔基板上生长GaN系半导体层。
CNB038152967A 2002-06-28 2003-06-26 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法 Expired - Fee Related CN100341116C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002190270A JP4088111B2 (ja) 2002-06-28 2002-06-28 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP190270/2002 2002-06-28

Publications (2)

Publication Number Publication Date
CN1665969A CN1665969A (zh) 2005-09-07
CN100341116C true CN100341116C (zh) 2007-10-03

Family

ID=27655665

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038152967A Expired - Fee Related CN100341116C (zh) 2002-06-28 2003-06-26 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法

Country Status (5)

Country Link
US (1) US7829913B2 (zh)
JP (1) JP4088111B2 (zh)
KR (1) KR100680670B1 (zh)
CN (1) CN100341116C (zh)
WO (1) WO2004003266A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187493A (zh) * 2009-06-10 2013-07-03 首尔Opto仪器股份有限公司 制造发光二极管的方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2006080481A (ja) * 2004-08-11 2006-03-23 Canon Inc 半導体基板及びその製造方法
JP2006073578A (ja) * 2004-08-31 2006-03-16 Nokodai Tlo Kk ＡｌＧａＮの気相成長方法及び気相成長装置
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
KR100682881B1 (ko) 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7646027B2 (en) 2005-05-06 2010-01-12 Showa Denko K.K. Group III nitride semiconductor stacked structure
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP4259591B2 (ja) * 2007-01-16 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
KR100878512B1 (ko) * 2007-05-14 2009-01-13 나이넥스 주식회사 ＧａＮ 반도체 기판 제조 방법
US7928448B2 (en) 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
JP5196403B2 (ja) * 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
WO2011025149A2 (ko) * 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5277270B2 (ja) 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
WO2012065536A1 (en) * 2010-11-15 2012-05-24 Chuwen Wang Semiconductor structure and method for forming the same
JP5603812B2 (ja) 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
CN103959439B (zh) 2011-11-21 2017-08-01 圣戈班晶体及检测公司 半导体衬底以及形成方法
CN103456852B (zh) * 2012-05-30 2016-09-07 比亚迪股份有限公司 一种led外延片及制备方法
CN102719615B (zh) * 2012-06-26 2013-11-20 山西太钢不锈钢股份有限公司 一种原料纯铁用钢的冶炼方法
US8940616B2 (en) 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
JP6144630B2 (ja) * 2012-08-30 2017-06-07 日本碍子株式会社 複合基板の製造方法、１３族元素窒化物からなる機能層の製造方法
JP5629870B2 (ja) * 2012-10-26 2014-11-26 農工大ティー・エル・オー株式会社 ＡｌＧａＮの気相成長方法及びＡｌＧａＮの気相成長方法で製造されたＡｌＧａＮ結晶の厚膜基板
CN103035585B (zh) * 2012-12-12 2015-07-15 武汉铂岩科技有限公司 一种金属铝基氮化铝封装基板及其制备方法
US9012912B2 (en) 2013-03-13 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafers, panels, semiconductor devices, and glass treatment methods
KR102122366B1 (ko) 2013-06-14 2020-06-12 삼성전자주식회사 질화물 반도체 박막 제조방법 및 이를 이용한 질화물 반도체 소자 제조방법
KR20170033118A (ko) 2015-09-16 2017-03-24 주식회사 루미스탈 표면 가공을 통해 휨을 제어하는 질화물 반도체 기판 제조 방법
KR101951902B1 (ko) 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR101967716B1 (ko) 2018-02-05 2019-04-10 주식회사 루미스탈 질화갈륨 웨이퍼의 제조방법
KR102517784B1 (ko) * 2018-05-16 2023-04-04 (주)포인트엔지니어링 마이크로 led 흡착체
CN115398044A (zh) * 2020-04-14 2022-11-25 学校法人关西学院 半导体衬底的制造方法、半导体衬底以及抑制生长层裂纹产生的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02484A (ja) * 1987-10-22 1990-01-05 Merck & Co Inc 突然変異体の酸性繊維芽細胞成長因子
JPH0412092A (ja) * 1990-04-27 1992-01-16 Sumitomo Electric Ind Ltd 化合物半導体及びその成長方法
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
GB2317053A (en) * 1996-09-06 1998-03-11 Hewlett Packard Co Nitride LED
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
GB2338107A (en) * 1998-06-05 1999-12-08 Hewlett Packard Co Buffer layers for semiconductor devices
GB2344461A (en) * 1998-12-02 2000-06-07 Arima Optoelectronics Corp Semiconductor light emitting devices
CN1387231A (zh) * 2001-05-21 2002-12-25 日本电气株式会社 基于氮化物的化合物半导体晶体衬底结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3690227A (en) * 1970-07-14 1972-09-12 Lloyd G Welty Frictional self-draining structure
JPH0281484A (ja) 1988-09-16 1990-03-22 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02484A (ja) * 1987-10-22 1990-01-05 Merck & Co Inc 突然変異体の酸性繊維芽細胞成長因子
JPH0412092A (ja) * 1990-04-27 1992-01-16 Sumitomo Electric Ind Ltd 化合物半導体及びその成長方法
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
GB2317053A (en) * 1996-09-06 1998-03-11 Hewlett Packard Co Nitride LED
GB2338107A (en) * 1998-06-05 1999-12-08 Hewlett Packard Co Buffer layers for semiconductor devices
GB2344461A (en) * 1998-12-02 2000-06-07 Arima Optoelectronics Corp Semiconductor light emitting devices
CN1387231A (zh) * 2001-05-21 2002-12-25 日本电气株式会社 基于氮化物的化合物半导体晶体衬底结构及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Relaxation of anisotropic domain tilting along vertical growthdirection in selectively lateral overgrown GaN by hydridevapor phase epitaxy Kim et al,Journal of Crystal Growth,Vol.208 2000 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187493A (zh) * 2009-06-10 2013-07-03 首尔Opto仪器股份有限公司 制造发光二极管的方法
CN103187493B (zh) * 2009-06-10 2015-09-30 首尔伟傲世有限公司 制造发光二极管的方法
US9425347B2 (en) 2009-06-10 2016-08-23 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US9773940B2 (en) 2009-06-10 2017-09-26 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US10128403B2 (en) 2009-06-10 2018-11-13 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof

Also Published As

Publication number Publication date
CN1665969A (zh) 2005-09-07
US7829913B2 (en) 2010-11-09
US20060046511A1 (en) 2006-03-02
JP2004035275A (ja) 2004-02-05
KR100680670B1 (ko) 2007-02-09
JP4088111B2 (ja) 2008-05-21
KR20050030626A (ko) 2005-03-30
WO2004003266A1 (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
CN100341116C (zh) 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
CN100530543C (zh) 外延生长方法
US6943095B2 (en) Low defect density (Ga, A1, In) N and HVPE process for making same
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP5908853B2 (ja) Ｉｉｉ−ｎ基板製造方法
US7118934B2 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
KR20090018106A (ko) 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술
WO2002023604A1 (fr) Materiau de base semi-conducteur et procede de fabrication dudit materiau
CN103165444B (zh) 硅上的高质量GaN高压HFET
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP4952616B2 (ja) 窒化物半導体基板の製造方法
KR20140106590A (ko) 반도체 기판 및 형성 방법
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
KR20140073646A (ko) 단결정 질화갈륨 기판 및 그 제조 방법
JP2010524267A (ja) （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR101216363B1 (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2006222360A (ja) Ｉｉｉ−ｖ族窒化物半導体及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20150120

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20150120

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150120

Address after: Tokyo, Japan

Patentee after: HITACHI METALS, Ltd.

Address before: Tokyo, Japan

Patentee before: HITACHI METALS, Ltd.

Patentee before: NEC Corp.

Effective date of registration: 20150120

Address after: Tokyo, Japan

Patentee after: HITACHI METALS, Ltd.

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: Hitachi Cable Co.,Ltd.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED OCS

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150824

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150824

Address after: Ibaraki, Japan

Patentee after: Syokusi

Address before: Tokyo, Japan

Patentee before: HITACHI METALS, Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: Tokyo, Japan

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki, Japan

Patentee before: Syokusi

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003

Termination date: 20200626