KR20140106590A - 반도체 기판 및 형성 방법 - Google Patents

반도체 기판 및 형성 방법 Download PDF

Info

Publication number
KR20140106590A
KR20140106590A KR1020147016982A KR20147016982A KR20140106590A KR 20140106590 A KR20140106590 A KR 20140106590A KR 1020147016982 A KR1020147016982 A KR 1020147016982A KR 20147016982 A KR20147016982 A KR 20147016982A KR 20140106590 A KR20140106590 A KR 20140106590A
Authority
KR
South Korea
Prior art keywords
base layer
mask
growth
microns
forming
Prior art date
Application number
KR1020147016982A
Other languages
English (en)
Inventor
장-피에르 포리
베르나르 보몽
Original Assignee
쌩-고벵 크리스톡스 에 드테끄퇴르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌩-고벵 크리스톡스 에 드테끄퇴르 filed Critical 쌩-고벵 크리스톡스 에 드테끄퇴르
Publication of KR20140106590A publication Critical patent/KR20140106590A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 성장 공정 동안 성장 기판상에 13-15족 물질의 베이스층을 형성하는 단계; 상기 성장 공정 동안 상기 베이스층 위에 놓이는 마스크 영역 및 갭 영역을 포함하는 마스크를 형성하는 단계; 및 상기 성장 공정 동안 상기 마스크 위에 놓이는 상기 베이스층의 일부를 우선 제거하는 단계를 포함하는, 반도체 기판 형성 방법에 관한 것이다.

Description

반도체 기판 및 형성 방법{SEMICONDUCTOR SUBSTRATE AND METHOD OF FORMING}
본 발명은 반도체 기판 형성 방법 및 특히 마스크를 사용하는 반도체 기판 형성 방법에 관한 것이다.
질화 갈륨(GaN)과 같은 13-15족 물질을 포함하는 반도체 원료 화합물, 질화 인듐 갈륨(InGaN) 및 질화 갈륨 알루미늄(GaA1N)과 같은 3원 화합물 및 심지어 4원 화합물(AlGaInN)은 직접 밴드갭 반도체(direct band gap semiconductor)이다. 이러한 물질이 단파장 방출에 대한 상당한 가능성을 가지기 때문에, 발광 다이오드(LED), 레이저 다이오드(LD), UV 감지기 및 고온 전자 기기를 제조하는데 사용하기 적절한 것으로 인식되어 왔다.
그러나, 이러한 물질의 처리, 특히, 단파장 방출 전자 기기의 제조에 요구되는 물질의 고품질 단결정형의 형성을 둘러싼 어려움으로 인하여 이러한 반도체 물질의 개발이 방해되어 왔다. GaN는 자연발생 화합물로서 발견된 것이 아니므로, 용융되고 실리콘, 갈륨 비소 또는 사파이어와 같은 부울(boule)로부터 용융되고 인출될 수 없는데, 이는, 보통 압력에서 그 이론적 용융 온도가 그 해리 온도를 초과하기 때문이다. 대안으로, 해당 업계는 에피택셜(epitaxial) 성장 공정을 사용하여 대형 GaN 결정의 형성으로 전환했다. 그러나, 적절한 저 결함 밀도의 대형 GaN 물질의 형성을 포함하는 에피택셜 접근에 의한 문제가 여전히 존재한다.
확장된 결함(스레딩 전위(threading dislocation), 적층 결함 및 역위상 경계)의 존재가 상당히 악화된 성능을 야기하고 장치의 단축된 동작 수명을 초래한다. 보다 구체적으로, 전위는 비방사성 중심으로서 행동(behave)하므로, 이러한 물질로부터 만들어진 발광 다이오드 및 레이저 다이오드의 발광 효율을 감소시킨다. 이러한 전위는 또한 암전류를 증가시킨다. 스레딩 전위가 고휘도 발광 다이오드의 개발을 저해해왔을지라도, 전위는 고전자 이동도 트랜지스터, 전계 효과 트랜지스터 및 기타 전자 기기와 같은 p-n 접합형 기기(p-n jucntion device)의 과도한 역바이어스 누설 전류를 초래한다. 또한, 전위는 캐리어를 위한 강한 산란 중심(scattering center)의 역할을 하여, 다수의 반도체 장치의 성능을 제한하는 전자 및 홀의 이동도를 감소시킬 수 있다.
반도체 기판 형성 방법은 성장 공정 동안 성장 기판상에 13-15족 물질의 베이스층을 형성하는 단계; 성장 공정 동안 베이스층 위에 놓이는 마스크 영역 및 갭 영역을 포함하는 마스크를 형성하는 단계; 및 성장 공정 동안 마스크 위에 놓이는 베이스층의 일부를 우선 제거하는 단계를 포함한다.
다른 측면에 있어서, 반도체 기판 형성 방법은 a) 성장 기판상에 13-15족 물질의 베이스층을 형성하는 단계; b) 베이스층 위에 놓이는 질화 물질을 포함하는 마스크를 형성하는 단계; 및 c) 마스크를 형성하는 단계 이후에 베이스층과 마스크의 부분을 식각하고 우선 제거하는 단계를 포함한다. 단계 a), b) 및 c)는 성장 챔버 내의 단일 동작 동안 정 위치에서 수행될 수 있다.
다른 측면에서, 반도체 기판 형성 방법은 성장 공정 동안 성장 기판상에 GaN을 포함하는 베이스층을 형성하는 단계를 포함할 수 있고, 성장 기판은 사파이어 베이스 기판 및 성장 기판 아래에 놓이고 베이스 기판과 베이스층 사이에 배치된 버퍼 층을 갖는다. 방법은 마스크 영역 및 베이스층 위에 놓이는 마스크 영역들 사이의 갭 영역을 형성하는 단계 및 마스크 아래에 놓이는 베이스층의 일부를 우선 제거하는 단계를 더 포함한다.
본 개시는 동반하는 도면을 참조하면 더욱 잘 이해될 수 있으며 본 발명의 다수의 특징 및 장점이 명백해진다.
도 1은 실시예에 따른 전자 기기를 위한 반도체 기판 물질 형성 방법을 제공하는 흐름도를 포함한다.
도 2a 내지 도 2d는 실시예에 따른 반도체 기판 형성 방법의 예시를 포함한다.
상이한 도면에서의 동일한 참조 부호의 사용은 유사하거나 동일한 항목을 표시한다.
하기의 내용은 일반적으로 기판 물질, 특히, 반도체 물질을 포함하고 복수의 반도체 층(즉, 반도체 기판)을 포함할 수 있는 기판 및 이러한 물품(article)을 형성하는 방법에 관한 것이다. 반도체 기판은 예컨대 질화 갈륨(GaN)을 포함하는 13-15족 물질을 포함할 수 있다. 13-15족 물질에 대한 참조는 원소주기율표의 13족으로부터의 적어도 하나의 원소 및 2011년 1월 21일자 IUPAC 원소주기율표를 기초로 한 원소주기율표의 15족으로부터 적어도 하나의 원소를 갖는 화합물을 포함하는 것이 이해될 것이다.
도 1은, 실시예에 따라 반도체 기판을 형성하는 방법을 도시하는 흐름도를 포함한다. 도시된 바와 같이, 공정은 성장 기판을 제공함으로써 단계(101)에서 시작될 수 있다. 성장 공정은 그 위에 복수의 층을 지탱하기에 적합한 구조가 될 수 있다. 성장 기판은 그 위에 반도체의 헤테로에피택셜 성장을 수행하기에 적합한 구조 및 표면을 더 제공한다. 실시예에 따르면, 성장 기판은 물질의 하나 이상의 구조 및 형태를 포함하는 복합체 물품이 될 수 있다. 예컨대, 성장 기판은 베이스 기판 및 베이스 기판 위에 놓이는 버퍼 층을 포함할 수 있다.
일 실시예에 따르면, 베이스 기판은 무기 물질이 될 수 있다. 일부 적절한 무기 물질은 산화물, 탄화물, 질화물, 붕소화물, 산화탄화물, 산화붕화물, 산화질화물 및 그 화합물을 포함할 수 있다. 특정한 경우에, 베이스 기판은 알루미나를 포함할 수 있고, 더욱 구체적으로, 단결정 알루미나(즉, 사파이어)를 포함할 수 있다. 일 실시예는 필수적으로 사파이어로 구성되는 기판을 활용한다.
성장 기판의 버퍼층은 베이스 기판 위에 놓일 수 있다. 도 2a를 간략히 참조하면, 반도체 기판(200)은 실시예에 따라 도시된다. 특히, 반도체 기판(200)은 베이스 기판(202)을 포함하는 성장 기판(201) 및 베이스 기판(202) 위에 놓이는 버퍼층(203)을 포함한다. 특히, 버퍼층(203)은 베이스 기판(202)의 상부 주표면 위에 놓이고, 보다 구체적으로, 버퍼층(203)은 베이스 기판(202)의 상부 주표면과 직접 접촉할 수 있다.
일 실시예에 있어서, 성장 기판(201)은 제조업자로부터 얻어질 수 있고, 또는, 대안으로, 다른 공정을 수행하기 전에 형성될 수 있다. 예컨대, 버퍼층(203)은 퇴적 공정(deposition process)을 사용하는 베이스 기판(202)의 상부 표면상에서 형성될 수 있다. 예컨대, 버퍼층(203)은 반응실 내에서 베이스 기판(202)의 상부 주 표면상에 퇴적될 수 있다. 일 공정에 따르면, 베이스 기판(202)은 반응실내로 로드될 수 있고, 반응실 내의 적절한 환경을 제공한 이후에, 버퍼층(203)은 베이스 기판(202) 상에 퇴적될 수 있다. 일 실시예에 따르면, 적절한 퇴적 기법은 화학 기상 퇴적(chemical vapor deposition)을 포함할 수 있다. 일 특정한 경우에, 퇴적 공정은 금속 유기 화학 기상 퇴적(MOCVD)을 포함할 수 있다.
특정한 경우에서, 버퍼층(203)은 다수의 필름으로부터 형성될 수 있다. 예컨대, 도 2a에 도시된 바와 같이, 버퍼층(203)은 필름(204) 및 필름(206)을 포함할 수 있다. 일 실시예에 따르면, 필름들(204 또는 206) 중 적어도 하나는 결정 물질을 포함할 수 있다. 더욱 특정한 경우에, 기판(201)의 표면과 직접 접촉할 수 있는 필름(204)은 실리콘을 포함할 수 있고 필수적으로 실리콘으로 구성될 수 있다. 필름(204)은 본 명세서에 기재된 바와 같이 기판(201)과 필름(204) 위에 놓이는 반도체 층 사이의 분리를 촉진할 수 있다.
도 2a에 도시된 바와 같이, 필름(206)은 필름(204) 위에 놓일 수 있고, 보다 구체적으로, 필름(204)과 직접적으로 접촉할 수 있다. 필름(206)은 그 위에서의 층의 에피택셜 형성에 적합한 결정학적(crystallographic) 특징을 가질 수 있다. 특히, 일 실시예에서, 필름(204)은 반도체 물질을 포함할 수 있다. 적절한 반도체 물질은 13-15족 물질을 포함할 수 있다. 일 특정한 경우에, 필름(206)은 질화물 물질을 포함할 수 있다. 다른 예시에서, 필름(206)은 갈륨, 알루미늄, 인듐 및 그 결합물을 포함할 수 있다. 또한, 하나의 특정 실시예에서, 필름(206)은 질화 알루미늄을 포함할 수 있으며, 보다 구체적으로, 필름(206)은 필수적으로 질화 알루미늄으로 구성될 수 있다.
따라서, 예시적인 구조에서, 버퍼층(203)은, 필름(204)이 실리콘을 포함하고 기판(201)의 주표면에 바로 접촉하도록 형성될 수 있다. 더욱이, 필름(206)은 필름(204)의 표면에 바로 접촉할 수 있으며 질화 알루미늄을 포함할 수 있다.
단계(101)에서 기판을 제공한 뒤, 공정은 성장 기판 위에 놓이는 베이스층을 형성함으로써 단계(103)에서 계속될 수 있다. 도 2a를 간략하게 참조하면, 반도체 기판(200)은 베이스 기판(202)과 버퍼층(203)을 포함하는 성장 기판(201) 위에 놓이는 베이스층(205)을 포함할 수 있다. 특히, 베이스층(205)은, 이것이 버퍼층(203)의 표면 위에 놓이도록 형성될 수 있고, 보다 구체적으로, 베이스층은 버퍼층(203)의 필름(206)과 바로 접촉할 수 있다.
일 실시예에 따르면, 버퍼층(203)을 적절히 형성함에 따라, 기판(201)과 버퍼층(203)은 연속하는 성장 공정을 수행하기 위하여 반응실 내에 위치될 수 있다. 연속하는 성장 공정은, 반응실에서 워크 피스(예컨대, 반도체 기판)를 제거하지 않고, 단일 반응실 내에서 수행되는 공정이 될 수 있다. 연속하는 성장 공정은 또한 에피택셜 성장 공정과 같은 성장 공정을 또한 포함할 수 있고, 일련의 반도체 층이 성장 온도로부터 워크 피스의 상당한 냉각 없이 형성될 수 있으므로, 모든 층들은 정위치에서 서로에 의해 형성된다. 연속하는 성장 공정은 성장 공정을 더 포함하고, 모든 반도체 층은 동일한 공정(예컨대, 수소화물 기상 에피택시)을 사용하여 실질적으로 동일한 성장 온도에서 동일한 온도 내에서 형성된다.
실시예에 따르면, 연속하는 성장 공정은 에피택셜 성장 공정을 활용할 수 있다. 더욱 구체적으로, 연속하는 성장 공정은 수소화물 기상 에피택시(HVPE)를 포함한다. 따라서, 베이스층(205)은 수소화물 기상 에피택시(HVPE)와 같은 에피택셜 성장 공정을 통해 형성될 수 있다. 이러한 공정은 특히 저 결함 밀도 및 두꺼운 베이스층(205)을 형성하기에 유용할 수 있고, 구체적으로, 베이스층(205)은 약 10미크론 내지 20미크론보다 큰 평균 두께를 갖는다.
대안으로, 베이스층(205)은 화학 기상 퇴적과 같은 퇴적 공정을 사용하여 형성될 수 있다. 일 특정 실시예에서, 베이스층(205)은 유기금속 화학 기상 증착(MOCVD)을 통해 형성될 수 있다. 특정한 경우에, MOCVD는, 예컨대, 약 10미크론 미만의, 더욱 구체적으로 약 3미크론 미만의 평균 두께를 갖는 베이스층을 포함하는 특히 얇은 베이스층(205)을 형성하기 위해 사용될 수 있다.
특정 경우에서, 베이스층(205)은 13-15족 물질로 만들어질 수 있다. 특정 적절한 13-15족 물질은 질화물 물질을 포함할 수 있다. 더욱이, 베이스층(205)은 갈륨을 포함할 수 있다. 특정 경우에서, 베이스층(205)은 질화 갈륨(GaN)을 포함할 수 있고, 더욱 구체적으로, 필수적으로 질화 갈륨으로 구성될 수 있다.
베이스층(205)을 형성하는 특정 방법이 착수될 수 있다. 예컨대, HVPE 공정을 활용하는데 있어서, 베이스층 물질의 형성이 다수의 성장 모드에서 수행될 수 있다. 예컨대, 일 실시예에서, 베이스층은 3차원(3D) 성장 모드에서 성장하는 에피택셜 층으로서 먼저 형성된다. 3D 성장 모드는 다수의 결정학적 방향을 따르는 베이스층(205) 물질의 동시 성장을 포함할 수 있다. 이러한 경우에, 3D 성장 공정의 베이스층(205)의 형성은 버퍼층(203) 상에서의 아일랜드 특징의 동시 형성을 포함할 수 있다. 동시에 형성된 아일랜드 특징은, 자신들 사이에 다수의 패싯(facet)과 밸리(valley)를 갖는 다양한 메사를 한정하여 버퍼층(203) 상에 무작위로 배치될 수 있다.
대안으로, 또는 추가적으로, 베이스층(205)을 형성하는 것은 2차원(2D) 성장 모드의 에피택셜 성장을 포함할 수 있다. 2D 성장 모드는 하나의 결정학적 방향에서의 물질의 우선 성장 및 다른 결정학적 방향을 따르는 결정 물질의 한정된 성장을 특징으로 한다. 예컨대, 일 실시예에서, 2D 성장 모드에서 GaN을 포함하는 베이스층(205)의 형성은 c-평면(0001)에서의 GaN의 우선 성장을 포함하므로, 베이스층 물질의 수직 성장이 측방향 성장보다 안정화된다.
또한, 베이스층(205)을 형성하는 것은 3D 및 2D 성장 모드의 결합을 통합할 수 있다. 예컨대, 베이스층(205)은 3D 성장 모드에서 먼저 형성될 수 있고, 여기서, 아일랜드 특징은, 물질의 비연속적 층으로서 버퍼층(203) 상에 동시에 형성된다. 3D 성장 모드에 뒤이어, 성장 파라미터는 2D 성장 모드로 변하기 위해 바뀔 수 있고, 여기서, 수직 성장이 측방향 성장보다 가속화된다. 3D 성장 모드로부터 2D 성장 모드로의 스위칭에 따라, 동시에 형성된 아일랜드 특징은균일한 두께의 연속하는 층으로의 전체적인 합체할 수 있다. 3D 및 2D 성장 모드를 결합시키는 것은 특정 전위 밀도와 같이 바람직한 특징을 갖는 베이스층의 형성을 촉진할 수 있다.
특정 성장 파라미터는 성장 온도, 성장 속도, 기상 반응물 및 비반응물의 압력, 반응 대기에서의 반응물 및 비반응물의 비율, 성장실 압력 및 그 결합을 포함할 수 있다. 본 명세서에서, 반응물에 대한 참조는 암모니아와 같은 질소 함유물질과 같은 반응물을 포함한다. 기타 반응물은 갈륨 클로라이드(gallium chloride)와 같은 예컨대, 금속 할로겐화물(metal-halide) 구성요소를 포함하는, 할라이드상(halide phase) 구성요소를 포함할 수 있다. 비반응물은 예컨대 노블 가스(noble gas), 불활성 가스 등을 포함하는 특정 종류의 가스를 포함할 수 있다. 특정한 경우에, 비반응물은 질소 및 또는 수소와 같은 가스를 포함할 수 있다.
3D 성장 모드에서의 베이스층(205)의 생성을 포함하는 베이스층(205)의 형성 동안, 성장 온도는 적어도 약 750℃가 될 수 있다. 다른 실시예에서, 성장 온도는 적어도 약 800℃, 적어도 약 850℃, 적어도 약 875℃, 적어도 약 900℃ 또는 심지어 적어도 약 925℃와 같이, 더 높을 수 있다. 하나의 형성 방법에 따르면, 베이스층(205)의 형성 동안의 성장 온도는 약 1150℃ 이하인, 약 1125℃ 이하인, 약 1050℃ 이하인 또는 심지어 1000℃ 이하와 같이, 약 1200℃ 이하가 될 수 있다. 성장 온도는 상기 표시된 임의의 최소값과 최대값 사이의 범위 내 값이 될 수 있음이 이해될 것이다.
특정 공정에 있어서, 성장 온도는 3D 성장 모드와 2D 성장 모드 사이의 변화를 촉진하기 위해 변화될 수 있다. 예컨대, 3D 성장 모드에서 2D 성장모드로의 변화에 있어서, 온도는 적어도 약 10℃, 적어도 약 15℃, 적어도 약 20℃, 적어도 약 30℃, 적어도 약 35℃ 또는 심지어 적어도 약 40℃와 같이 적어도 약 5℃ 만큼 변경될 수 있다. 또 다른 실시예에서, 3D 성장 모드에서 2D 성장모드로의 변화에 있어서, 성장 온도는 약 90℃ 이하로, 약 80℃ 이하로, 약 70℃ 이하로 또는 심지어 약 60℃ 이하와 같이 약 100℃ 이하로, 변경될 수 있다. 성장 온도의 변화는 3D 성장 모드에서 2D 성장모드로의 변화에 있어서, 성장 온도의 증가를 포함할 수 있다. 성장 온도의 변화는 상기 표시된 바와 같이 임의의 최소값과 최대값 사이의 범위 내의 값이 될 수 있음이 이해될 것이다.
실시예에 따라, 베이스층(205)을 형성하는 공정은 시간당 적어도 50미크론(미크론/hr)의 성장속도로 수행될 수 있다. 다른 실시예에서, 베이스층(205)을 형성하는 속도는 적어도 약 75미크론/hr, 적어도 약 100미크론/hr, 적어도 약 150미크론/hr, 적어도 약 200미크론/hr 또는 심지어 적어도 약 250미크론/hr와 같이, 더 높을 수 있다. 다른 실시예에서, 베이스층(205)을 형성하는 공정은, 750미크론/hr 이하, 500미크론/hr 이하, 또는 심지어 300미크론/hr 이하와 같이, 1mm/hr 이하의 속도로 수행될 수 있다. 베이스층을 형성하는 공정은 상기 표시된 임의의 최소/최대값 범위 내의 속도로 구성될 수 있음이 이해될 것이다.
특정 공정에 있어서, 성장 속도는 3D 성장 모드와 2D 성장 모드 사이에서의 변화를 촉진하도록 변경될 수 있다. 예컨대, 3D 성장 모드에서 2D 성장 모드로의 변화에서 성장 속도는 적어도 약 10미크론/hr, 적어도 약 15미크론/hr, 적어도 약 20미크론/hr, 적어도 약 40미크론/hr, 적어도 약 50미크론/hr 또는 심지어 적어도 약 75미크론/hr와 같이, 적어도 약 5미크론/hr씩 변경될 수 있다. 또 다른 실시예에서, 3D 성장 모드로부터 2D 성장 모드까지의 변경에 있어서, 성장 속도는 약 175미크론/hr 이하, 약 150미크론/hr 이하, 약 125미크론/hr 이하 또는 약 100미크론/hr 이하와 같이 약 200미크론/hr 이하로 변경될 수 있다. 성장 속도의 변화는 3D 성장 모드로부터 2D 성장 모드로 변화하는 경우 성장 속도의 감소가 될 수 있음이 이해될 것이다. 성장 속도의 변화는 상기 표시된 바와 같이 임의의 최대값과 최소값 사이의 범위에 있을 수 있음이 이해될 것이다.
다른 실시예에 있어서, 3D 성장 모드에서 2D 성장모드로의 변경 공정은 성장 속도가 적어도 2의 인수만큼 변화함으로써 유도될 수 있다. 예컨대, 성장 속도는 3D 성장 모드로부터 2D 성장 모드로의 변화에 있어서 적어도 2의 인수에 의해 감소될 수 있다. 다른 실시예에서, 성장 속도는 적어도 약 3의 인수, 적어도 약 4의 인수 또는 심지어 적어도 약 5의 인수로 감소될 수 있다. 특정 경우에서, 성장 속도의 감소는 약 8의 인수 이하, 약 7의 인수 이하 또는 약 6의 인수 이하가 된다.
성장 모드의 변화에 있어서, 하나 이상의 상기 식별된 인수가 변경될 수 있음이 이해될 것이다. 예컨대, 성장 온도가 변경될 수 있지만, 성장 속도는 일정하게 유지된다. 대안으로, 성장 속도가 변할 수 있지만, 성장 온도는 유지된다. 그리고, 또한, 다른 실시예에서, 성장 속도와 성장 온도는 성장 모드에서의 변화를 유도하기 위해 변경될 수 있다.
베이스층(205)은 본 명세서의 실시예에 따라 추가 공정 및 고품질 물질의 형성을 촉진하기 위한 특정 두께를 갖도록 형성될 수 있다. 예컨대, 베이스층(205)은 약 5mm 이하의 평균 두께를 가질 수 있다. 다른 실시예에서, 베이스층(205)은 약 2mm 이하, 약 1mm 이하, 약 0.5mm 이하, 약 0.2mm 이하, 약 100미크론 이하, 약 50미크론 이하, 약 1미크론 이하 또는 심지어 약 0.1미크론 이하와 같이 약 3mm 이하의 평균 두께를 가질 수 있다. 또한, 다른 실시예에서, 베이스층(205)은 적어도 약 10nm, 적어도 약 20nm, 적어도 약 50nm 또는 심지어 약 70nm와 같이 적어도 약 1nm의 평균 두께를 갖도록 형성될 수 있다. 베이스층(205)은 상기 표시된 임의의 최소값과 최대값 사이의 범위 내 평균 두께를 갖도록 형성될 수 있음이 이해될 것이다.
베이스층(205)은 특정 전위 밀도를 갖도록 형성될 수 있다. 베이스(205)의 전위 밀도는 형성되면 베이스층의 상부 표면에서 측정될 수 있다. 전위 밀도를 측정하는 적절한 방법은 10 keVe-빔, 스폿(spot) 크기 70 하에서 모노크로미터를 갖지 않는 다색 광 감지 및 실온에서 동작하는 음극선 발광 현미경의 사용을 포함하고, 여기서, 상기 기계는 JEOL 코포레이션으로부터 상업적으로 이용가능한 SEM JSM-5510이다. 대략 108cm-2의 전위 밀도 측정에 있어서, 배율은 4000X이고 영역은 통상적으로 700㎛2이다. 대략 106cm-2의 밀도 측정의 전위 밀도 측정에 있어서, 배율은 통상적으로 500X 내지 1000X이고 그 영역은 통상적으로 0.1mm2이다.
예컨대, 베이스층(205)은 베이스층(205)의 상부 표면에서 측정된 바와 같이 약 1×108 전위/cm2 이하의 전위 밀도를 가질 수 있다. 다른 실시예에서, 베이스층(205)의 전위 밀도는, 1×107 전위/cm2 이하, 6×106 전위/cm2 이하 또는 심지어 1×106 전위/cm2 이하와 같이 더 낮아질 수 있다. 또한, 베이스층(205)은, 적어도 2×105 전위/cm2, 적어도 3×105 전위/cm2 또는 심지어 적어도 5×105 전위/cm2 와 같이 적어도 심지어 약 1×105 전위/cm2인 전위 밀도를 가질 수 있다. 베이스층이 상기 표시된 임의의 최소/최대값 내의 범위 내의 전위 밀도를 가질 수 있음이 이해될 것이다.
도 1을 다시 참조하면, 단계(103)에서 버퍼층 위에 놓이는 베이스층을 형성한 이후에, 공정은 베이스층 위에 놓이는 마스크를 형성함으로써 단계(105)에서 계속될 수 있다. 마스크 형성 공정은 성장 챔버 내의 하나 이상의 특정 화학적 종의 도입을 포함할 수 있다. 특정 실시예에 있어서, 마스크 형성 공정은 성장 챔버 내의 실리콘 함유 물질을 제공하는 단계를 포함할 수 있다. 특정한 경우에서, 실리콘 함유 물질은 성장 공정 동안 사용된 성장 챔버 내에서 정 위치에 제공될 수 있다. 더욱 구체적으로, 실리콘 함유 물질은 성장 공정 동안 도입될 수 있고, 베이스층(205)의 성장은 실리콘 함유 물질을 도입하기 위해 방해될 수 있다.
일 실시예에서, 실리콘 함유 물질은 수소를 포함할 수 있다. 특정 공정에서, 실리콘 함유 물질은 예컨대 실란(SiH4)을 포함하는 실리콘 및 수소의 결합물을 포함할 수 있다. 더욱 구체적으로, 일 비한정적인 실시예에서, 실리콘 함유 물질은 필수적으로 실란으로 구성될 수 있다.
실리콘 함유 물질의 도입에 더하여, 기타 물질이 마스크를 형성하는 것을 촉진하기 위하여 성장 챔버에 도입될 수 있다. 예컨대, 성장 챔버는 질소 함유 물질 및 더욱 구체적으로 수소를 포함하는 질소 함유 물질을 포함할 수 있다. 더욱이, 질소 함유 물질은 암모니아(NH3)를 포함할 수 있다. 일 특정 실시예에서, 질소 함유 물질은 필수적으로 암모니아로 구성될 수 있다. 마스크의 형성은 질소 함유 물질과 실리콘 함유 물질 사이의 화학적 반응의 결과가 될 수 있음이 이해될 것이다. 예컨대, 일 특정 경우에, 실리콘 함유 물질은 질화 규소(SiNx) 물질을 형성하기 위해 질소 함유 물질에 반응할 수 있고 마스크는 질화 규소를 포함할 수 있다.
도 2b를 간략하게 참조하면, 일 실시예에 따른 처리 동안 반도체 기판의 일부의 단면 도시가 제공된다. 도시된 바와 같이, 반도체 기판(220)은 성장 기판(201), 성장 기판(201) 위에 놓이는 베이스층(205) 및 베이스층(205)의 상부 표면(224) 위에 놓이는 마스크 층(222) 및 갭 영역(223)을 갖는 마스크(221)를 포함할 수 있다. 마스크(221)는 베이스층(205)의 형성에서 활용되는 성장 온도에 실질적으로 가까운 온도로 형성될 수 있다. 예컨대, 마스크의 형성 공정은 베이스층(205)의 형성에서 활용되는 성장 온도의 800℃의 온도로 수행될 수 있다. 다른 실시예에서, 마스크 형성 공정은 성장 온도의 적어도 500℃ 내의, 성장 온도의 적어도 400℃ 내의, 성장 온도의 적어도 300℃ 내의, 또는 심지어 성장 온도의 적어도 200℃ 내와 같이 성장 온도의 적어도 600℃ 내의 온도에서 수행될 수 있다.
일 실시예에 있어서, 마스크 영역(222)은 실리콘 및 질소를 포함할 수 있다. 일 경우에서, 마스크 영역(222)은 질화 규소(SiNx)로 형성될 수 있고, 특히, 마스크 영역(222)은 필수적으로 질화 규소로 구성될 수 있다.
도시된 바와 같이, 마스크 영역(222)은 이들이 서로에 대해 랜덤 배향을 갖는 방식으로 형성될 수 있다. 예컨대, 마스크 영역(222)은 단범위 규칙도(short range order) 또는 장범위 규칙도(long range order)에 필수적으로 자유로울 수 있다. 더욱 구체적으로, 마스크 영역(222)은 서로에 대해 배열될 수 있으므로 식별가능한 패턴 또는 반복적인 배열이 존재하지 않는다. 더욱이, 마스크 영역(222)은 갭 영역(223)의 크기에 의해 한정된 바와 같이, 서로 사이에 랜덤 공간을 가질 수 있다.
마스크 영역(222)은 서로에 대해 그리고 베이스층(205)의 임의의 결정 방향에 대한 다수의 크기를 가질 수 있다. 예컨대, 각각의 마스크 영역은 적어도 약 0.5nm 또는 적어도 약 1nm의 폭(W)을 가질 수 있다. 각각의 마스크 영역은 서브미크론 크기, 예컨대, 약 0.8미크론 이하, 약 0.5미크론 이하 또는 심지어 약 0.1미크론 이하의 폭(W)을 가질 수 있다. 대다수의 마스크 영역(222)은 상기 표시된 임의의 최소값과 최대값 사이의 범위 내 크기를 가질 수 있음이 이해될 것이다.
더욱이, 마스크 영역(222)은 마스크 영역(222) 사이에서 연장하고 개구를 한정하는 갭 영역(223)에 의해 한정될 수 있고 베이스층(225)의 상부 평면(224)은 노출될 수 있되 마스크 영역(222)에 의해 덮이지 않는다. 갭 영역(223)은 베이스층(205)의 표면(224) 상에서 서로에 대해 랜덤으로 배열될 수 있다. 즉, 특정 경우에, 갭 영역(223)은 다수의 폭을 갖고 서로에 대한 배향을 가질 수 있다. 갭 영역(223)은 베이스층(205)의 하나 이상의 결정 방향에 대한 랜덤 배향을 또한 가질 수 있으므로 갭 영역은 베이스층의 임의의 결정 방향 또는 평면과 필수적으로 정렬하지 않는다.
일 실시예에 있어서, 갭 영역(223)의 각각은 적어도 약 0.5nm 또는 적어도 약 1nm의 폭(Wg)을 가질 수 있다. 각각의 갭 영역은 서브미크론 크기, 예컨대, 약 0.8미크론 이하, 약 0.5미크론 이하 또는 심지어 약 0.1미크론 이하의 폭(Wg)을 가질 수 있다. 대부분의 갭 영역(223)이 상기 표시된 임의의 최소/최대값 내의 범위 내의 크기를 가질 수 있음이 이해될 것이다.
다른 실시예에서, 마스크(221)가 형성될 수 있으므로 마스크 영역(222)은 특정 평균 두께(tm)를 갖는다. 일 실시예에 있어서, 마스크 영역(222)은 베이스층(tb)의 평균 두께 미만의 평균 두께를 갖도록 형성될 수 있다. 다른 경우에서, 마스크 영역(222)은 약 0.3미크론 미만, 약 0.1미크론 미만 또는 심지어 약 0.08미크론 미만과 같이 약 0.5미크론 미만의 평균 두께를 갖도록 형성될 수 있다. 마스크 영역(222)은 적어도 약 0.001미크론의 평균 두께를 가질 수 있다. 일 실시예에 있어서, 마스크 영역(222)은 상기 표시된 임의의 최소/최대값 사이의 범위 내의 평균 두께를 가질 수 있음이 이해될 것이다.
일 실시예에 있어서, 마스크(221) 형성 공정은 특정 기간 동안 수행될 수 있다. 예컨대, 기간은 마스크(221)을 형성하기 위해 사용되는 물질의 도입에 적합한 시간을 포함할 수 있다. 이처럼, 적어도 하나의 실시예에서, 마스크(221) 형성 공정은 약 20분 이하, 약 10분 이하 또는 심지어 약 5분 이하와 같이 약 60분 이하의 기간 동안 지속될 수 있다.
더욱이, 성장실 내의 기타 처리 조건은 마스크(221)의 적절한 형성을 촉진하도록 조절될 수 있다. 예컨대, 마스크의 형성 동안 성장 대기 내의 압력이 약 50torr 내지 800torr 사이의 범위 내에 있을 수 있다.
단계(105)에서 마스크를 형성한 이후, 공정은 베이스층의 일부를 우선 제거함으로써 단계(107)에서 계속될 수 있다. 일 실시예에 있어서, 베이스층의 일부를 우선 제거하는 공정은 식각 공정을 포함할 수 있다. 일 실시예에 있어서, 식각 공정은 성장실 내의 식각제 물질의 통합을 포함할 수 있다. 특정 적합한 식각제 물질은 할로겐 원소 및 더욱 구체적으로 염소를 포함하는 조성물을 포함할 수 있다. 다른 실시예에서, 식각제 물질은 수소를 포함할 수 있다. 예시적인 실시예에서, 식각제 물질은 염화수소(HC1)를 포함할 수 있고 더욱 구체적으로 필수적으로 염화 수소로 구성될 수 있다.
특정 경우에서, 식각제 물질은 물질의 결합을 포함할 수 있다. 예컨대, 식각제 물질은 염화 수소와 질소 함유 물질의 결합을 포함할 수 있다. 일 적절한 질소 함유 물질은 암모니아(NH3)를 포함할 수 있다. 특정한 경우에 식각제 물질이 기체상 종으로서 성장실에 도입될 수 있음이 이해될 것이다. 또한, 다른 실시예에서, 식각제 물질은 처리 조건에 따라 액상 물질이 될 수 있다.
일 실시예에 있어서, 베이스층의 일부를 우선 제거하는 공정은 성장 온도와 실질적으로 동일한 온도로 수행될 수 있다. 다른 실시예에서, 베이스층의 일부를 우선 제거하는 공정은 상승된 온도 그리고 특히 베이스층(205)을 형성하는데 활용되는 성장 온도에 가까운 온도로 수행될 수 있다. 예컨대, 우선 제거 공정은 성장 온도의 600℃ 이내, 성장 온도의 500℃ 이내, 성장 온도의 400℃ 이내, 성장 온도의 300℃ 이내, 성장 온도의 200℃ 이내, 성장 온도의 100℃ 이내 또는 심지어 성장 온도의 50℃ 이내와 같이 성장 온도의 800℃ 이내의 온도로 수행될 수 있다. 비한정적인 실시예에서, 베이스층의 일부를 우선 제거하는 공정은 600℃와 1100℃ 사이의 온도로 수행될 수 있다.
본 명세서에 표시된 바와 같이, 베이스층의 일부를 우선 제거하는 공정은 식각 동작을 포함할 수 있다. 특히, 식각 공정은 베이스층(205)의 부분을 선택적으로 제거할 수 있다. 실시예에 따라, 식각의 공정은 약 100분 이하, 약 90분 이하, 약 70분 이하, 약 60분 이하, 심지어 30분 이하, 심지어 10분 이하 또는 심지어 1분 이하와 같이 약 2시간 이하의 기간 동안 지속될 수 있다. 특히, 식각 기간은 예컨대 성장실 내의 에칭제 물질의 동도를 포함하는 특정 기타 요소에 의존할 수 있다.
도 2c는 일 실시예에 따른 베이스층의 일부를 우선 제거하는 공정을 수행한 이후 반도체 기판의 단면도를 포함한다. 도시된 바와 같이, 반도체 기판(250)은 성장 기판(201), 성장 기판(201) 위에 놓이는 베이스층(205) 및 베이스층(205) 위에 놓이는 마스크(221)를 포함할 수 있다. 도시된 바와 같이, 베이스층(205)의 일부를 우선 제거하는 공정은 베이스층(205)의 상부 표면(224)에서의 피트(253)의 형성을 포함할 수 있다. 일 실시예에 있어서, 피트(253)는 처리 조건에 따른 특정 깊이를 갖도록 형성될 수 있다.
일 제한적인 실시예에 있어서, 피트(253)는 베이스층(205)의 평균 두께(tb) 미만의 평균 깊이(d)를 가질 수 있다. 특정 경우에서, 피트(253)는 약 8미크론 미만, 약 5미크론 미만, 약 2미크론 미만, 약 1미크론 미만, 약 0.8미크론 미만, 약 0.5미크론 미만 또는 심지어 약 0.5미크론 미만 또는 심지어 약 0.2미크론 미만과 같은 약 10미크론 미만의 평균 깊이를 갖도록 형성될 수 있다. 피트(253)의 평균 깊이는 적어도 약 1nm가 될 수 있다. 피트(253)의 깊이는 상기 표시된 임의의 최소/최대값의 범위에 있을 수 있음이 이해될 것이다.
특정 다른 경우에 있어서, 도 2c에 도시되지 않았으나, 피트(253)의 적어도 일부는 베이스층(205)의 전체 두께에 대해 연장할 수 있다. 즉, 예컨대, 베이스층(205)의 일부를 우선 제거하는 공정 동안, 특정 영역에서는 실질적으로 모든 베이스층이 아래에 놓이는 버퍼층(203)의 일부가 노출될 때까지 제거될 수 있다. 보다 특정한 경우에서, 버퍼층(203)은 식각 저지층으로서 기능하여 식각제 물질이 버퍼층(203)에 도달할 때 피트(253)의 깊이를 제한한다. 이러한 실시예는 예컨대, 약 5미크론 미만, 약 1미크론 미만 또는 심지어 약 0.1미크론 미만과 같이 약 10미크론 미만의 평균 두께를 갖는 베이스층(205)에 특히 적합할 수 있다. 특히, 특정한 경우에, 에칭 공정이 수행될 수 있으므로 피트(253)는 마스크영역(222)과 갭 영역(223)의 평균 폭과 실질적으로 동일한 폭(d)(크기의 10% 이내 또는 심지어 크기의 5% 이내)을 가질 수 있다.
베이스층(205)의 일부를 우선 제거하는 공정은 베이스층(205)의 상부 표면(224)의 부분의 우선 제거를 포함할 수 있다. 더욱 구체적으로, 우선 제거 공정은 베이스층(205)의 상부 표면(224)에서의 높은 전위 밀도 영역(254)의 우선 제거를 포함할 수 있다. 예컨대, 식각제 물질은 낮은 농도의 결함을 갖는 베이스층의 상부 표면(224)의 영역(225)(즉, 낮은 전위 밀도 영역)에 비해 더 높은 전위 밀도(즉, 높은 농도의 결함)를 갖는 베이스층(205)의 상부 표면(224)의 영역을 우선 제거할 수 있다. 이처럼, 우선 제거 공정은 상부 표면(224)의 고결함 영역을 제거하여 선택적인 제거 공정 이전에 상부 표면(224)에 비해 전체적으로 상당히 낮은 농도의 결함을 갖는 베이스층(205)의 새로운 (예컨대 식각된) 상부 표면의 형성을 촉진한다.
실시예에 따르면, 베이스층(205)의 일부를 우선 제거하는 공정은 또한 마스크(221) 및 특히 마스크 영역(222)의 부분을 우선 제거할 수 있다. 예컨대, 도 2c에 도시된 바와 같이, 높은 전위 밀도를 갖는 영역(254) 내에서, 영역(254) 내의 마스크 영역(마스크 영역(222)으로서 먼저 도시됨)의 부분이 제거될 수 있으므로 마스크 부분(252)은 처리 후 남게 된다. 도 2c에 도시된 바와 같이, 마스크 부분(252)은 베이스층(205)의 부분을 선택적으로 제거하는 공정으로 인하여 적어도 부분적으로 제거되고 크기가 감소되는 마스크 영역(222)을 나타낸다.
베이스층의 일부를 우선 제거하는 공정은 상부 표면(224)의 이방성 식각을 포함할 수 있으므로 높은 전위 밀도를 갖는 영역은 낮은 전위 밀도를 갖는 영역 전에 우선 제거된다. 도 2c에 추가로 도시된 바와 같이, 베이스층의 일부를 우선 제거하는 공정은 이방성 식각 공정을 포함할 수 있고, 마스크 영역(222) 아래에 놓이는 베이스층(205)의 부분이 제거될 수 있다. 예컨대, 식각제 물질은 마스크 부분(252)을 제거하기 전에 베이스층(205)의 부분을 우선 제거할 수 있으므로 마스크 부분(252)은, 물질이 완전히 제거된 베이스층(205)의 영역에 걸쳐 연장하고 이 영역을 덮을 수 있다.
도 1을 다시 참조하면, 단계(107)에서의 베이스층의 일부의 우선 제거 이후에, 공정은 에피택셜층을 형성함으로써 단계(109)에서 계속될 수 있다. 에피택셜층은 에피택셜층이 마스크 부분(252)과 베이스층(205) 위에 놓이도록 형성된다. 보다 구체적으로, 에피택셜층은, 에피택셜층이 처리 이후에 베이스층(205)의 변형된 (예컨대, 식각된) 상부 표면으로부터 에피택셜 성장되도록 형성될 수 있다. 특히, 에피택셜층은 베이스층(205)의 높은 전위 밀도 영역의 삭제된 실질적인 부분을 우선 제거하는 공정으로 인해 상당히 낮은 전위 밀도를 갖는 베이스층(205)의 영역으로부터 형성될 수 있다.
도 2d를 참조하면, 에피택셜층(271)이 릴리스 베이스층(205)과 마스크 부분(252) 위에서 형성되는 것이 도시된다. 특정한 경우에서, 에피택셜층(271)은 에피택셜층이 마스크 부분(252)들 사이에서 베이스층(205)의 상부 표면에 직접 접촉하도록 형성될 수 있다. 에피택셜층(271)은 베이스층(205)의 표면에 형성된 피트(253)로부터 초기 성장될 수 있다. 또한 도시된 바와 같이, 에피택셜층(217)의 성장의 초기 단계 동안, 보이드(void)(261)는 마스크 부분(252) 사이에서 형성될 수 있다. 보이드는 마지막 물품에서 존재하되 이것이 필수적이지는 않다.
에피택셜층(271)을 형성하는 공정은 본 명세서에 표시된 바와 같이 하나 이상의 성장 모드를 활용하는 에피택셜 성장 공정을 포함할 수 있다. 예컨대, 에피택셜층(271)의 형성은 3D 성장 모드, 2D 성장 모드 또는 3D 및 2D 성장 모드를 통한 형성을 포함할 수 있다. 일 실시예에서, 에피택셜층(271)의 형성은 2D 성장 모드에서 완전히 완료된다.
에피택셜층(271)의 형성은 연속하는 성장 공정을 통해 수행될 수 있으므로 에피택셜층(271)은 다른 반도체 층(예컨대, 베이스층(205))에 의해 정 위치에 형성된다. 특히, 공정은 연속적일 수 있고 마스크(221)의 형성 및 또한 에피택셜층(271)의 형성과 베이스층(205)의 형성 동안 동일한 성장실 내에서 수행될 수 있다.
실시예에 있어서, 에피택셜층(271)은 13-15족 물질을 포함할 수 있다. 특정 경우에서, 에피택셜층은 질화물 물질을 포함할 수 있다. 또한 다른 실시예에서, 에피택셜층은 갈륨을 포함할 수 있고 더욱 구체적으로 질화 갈륨을 포함할 수 있다. 특정 에피택셜층은 필수적으로 질화 갈륨으로 구성될 수 있다.
일 실시예에서, 에피택셜층(271)은 베이스층(205)과 실질적으로 동일한 속도로 성장될 수 있다. 에피택셜층(271)은 에피택셜층이 베이스층(205)과 적어도 동일한 평균 두께(te)를 갖도록 형성될 수 있고 베이스층(205)의 평균 두께보다 상당히 큰 평균 두께를 가질 수 있다. 예컨대, 에피택셜층(271)은 에피택셜층이 적어도 약 5미크론의 평균 두께를 갖도록 형성될 수 있다. 다른 실시예에서, 평균 두께는, 적어도 약 10미크론, 적어도 약 50미크론, 적어도 약 100미크론, 적어도 약 200미크론, 적어도 약 400미크론, 적어도 약 500미크론 또는 심지어 적어도 약 800미크론과 같이 더 클 수 있다. 또한, 에피택셜층(271)은 에피택셜층이 약 5mm 이하, 약 3mm 이하 또는 심지어 약 2mm 이하와 같이 약 10mm 이하의 평균 두께를 갖도록 형성될 수 있다. 에피택셜층(271)은 상기 표시된 임의의 최소/최대값 사이의 범위 내의 평균 두께를 가질 수 있는 것이 이해될 것이다.
에피택셜층(271)은 상부 표면에서 측정된 바와 같이 특정 전위 농도를 갖도록 형성될 수 있다. 특정 실시예에서, 에피택셜층(271)은 약 1×107 전위/cm2 이하 또는 심지어 1×106 전위/cm2 이하와 같은 약 1×108 전위/cm2 이하인 전위 밀도를 가질 수 있다. 기타 실시예에서, 에피택셜층(271)은 적어도 2×105 전위/cm2 또는 심지어 적어도 5×105 전위/cm2와 같이 적어도 약 1×105 전위/cm2 인 전위 밀도를 가질 수 있다. 에피택셜층(271)은 상기 표시된 임의의 최소/최대값 간의 범위 내의 전위 밀도를 가질 수 있음이 이해될 것이다.
예컨대 베이스층(205), 마스크(221) 및 에피택셜 층(271)을 포함하는 형성 공정 동안, 성장 기판(201)은 베이스층(205)으로부터 분리될 수 있다. 분리는 버퍼층(203)의 일부, 특히 버퍼층(203) 내의 필름의 분해에 의해 촉진될 수 있다. 일 실시예에 따라, 버퍼층(203)은 실리콘을 포함한 필름을 포함할 수 있으며, 여기서, 연속하는 성장 공정 동안 활용된 상승된 온도에서, 필름은 열적으로 분해된다. 열적 분해는 기판(201)과 복수의 반도체 층 사이의 분리를 촉진한다. 따라서, 연속하는 성장 공정의 완료 직후, 베이스층(205), 마스크(221) 및 에피택셜층(271)은 기판(201)으로부터 완전히 제거될 수 있다.
예시
일 실시예에 따라 MOVPE를 통해 2개의 부분 버퍼층의 제 1 성장에 의해 사파이어 기판상에 하나의 샘플이 형성된다. 버퍼층은 사파이어 기판 바로 위에 실리콘의 제 1 층을 포함하고, A1N의 에피택셜 성장이 이에 뒤따른다. MOVPE 반응기에 사파이어 기판을 적재한 후, 바람직하게는 870℃ 온도에서 사파이어 기판은 실리콘 필름의 성장 이전에 N2 하에 어닐링되어야 한다. 실리콘 성장은 100 torr에서의 N2 대기중 실란의 분해로부터 약 0.4미크론의 두께로 형성된다.
온도는 약 1140℃까지 증가하고, 성장 증기는 70 torr에서 순수한 N2가 된다. NH3는 먼저 반응실내로 도입되고, 이후에, TMA1 유기금속 물질이 실리콘 상의 A1N 층을 형성하는 단계를 시작하기 위해 도입된다. 약 20분여간의 성장 이후, 0.2㎛ 두께 A1N 층은 Si층의 상면에 퇴적되어 버퍼층을 형성한다.
약 3미크론 내지 10미크론 두께의 베이스층은 MOCVD를 사용하여 버퍼층 상에서 형성된다. 베이스층을 형성한 이후에, SiNx 마스크는 약 30분 동안 대략 1000℃로 성장 챔버 내에 실란(SiH4) 및 NH3를 동시 도입함으로써 형성된다. 성장 챔버는 GaN 베이스층을 성장시키기 위해 사용되는 가스 구성요소를 가장 먼저 퍼징한다. 마스크는 서로에 비해 다양한 크기, 형상 및 배향의 마스크 영역이 특징이 되는 SiNx 나노넷(nanonet)의 형태이다. 마스크의 갭 영역은 크기 면에서 대략적으로 1 나노미터 내지 100 나노미터이다. 마스크 영역은 대략 1 나노미터 내지 50 나노미터 사이의 두께를 갖는다.
마스크를 형성한 이후, 웨이퍼가 HVPE 성장 챔버에 운반되고 식각 공정은 HCI를 사용하여 수행된다. 특정 NH3는 성장 챔버에 존재할 수 있다. 식각 공정은 전위의 낮은 농도를 갖는 베이스층의 상부 표면의 영역에 비해 전위의 더 큰 영역을 갖는 베이스층의 상부 표면의 영역을 우선 제거한다. 식각은 약 1분 내지 10분동안, 대략적으로 400℃ 내지 1000℃에서 수행되어서, 베이스층의 표면으로부터 GaN의 깊이의 약 1미크론 이하를 제거한다. 특정 피트에 대한 식각 저지층의 역할을 하는 버퍼층은 상당한 깊이의 마스크 아래의 베이스층에서 형성된다.
식각 공정 이후에, 베이스층의 다공질 GaN 상부 표면은 낮은 전위 밀도를 갖는 고품질 GaN의 골격을 갖고 생성된다. 에피택셜층은 낮은 전위 밀도 영역으로부터 마스크의 갭 영역(즉, 개구)에서 HVPE를 통해 형성된다. 에피택셜층은 예컨대 적어도 부분적으로 하기의 시퀀스를 사용하여 3D와 2D 성장 모드 사이에서 적어도 한번의 교호를 포함하는 GaN 베이스층의 성장에 사용되는 동일한 파라미터를 사용하여 형성된다: 350㎛ 3D+50㎛ 2D+350㎛ 3D+50㎛ 2D+200㎛ 3D. 에피택셜층은 적어도 1mm의 두께를 갖기 위해 형성된다.
본 명세서의 실시예는 최신기술의 시작을 뜻한다. 과거에는 특정 ELO 성장 공정이 마스크를 활용하는 동안, 이러한 마스크는 포토리소그래피를 포함한 특정 기법을 통해 형성되어서 제어된 피치 파라미터 및 기초 물질(예컨대 사파이어 또는 GaN)의 결정 방향과의 정렬을 갖는 정확하게 형성된 개구를 갖는 마스크의 형성을 촉진하였다. 본 출원은 복수의 층을 포함하는 화합물 반도체 기판 및 최종 에피택셜층의 품질을 개선하기 위해 사용되는 성장 공정의 중간에 형성된 개재(intervening) 마스크를 형성하는 공정을 개시한다. 특히, 마스크를 형성하는 방법 및 마스크의 형성 이후 아래에 놓이는 층의 부분을 우선 제고하는 공정은 스트림라인 공정에 대한 방식으로 수행될 수 있고 최종적으로 형성된 에피택셜층의 품질을 더 개선할 수 있다. 본 명세서의 실시예의 공정은, 성장 속도, 반응 물질의 속도, 비반응 물질의 속도, 성장 모드, 성장 온도, 성장 압력, 물질 구성요소, 마스크 형성 조건 및 식각 조건을 포함하는 성장 파라미터의 특정 결합을 활용한다.
선행하는 내용에서, 특정 실시예와 특정 구성요소의 연결에 대한 참조는 설명적인 것이다. 본 명세서에서 논의된 방법이 수행될 것이 이해되므로, 결합되거나 연결되는 구성요소에 대한 참조는 상기 구성요소 간의 직접 연결 또는 하나 이상의 중간 구성요소를 통한 간접 연결을 개시하도록 의도됨이 이해될 것이다. 이처럼, 상기 개시된 대상물은 설명을 위한 것이고 한정적인 것이 아님이 이해되어야 하고, 첨부된 청구항은 본 발명의 실제 청구범위에 해당하는 이러한 변형, 개선 및 기타 실시예를 모두 포함하는 것이 의도된다. 그러므로, 법에 의해 허용되는 최대 범위까지, 본 발명의 권리 범위는 이어지는 청구항 및 그 등가물의 최대 허용가능한 해석으로 결정되어야 하며 상기 상세한 설명에 의해 제한되거나 한정될 수 없다.
본 개시의 요약은 특허법을 준수하기 위해 제공되며, 청구항의 권리범위 또는 의미를 해석 또는 한정한 것이 아님을 이해하며 제출된다. 게다가, 상기 상세한 설명에서, 다양한 특징이 함께 그룹화되거나 개시의 간소화의 목적으로 단일 실시예에서 기재될 수 있다. 본 개시는, 청구된 실시예가 각각의 청구항에 명확하게 언급된 더 많은 특징을 요구하고자 하는 의도를 반영한 것으로 해석되어서는 안된다. 그보다는, 이하의 청구항이 반영하는 바와 같이, 발명의 대상물은 개시된 실시예 중 어느 하나의 모든 특징보다 적을 수 있다. 그러므로, 이하의 청구항은 상세한 설명으로 통합되고, 각각의 청구항은 별도로 청구된 대상물을 한정하는 것으로 독립한다.

Claims (15)

  1. 반도체 기판 형성 방법으로서,
    성장 공정 동안 성장 기판상에 13-15족 물질의 베이스층을 형성하는 단계;
    상기 성장 공정 동안 상기 베이스층 위에 놓이는 마스크 영역 및 갭 영역을 포함하는 마스크를 형성하는 단계; 및
    상기 성장 공정 동안 상기 마스크 아래에 놓이는 상기 베이스층의 일부를 우선 제거하는 단계를 포함하는, 반도체 기판 형성 방법.
  2. 청구항 1에 있어서, 상기 성장 기판은 상기 베이스층 아래에 놓이고 베이스 기판 위에 놓이는 버퍼층을 포함하고, 상기 버퍼층은 상기 베이스 기판의 표면과 직접 접촉하고, 상기 버퍼층을 형성하는 단계는 상기 베이스 기판의 대부분의 표면 위에 놓이는 물질을 퇴적하는 단계를 포함하며, 퇴적하는 단계는 금속 유기 화학 기상 퇴적(MOCVD)을 포함하는, 반도체 기판 형성 방법.
  3. 청구항 2에 있어서, 상기 버퍼층은 복수의 필름을 포함하고, 상기 복수의 필름 중 적어도 하나의 필름은 13-15족 물질을 포함하고, 상기 복수의 필름 중 적어도 하나의 필름은 질화물 물질을 포함하고, 상기 적어도 하나의 필름은 Ga, Al, In 및 그 결합물로 구성된 그룹으로부터 선택된 원소를 포함하고, 상기 복수의 필름 중 적어도 하나의 필름은 결정 물질을 포함하며, 상기 복수의 필름 중 적어도 하나의 필름은 실리콘을 포함하는, 반도체 기판 형성 방법.
  4. 청구항 2에 있어서, 상기 버퍼층은:
    상기 베이스 기판의 표면을 직접 접촉하는 실리콘을 포함하는 제 1 필름; 및
    상기 제 1 필름의 표면을 직접 접촉하는 13-15족 물질을 포함하는 제 2 필름을 포함하는, 반도체 기판 형성 방법.
  5. 청구항 1에 있어서, 상기 베이스층은 13-15족 물질을 포함하고, 상기 베이스층은 질화물 물질을 포함하고, 상기 베이스층은 갈륨을 포함하고, 상기 베이스층은 질화 갈륨을 포함하며, 상기 베이스층은 필수적으로 질화 갈륨으로 구성되는, 반도체 기판 형성 방법.
  6. 청구항 1에 있어서, 상기 베이스층은 상부 표면에서 측정될 때 약 1×108 전위(dislocation)/cm2 이하의, 약 1×107 전위/cm2 이하의 그리고 적어도 약 1×105 전위/cm2, 적어도 약 2×105 전위/cm2 전위 밀도를 포함하는, 반도체 기판 형성 방법.
  7. 청구항 1에 있어서, 상기 베이스층을 형성하는 단계는 적어도 약 50미크론/hr의 속도로 수행되는, 반도체 기판 형성 방법.
  8. 청구항 1에 있어서, 상기 마스크 영역은 질화 규소(SiNx)를 포함하고, 상기 마스크 영역은 필수적으로 질화 규소로 구성되고, 상기 방법은 먼저 상기 마스크를 형성하고 이후에 상기 베이스층의 일부를 제거하는 단계를 포함하고, 상기 마스크 영역은 서로에 대한 랜덤 배향을 포함하고, 상기 마스크 영역은 서로에 대한 랜덤 크기를 포함하며, 상기 갭 영역은 서로에 대한 랜덤 크기를 갖는, 반도체 기판 형성 방법.
  9. 청구항 1에 있어서, 상기 베이스층의 일부를 우선 제거하는 단계는 식각하는 단계를 포함하고, 상기 식각하는 단계는 할로겐 원소를 포함하는 식각제 물질을 포함하고, 상기 할로겐 원소는 염소(CI)를 포함하고, 상기 식각제 물질은 수소를 포함하고, 상기 식각제 물질은 염화 수소(HCl)를 포함하고, 상기 식각제 물질은 염화 수소로 필수적으로 구성되고, 상기 식각제 물질은 기체상 종을 포함하며, 상기 식각하는 단계는 암모니아(NH3)를 포함하는 대기에서 수행되는, 반도체 기판 형성 방법.
  10. 청구항 1에 있어서, 상기 베이스층의 일부를 우선 제거하는 단계는 상기 베이스층의 상부 표면에 피트(pit)를 형성하는 단계를 포함하고, 상기 피트의 적어도 일부는 상기 베이스층의 전체 두께에 대하여 연장하고, 상기 베이스층의 일부를 제거하는 단계는 상기 버퍼층의 일부가 노출될 때까지 수행되고, 상기 버퍼층은 식각-저지층(etch-stop layer)이고, 상기 피트는 상기 베이스층의 평균 두께 미만의 평균 깊이를 갖고, 상기 피트는 약 10미크론 미만, 약 8미크론 미만, 약 5미크론 미만, 약 2미크론 미만, 약 1미크론 미만, 약 0.8미크론 미만, 약 0.5미크론 미만, 약 0.2미크론 미만의 평균 깊이를 갖는, 반도체 기판 형성 방법.
  11. 청구항 1에 있어서, 상기 베이스층의 일부를 우선 제거하는 단계는 상기 베이스층의 상부 표면에서의 높은 전위 밀도 영역을 우선 제거하는 단계를 포함하고, 상기 우선 제거하는 단계는 더 낮은 농도의 결함을 갖는 상부 표면의 영역에 비해 더 높은 농도의 결함을 갖는 상기 베이스층의 상부 표면의 일부의 이방성 식각을 포함하는, 반도체 기판 형성 방법.
  12. 청구항 1에 있어서, 상기 베이스층의 일부를 우선 제거하는 단계는 상기 마스크의 일부를 제거하는 단계, 상기 마스크 영역의 일부를 제거하는 단계를 더 포함하고, 상기 베이스층의 일부를 우선 제거하는 단계는 마스크 영역의 아래에 놓이는 상부 표면의 일부를 제거하는 단계를 더 포함하는, 반도체 기판 형성 방법.
  13. 청구항 1에 있어서, 상기 마스크 및 베이스 층 위에 놓이는 에피택셜층을 형성하는 단계를 더 포함하고, 상기 에피택셜층은 질화물 물질을 포함하고, 상기 에피택셜층은 갈륨을 포함하고, 상기 에피택셜층은 질화 갈륨을 포함하고, 상기 에피택셜층은 필수적으로 질화 갈륨으로 구성되고,
    상기 에피택셜층은 적어도 5미크론 초과, 적어도 약 10미크론, 적어도 약 100미크론, 적어도 약 200미크론, 적어도 약 400미크론, 적어도 약 500미크론 또는 더욱이 적어도 약 800미크론의 평균 두께 및 약 5mm 이하, 약 3mm 이하와 같이 약 10mm 이하인 평균 두께를 포함하며,
    상기 에피택셜층은 상부 표면에서 측정될 때 약 1×108 전위/cm2 이하의 전위 밀도를 포함하고, 상기 에피택셜층은 약 1×107 전위/cm2 이하의 전위 밀도를 포함하고, 상기 에피택셜층은 약 8×106 전위/cm2 이하의 전위 밀도를 포함하며, 상기 에피택셜층은 적어도 약 1×105 전위/cm2의 전위 밀도를 포함하는, 반도체 기판 형성 방법.
  14. 반도체 기판 형성 방법으로서:
    a) 성장 기판상에 13-15족 물질의 베이스층을 형성하는 단계;
    b) 상기 베이스층 위에 놓이는 질화 물질을 포함하는 마스크를 형성하는 단계;
    c) 상기 마스크를 형성하는 단계 이후에 상기 베이스층과 상기 마스크의 부분을 식각하고 우선 제거하는 단계를 포함하고,
    단계 a), b) 및 c)는 성장 챔버 내에서 단일 동작 동안 정위치에서 수행되는, 반도체 기판 형성 방법.
  15. 반도체 기판 형성 방법으로서:
    성장 공정 동안 성장 기판상에 GaN을 포함하는 베이스층을 형성하는 단계 - 상기 성장 기판은 사파이어 베이스 기판 및 상기 성장 기판 아래에 놓이고 상기 베이스 기판과 상기 베이스층 사이에 배치된 버퍼 층을 포함함 - ;
    마스크 영역과, 상기 베이스층 위에 놓이는 상기 마스크 영역들 사이의 갭 영역을 포함하는 마스크를 형성하는 단계; 및
    상기 마스크 아래에 놓이는 상기 베이스층의 일부를 우선 제거하는 단계를 포함하는, 반도체 기판 형성 방법.
KR1020147016982A 2011-11-21 2012-11-19 반도체 기판 및 형성 방법 KR20140106590A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161562369P 2011-11-21 2011-11-21
US61/562,369 2011-11-21
PCT/US2012/065886 WO2013078136A1 (en) 2011-11-21 2012-11-19 Semiconductor substrate and method of forming

Publications (1)

Publication Number Publication Date
KR20140106590A true KR20140106590A (ko) 2014-09-03

Family

ID=48470232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147016982A KR20140106590A (ko) 2011-11-21 2012-11-19 반도체 기판 및 형성 방법

Country Status (6)

Country Link
US (1) US10043662B2 (ko)
EP (2) EP4181173A1 (ko)
JP (1) JP6301259B2 (ko)
KR (1) KR20140106590A (ko)
CN (1) CN103959439B (ko)
WO (1) WO2013078136A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
CN108538977B (zh) * 2018-03-16 2019-07-16 太原理工大学 一种高质量GaN薄膜及其制备方法
KR102138334B1 (ko) * 2018-10-25 2020-07-27 한국세라믹기술원 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법
CN109817767B (zh) * 2018-12-21 2020-10-02 南京中电熊猫液晶显示科技有限公司 一种微型器件及其制作方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JPH0945670A (ja) 1995-07-29 1997-02-14 Hewlett Packard Co <Hp> Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法
US20010045661A1 (en) * 1995-12-29 2001-11-29 Chi-Cheng Yang Composite metallization process for filling high aspect ratio contact holes
JPH10335749A (ja) * 1997-06-02 1998-12-18 Sharp Corp 電流狭窄型窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3569111B2 (ja) * 1997-07-14 2004-09-22 三菱電線工業株式会社 ＧａＮ系結晶基板の製造方法
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP2001196697A (ja) * 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
US6589857B2 (en) * 2001-03-23 2003-07-08 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4088111B2 (ja) 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
CN100454486C (zh) * 2002-07-11 2009-01-21 爱尔兰国家大学科克学院 减少半导体材料中的缺陷的方法及其产品
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
JP3821232B2 (ja) 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP4329414B2 (ja) 2003-06-06 2009-09-09 ソニー株式会社 磁気記憶装置の製造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP3888374B2 (ja) 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
US20060046502A1 (en) * 2004-08-27 2006-03-02 Ngo Minh V Deposition of hard-mask with minimized hillocks and bubbles
KR100695117B1 (ko) 2005-10-25 2007-03-14 삼성코닝 주식회사 ＧａＮ 제조방법
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
KR100828873B1 (ko) * 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
WO2008047923A1 (fr) * 2006-10-20 2008-04-24 Mitsubishi Chemical Corporation Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure
JP4283840B2 (ja) * 2006-10-24 2009-06-24 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体の製造方法
JP2008124262A (ja) * 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
US8129208B2 (en) * 2007-02-07 2012-03-06 Tokuyama Corporation n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
US8134169B2 (en) 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
JP5571679B2 (ja) * 2008-11-14 2014-08-13 ソイテック 半導体材料を含む構造の品質を改善する方法
CN101740677A (zh) 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP5680111B2 (ja) * 2010-02-04 2015-03-04 エルジー シルトロン インコーポレイテッド 窒化ガリウム基板の製造方法
US20120018755A1 (en) * 2010-07-23 2012-01-26 The Regents Of The University Of California Light emitting devices with embedded void-gap structures through bonding of structured materials on active devices

Also Published As

Publication number Publication date
CN103959439A (zh) 2014-07-30
US20130143394A1 (en) 2013-06-06
JP6301259B2 (ja) 2018-03-28
WO2013078136A4 (en) 2013-07-25
EP2783390A1 (en) 2014-10-01
JP2014533651A (ja) 2014-12-15
EP2783390A4 (en) 2015-12-23
US10043662B2 (en) 2018-08-07
WO2013078136A1 (en) 2013-05-30
EP4181173A1 (en) 2023-05-17
CN103959439B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP4741506B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
US5679152A (en) Method of making a single crystals Ga*N article
US6440823B1 (en) Low defect density (Ga, Al, In)N and HVPE process for making same
US9064685B2 (en) Semiconductor substrate and method of forming
KR20080075914A (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
WO1996041906A1 (en) Bulk single crystal gallium nitride and method of making same
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
WO2000057460A1 (fr) PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
KR20140106590A (ko) 반도체 기판 및 형성 방법
KR20140056224A (ko) 반도체 기판 및 그 제조 방법
JP2009208991A (ja) 窒化物半導体基板の製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2012121772A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application