CN108538977B - 一种高质量GaN薄膜及其制备方法 - Google Patents

一种高质量GaN薄膜及其制备方法 Download PDF

Info

Publication number
CN108538977B
CN108538977B CN201810218544.3A CN201810218544A CN108538977B CN 108538977 B CN108538977 B CN 108538977B CN 201810218544 A CN201810218544 A CN 201810218544A CN 108538977 B CN108538977 B CN 108538977B
Authority
CN
China
Prior art keywords
layer
sin
undoped gan
preparation
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810218544.3A
Other languages
English (en)
Other versions
CN108538977A (zh
Inventor
贾伟
樊腾
李天保
仝广运
董海亮
许并社
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyuan University Of Technology Architectural Design And Research Institute Co ltd
Original Assignee
Taiyuan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyuan University of Technology filed Critical Taiyuan University of Technology
Priority to CN201810218544.3A priority Critical patent/CN108538977B/zh
Publication of CN108538977A publication Critical patent/CN108538977A/zh
Application granted granted Critical
Publication of CN108538977B publication Critical patent/CN108538977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/3013AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种高质量GaN薄膜及其制备方法,属于半导体技术领域,可解决现有GaN薄膜位错多、压力大、结构不稳定、工艺复杂的问题,该结构包括蓝宝石衬底,依次层叠形成在所述衬底(111)晶面上的形核层、第一非掺杂GaN层、SiNx掩膜层、SiNx钝化层、第二非掺杂GaN层,所述SiNx掩膜层生长结束后进行原位脉冲分解。由于SiNx掩膜层会覆盖GaN表面的非位错处,在第一非掺杂GaN层原位脉冲分解过程中,由于裸露的位错处热稳定性相对较差,会优先分解,进而形成多孔状结构,再生长SiNx钝化层、第二非掺杂GaN层,最终制备出高质量GaN薄膜。本发明的制备方法大大提高了薄膜的晶体质量。

Description

一种高质量GaN薄膜及其制备方法
技术领域
本发明属于半导体技术领域,具体涉及一种高质量GaN薄膜及其制备方法。
背景技术
GaN是一种宽禁带半导体材料,在室温下其直接带隙宽度为3.39eV,具有热导率高、耐高温、抗辐射、耐酸碱、高强度和高硬度等特性,是第三代半导体的代表,广泛应用在高亮度蓝、绿、紫和白光二极管,蓝、紫色激光器以及抗辐射、高温大功率微波器件等领域。
近年来,随着GaN基材料的应用范围不断扩大,其不足也逐渐显露出来。由于GaN单晶的熔点很高(2800℃),使得制备GaN衬底极为困难,且成本极高,很难大规模生产。因此,目前商用的GaN薄膜通常使用蓝宝石或Si作为衬底异质外延生长GaN薄膜,但这两种衬底与GaN之间均存在较大的晶格失配与热失配,导致在GaN外延层中存在大量的穿透位错,形成非辐射复合中心,抑制了载流子的复合,在有源区形成漏电流,严重影响了光电子器件的效率,因此如何抑制GaN外延层中的位错密度是当前研究的重点内容之一。
目前最常用的制备GaN薄膜的方法,是用金属有机化合物化学气相沉积法(MOCVD)直接在衬底上生长二维GaN薄膜结构,但这种方法难以避免晶格失配和热适配引起的穿透位错和应力,以及横向外延生长时引入的大量新的刃位错,影响器件的性能。科研人员探究出诸多减少位错和应力的方法,例如化学腐蚀法、横向外延过生长技术(ELOG)、插入缓冲层等等,但这些方法存在诸多弊端,例如制备工艺十分复杂,需要用到强酸强碱等各种化学试剂,增加了制备时间与成本;非原位的二次生长时会引入C、O等杂质,造成材料的污染;生长参数变量过多,增加了器件性能的影响因素,品控相对困难等等,这些问题大大限制了二维GaN薄膜的传统制备方法的发展。
发明内容
本发明针对现有GaN薄膜位错多、压力大、结构不稳定、工艺复杂的问题,提供一种高质量GaN薄膜及其制备方法。
本发明采用如下技术方案:
一种高质量GaN薄膜,包括蓝宝石衬底以及依次层叠形成在所述蓝宝石衬底(111)晶面上的形核层、第一非掺杂GaN层、SiNx掩膜层、SiNx钝化层和第二非掺杂GaN层。
所述第一非掺杂GaN层的厚度为100nm~5μm,SiNx掩膜层的厚度为10~100nm,SiNx钝化层的厚度为10~100nm,第二非掺杂GaN层的厚度为100nm~5μm。
所述第一非掺杂GaN层具有二维生长的(0001)晶面。
一种高质量GaN薄膜的制备方法,包括如下步骤:
第一步,通过原位生长法,依次在蓝宝石衬底晶面上生长形核层、第一非掺杂GaN层和SiNx掩膜层;
第二步,将第一步所得样品置于NH3和H2混合气氛中进行原位脉冲分解后,第一非掺杂GaN层呈多孔状结构;
第三步,在第二步所得样品结构上生长SiNx钝化层;
第四步,在第三步所得样品结构上再生长第二非掺杂GaN层,第二非掺杂GaN层在未被SiNx掩膜层覆盖的位置形核并进行三维生长,形成形核岛,下面为第一非掺杂GaN层分解后留下的空洞;
第五步,第四步中的形核岛逐渐合并,最终形成第二非掺杂GaN层。
所述形核层、第一非掺杂GaN层和第二非掺杂GaN层的制备步骤中,镓源均为TMGa,氮源均为NH3,生长温度分别为500℃~570℃、1000℃~1100℃和1000℃~1100℃。
所述SiNx掩膜层和SiNx钝化层的硅源均为SiH4,氮源均为NH3,生长温度均为1050℃。
所述原位脉冲分解的过程为:向反应腔中通入间歇性的NH3和连续的H2进行高温分解;所述NH3向反应腔通入的时间为20~60s,暂停的时间为20~60s,循环10~20次;所述H2连续通入时间为10~30min;所述分解温度为900℃~1100℃,所述分解时间为10~30min。
本发明的有益效果如下:
1. 本发明所述的一种高质量GaN薄膜结构,包括依次层叠在蓝宝石衬底衬底(111)晶面上的形核层、第一非掺杂GaN层、SiNx掩膜层、SiNx钝化层、第二非掺杂GaN层;所述SiNx掩膜层是在第一非掺杂GaN层非位错的地方形核,因此位错处不会被SiNx掩膜层覆盖,因而第一非掺杂GaN层在高温分解时位错会优先分解,形成孔。能使外延薄膜中的应力减少20%~30%,从而大大提高了薄膜的晶体质量。
2. 本发明所述的一种高质量GaN薄膜结构中的第一非掺杂GaN层由于高温分解形成的孔状结构能使薄膜的全反射损降低25%~40%。
3. 本发明所述的一种高质量GaN薄膜结构制备方法,能使GaN薄膜的位错密度从约108cm-2降低到约106 cm-2,从而提高了其光电器件中的性能。
附图说明
图1为本发明的制备方法流程图;
图2为未经高温分解的样品的SEM图;
图3为经过900℃原位脉冲分解10min后的样品的SEM图;
图4为经过1000℃原位脉冲分解20min后的样品的SEM图;
图5为经过1100℃原位脉冲分解30min后的样品的SEM图;
图6为在1000℃原位脉冲分解20min,后续生长步骤全部进行完毕的样品的SEM图。
具体实施方式
实施例1
高质量GaN薄膜制备方法,如图1所示,包括如下步骤:
第一步,如图1a所示,通过原位生长法,依次在蓝宝石衬底(111)晶面上生长形核层、第一非掺杂GaN层、SiNx掩膜层,其中形核层的生长温度为500℃;第一非掺杂GaN层的生长温度为1000℃,厚度为100nm;SiNx掩膜层的生长温度为1050℃,厚度为10nm;
第二步,将第一步所得样品置于900℃的NH3和H2混合气氛中进行原位脉冲分解,NH3通入20s,暂停20s,循环15次,H2持续通入,经过10min,会得到图3所示形貌,第一非掺杂GaN层呈多孔状结构;
第三步,在第二步所得外延结构上生长SiNx钝化层,生长温度为1050℃,厚度为10nm,如图1c所示;
第四步,在第三步所得外延结构上再生长第二非掺杂GaN层,生长温度为1000℃,第二非掺杂GaN层在未被SiNx掩膜层覆盖的位置形核并进行三维生长,形成形核岛,下面为GaN分解后留下的空洞,如图1d所示;
第五步,第四步中形核岛逐渐合并,形成第二非掺杂GaN层,厚度为100nm,如图1e所示。
实施例2
高质量GaN薄膜制备方法,如图1所示,包括如下步骤:
第一步,如图1a所示,通过原位生长法,依次在蓝宝石衬底(111)晶面上生长形核层、第一非掺杂GaN层、SiNx掩膜层,其中形核层的生长温度为530℃;第一非掺杂GaN层的生长温度为1050℃,厚度为3μm;SiNx掩膜层的生长温度为1050℃,厚度为50nm;
第二步,将第一步所得样品置于1000℃的NH3和H2混合气氛中进行原位脉冲分解,NH3通入60s,暂停60s,循环10次,H2持续通入,经过20min,会得到图4所示形貌,第一非掺杂GaN层呈多孔状结构;
第三步,在第二步所得外延结构上生长SiNx钝化层,生长温度为1050℃,厚度为50nm,如图1c所示;
第四步,在第三步所得外延结构上再生长第二非掺杂GaN层,生长温度为1050℃,第二非掺杂GaN层在未被SiNx掩膜层覆盖的位置形核并进行三维生长,形成形核岛,下面为GaN分解后留下的空洞,如图1d所示;
第五步,第四步中形核岛逐渐合并,形成第二非掺杂GaN层,厚度为3μm,如图1e和图6所示。
实施例3
高质量GaN薄膜制备方法,如图1所示,包括如下步骤:
第一步,如图1a所示,通过原位生长法,依次在蓝宝石衬底(111)晶面上生长形核层、第一非掺杂GaN层、SiNx掩膜层,其中形核层的生长温度为570℃;第一非掺杂GaN层的生长温度为1100℃,厚度为5μm;SiNx掩膜层的生长温度为1050℃,厚度为100nm;
第二步,将第一步所得样品置于1100℃的NH3和H2混合气氛中进行原位脉冲分解,NH3通入45s,暂停45s,循环20次,H2持续通入,经过30min,会得到图5所示形貌,第一非掺杂GaN层呈多孔状结构;
第三步,在第二步所得外延结构上生长SiNx钝化层,生长温度为1050℃,厚度为100nm,如图1c所示;
第四步,在第三步所得外延结构上再生长第二非掺杂GaN层,生长温度为1100℃,第二非掺杂GaN层在未被SiNx掩膜层覆盖的位置形核并进行三维生长,形成形核岛,下面为GaN分解后留下的空洞,如图1d所示;
第五步,第四步中形核岛逐渐合并,形成第二非掺杂GaN层,厚度为5μm,如图1e所示。

Claims (4)

1.一种高质量GaN薄膜的制备方法,其特征在于:包括如下步骤:
第一步,通过原位生长法,依次在蓝宝石衬底晶面上生长形核层、第一非掺杂GaN层和SiNx掩膜层;
第二步,将第一步所得样品置于NH3和H2混合气氛中进行原位脉冲分解后,第一非掺杂GaN层呈多孔状结构;
第三步,在第二步所得样品结构上生长SiNx钝化层;
第四步,在第三步所得样品结构上再生长第二非掺杂GaN层,第二非掺杂GaN层在未被SiNx掩膜层覆盖的位置形核并进行三维生长,形成形核岛,下面为第一非掺杂GaN层分解后留下的空洞;
第五步,第四步中的形核岛逐渐合并,最终形成第二非掺杂GaN层。
2.根据权利要求1所述的一种高质量GaN薄膜的制备方法,其特征在于:所述形核层、第一非掺杂GaN层和第二非掺杂GaN层的制备步骤中,镓源均为TMGa,氮源均为NH3,生长温度分别为500℃~570℃、1000℃~1100℃和1000℃~1100℃。
3.根据权利要求2所述的一种高质量GaN薄膜的制备方法,其特征在于:所述SiNx掩膜层和SiNx钝化层的硅源均为SiH4,氮源均为NH3,生长温度均为1050℃。
4.根据权利要求3所述的一种高质量GaN薄膜的制备方法,其特征在于:所述原位脉冲分解的过程为:向反应腔中通入间歇性的NH3和连续的H2进行高温分解;所述NH3向反应腔通入的时间为20~60s,暂停的时间为20~60s,循环10~20次;所述H2连续通入时间为10~30min;所述分解温度为900℃~1100℃,所述分解时间为10~30min。
CN201810218544.3A 2018-03-16 2018-03-16 一种高质量GaN薄膜及其制备方法 Active CN108538977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810218544.3A CN108538977B (zh) 2018-03-16 2018-03-16 一种高质量GaN薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810218544.3A CN108538977B (zh) 2018-03-16 2018-03-16 一种高质量GaN薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN108538977A CN108538977A (zh) 2018-09-14
CN108538977B true CN108538977B (zh) 2019-07-16

Family

ID=63484055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810218544.3A Active CN108538977B (zh) 2018-03-16 2018-03-16 一种高质量GaN薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN108538977B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690263B (zh) * 2020-05-18 2024-02-06 成都辰显光电有限公司 显示基板及显示基板的制备方法
CN112242459B (zh) * 2020-09-29 2022-05-20 苏州紫灿科技有限公司 一种具有原位SiN位错湮灭层的AlGaN薄膜及其外延生长方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
WO2013078136A1 (en) * 2011-11-21 2013-05-30 Saint-Gobain Cristaux Et Detecteurs Semiconductor substrate and method of forming
CN108352307B (zh) * 2015-11-12 2022-07-05 胜高股份有限公司 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板
CN105742430A (zh) * 2016-03-07 2016-07-06 太原理工大学 一种led外延结构及其制备方法

Also Published As

Publication number Publication date
CN108538977A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
CN113235047B (zh) 一种AlN薄膜的制备方法
US20240120434A1 (en) Light-emitting diode epitaxial wafer, growth method therefor, and light-emitting diode chip
CN109545933B (zh) 一种非极性图形化AlN/蓝宝石复合衬底及其制备方法
CN112242459B (zh) 一种具有原位SiN位错湮灭层的AlGaN薄膜及其外延生长方法
CN111663181B (zh) 一种氧化镓膜的制备方法及其应用
CN108538977B (zh) 一种高质量GaN薄膜及其制备方法
KR20240036106A (ko) 산화알루미늄-산화규소 복합기판을 기반으로 하는 led 칩 및 그 제조방법
US11232950B2 (en) Structure of epitaxy on heterogeneous substrate and method for fabricating the same
CN111477534B (zh) 氮化铝模板及其制备方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN101901758A (zh) 基于m面SiC衬底的非极性m面GaN薄膜的MOCVD生长方法
CN213459739U (zh) 用于外延生长氮化镓晶体的复合衬底及氮化镓外延结构
CN212257438U (zh) 一种有效提高紫外led内量子效率的外延结构
CN112575378A (zh) 一种在hpve生长中实现一次或多次空洞掩埋插入层的方法
US20100187539A1 (en) Compound semiconductor epitaxial wafer and fabrication method thereof
CN113628953A (zh) 氮化物材料的制备方法及氮化物半导体器件
CN110491973A (zh) 基于SiC图形衬底的极性c面GaN薄膜及其制备方法
CN105986321B (zh) 在Ge衬底上生长GaAs外延薄膜的方法
CN113471060B (zh) 一种减少硅衬底上AlN薄膜微孔洞的制备方法
CN115360272B (zh) 一种AlN薄膜的制备方法
WO2022099519A1 (zh) LED结构及其GaN基衬底、GaN基衬底的制作方法
JP3107646U (ja) 化合物半導体エピタキシャルウエハ
JPH0760790B2 (ja) 化合物半導体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220407

Address after: 030024 floor 4, building 129, No. 79, Yingze West Street, Wanbailin District, Taiyuan City, Shanxi Province

Patentee after: DACHENG ENGINEERING CO LTD OF TAIYUAN University OF TECHNOLOGY

Address before: 030024 No. 79 West Main Street, Taiyuan, Shanxi, Yingze

Patentee before: Taiyuan University of Technology

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230421

Address after: Science Building, No. 79 Yingze West Street, Wanbailin District, Taiyuan City, Shanxi Province, 030000

Patentee after: Taiyuan University of Technology Architectural Design and Research Institute Co.,Ltd.

Address before: 030024 floor 4, building 129, No. 79, Yingze West Street, Wanbailin District, Taiyuan City, Shanxi Province

Patentee before: DACHENG ENGINEERING CO LTD OF TAIYUAN University OF TECHNOLOGY