JP2010524267A - (al,in,ga,b)nの堆積の方法 - Google Patents

(al,in,ga,b)nの堆積の方法 Download PDF

Info

Publication number
JP2010524267A
JP2010524267A JP2010503271A JP2010503271A JP2010524267A JP 2010524267 A JP2010524267 A JP 2010524267A JP 2010503271 A JP2010503271 A JP 2010503271A JP 2010503271 A JP2010503271 A JP 2010503271A JP 2010524267 A JP2010524267 A JP 2010524267A
Authority
JP
Japan
Prior art keywords
nitride
growth
direct growth
layer
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010503271A
Other languages
English (en)
Inventor
マイケル イザ,
スティーブン ピー. デンバース,
シュウジ ナカムラ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2010524267A publication Critical patent/JP2010524267A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

パターニングされた基板上に改良された品質の窒化物の薄い薄膜を成長させる方法が開示され、窒化物薄膜は大気圧で成長する。パターニングされた基板と、パターニングされた基板からの1つ以上の窒化物層直接成長とを備え、横方向のエピタキシャルの成長のない領域、および、表面への発光デバイス品質の窒化物層の後の堆積に十分であるほど滑らかである実質的に合体した表面を備えている、窒化物テンプレートが開示される。窒化物薄膜を備えている発光ダイードもまた開示される。

Description

(関連出願の相互参照)
本出願は、Michael Iza、Steven P.DenBaars、およびShuji Nakamuraによって、2007年4月12日に出願された「METHOD FOR DEPOSITION OF(Al,In,Ga,B)N」という名称の代理人整理番号30794.219−US−P1(2007−338−1)の同時係属中で同一人に譲渡された米国仮特許出願第60/911,323号の35U.S.C.Section 119(e)の下における利益を主張し、該出願は、本明細書に参考として引用される。
(発明の背景)
(1.発明の分野)
本発明は、大気圧において窒化物薄膜を成長させることによって、パターニングされた基板に品質の改良された窒化物薄膜を成長させる方法に関する。
(2.関連技術の説明)
(注:本明細書は、括弧内の1つ以上の参照番号、例えば[x]によって、明細書全体を通して示されるように多数の異なる刊行物を参照する。これらの参照番号に従って指示されるこれらの異なる刊行物のリストは、「参考文献」という名称の下記の欄に見つけられ得る。これらの刊行物の各々は、本明細書に参考として引用される)。
窒化ガリウム(GaN)ならびにアルミニウムおよびインジウムを含む窒化ガリウムの三元化合物および四元化合物(AlGaN,InGaN,AlInGaN)の有用性は、可視光および紫外線の光電子デバイスおよび高出力電子デバイスの製造用に十分に確立されている。これらのデバイスは、典型的には、分子線エピタキシー(MBE)と、有機金属化学蒸着(MOCVD)と、水素化気相エピタキシー(HVPE)とを含む成長技術を用いて、エピタキシャルに成長させられる。
窒化物ベースの光電子デバイスは、高品質のGaNの堆積の前に、薄い核生成層を使用することの出現と共に商業化への急速な進歩を始めた。この技術は、GaN成長に利用可能な天然の基質の不足により用いられる。マグネシウムドーピングそれに続く高温焼きなましによるp型GaNの開発などの後の技術もまた、不可欠であることが判明した。しかしながら、短波長デバイスのための活性層としてInGaNを用いることの開発は、窒化物ベースの発光ダイオード(LED)およびレーザダイオード(LD)が他の多くの研究事業をしのぐことを可能にし、今や、可視光半導体用途に用いられる支配的な材料システムとなった。
LEDの外部量子効率すなわち総効率(η)は、次の等式によって定義され得る:
η=ηintηinjηext
ここで、抽出効率ηextは抽出された光子の量として定義され、注入効率ηinjはデバイスの活性領域に注入されたキャリアの量として定義され、内部量子効率ηintは、デバイスの活性領域において生成される光子の量として定義される。デバイスの内部量子効率は、きずおよび不純物などの非発光中心(non−radiative center)の数を減らすことによって最大にされ得る。青の窒化物ベースのLEDの内部量子効率および注入効率は、デバイス層の堆積条件を最適化することによって既に高レベルに改良された。従って、デバイスの外部効率のさらなる改良は、抽出効率における改良を必要とする。
サファイアにおいて成長する窒化物ベースのデバイスの抽出効率は、窒化物薄膜とサファイアとの屈折率の相違によって妨げられる。この屈折率の相違は今度は、活性領域において生成された光を「トラップ」し得る内部反射を引き起こす。従って、生成された光のほとんどは、窒化物薄膜を通して伝達し、有用な光として用いられ得ない。
窒化物デバイスからの光抽出を改良する1つのアプローチは、デバイスが後に成長する、パターニングされた基板を用いることである。パターニングされた基板は、ストライプ、半円、角錐、種々の形状のメーサなどを含むが、これらに限定されない表面の特徴を生成するように処理された任意の基板として定義される。基板のパターンは、光干渉の抑制によってデバイスの活性領域から発光を抽出することを助ける。Tadatomoらによる、パターニングされたサファイアウェーハの成長の初期の作業は、種々の結晶成長方向に沿って、パターニングされたグローブ(grove)またはストライプ上に成長することによって、窒化物薄膜の転位密度を減らすことを試みるために、初期に用いられた[1]。
これは、一般的に、横方向のエピタキシャル成長(Lateral Epitaxial Overgrowth)(LEO)と呼ばれる2ステップの成長手順を避けるために行なわれ、LEOは、ストライプの上部に成長した窒化物薄膜の転位密度を減らすために、成長した窒化物薄膜上に堆積させられた、パターニングされたSiOストライプを用いる。LEOプロセスは、SiOストライプを堆積し、次いでパターニングされた窒化物薄膜上に窒化物薄膜の再成長のためのリアクターの中に再導入されるために、ウェーハはリアクターから取り外されなければならないという事実により、厄介である。従ってパターニングされた基板における成長の利点は、成長がLEOプロセスのステップと比較して1つの堆積ステップで実行され得ることである。
パターニングされた基板上に成長するLEDデバイスのさらなる改良は、様々なタイプのパターン設計を用いることによる高められた光抽出を示した[2]。これらのデバイスは、パターニングされない基板上に成長するLEDデバイスと比較して、出力および視感度効率の増加を示した。しかしながら、パターニングされた基板の使用を最大にするために、パターニングされた基板上の窒化物の堆積に関係する重要な問題に対処するしっかりした成長技術を確立することが必要である。これらの問題は、非合体の穴のある(pitted)薄膜と、あらい薄膜表面と、不十分なプロセス再現性とを含むが、これらに限定されない。本発明は、大気圧で成長する窒化物薄膜を使用することによってこれらの問題に対処する。窒化物の成長に用いられる現在の技術は、100トル以下のリアクター圧力において成長する窒化物層を用いる。堆積化学種の表面モビリティを高めるために、この圧力範囲が用いられ、それによって、窒化物薄膜の横方向の成長を高める。しかしながら、この技術は、不十分な薄膜合体および再現性による、生成された窒化物薄膜における穴(pit)および空所の形成という結果になる[1、3]。
本発明は、窒化物薄膜の表面および薄膜品質を改良するためにパターニングされた基板において大気圧で成長する窒化物薄膜を使用することによって、上記の方法とは区別される。この改良された薄膜は、さらなるデバイス成長のためのテンプレートとしてさらに用いられ得る。その結果、大気圧で成長する窒化物薄膜の成長ための改良された方法に対するニーズがあり、該方法において、薄膜は、窒化物デバイスが後に堆積され得る、穴のない滑らかな表面を示す。本発明は、このニーズを満たす。
(発明の概要)
本発明は、パターニングされた基板上に大気圧で成長した窒化物薄膜を含む改良された品質の窒化物薄膜を成長させる方法を説明する。窒化物薄膜は、パターニングされた基板上に100トルを超える圧力で堆積され得る。パターニングされた基板は、任意のパターン形状または設計から成り得る。方法は、大気圧で成長した窒化物薄膜の上に成長した任意のデバイスまたは構造をさらに含み得る。例えば、本発明は、窒化物薄膜を有し、改良された光抽出効率および改良された結晶質を有する発光ダイオード(LED)構造を成長させる方法を説明し、該方法は、300トルを超えるリアクター圧力で、または1気圧を超えるリアクター温度で、パターニングされた基板上に窒化物薄膜を成長させることを包含する。
大気圧で成長した窒化物薄膜は、様々なまたは傾斜組成を有する複数の層、異なる(Al,Ga,In,B)N組成の層を含むヘテロ構造、または異なる(Al,Ga,In,B)N組成の1つ以上の層を含み得る。大気圧で成長する窒化物薄膜は、水素化気相エピタキシー(HVPE)、有機金属化学蒸着(MOCVD)または分子線エピタキシー(MBE)を含む堆積方法を用いて成長し得る。窒化物薄膜は、例えばFe、Si、およびMgなどの元素によってドープされ得る。
方法は、従来のc面に配向された窒化物半導体結晶、またはa面もしくはm面などの無極性面、または任意の半極性面上などにおいて、任意の結晶学的窒化物方向に成長し、大気圧で成長した窒化物薄膜をさらに包含し得る。
本発明はまた、本方法を用いる質の高められた特性を有する薄膜と、該方法を用いて製造されたデバイスとを開示する。
本発明は、パターニングされた基板と、パターニングされた基板からの1つ以上の窒化物層直接成長とを備え、横方向のエピタキシャルの成長のない領域と、表面への発光デバイス品質の窒化物層の後の堆積に十分であるほど滑らかである実質的に合体した表面とを備えている、パターニングした基板上に窒化物テンプレートをさらに開示する。
窒化物層直接成長は、窒化物の横方向のエピタキシャル成長の結晶質および表面の粗さと同等の結晶質および表面粗さを有し得る。窒化物層直接成長は、核生成層またはバッファ層として働きをするに十分に薄い薄膜であり得る。窒化物層直接成長は、単一の成長方向を有し得る。窒化物直接成長は、顕微鏡的大きさ以上の大きさの穴がなく、デバイスの性能に有害な穴を有せず、パターニングされない基板からの窒化物層の直接成長の結晶質と同等の結晶質を有し得る。窒化物層直接成長は、100トルを超えるリアクター圧力であり得る。
窒化物直接成長は、光電子発光デバイスのための基板であり得る。営業的に1度のテンプレートが製造され得、各テンプレートは実質的に同一の結晶質を有する。
本発明は、光干渉の抑制によってLEDの活性領域から発光を抽出するためのパターニングされた基板と、パターニングされた基板からの1つ以上の窒化物層直接成長とを備えている発光ダイオード(LED)構造をさらに開示し、窒化物層直接成長は、横方向のエピタキシャル成長のない領域と、n型層上のp型層またはp型層上のn型層とを備え、各窒素化層は、発光デバイス結晶質と、残りの窒化物層がその上に成長するのに十分滑らかな成長表面とを有する。LED構造はデバイスウェーハであり得る。
ここで図面を参照すると、図面において、同様な参照番号は、全体を通して対応する部品を表す。
図1は、本発明の好ましい実施形態に従って、パターニングされた基板上に大気圧で堆積された窒化物薄膜の成長のためのステップを例示するフローチャートである。 図2(a)および図2(b)は、パターニングされたサファイア基板(PSS)上で成長する5μmの厚さのGaN薄膜の写真であり、図2(a)における試料に関して、第1の2.5μmの厚さのGaN薄膜が大気圧で成長し、後者の2.5μmの厚さのGaN薄膜が76トルで成長する一方、図2(b)に示される試料に関して、全体の5μmの厚さのGaN薄膜が大気圧で成長した。 図3(a)および図3(b)は、5μm×5μmの面積の原子間力顕微鏡(AFM)画像であり、図3(a)は、図2(b)におけるパターニングされた基板上で成長する試料に関する画像を示し、図3(b)は、パターニングしないサファイア基板上で成長する5μmの厚さのGaNを示す。 図4は、本発明に従うデバイスの断面概略図である。
(発明の詳細な説明)
以下の好ましい実施形態の説明において、添付の図面に参照がなされ、該図面は本明細書の一部を形成し、該図面において本発明が実施され得る特定の実施形態が例示として示される。他の実施形態が利用され得、本発明の範囲から逸脱することなく構造上の変更がなされ得ることは理解されるべきである。
(概観)
本発明は、MOCVDによって、パターニングされた基板に、改良された品質の窒化物薄膜を成長させる方法を説明する。大気圧で堆積された、パターニングされた基板の窒化物層の成長は、III窒化物構造における薄膜特性を改良する手段を提供する。用語「III族窒化物」、「III窒化物」または単に「窒化物」は、式GaAlInNを有する(Ga,Al,In,B)N半導体の任意の合金組成をいう。ここで、
0≦n≦1、0≦x≦1、0≦y≦1、0≦z≦1、およびn+x+y+z=1
である。
パターニングされた基板上に成長する現在の窒化物薄膜は、100トル以下の圧力で成長する薄膜から成る。パターニングされた基板のこれらの低圧力(LP)成長の窒化物薄膜は、薄膜合体、表面穴、および不十分なプロセス再現性において激烈な劣化を示す。パターニングされた基板に大気圧で窒化物薄膜を成長させることは、表面穴を大幅に減少させ、薄膜合体およびプロセス再現性を改良することによって、(Ga,Al,In,B)N薄膜品質を高める手段を提供する。本発明は、パターニングされた基板上に成長する(Ga,Al,In,B)N薄膜を高める手段を提供する。
(技術的説明)
本発明の薄膜は、市販のMOCVDシステムを用いて成長させられた。大気圧で堆積された、パターニングされた基板の窒化物層に関する一般的な成長パラメータは、100トルより大きい圧力および500℃より高い温度を含む。エピタキシャルの関係および条件は、用いられるリアクターのタイプに関わらず有効である。しかしながら、大気圧で堆積された、パターニングされた基板上に成長する窒化物層に関するリアクターの条件は、個々のリアクターおよび成長方法(例えば、HVPE、MOCVDおよびMBE)によって変化する。
この方法を用いて、窒化物薄膜は、表面穴の数の減少および薄膜合体の実質的な品質の向上によって、薄膜品質の改良を示す。窒化物薄膜の表面品質の改良は、デバイスの性能または特性を劣化することなく、薄膜上のその後の成長を可能にする。
本発明に従って窒化物薄膜を成長させる方法は、概して次のステップを包含する。
(1)MOCVDリアクターに基板を装填すること。
(2)リアクターのためのヒータの電源を入れ、リアクターの温度を設定点温度に上げることであって、窒素および/または水素ならびに/またはアンモニアが大気圧で基板の上を流れる、こと。
(3)ある時間後、設定点温度を下げ、トリメチルガリウム(TMGa)およびアンモニアをリアクターの中に導入し、GaN核生成またはバッファ層の成長を開始させること。
(4)GaN核生成層が所望の厚さに達した後に、TMGaの流れを止め、リアクター温度を設定点に上げること。
(5)リアクター設定点温度が達成された後に、故意でなくドープされたGaNの成長のためにTMGaの流れを起こすこと。
(6)GaN薄膜が所望の厚さに達した後に、温度およびTMGaの流れを増加させること。
(7)所望のGaNの厚さが達成された後に、GaN薄膜を保存するためにアンモニアを流し続けながら、TMGaの流れを止めること。
本発明は、これらのステップを用いて製造されたデバイスを含むことを意図される。
(プロセスステップ)
図1は、本発明の好ましい実施形態に従って、パターニングされた基板における大気圧で堆積される窒化物薄膜の成長に関するステップを例示するフローチャートである。
ブロック100は、MOCVDリアクターの中に基板を装填するステップを表し、基板はパターニングされたサファイア(0001)基板であり得る。
ブロック102は、水素および/または窒素ならびに/またはアンモニアの流れによって基板を加熱するステップを表す。このステップ中、リアクターのヒータの電源が入れられ、1100℃の設定点温度に上げられる。概して、水素および/または窒素ならびに/またはアンモニアは、大気圧で基板上を流れる。
ブロック104は、基板に核生成層を堆積するステップを表す。このステップ中、ブロック102の設定点温度に上がった後20分して、リアクターの設定点温度が570℃に下げられ、3sccmのTMGaがリアクターの中に導入され、GaN核生成またはバッファ層成長を開始する。100秒後、GaN核生成またはバッファ層は、所望の厚さに達する。この時点でTMGaの流れは止められ、リアクターの温度は1205℃に上げられる。
ブロック106は、核生成層において大気圧で窒化物半導体薄膜を堆積するステップを表す。このステップ中、一旦ブロック104の設定点温度が達成されると(例えば、1205℃)、7sccmのTMGaがリアクターの中に導入され、120分間GaN成長を開始し得る。一旦所望のGaN厚さが達成されると、13sccmのTMGaが最大15分間リアクターの中に導入され、リアクター設定温度が1235℃に上げられる。一旦大気圧で成長した所望のGaN薄膜が達成されると、GaN薄膜を保存するためにアンモニアを流しながら、リアクターは冷却される。
ブロック108は、パターニングされた基板に大気圧で成長したデバイス品質窒化物薄膜を含む、方法の最終結果を表す。
(利点および改良)
図2(a)および図2(b)は、パターニングされたサファイア基板(PSS)上に成長した5μmの厚さのGaN薄膜の光学顕微鏡写真を示す。図2(a)に示される試料に関して、第1の2.5μの厚さのGaN薄膜は大気圧で成長し、後者の2.5μmの厚さのGaN薄膜は76トルで成長した。図2(b)に示される試料に関して、全体が5μmの厚さのGaN薄膜が大気圧で成長した。全体が大気圧で成長した薄膜が質の高められた薄膜合体を示すことは、顕微鏡写真から明らかである。これに対して、76トルの圧力で成長した薄膜は、一部に合体の小さなスポットを有する、大部分合体していない薄膜を示す。
パターニングした基板上のほとんどの成長は、LPにおいて成長した窒化物薄膜を用いる[3、4]。しかしながら、大気圧で成長した窒化物薄膜を使用することは、LPで成長した薄膜よりはるかに優れていることは本研究から明らかである。
図2(b)における試料の5μm×5μmの面積のAFM画像が、図3(a)に示される。この画像は、平方自乗平均(RMS)の表面粗さ0.94nmを有する薄膜を明示する。この値は、典型的な値0.4nmを有する、パターニングしていない基板上の最新技術のGaNの値よりわずかに高いが、不利な影響の発生がなく後のデバイス成長に十分に使用可能な範囲内である。これらの薄膜がデバイス性能に有害であり得る、肉眼で見える表面穴も顕微鏡的大きさの表面穴も示さないこともまた、重要である。
(起り得る修正および変化)
上記に説明される方法は、本発明のほんの1つの実施形態である。本発明の最も一般的な実施形態は、100トルを超える圧力で、パターニングされた基板上において1つ以上の窒化物層の成長を伴う。
(本発明のテンプレートまたは基板の実施形態)
図1および図4は、本発明が、パターニングされた基板100、402と、パターニングされた基板100、402からの1つ以上の窒化物層直接成長106、404(すなわち、1つ以上の窒化物層の直接成長)とを備えている、窒化物テンプレートまたは基板108、400(例えば、エピタキシャル層または結晶層)を開示する方法を示し、直接成長106、404は、横方向のエピタキシャルの成長領域がなく、実質的に合体した表面(図2(b)、406)であって、表面406(例えば、発光デバイスのための十分な結晶質)へのデバイス品質の窒化物層408、410、412の後の堆積に十分であるほど滑らかである(図3(a)、406)、合体した表面を備えている。窒化物成長404は、顕微鏡的大きさ以上の大きさがないこと、および/またはデバイス414の性能に有害な穴を有しないことがあり得る(窒化物層成長106、404内かまたは成長404の表面406上のいずれかにおいて)。1つ以上の窒化物層404の表面406および直接成長は、パターニングされない基板上に成長した1つ以上の窒化物層の直接成長の結晶質と同等の結晶質を有し、該1つ以上の窒化物層は、AFMによって測定されるように、5μm×5μmの面積に対して典型的な(RMS)表面粗さ<2nmを有し、どんな肉眼で見える表面穴も顕微鏡的大きさの表面穴も含まない。
1つ以上の窒化物層直接成長106、404は、単一の成長方向416を有し得、例えば、パターニングされた基板402のパターニングされた表面特徴420の底部418からの成長は、垂直と横方向の少なくとも2つの成長方向を有する横方向のエピタキシャル成長に対して、パターニングされた表面特徴420の上部422からの成長と同じ方向416を有し得る。しかしながら、窒化物層直接成長106、404は、窒化物の横方向のエピタキシャル成長の結晶質および表面の粗さと同等の結晶質および表面粗さとを有し得る。窒化物薄膜106、404は、従来のc面配向の窒化物半導体結晶上、またはa面もしくはm面などの無極性面、または任意の半極性面上などにおいて、任意の結晶学的窒化物方向に成長し得る。
窒化物層直接成長106、404は、1つ以上の窒化物層によって形成される窒化物薄膜であり得る。薄膜404、106は、後の窒化物成長408、410、412のための核生成層またはバッファ層としての働きをするに十分に厚くあり得るかもしくは薄くあり得、または単に薄膜106が実質的に合体するのに十分に薄くあり得る。典型的な薄膜厚さは、0.2μm〜10μmである。但し、本発明は、これらの典型的な厚さ範囲に限定されない。
窒化物テンプレート108、400、または窒化物層404は、後の成長、例えば、テンプレート400の表面406上もしくは直接成長404の光電子発光デバイス構造(LED層408〜412など)、またはトランジスタの成長のための基板であり得る。後の成長408〜412は、水素化気相エピタキシー(HVPE)、有機金属化学蒸着(MOCVD)および/または分子線エピタキシー(MBE)によるものであり得る。
営業的状況において、大量生産に対する営業的生産許容差を満足させる実質的に同一の結晶質を各々有する例えば数百の大量の基板400またはウェーハを再現可能に製造することが望ましい。バッチの各ウェーハまたは基板400は、例えば、実質的に同一の成長条件または実質的に同一の方法で動作する実質的に同一の成長リアクターから作り出され得る。本発明の方法は、複数のテンプレート108、400が再現可能に成長することを可能にし、各窒化物薄膜404、106が別個のパターニングされた基板402、100上で成長し、実質的に類似の結晶質を有し得る。これは、本発明以前には可能ではなかった。
(本発明のデバイスの実施形態)
図4は、本発明が光干渉の抑制によってLED414の活性領域から発光を抽出するためのパターニングされた基板と、パターニングされた基板402からの1つ以上の窒化物層直接成長106、404、408、410、412とを備えている、LEDなどのデバイス構造414を開示する方法もまた示し、窒化物層直接成長106、404は、横方向のエピタキシャルの成長領域がなく、n型層408上のp型層412(または図示されていないp型層上のn型層)と、p型層412とn型層408との間の活性層410と、LEDまたは他のデバイスを製造するために用いられる当該分野において公知の他の層とを備え得る。各窒素化層404、408、410、412は、発光デバイス結晶質と、残りの窒化物層が上方に成長するに十分滑らかな成長表面406、418とを有し得る。LED構造414はウェーハであり得、ウェーハからLEDデバイスは分離され得る。
従って、窒化物薄膜106は、様々なまたは傾斜組成(graded composition)を有する複数の層を備え得る。窒化物薄膜106は、異なる(Al,Ga,In,B)N組成の1つ以上の層を含み得るか、または窒化物薄膜106は、異なる(Al,Ga,In,B)N組成の層を含むヘテロ構造であり得る。窒化物薄膜106は、例えばFe、Si、およびMgなどの元素によってドープされ得る。このようにして、窒化物薄膜は、発光デバイスまたはトランジスタの製造のために1つ以上のデバイス層を備え得る。
従って、本発明は、窒化物薄膜106を有し、改良された光抽出効率および改良された結晶質を有する発光ダイオード(LED)構造414を成長させる方法を開示し、該方法は、300トルを超えるリアクター圧力で、または1気圧を超えるリアクター温度でさえ、パターニングされた基板100上に窒化物薄膜106を成長させることを包含する。パターン化された基板100、402は、横方向のエピタキシャル成長を含まない基板を含むがこれに限定されない、窒化物成長に適した任意の基板であり得る。
(参考文献)
次の参考文献は、本明細書に参考として援用される。
[1]K.Tadamoto、H.Okagawa、Y.Ohuchi、T.Tsunekawa、T.Joyuichi、Y.Imada、M.Kato、H.Kudo、およびT.Taguchi、Phys.Stat.Sol.(a)188、No.1、121〜125ページ(2001)。
[2]Motokazu Yamada、Tomotsugu Mitani、Yukio Narukawa、Shuji Shioji、Isamu Niki、Shinnya Sonobe、Kouichiro Deguchi、Masahiko SanoおよびTakashi Mukai、Jpn.J.Appl.Phys.Vol.41、Part2、No.12B、L 1431〜L 1433ページ、2002年12月15日。
[3]Woei−Kai Wang、Dong−Sing Wuu、Shu−Hei Lin、Pin Han、Ray−Hua Horng、Ta−Cheng Hsu、Donald Tai−Chan Huo、Ming−Jiunn Jou、Yuan−Hsin Yu、およびAikey Lin、IEEE Journal of Quantum Electronics、Vol.41、No.11、2005年11月。
[4]Chang−Soo Kim、Ji−Hyun Moon、Sang−Jun Lee、Sam−Kyu Noh、Je Won Kim、Kyunan Lee,Yong Dae Choi、およびJay P.Song、Mater.Res.Soc.Symp.Proc.Vol.864(著作権)2005 Materials Research Society。
(結論)
ここで、本発明の好ましい実施形態の説明を終える。本発明の1つ以上の実施形態の前述の説明は、例示および説明の目的のために提示された。網羅的であること、または開示された正確な形態に本発明を限定することは意図されない。上記の教示を考慮して、多くの修正および変更が可能である。本発明の範囲はこの詳細な説明によって限定されないで、むしろ本明細書に添付される特許請求の範囲によって限定されることが意図される。

Claims (19)

  1. 窒化物薄膜を用いて、改良された光抽出効率および改良された結晶質を有する発光ダイオード(LED)構造を成長させる方法であって、
    300トルを超えるリアクター圧力で、パターニングされた基板に窒化物薄膜を成長させることを包含する、方法。
  2. 前記窒化物薄膜は、1気圧のリアクター圧力で成長する、請求項1に記載の方法。
  3. 前記窒化物薄膜は、様々なまたは傾斜組成を有する複数の層を備えている、請求項1に記載の方法。
  4. 前記窒化物薄膜は、異なる(Al,Ga,In,B)N組成の層を含むヘテロ構造を備えている、請求項1に記載の方法。
  5. 前記窒化物薄膜は、鉄(Fe)、シリコン(Si)、またはマグネシウム(Mg)によってドープされる、請求項1に記載の方法。
  6. 前記窒化物薄膜は、異なる(Al,Ga,In,B)N組成の1つ以上の層を含む、請求項1に記載の方法。
  7. 前記窒化物薄膜は、水素化気相エピタキシー(HVPE)、有機金属化学蒸着(MOCVD)または分子線エピタキシー(MBE)による成長などの後の成長のための基板として用いられる、請求項1に記載の方法。
  8. 前記窒化物薄膜は、従来のc面配向窒化物半導体結晶上、または無極性面、もしくは任意の半極性面上などにおいて、任意の結晶学的窒化物方向に成長する、請求項1に記載の方法。
  9. 請求項1に記載の方法を用いて製造されたデバイス。
  10. (a)パターニングされた基板と、
    (b)該パターニングされた基板からの窒化物層直接成長であって、
    横方向のエピタキシャル成長のない領域と、
    実質的に合体された表面であって、該表面へのデバイス品質の窒化物層の後の堆積に十分であるほど滑らかである、合体された表面を備えている、窒化物層直接成長と
    を備えている、パターニングされた基板上の窒化物テンプレート。
  11. 前記窒化物層直接成長は、窒化物の横方向のエピタキシャル成長の結晶質および表面の粗さと同等の結晶質および表面の粗さを有する、請求項10に記載の窒化物テンプレート。
  12. 前記窒化物層直接成長は、核生成層またはバッファ層としての働きをするに十分に薄い薄膜である、請求項10に記載の窒化物テンプレート。
  13. 前記窒化物層直接成長は、単一の成長方向を有する、請求項10に記載の窒化物直接成長。
  14. 前記窒化物層直接成長は、顕微鏡的大きさ以上の大きさの穴がない、請求項10に記載の窒化物直接成長。
  15. 前記窒化物層直接成長は、前記デバイスの性能にとって有害な穴を有しない、請求項10に記載の窒化物直接成長。
  16. 前記窒化物層直接成長は、結晶質と、パターニングされていない基板からの窒化物層の直接成長の結晶質と同等の結晶質を有する、請求項10に記載の窒化物直接成長。
  17. 前記窒化物層直接成長は、300トルを超えるリアクター圧力においてである、請求項10に記載の窒化物直接成長。
  18. 前記窒化物層直接成長は、光電子デバイス用の基板を提供する、請求項10に記載の窒化物直接成長。
  19. (a)光干渉の抑制によってLEDの活性領域から発光を抽出するためのパターニングされた基板と、
    (b)該パターニングされた基板からの窒化物層直接成長であって、該窒化物層直接成長は、
    (1)横方向のエピタキシャル成長のない領域と、
    (2)n型層上のp型層またはp型層上のn型層と、
    (3)発光デバイス結晶質と、残りの窒化物層が上方に成長するのに十分な表面滑らかさとを有する各窒化物層と
    を備えている、窒化物層直接成長と
    を備えている、発光ダイオード(LED)構造。
JP2010503271A 2007-04-12 2008-04-14 (al,in,ga,b)nの堆積の方法 Withdrawn JP2010524267A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US91132307P 2007-04-12 2007-04-12
PCT/US2008/060233 WO2008128181A1 (en) 2007-04-12 2008-04-14 Method for deposition of (al,in,ga,b)n

Publications (1)

Publication Number Publication Date
JP2010524267A true JP2010524267A (ja) 2010-07-15

Family

ID=39852898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010503271A Withdrawn JP2010524267A (ja) 2007-04-12 2008-04-14 (al,in,ga,b)nの堆積の方法

Country Status (3)

Country Link
US (1) US20080251802A1 (ja)
JP (1) JP2010524267A (ja)
WO (1) WO2008128181A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5475569B2 (ja) * 2010-06-18 2014-04-16 株式会社東芝 窒化物半導体素子
KR101734558B1 (ko) * 2011-02-28 2017-05-11 엘지이노텍 주식회사 발광 소자
CN108110109B (zh) * 2017-12-29 2019-12-06 安徽三安光电有限公司 一种发光二极管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
DE10117596C1 (de) * 2001-04-07 2002-11-28 Itt Mfg Enterprises Inc Wipp- und/oder Tastschalter
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ, インク. Iii族窒化物製品及び同製品の作製方法

Also Published As

Publication number Publication date
WO2008128181A1 (en) 2008-10-23
US20080251802A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US7001791B2 (en) GaN growth on Si using ZnO buffer layer
US9406505B2 (en) Nitride semiconductor component and process for its production
US9129977B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
TWI479541B (zh) A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
CN100418191C (zh) 外延生长方法
US9741560B2 (en) Method of growing nitride semiconductor layer
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
US20060225643A1 (en) AlGaN substrate and production method thereof
TWI426162B (zh) 製備用於生長氮化鎵的基底和製備氮化鎵基底的方法
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
JP2004524250A (ja) 窒化ガリウム材料および方法
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2009510729A (ja) シリコン基板上に窒化インジウムガリウムアルミニウム薄膜を製造するための方法
CN101636849A (zh) 生长在模板上以减小应变的ⅲ族氮化物发光器件
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JP4996448B2 (ja) 半導体基板の作成方法
JP6284290B2 (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
Tang et al. Nitride nanocolumns for the development of light-emitting diode
JP2010524267A (ja) (al,in,ga,b)nの堆積の方法
KR100786797B1 (ko) 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법
JP2010251743A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR101216363B1 (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110705