TWI479541B - A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same - Google Patents

A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same Download PDF

Info

Publication number
TWI479541B
TWI479541B TW099109069A TW99109069A TWI479541B TW I479541 B TWI479541 B TW I479541B TW 099109069 A TW099109069 A TW 099109069A TW 99109069 A TW99109069 A TW 99109069A TW I479541 B TWI479541 B TW I479541B
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
group iii
iii nitride
layer
substrate
Prior art date
Application number
TW099109069A
Other languages
English (en)
Other versions
TW201041016A (en
Inventor
Ryuichi Toba
Masahito Miyashita
Tatsunori Toyota
Yoshitaka Kadowaki
Original Assignee
Dowa Holdings Co Ltd
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Holdings Co Ltd, Dowa Electronics Materials Co filed Critical Dowa Holdings Co Ltd
Publication of TW201041016A publication Critical patent/TW201041016A/zh
Application granted granted Critical
Publication of TWI479541B publication Critical patent/TWI479541B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

III族氮化物半導體成長用基板、III族氮化物半導體磊晶基板、III族氮化物半導體元件及III族氮化物半導體自撐基板、及該等之製造方法
本發明係關於一種III族氮化物半導體成長用基板、III族氮化物半導體磊晶基板、III族氮化物半導體元件及III族氮化物半導體自撐基板、及該等之製造方法。
通常，由以Al、Ga等與N之化合物組成之III族氮化物半導體所構成之例如III族氮化物半導體元件，被廣泛使用作為發光元件或電子裝置用元件。目前，此種III族氮化物半導體一般係藉由MOCVD法形成於例如由藍寶石所構成之結晶成長基板上。
但是，III族氮化物半導體與結晶成長基板(通常為藍寶石)由於晶格常數大不相同，因此有如下問題：會產生由該晶格常數之差所引起之差排，從而導致成長於結晶成長基板上之III族氮化物半導體層之結晶品質下降。
為了解決該問題，先前，廣泛使用例如於藍寶石基板上經由低溫多晶或非晶質狀態之緩衝層來成長GaN層之方法。但是，由於藍寶石基板之熱傳導率小，且具有絕緣性而無法流通電流，因此採取於藍寶石基板之一面形成n電極與p電極而使電流流通之構成，故難以流通大電流，且散熱性差，故不適合製作高輸出之發光二極體(LED)。
因此，採用雷射剝離法等之方法，該雷射剝離法係重新貼附於具有導電性且熱傳導率大之另外的支持基板，形成使電流流通於縱向之構造，將具有較GaN之能隙更大之量子能量的雷射光照射至形成於藍寶石基板上之GaN層，使其熱分解成Ga與氮，從而剝離藍寶石基板與III族氮化物半導體層。
另外，其他的先前技術，於專利文獻1～3中揭示有於藍寶石基板上經由金屬氮化物層來成長GaN層之技術。藉由該方法，與上述技術相較之下，可降低GaN層之差排密度，從而可成長高品質的GaN層。其原因在於：金屬氮化物層之CrN層等與GaN層之晶格常數及熱膨脹係數之差比較小。又，該CrN層可利用化學蝕刻液進行選擇性地蝕刻，故於利用化學剝離法之製程中為有用。
但是，於用以產生較藍色更短波長之區域(例如波長為400nm以下)之光的氮化物半導體元件中，越使應產生之光之波長短波長化，則越需要增大氮化物半導體元件之Alx Ga1-x N層之Al組成x。Al組成大致超過30原子%之Alx Ga1-x N之成長溫度係超過CrN之熔點之1050℃左右。因此，若於CrN層上成長含有Al組成大致超過30原子%之Alx Ga1-x N之III族氮化物半導體層，則於高溫環境下CrN會發生熔融、分布不均等，因而難以利用化學蝕刻加以去除，化學剝離變得困難。此表示當採用化學剝離法時，CrN層僅可用於氮化物半導體元件之Alx Ga1-x N層之Al組成x的值約在0.3以下之情形，從而使得所製造之發光元件具有波長限制。因此，當於元件形成製程中採用化學剝離法時，並無法使用CrN來作為用以成長出成長溫度較高之高Al組成之Alx Ga1-x N的緩衝層，故要求一種即使進行超過1050℃之高溫之熱處理，亦可利用化學蝕刻而容易地去除，且適合於化學剝離法之材料。
亦考慮使用高熔點之金屬來代替CrN，但是高熔點之金屬(Zr、Hf等)在利用化學蝕刻進行溶解去除時，必需使用腐蝕性強之氫氟酸系蝕刻液。在進行化學剝離時，於使用上述氫氟酸系蝕刻液之情況下，對於基板或電極等之腐蝕性會較強，故需要保護對策，因此，認為製造成本會相應變高，製造步驟之自由度會相應降低。
專利文獻1：WO2006/126330號公報
專利文獻2：日本特開2008-91728號公報
專利文獻3：日本特開2008-91729號公報
本發明之目的在於解決上述問題，提供一種不僅對於成長溫度為1050℃以下之AlGaN或GaN或GaInN，且對於成長溫度較高之高Al組成之Alx Ga1-x N，皆可於元件製造步驟中採用化學剝離法之結晶性良好的III族氮化物半導體磊晶基板、III族氮化物半導體元件、III族氮化物半導體自撐基板及用於製造該等之III族氮化物半導體成長用基板、以及高效率地製造該等之方法。
為了達成上述目的，本發明之主要構成如下。
(1)一種III族氮化物半導體成長用基板，其特徵在於，具備：至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板、以及形成於上述表面部分上之鈧氮化物膜。
(2)如上述(1)之III族氮化物半導體成長用基板，其中，上述鈧氮化物膜具有面方位為{111}之結晶方位。
(3)如上述(1)或(2)之III族氮化物半導體成長用基板，其中，上述III族氮化物半導體之表面之面方位為{0001}。
(4)如上述(1)、(2)或(3)之III族氮化物半導體成長用基板，其中，於上述鈧氮化物膜上進一步具備初始成長層，該初始成長層係由以Alx Ga1-x N(0≦x≦1)組成之至少一層之緩衝層所構成。
(5)如上述(1)至(4)中任一項之III族氮化物半導體成長用基板，其中，上述鈧氮化物膜之厚度為3～100nm。
(6)如上述(1)至(5)中任一項之III族氮化物半導體成長用基板，其中，上述結晶成長基板之基底基板係藍寶石、Si、SiC、GaN中之任一者。
(7)如上述(1)至(6)中任一項之III族氮化物半導體成長用基板，其中，上述至少表面部分係由AlN所構成。
(8)如上述(1)至(7)中任一項之III族氮化物半導體成長用基板，其中，上述鈧氮化物膜係由三角錐狀之複數個微晶部所構成，該複數個微晶部係相同地形成於上述表面部分上。
(9)一種III族氮化物半導體磊晶基板，其特徵在於，於如上述(1)至(8)中任一項之III族氮化物半導體成長用基板上，具備至少一層之III族氮化物半導體層。
(10)一種III族氮化物半導體自撐基板，其特徵在於，其係使用上述(1)至(8)中任一項之III族氮化物半導體成長用基板所製作。
(11)一種III族氮化物半導體元件，其特徵在於，其係使用上述(1)至(8)中任一項之III族氮化物半導體成長用基板所製作。
(12)一種III族氮化物半導體成長用基板之製造方法，其特徵在於，具備如下步驟：於至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板上，形成由Sc材料所構成之金屬層之步驟；以及於含有氨氣之環境氣氛氣體中，加熱上述金屬層，實施氮化處理而形成鈧氮化物膜之步驟。
(13)如上述(12)之III族氮化物半導體成長用基板之製造方法，其中，上述含有氨氣之環境氣氛氣體為進一步含有選自惰性氣體及氫氣之一種以上的混合氣體。
(14)如上述(12)或(13)之III族氮化物半導體成長用基板之製造方法，其中，加熱上述金屬層時之最高溫度為850～1300℃之範圍，且於850℃以上時之加熱時間為1～120分鐘。
(15)如上述(12)、(13)或(14)之III族氮化物半導體成長用基板之製造方法，其進一步具備：於實施上述氮化處理之步驟後，在上述鈧氮化物膜上形成初始成長層之步驟，該初始成長層係由以Alx Ga1-x N(0≦x≦1)組成之至少一層之緩衝層所構成。
(16)一種III族氮化物半導體元件之製造方法，其特徵在於，具備如下步驟：於至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板上，形成由Sc材料所構成之金屬層之步驟；於含有氨氣之環境氣氛氣體中，加熱上述金屬層，實施氮化處理而形成鈧氮化物膜，製作III族氮化物半導體成長用基板之步驟；於上述III族氮化物半導體成長用基板之上方，磊晶成長至少一層之III族氮化物半導體層，製作III族氮化物半導體磊晶基板之步驟；對上述至少一層之III族氮化物半導體層進行元件分離之步驟；於上述III族氮化物半導體層側形成支持基板之步驟；以及對上述鈧氮化物膜進行選擇蝕刻，藉此以化學剝離來分離上述III族氮化物半導體層與上述結晶成長基板，獲得III族氮化物半導體元件之步驟。
(17)如上述(16)之III族氮化物半導體元件之製造方法，其中，於製作上述III族氮化物半導體磊晶基板之步驟中，包括於最高溫度900～1300℃之範圍成長上述III族氮化物半導體層。
(18)如上述(16)或(17)之III族氮化物半導體元件之製造方法，其進一步具備：於實施上述氮化處理之後，在上述鈧氮化物膜上形成初始成長層之步驟，該初始成長層係由以Alx Ga1-x N(0≦x≦1)組成之至少一層之緩衝層所構成。
(19)如上述(18)之III族氮化物半導體元件之製造方法，其中，上述初始成長層係由第1緩衝層及成長於該第1緩衝層上之第2緩衝層所構成，上述第1緩衝層之成長溫度為900～1260℃之範圍，上述第2緩衝層之成長溫度為1030～1300℃之範圍，且上述第1緩衝層之成長溫度係與上述第2緩衝層之成長溫度相等或較低。
(20)一種III族氮化物半導體自撐基板之製造方法，其特徵在於，具備如下步驟：於至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板上，形成由Sc材料所構成之金屬層之步驟；於含有氨氣之環境氣氛氣體中，加熱上述金屬層，實施氮化處理而形成鈧氮化物膜，製作III族氮化物半導體成長用基板之步驟；於上述III族氮化物半導體成長用基板之上方，磊晶成長至少一層之III族氮化物半導體層之步驟；以及對上述鈧氮化物膜進行選擇蝕刻，藉此以化學剝離來分離上述III族氮化物半導體層與上述結晶成長基板，獲得III族氮化物半導體自撐基板。
(21)如上述(20)之III族氮化物半導體自撐基板之製造方法，其中，於製作上述III族氮化物半導體磊晶基板之步驟中，包括於最高溫度900～1300℃之範圍成長上述III族氮化物半導體層。
本發明之III族氮化物半導體成長用基板，藉由具備至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板、以及形成於表面部分上之鈧氮化物膜，而不會大幅損害其後所形成之III族氮化物半導體層Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之結晶性，且可輕易利用化學剝離自結晶成長基板剝離III族氮化物半導體層。
並且，在進行化學剝離時，藉由將酸性溶液使用作為蝕刻液，而可輕易自結晶成長基板剝離III族氮化物半導體層。蝕刻液，例如可使用鹽酸水溶液、硝酸水溶液、硫酸與硝酸之混合酸、有機酸等，可適當選擇不會溶解所使用之支持基板或電極材料等而僅會溶解ScN的酸性溶液。
另外，根據本發明，藉由使用上述III族氮化物半導體成長用基板而可提供一種結晶性良好之III族氮化物半導體磊晶基板、III族氮化物半導體元件及III族氮化物半導體自撐基板，其等可利用化學剝離而去除基板，且可超越使用CrN材料時之波長限制而覆蓋可由III族氮化物半導體材料所覆蓋之波帶全域(200nm～1.5μm)，換言之，可覆蓋包含自1200℃以上之高溫下所成長之AlN至500℃左右所成長之InN的Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之全部組成域之成長溫度帶。
並且，根據本發明，藉由具備如下步驟，即，於至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板上形成由Sc材料所構成之金屬層之步驟、以及對上述金屬層實施氮化處理之步驟，可製造出不會大幅損害其後所形成之III族氮化物半導體層Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之結晶性、且可輕易利用化學剝離自結晶成長基板剝離III族氮化物半導體層之III族氮化物半導體成長用基板。
除此以外，本發明藉由使用上述III族氮化物半導體成長用基板進行化學剝離，而可高效率地製造出可超越使用CrN材料時之波長限制而覆蓋可由III族氮化物半導體材料所覆蓋之波帶全域(200nm～1.5μm)之結晶性良好的III族氮化物半導體磊晶基板、III族氮化物半導體元件及III族氮化物半導體自撐基板。
其次，一面參照圖式一面說明本發明之III族氮化物半導體成長用基板之實施形態。此處，本發明中之III族氮化物半導體磊晶基板，係指於上述III族氮化物半導體成長用基板上成長出至少1層之III族氮化物半導體層者，III氮化物半導體元件，係指對上述III氮化物半導體磊晶基板實施電極蒸鍍等元件製程者、以及進行元件分離者，而且，III族氮化物半導體自撐基板，係指於上述III族氮化物半導體成長用基板上成長出至少50μm以上厚度之III族氮化物半導體層之後，剝離該III族氮化物半導體成長用基板而得者。圖1，係示意地顯示該發明之III族氮化物半導體成長用基板之剖面構造。
圖1所示之III族氮化物半導體成長用基板1，至少表面部分、圖1中之表面部分2為至少含有Al之III族氮化物半導體，具備具有該表面部分之結晶成長基板3、以及形成於表面部分2上之由鈧氮化物所構成之氮化物膜4，藉由採用上述構成，而不會大幅損害形成於鈧氮化物膜4上方之III族氮化物半導體層之結晶性，且可利用化學剝離自III族氮化物半導體層剝離結晶成長基板3。再者，圖中之影線係為了方便說明而繪出者。
III族氮化物半導體成長用基板1，較佳為進一步具備初始成長層5，其係由形成於上述鈧氮化物膜4上之以Alx Ga1-x N(0≦x≦1)所組成之至少一層、圖1中為2層之緩衝層5a、5b所構成。其原因在於：可提高成長於其上之氮化物半導體層之結晶性。該等緩衝層之Al組成可根據其上所形成之材料來適當選擇。再者，亦可含有少量之In。
結晶成長基板3例如可為：於藍寶石、Si、SiC或GaN、AlGaN之類用於III族氮化物半導體成長之材料的基底基板6上，具有至少含有Al之III族氮化物半導體2之板模基板(template substrate)；III族氮化物半導體2之單晶基板；或者將藍寶石之表面氮化所形成之表面氮化藍寶石基板。圖1表示結晶成長基板3為於藍寶石基板6上具有AlN單晶層2之AlN板模基板之情形。由該至少含有Al之III族氮化物半導體所構成之表面部分2，係具有可使成長於其上方之AlGaN層之結晶缺陷降低的效果。
結晶成長基板3，更佳為，至少表面部分2係由Al組成在50原子%以上之Alx Ga1-x N(0.5≦x≦1)所構成，再更佳為，由80原子%以上之Alx Ga1-x N(0.8≦x≦1)所構成。其原因在於：當與成長於其上方之III族氮化物半導體層之Al組成為同等程度時，會是同質磊晶成長，從而可成長差排缺陷密度較少之具有良好結晶性之層。另外，若Al組成高於成長於其上方之III族氮化物半導體層之Al組成，則可期待藉由壓縮應力而進一步減少差排之效果，並且於III族氮化物半導體材料中成長溫度最高，成長於其上之III族氮化物半導體層在成長時不會劣化，因此表面部分2最佳為由AlN構成。
鈧氮化物(ScN)膜4，可藉由對金屬Sc膜進行氮化處理而獲得。ScN材料具有熔點高、且可將多種酸性溶液使用作為蝕刻液來進行溶解去除之優異的物性。另外，ScN結晶為岩鹽構造，當結晶成長基板3之至少表面部分2係含有Al之III族氮化物半導體材料時，其排列於具有與該含有Al之III族氮化物半導體之結晶構造相同之三次旋轉軸的(111)面方位，且a軸之晶格常數及線膨脹係數接近於上述含有Al之III族氮化物半導體之晶格常數及線膨脹係數。與使用CrN之情況不同，當於藍寶石基板上不經由含有Al之III族氮化物半導體材料而直接形成ScN時，由於ScN與藍寶石之晶格常數差較大，因此ScN之配向性較差，難以於其上成長出優質的III族氮化物半導體層。
鈧氮化物膜4之厚度較佳為3～100nm。其原因在於：若未達3nm，則會發生如下情況，即，鈧氮化物膜4過薄而導致蝕刻液難以進入，或者金屬Sc層之厚度因氮化處理而成為不連續狀態，導致作為基底基板之結晶成長基板表面露出，III族氮化物半導體層會直接成長於結晶成長基板上，從而難以進行化學剝離。另一方面，若超過100nm，則可能無法期待由鈧氮化物膜自身之固相磊晶引起之高結晶化，其上之III族氮化物半導體層之結晶性會惡化，缺陷會增加。另外，該鈧氮化物膜4可藉由使用濺鍍法或真空蒸鍍法等方法於結晶成長基板3上形成金屬Sc層並進行氮化處理而形成。
圖1中雖未圖示，但藉由在具有上述構成之III族氮化物半導體成長用基板1上具備至少一層之III族氮化物半導體層，可獲得本發明之III族氮化物半導體磊晶成長基板。
同樣地，圖1中雖未圖示，但可使用具有上述構成之III族氮化物半導體成長用基板1而獲得本發明之III族氮化物半導體自撐基板及III族氮化物半導體元件。
其次，一面參照圖式，一面說明本發明之III族氮化物半導體成長用基板之製造方法之實施形態。
本發明之III族氮化物半導體成長用基板1，如圖1所示，具備如下步驟：於至少表面部分2係由含有Al之III族氮化物半導體所構成之結晶成長基板3上，形成由Sc材料所構成之單一金屬層之步驟；以及對上述金屬層進行氮化處理，藉以形成鈧氮化物膜4之步驟，藉由採用上述構成，而不會大幅損害形成於其上方之III族氮化物半導體層之結晶性，且可利用化學剝離自III族氮化物半導體層剝離結晶成長基板3。
基底基板6例如可使用藍寶石、Si、SiC、GaN、AlGaN、AlN等。就基板籌集成本之觀點而言，尤其可較佳地使用藍寶石或Si。由Sc材料所構成之金屬層可藉由濺鍍法來形成。亦可利用蒸鍍法，但濺鍍法更佳。
Sc材料之氮化處理，可藉由於含有氨氣且含有惰性氣體(選自N2 、Ar、He、Ne等稀有氣體中之一種以上)與氫氣之一種或兩種之混合氣體、或氨氣中加熱來進行。由於Sc材料具有昇華性，因此於升溫過程中，宜自低於昇華溫度之溫度起開始流入上述混合氣體或氨氣。藉此，Sc被氮化而成為ScN，故成為於高溫下仍穩定之材料。另外，亦可自室溫起開始流入上述混合氣體或氨氣，若自氨之分解溫度即500℃附近開始流入上述混合氣體或氨氣，則可防止氨氣之浪費使成本降低，故較佳。加熱溫度(基底基板表面溫度)之最高溫度較佳為850～1300℃。於未達850℃時，有無法充分氮化之情況，於超過1300℃時，有因高溫而導致設備壽命變短之情況。於850℃以上時，上述加熱之時間較佳為1～120分鐘之範圍。於未達1分鐘時，有無法充分氮化之情況，於超過120分鐘時，亦無特別之效果，在生產性方面不利。惰性氣體之種類並無特別限定，可使用N、Ar等。氨氣之濃度較佳為0.01～100容量%之範圍。於未達上述下限值時，有無法充分氮化之情況。於氨氣之濃度過高時，有氮化處理後之表面之表面粗糙度變大之情況，氨氣之濃度更佳為0.01～90容量%。另外，上述混合氣體中亦可含有20容量%以下之氫。
再者，即使在上述氮化並不充分之條件下，只要可確認Sc材料之至少表面為排列於(111)面方位之ScN，則可使III族氮化物半導體成長。
較佳為進一步具備於鈧氮化物膜4上形成初始成長層5之步驟，該初始成長層5係由以Alx Ga1-x N材料(0≦x≦1)組成之至少一層之緩衝層所構成。其原因在於可提高其後所形成之III族氮化物半導體層之結晶性，其成長溫度較佳為900～1300℃之範圍。再者，上述初始成長層可藉由MOCVD法、HVPE法(氫化物氣相磊晶法)、PLD法(脈衝雷射沈積法)等公知之成長法來成長。
本發明之III氮化物半導體成長用基板1可使用上述方法製造。
其次，如圖2(a)所示，本發明之III族氮化物半導體磊晶基板8之製造方法具備如下步驟：於藉由上述方法所製作之III族氮化物半導體成長用基板1的上方，磊晶成長至少一層之III族氮化物半導體層7，藉由具有上述構成，而可製造出結晶性良好之III族氮化物半導體磊晶基板，其可超越下述之為了利用化學剝離去除結晶成長用基板3而使用CrN材料時之溫度限制(波長限制)，覆蓋全部組成域之III族氮化物半導體材料之成長溫度帶。
III族氮化物半導體層7較佳為於最高溫度900～1300℃之範圍藉由MOCVD法、HVPE法、PLD法、MBE法等而成長。
較佳為進一步具備於鈧氮化物膜4上形成初始成長層5之步驟，該初始成長層5係由以Alx Ga1-x N材料(0≦x≦1)組成之至少一層之緩衝層所構成。其原因在於可提高其後所形成之III族氮化物半導體層7之結晶性，其成長溫度較佳為900～1300℃之範圍。
初始成長層5可形成為一層，但就其後所形成之III族氮化物半導體層7之結晶性提高之觀點而言，較佳為形成為兩層以上。在初始成長層5形成為兩層時，較佳為：由第1緩衝層5a及成長於該第1緩衝層5a上之第2緩衝層5b所構成，第1緩衝層5a之成長溫度為900～1260℃之範圍，第2緩衝層5b之成長溫度為1000～1300℃之範圍，且第1緩衝層5a之成長溫度小於第2緩衝層5b之成長溫度。其原因在於：於成長第1緩衝層5a之成長初始階段，藉由在比較低的溫度下成長，以促進形成複數之成長初始核並謀求提高結晶性，於其後成長第2緩衝層5b時，藉由使成長溫度升高，以填埋複數之初始核之間出現之槽、凹陷，藉此可提高結晶性並提高平坦性。另外，緩衝層亦可形成為3層以上，此時，較佳為依次提高成長溫度。在初始成長層5形成為一層時，成長溫度較佳為1000～1300℃之範圍。
本發明之III族氮化物半導體磊晶基板8可使用上述方法製造。
其次，如圖2(a)及圖2(b)所示，本發明之III族氮化物半導體元件9之製造方法具備如下步驟：對藉由上述方法所製成之III族氮化物半導體磊晶基板8，使至少一層之III族氮化物半導體層7進行元件分離之步驟；於III族氮化物半導體層7側形成支持基板10之步驟；以及對鈧氮化物膜4進行選擇蝕刻，藉此以化學剝離將III族氮化物半導體層7(於圖2(b)所示之情況下為III氮化物半導體層7及緩衝層5)與結晶成長基板3加以分離，而獲得III族氮化物半導體元件9之步驟，藉由採用上述構成，可高效率地製造結晶性良好之III族氮化物半導體元件，其可超越為了利用化學剝離去除結晶成長用基板3而使用CrN材料時之溫度限制(波長限制)，覆蓋全部組成域之III族氮化物半導體材料之成長溫度帶。
如圖2(a)及圖2(b)所示，至少一層之III族氮化物半導體層7例如可作為n-AlGaN層11、AlInGaN系量子井活性層12、P-AlGaN層13。再者，該等III族氮化物半導體層11、12及13之導電型之積層順序亦可相反。另外，支持基板10較佳為使用具有散熱性之材料形成。
本發明之III族氮化物半導體元件9可使用上述方法製造。
其次，本發明之III族氮化物半導體自撐基板之製造方法具備如下步驟：於藉由上述方法所製成之III族氮化物半導體成長用基板之上方，磊晶成長至少一層之III族氮化物半導體層之步驟；對鈧氮化物膜4進行選擇蝕刻，藉此以化學剝離將III族氮化物半導體層與結晶成長基板加以分離，獲得III族氮化物半導體自撐基板之步驟，藉由採用上述構成，可高效率地製造出結晶性良好之III族氮化物半導體自撐基板，其可超越為了利用化學剝離去除結晶成長用基板3而使用CrN材料時之溫度限制(波長限制)，覆蓋全部組成域之III族氮化物半導體材料之成長溫度帶。
III族氮化物半導體層之厚度設定為50μm以上，以便確保操作性。
本發明之III族氮化物半導體自撐基板可使用上述方法製造。
再者，以上例示出代表性之實施形態，但本發明並不限定於該實施形態。
實施例
(實施例1)
於藍寶石上，利用MOCVD法成長AlN單晶層(厚度：1μm)，製成AlN(0001)板模基板來作為氮化物半導體成長用基板。於所得之AlN板模基板上，利用濺鍍法形成表1所示之厚度之Sc，其後，將其設置於MOCVD裝置內，使氮氣及氨氣之混合氣體以表1所記載之流量流入，於該環境氣氛下升溫至表1之溫度(基板表面溫度)，於壓力200Torr下將該溫度保持10分鐘來實施氮化處理。其後，經過70分鐘冷卻至室溫，然後自MOCVD裝置中取出，獲得試樣1-1～1-5之5種試樣。
(評估)
為了確認鈧氮化物膜之結晶化及結晶方位，利用X光繞射裝置分別對上述5種試樣進行2θ/ω掃描測定。圖3為測定結果，橫軸表示2θ之角度，縱軸表示X光之繞射強度。於試樣1-1～1-4中，除由使用作為基底基板之AlN板模之藍寶石及AlN產生之繞射波峰以外，亦可觀察到ScN之(111)及(222)之繞射波峰。由該結果可知，Sc膜被氮化而成為具有面方位為(111)之結晶方位之ScN。
於氮化處理溫度低至830℃之試樣1-5，無法看到ScN(111)及(222)之X光繞射波峰，未形成(111)配向之ScN。
另外，使用掃描型電子顯微鏡(SEM)放大10萬倍來觀察試樣1-1～1-4之表面，將其結果示於圖4～圖7。尤其於圖4中，於鈧氮化物膜之表面存在三角錐形狀之複數個凸部，各凸部之大小大致相同，且無間隙地排列著。上述凸部平均地分布於基底基板之整個表面。三角錐群之底邊之方向係由兩種方向構成，且底邊之方向係沿著基底之AlN(0001)之<1-100>方向群。另外，三角錐之底面以外之面係由大致{100}面構成。
於室溫下將試樣1-1～1-4浸漬於下述之蝕刻液後，確認到對於上述4種試樣中之任一者，均可利用所有蝕刻液來去除ScN膜。
<蝕刻液>
氫氟酸(46%)、緩衝氫氟酸(NH4 HF2 ：17.1%、NHF4 ：18.9%)、硝酸(61%)、鹽酸(36%)、硫酸(96%)、硫酸與硝酸之混合酸(上述硫酸：上述硝酸=9：1)、蘋果酸、檸檬酸、酒石酸(%為質量%)
如此，本案之ScN膜可藉由廣範圍之酸溶液而去除，且可對應於所使用之支持基板、電極、接合材料來選擇。
(實施例2)
與實施例1同樣地，於AlN(0001)板模基板上利用濺鍍法形成表2所示之金屬種及厚度之單一金屬層。對於以此方式所形成之試樣，與實施例1同樣地於表2之條件下實施氮化處理。但是，試樣2-2係不進行氮化之比較例，其於氫氣中進行熱處理。之後，繼續利用MDCVD法於表2所示之條件下，進一步形成由AlN材料所構成之緩衝層(1μm)，獲得試樣2-1～2-3。Al之原料氣體為TMA。
(評估)
針對試樣2-1～2-3之AlN緩衝層，對AlN之(0002)面及(10-12)面進行X光搖擺曲線測定，利用AFM進行表面平坦性之評估，並將其結果示於表3。如表3所示，金屬氮化物層為ScN之試樣2-1之X光搖擺曲線的半值寬度係與金屬氮化物層為CrN之試樣2-3大致相同，試樣2-1之AlN緩衝層之結晶性係與試樣2-3大致同等，為良好。
於試樣2-1～2-3上形成850μm之SiO2 圖案作為遮罩，並以乾式蝕刻對AlN緩衝層進行蝕刻，形成露出有金屬氮化物層之槽部。其後，於AlN緩衝層上形成含有Au之接合層，接合於支持基板。支持基板係選擇蝕刻時對水溶液具有耐受性之材料。支持基板及蝕刻液之組合如下述條件1～4所示。
條件1　含有氫氟酸：HF(46質量%)之水溶液(支持基板：Mo，接合層：Au-Sn)
條件2　含有硝酸：HNO3 (61質量%)之水溶液(支持基板：Si，接合層：Au-Au)
條件3　含有鹽酸：HCl(36質量%)之水溶液(支持基板：Si，接合層：Au-Au)
條件4　含有Cr蝕刻液：(NH4 )2 Ce(NO3 )6 (14質量%)、HNO3 (3質量%)之水溶液
(支持基板：Si，接合層：Au-Au)
於該等條件1～4中，水溶液之溫度設為25℃，將試樣2-1～2-3浸漬24小時。
其結果示於表4。於表4中，將可分離AlN緩衝層與成長用基板之情況記作○，將無法分離之情況記作╳。試樣2-1，於所有條件下均可剝離。試樣2-2，因金屬Sc昇華而導致被蝕刻層即金屬層消失，且於AlN板模上直接形成有AlN緩衝層，故推定無法剝離。試樣2-3，於高溫下CrN溶解，無法覆蓋整個表面，且局部性地於AlN板模上直接形成有AlN緩衝層，故推定無法剝離。
(實施例3)
與實施例1同樣地，於AlN(0001)板模基板上利用濺鍍法形成表5所示之厚度之SG金屬層後，於表5所示之條件下進行氮化處理。於以此方式所形成之試樣上，於表5所示之條件下形成1層或2層之由AlN材料所構成之緩衝層，獲得試樣3-1、3-2。再者，表5中記載之條件以外之成膜條件與實施例2相同。
(評估)
將試樣3-1之AFM之試樣表面照片示於圖8。觀察原子台階(step)可知，獲得於原子級平坦之AlN層。另一方面，關於試樣3-2，由表面之粗糙所引起之凹凸大，難以利用AFM進行測定。
針對試樣3-1、3-2之AlN緩衝層，以與試樣2-1～2-3之情形相同之方法進行X光搖擺曲線之評估，將其結果以及利用AFM所測定之Ra之結果示於表6。金屬層上之AlN緩衝層為2層之試樣3-1，與AlN緩衝層為1層之試樣3-2相較之下，Ra得到大幅改善。藉由將AlN緩衝層形成為2層，可提高AlN緩衝層之表面平坦性。
(實施例4)
與實施例1同樣地，於直徑為2英吋之AlN(0001)板模基板上，利用濺鍍法形成15nm厚度之Sc金屬層後，於MOCVD裝置內，在壓力200Torr、基板溫度1150℃下進行10分鐘之氮化處理。此時，NH3 與N2 之混合比以體積%計分別為30、70。
氮化處理後將基板溫度降溫至1020℃，於壓力10Torr之條件下，於鈧氮化物膜上成長80nm之AlN作為第1緩衝層，之後，將基板溫度升溫至1200℃，成長920nm之AlN層作為第2緩衝層。AlN成長時之V/III比為120，成長速度為約1000nm/hr。
繼而，於MOCVD爐內成長2.5μm之n型AlGaN包覆層，並成長AlInGaN/AlGaN之MQW(多重量子井)發光層、p-AlGaN電子阻擋層、p-AlGaN包覆層.接觸層(p型層之總厚度為0.25μm)，獲得紫外LED構造之磊晶基板。
利用乾式蝕刻對該磊晶基板之磊晶層進行槽加工成柵格狀，直至AlN板模部為止，並一次分離成各個LED晶片。接著，於p型接觸層上形成Rh系歐姆電極後，利用真空熱壓法，經由AuSu系接合層而與低電阻率p型Si基板接合。將槽加工部作為蝕刻通道，使用鹽酸來選擇性地溶解鈧氮化物膜，使成長用基板與LED構造磊晶部分離並轉移至Si支持基板側。再者，於Si基板之背面側形成有成為正極之歐姆電極。
利用乾式蝕刻去除AlN層之至少一部分，並於所露出之n型AlGaN包覆層部形成Ti/Al系之歐姆電極。利用刀式切片機沿一次分離槽進行切晶，並單片化成LED晶片。對所獲得之縱型構造之紫外LED之特性進行評估後，如圖9所示呈現波峰波長為326nm之發光光譜。另外，若光輸出於順向驅動電流If 為20mA時為2.5mW，則該波帶之LED有非常良好之結果。再者，於使用Cr時，在到達紫外LED構造磊晶成長之前會經歷1200℃之基板溫度，且不會到達其後之製程，從而無法形成該波長之LED。
(實施例5)
與實施例1同樣地，於直徑為2英吋之AlN(0001)板模基板上，利用濺鍍法形成15nm厚度之Sc金屬層之後，於MOCVD裝置內，在壓力200Torr、基板溫度1150℃下進行10分鐘之氮化處理。此時，NH3 與N2 之混合比以體積%計分別為30、70。
氮化處理後將基板溫度降溫至1020℃，於壓力10Torr之條件下，於鈧氮化物膜上成長80nm之AlN作為第1緩衝層，之後，將基板溫度升溫至1200℃，成長920nm之AlN層作為第2緩衝層。AlN成長時之V/III比為120，成長速度為約1000nm/hr。Al之原料氣體為TMA。
進而，將基板溫度升溫至1250℃後，一面保持V/III比，一面使TMA之供給量達2倍，經過48小時而形成厚度100μm之AlN層。冷卻、取出後，浸漬於鹽酸中，藉此而選擇性地蝕刻鈧氮化物膜，剝離成長用之AlN板模基板，獲得直徑為2英吋之AlN單晶之自撐基板。
(實施例6)
與實施例1同樣地，直徑為2英吋之AlN(0001)板模基板上，利用濺鍍法形成20nm厚度之Sc金屬層之後，於MOCVD裝置內，在壓力200Torr、基板溫度1200℃下進行10分鐘之氮化處理。
氮化處理後將基板溫度降溫至900℃，進行10分鐘之GaN層初始成長，之後，於基板溫度為1040℃下進行2小時之GaN厚膜成長(約7μm厚度)。冷卻、取出後，將該試樣置於HVPE爐內，以20℃/min之升溫速度將基板溫度升溫至1040℃。再者，與基板加熱同時地，將Ga原料源極部之溫度加熱至850℃。另外，作為環境氣體之流量，使N2 為300sccm，使H2 為100sccm，於試樣升溫過程中，自達到600℃之時間點起，使NH3 為1000sccm。於基板溫度為1040℃下需要約5分鐘之系統溫度穩定，然後以40sccm之流量向Ga源極部開始供給HCl，開始進行GaN之成長。於2小時後，停止供給HCl，結束成長，並以25℃/min之冷卻速度進行冷卻。於基板溫度達600℃之時間點停止供給NH3 氣體。結束冷卻、取出，將該試樣浸漬於鹽酸中，藉此而選擇性地蝕刻鈧氮化物膜，剝離成長用之AlN板模基板，獲得直徑為2英吋、厚度為163μm之GaN單晶之自撐基板。
以上，於實施形態及實施例中呈現出具體例並對本發明進行了詳細說明，但本發明並不限定於上述發明之實施形態及實施例，於不脫離本發明之範疇之範圍內可進行所有的變更或變形。
[產業上之可利用性]
本發明之III族氮化物半導體成長用基板，藉由具備：至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板、以及形成於表面部分上之鈧氮化物膜，故不會大幅損害其後形成之III族氮化物半導體層Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之結晶性，且可輕易利用化學剝離自結晶成長基板剝離III族氮化物半導體層。
並且，在進行化學剝離時，將酸性溶液使用作為蝕刻液，藉此可輕易地自結晶成長基板剝離III族氮化物半導體層。蝕刻液，例如可使用鹽酸水溶液、硝酸水溶液、硫酸與硝酸之混合酸、有機酸等，可適當選擇不會溶解所使用之支持基板或電極材料等而僅會溶解ScN的酸性溶液。
另外，根據本發明，藉由使用上述III族氮化物半導體成長用基板而可提供一種結晶性良好之III族氮化物半導體磊晶基板、III族氮化物半導體元件及III族氮化物半導體自撐基板，其等係可利用化學剝離而去除基板，且可超越使用CrN材料時之波長限制而覆蓋可由III族氮化物半導體材料所覆蓋之波帶全域(200nm～1.5μm)，換言之，可覆蓋包含自1200℃以上之高溫下所成長之AlN至500℃左右所成長之InN的Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之全部組成域之成長溫度帶。
並且，根據本發明，藉由具備如下步驟，即，於至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板上形成由Sc材料所構成之金屬層之步驟、以及對上述金屬層實施氮化處理之步驟，故可製造出不會大幅損害其後形成之III族氮化物半導體層Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)之結晶性、且可利用化學剝離自結晶成長基板容易地剝離III族氮化物半導體層之III族氮化物半導體成長用基板。
以外，本發明使用上述III族氮化物半導體成長用基板進行化學剝離，由此可高效率地製造出可超越使用CrN材料時之波長限制而覆蓋可由III族氮化物半導體材料所覆蓋之波帶全域(200nm～1.5μm)之結晶性良好的III族氮化物半導體磊晶基板、III族氮化物半導體元件及III族氮化物半導體自撐基板。
1．．．III族氮化物半導體成長用基板
2．．．表面部分
3．．．結晶成長基板
4．．．鈧氮化物膜
5．．．初始成長層
5a．．．第1緩衝層
5b．．．第2緩衝層
6．．．基底基板
7．．．III族氮化物半導體層
8．．．III族氮化物半導體磊晶基板
9．．．III族氮化物半導體元件
10．．．支持基板
11．．．n-AlGaN層
12．．．AlInGaN系量子井活性層
13．．．p-AlGaN層
圖1，係顯示本發明之氮化物半導體用基板之剖面構造的示意圖。
圖2，係顯示本發明之氮化物半導體元件構造體之製造步驟的示意圖。
圖3，係顯示藉由X光繞射裝置所進行之2θ/ω掃描測定之結果之圖。
圖4，係本發明之試樣之表面SEM照片。
圖5，係本發明之試樣之表面SEM照片。
圖6，係本發明之試樣之表面SEM照片。
圖7，係本發明之試樣之表面SEM照片。
圖8，係本發明之試樣之藉由AFM所得之表面高度圖像。
圖9，係顯示本發明之試樣之發光光譜之圖。
1．．．III族氮化物半導體成長用基板
2．．．表面部分
3．．．結晶成長基板
4．．．鈧氮化物膜
5．．．初始成長層
5a．．．第1緩衝層
5b．．．第2緩衝層
6．．．基底基板

Claims (18)

  1. 一種III族氮化物半導體成長用基板，具備：結晶成長基板，其至少具有由含有Al之III族氮化物半導體所構成之表面部分；形成於該表面部分上之鈧氮化物膜；以及位於該鈧氮化物膜上之初始成長層，該初始成長層係由以Alx Ga1-x N(0≦x≦1)組成之至少一層之緩衝層所構成。
  2. 如申請專利範圍第1項之III族氮化物半導體成長用基板，其中，該鈧氮化物膜具有面方位為{111}之結晶方位。
  3. 如申請專利範圍第1或2項之III族氮化物半導體成長用基板，其中，該III族氮化物半導體之表面之面方位為{0001}。
  4. 如申請專利範圍第1或2項之III族氮化物半導體成長用基板，其中，該鈧氮化物膜之厚度為3~100nm。
  5. 如申請專利範圍第1或2項之III族氮化物半導體成長用基板，其中，該結晶成長基板之基底基板係藍寶石、Si、SiC、GaN中之任一者。
  6. 如申請專利範圍第1或2項之III族氮化物半導體成長用基板，其中，該至少表面部分係由AlN所構成。
  7. 如申請專利範圍第1或2項之III族氮化物半導體成長用基板，其中，該鈧氮化物膜具有三角錐狀之複數個微晶部，該複數個微晶部係相同地形成於該表面部分上。
  8. 一種III族氮化物半導體磊晶基板，於申請專利範圍第1至7項中任一項之III族氮化物半導體成長用基板上， 具備至少一層之III族氮化物半導體層。
  9. 一種III族氮化物半導體自撐基板，係使用申請專利範圍第1至7項中任一項之III族氮化物半導體成長用基板所製作。
  10. 一種III族氮化物半導體元件，係使用申請專利範圍第1項至第7項中任一項之III族氮化物半導體成長用基板所製作。
  11. 一種III族氮化物半導體成長用基板之製造方法，具備如下步驟：於至少具有由含有Al之III族氮化物半導體所構成之表面部分的結晶成長基板上，形成由Sc材料所構成之金屬層之步驟；於含有氨氣之環境氣氛氣體中，加熱該金屬層，實施氮化處理而形成鈧氮化物膜之步驟；以及於實施該氮化處理後，在該鈧氮化物膜上進一步形成初始成長層之步驟，該初始成長層係由以Alx Ga1-x N(0≦x≦1)組成之至少一層之緩衝層所構成。
  12. 如申請專利範圍第11項之III族氮化物半導體成長用基板之製造方法，其中，該含有氨氣之環境氣氛氣體為進一步含有選自惰性氣體及氫氣之一種以上的混合氣體。
  13. 如申請專利範圍第11或12項之III族氮化物半導體成長用基板之製造方法，其中，加熱該金屬層時之最高溫度為850~1300℃之範圍，且於850℃以上時之加熱時間為1~120分鐘。
  14. 一種III族氮化物半導體元件之製造方法，具備如下步驟： 於至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板上，形成由Sc材料所構成之金屬層之步驟；於含有氨氣之環境氣氛氣體中，加熱該金屬層，實施氮化處理而形成鈧氮化物膜，在該鈧氮化物膜上形成初始成長層，製作III族氮化物半導體成長用基板之步驟，該初始成長層係由以Alx Ga1-x N(0≦x≦1)組成之至少一層之緩衝層所構成；於該III族氮化物半導體成長用基板之上方，磊晶成長至少一層之III族氮化物半導體層而製作III族氮化物半導體磊晶基板之步驟；對該至少一層之III族氮化物半導體層進行元件分離之步驟；於該III族氮化物半導體層側形成支持基板之步驟；以及對該鈧氮化物膜進行選擇蝕刻，藉此以化學剝離來分離該III族氮化物半導體層與該結晶成長基板，獲得III族氮化物半導體元件之步驟。
  15. 如申請專利範圍第14項之III族氮化物半導體元件之製造方法，其中，於製作該III族氮化物半導體磊晶基板之步驟中，包括於最高溫度900~1300℃之範圍成長該III族氮化物半導體層。
  16. 如申請專利範圍第14或15項之III族氮化物半導體元件之製造方法，其中，該初始成長層係由第1緩衝層及成長於該第1緩衝層上之第2緩衝層所構成，該第1緩衝 層之成長溫度為900~1260℃之範圍，該第2緩衝層之成長溫度為1030~1300℃之範圍，且該第1緩衝層之成長溫度係與該第2緩衝層之成長溫度相等或較低。
  17. 一種III族氮化物半導體自撐基板之製造方法，具備如下步驟：於至少表面部分係由含有Al之III族氮化物半導體所構成之結晶成長基板上，形成由Sc材料所構成之金屬層之步驟；於含有氨氣之環境氣氛氣體中，加熱該金屬層，實施氮化處理而形成鈧氮化物膜，在該鈧氮化物膜上形成初始成長層，製作III族氮化物半導體成長用基板之步驟，該初始成長層係由以Alx Ga1-x N(0≦x≦1)組成之至少一層之緩衝層所構成；於該III族氮化物半導體成長用基板之上方，磊晶成長至少一層之III族氮化物半導體層之步驟；以及對該鈧氮化物膜進行選擇蝕刻，藉此以化學剝離來分離該III族氮化物半導體層與該結晶成長基板，獲得III族氮化物半導體自撐基板之步驟。
  18. 如申請專利範圍第17項之III族氮化物半導體自撐基板之製造方法，其中，於製作該III族氮化物半導體磊晶基板之步驟中，包括於最高溫度900~1300℃之範圍成長該III族氮化物半導體層。
TW099109069A 2009-03-27 2010-03-26 A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same TWI479541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009080242 2009-03-27
JP2010069413A JP4597259B2 (ja) 2009-03-27 2010-03-25 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法

Publications (2)

Publication Number Publication Date
TW201041016A TW201041016A (en) 2010-11-16
TWI479541B true TWI479541B (zh) 2015-04-01

Family

ID=42781174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099109069A TWI479541B (zh) 2009-03-27 2010-03-26 A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same

Country Status (7)

Country Link
US (2) US8878189B2 (zh)
EP (1) EP2413350A4 (zh)
JP (1) JP4597259B2 (zh)
KR (1) KR101321654B1 (zh)
CN (1) CN102714145B (zh)
TW (1) TWI479541B (zh)
WO (1) WO2010110489A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
JP6017834B2 (ja) 2012-05-16 2016-11-02 Ｄｏｗａエレクトロニクス株式会社 半導体素子の製造方法ならびに半導体素子集合体および半導体素子
JP5876386B2 (ja) * 2012-07-19 2016-03-02 日本電信電話株式会社 窒化物半導体装置の製造方法
EP2779213B1 (en) 2013-03-12 2015-05-06 Siltronic AG Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
JP2015153826A (ja) * 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
KR102534857B1 (ko) * 2016-02-12 2023-05-19 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
GB2552526A (en) * 2016-07-28 2018-01-31 Siemens Ag Electrochemical method of ammonia generation
US10283597B2 (en) * 2016-11-10 2019-05-07 The United States Of America, As Represented By The Secretary Of The Navy Scandium-containing III-N etch-stop layers for selective etching of III-nitrides and related materials
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
CN107681025B (zh) * 2017-09-12 2020-07-28 西安交通大学 一种GaN基白光LED外延结构及制备方法
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS
CN109545913A (zh) * 2018-10-30 2019-03-29 江苏晶曌半导体有限公司 一种Si衬底大功率绿光LED外延结构的优化方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
CN111172509A (zh) * 2020-01-19 2020-05-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑掺杂氮化镓层及其制备方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法
CN114220889B (zh) * 2021-12-14 2024-04-30 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
CN113921665B (zh) * 2021-12-14 2022-04-12 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
WO2024094613A1 (en) * 2022-11-03 2024-05-10 Ams-Osram International Gmbh Method for manufacturing a semiconductor device and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145186A1 (en) * 2003-02-19 2006-07-06 Wallis David J Buffer structure for modifying a silicon substrate
US7189588B2 (en) * 2002-07-02 2007-03-13 Nec Corporation Group III nitride semiconductor substrate and its manufacturing method
TW200746456A (en) * 2005-11-08 2007-12-16 Sharp Kk Nitride-based semiconductor device and production method thereof
US20090057835A1 (en) * 2007-08-28 2009-03-05 Tohoku Techno Arch Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
GB0424957D0 (en) * 2004-11-11 2004-12-15 Btg Int Ltd Methods for fabricating semiconductor devices and devices fabricated thereby
WO2006126330A1 (ja) 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US7601430B2 (en) * 2006-01-31 2009-10-13 Los Alamos National Security, Llc Biaxially oriented film on flexible polymeric substrate
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP4236122B2 (ja) 2006-10-03 2009-03-11 株式会社 東北テクノアーチ 半導体基板の製造方法
JP4236121B2 (ja) 2006-10-03 2009-03-11 株式会社 東北テクノアーチ 半導体基板の製造方法
JP2008100860A (ja) 2006-10-17 2008-05-01 Sumitomo Metal Mining Co Ltd 単結晶窒化アルミニウム積層基板の製造方法
JP5014217B2 (ja) 2008-03-18 2012-08-29 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189588B2 (en) * 2002-07-02 2007-03-13 Nec Corporation Group III nitride semiconductor substrate and its manufacturing method
US20060145186A1 (en) * 2003-02-19 2006-07-06 Wallis David J Buffer structure for modifying a silicon substrate
TW200746456A (en) * 2005-11-08 2007-12-16 Sharp Kk Nitride-based semiconductor device and production method thereof
US20090057835A1 (en) * 2007-08-28 2009-03-05 Tohoku Techno Arch Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof

Also Published As

Publication number Publication date
KR20110130502A (ko) 2011-12-05
EP2413350A1 (en) 2012-02-01
EP2413350A4 (en) 2013-10-23
WO2010110489A1 (ja) 2010-09-30
CN102714145B (zh) 2015-07-08
WO2010110489A9 (ja) 2012-03-01
CN102714145A (zh) 2012-10-03
KR101321654B1 (ko) 2013-10-23
TW201041016A (en) 2010-11-16
US8878189B2 (en) 2014-11-04
US20120061683A1 (en) 2012-03-15
US20130137246A1 (en) 2013-05-30
JP4597259B2 (ja) 2010-12-15
JP2010251736A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
TWI479541B (zh) A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4849296B2 (ja) ＧａＮ基板
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
US7713847B2 (en) Method for forming AlGaN crystal layer
US7632741B2 (en) Method for forming AlGaN crystal layer
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2004035275A (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
EP2031642A2 (en) Group III nitride semiconductor and a manufacturing method thereof
JP6152548B2 (ja) 酸化ガリウム基板及びその製造方法
JP4554469B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
KR101358541B1 (ko) Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP5254263B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP4786587B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP5684551B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010524267A (ja) （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
JP2011222778A (ja) 積層体の製造方法、ｉｉｉ族窒化物単結晶自立基板の製造方法、および、積層体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees